JP3450590B2 - Terminal connection structure of integrated circuit - Google Patents

Terminal connection structure of integrated circuit

Info

Publication number
JP3450590B2
JP3450590B2 JP14151296A JP14151296A JP3450590B2 JP 3450590 B2 JP3450590 B2 JP 3450590B2 JP 14151296 A JP14151296 A JP 14151296A JP 14151296 A JP14151296 A JP 14151296A JP 3450590 B2 JP3450590 B2 JP 3450590B2
Authority
JP
Japan
Prior art keywords
terminal
terminals
integrated circuit
sheet
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14151296A
Other languages
Japanese (ja)
Other versions
JPH09326413A (en
Inventor
充男 鶴岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14151296A priority Critical patent/JP3450590B2/en
Publication of JPH09326413A publication Critical patent/JPH09326413A/en
Application granted granted Critical
Publication of JP3450590B2 publication Critical patent/JP3450590B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、主として、光セン
サー、液晶表示素子などを備えたガラスパネルと集積回
路基板とを接続する際に、リード接続用の集積回路ユニ
ットを使用する集積回路の端子接続構造に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mainly relates to a terminal of an integrated circuit which uses an integrated circuit unit for lead connection when connecting a glass panel equipped with an optical sensor, a liquid crystal display element and the like to an integrated circuit board. It relates to a connection structure.

【0002】[0002]

【従来の技術】光センサーなどを備えたガラスパネルと
集積回路基板との電気的接続には、シート状の接続用集
積回路ユニット(ICチップなどを、導電性被膜によっ
て樹脂フィルムの上面に形成した金属リード箔にボンデ
ィングしたユニットで、所謂、TAB:Tape Au
temeted Bonding と称する)を使用す
ることが知られているが、このユニットは、樹脂フィル
ムの片面のみに導電性被膜を形成した1層の構成であ
る。そして、この接続用集積回路ユニット(以下、IC
ユニットと称する)による、ガラスパネルと集積回路基
板との接続は、実装時の取り扱いにおいて、確実な接続
状態を維持しなければならないため、高い接着強度で接
合されなければならない。
2. Description of the Related Art A sheet-shaped connecting integrated circuit unit (IC chip or the like is formed on a top surface of a resin film by a conductive film) for electrically connecting a glass panel having an optical sensor or the like to an integrated circuit substrate. A unit bonded to a metal lead foil, so-called TAB: Tape Au
It is known to use temed bonding), but this unit has a one-layer structure in which a conductive film is formed on only one surface of a resin film. Then, this integrated circuit unit for connection (hereinafter referred to as IC
The connection between the glass panel and the integrated circuit board by means of a unit) must be bonded with high adhesive strength because a reliable connection state must be maintained during handling during mounting.

【0003】この点を、従来例としての、図4、図5に
示す構造において以下に詳述する。即ち、図4には、基
板(ガラスパネルAおよび/あるいは集積回路基板B)
を、ICユニットCで接続した断面構造が示されてお
り、また、図5には、基板の接続端子構造Dが、また、
ICユニットCの接続端子構造Eが示されている。
This point will be described below in detail in the structure shown in FIGS. 4 and 5 as a conventional example. That is, in FIG. 4, the substrate (glass panel A and / or integrated circuit substrate B)
, A cross-sectional structure in which the IC unit C is connected, and in FIG. 5, the connection terminal structure D of the substrate is
The connection terminal structure E of the IC unit C is shown.

【0004】そして、図5の各接続端子部1および3
(基板の縁部)には、導電性被膜からなる電気回路(導
通路)の多数の接続端子2と4が一列に形成されてお
り、互いに各端子を1対1に対応している。これら接続
端子2と4(例えば、ガラスパネルAとICユニット
C、あるいは、回路基板BとICユニットC)は、その
各端子面を重ねた状態で、熱圧着などによって、端子部
1および3を互いに接合することで、所定の強度を保っ
て、電気的に接続される。
Then, the connection terminal portions 1 and 3 shown in FIG.
A large number of connection terminals 2 and 4 of an electric circuit (conduction path) made of a conductive film are formed in a line on the (edge portion of the substrate), and the terminals are in a one-to-one correspondence with each other. These connection terminals 2 and 4 (for example, the glass panel A and the IC unit C, or the circuit board B and the IC unit C) are connected to each other with the terminal portions 1 and 3 by thermocompression bonding or the like. By being bonded to each other, they are electrically connected while maintaining a predetermined strength.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記従
来例では、 回路基板Bの面積が小さくなる。 回路基板Bの接続端子2の数が多くなる。 ICユニットCのグランド線が太くなる。 などの条件で、単位面積当りの接続端子2の数が増え、
その結果、接続端子2自体の幅、あるいは、隣接する接
続端子2相互の間隔が、ますます狭くなってしまうと、
回路基板B、ICユニットC自体の製造、そのものが難
しくなる。
However, in the above conventional example, the area of the circuit board B becomes small. The number of connection terminals 2 on the circuit board B increases. The ground wire of IC unit C becomes thick. Under such conditions, the number of connection terminals 2 per unit area increases,
As a result, if the width of the connection terminal 2 itself or the space between the adjacent connection terminals 2 becomes narrower,
It becomes difficult to manufacture the circuit board B and the IC unit C themselves.

【0006】また、回路基板BとICユニットCとの接
続にも、以下の欠点があった。 接続端子部DとEを接続する際に位置ずれが発生す
ると、隣接端子との間隔が小さくなり、短絡不良が発生
しやすくなる。 接続端子部DとEを接続する際に熱圧着をするた
め、ICユニットC側の細い接続端子4に熱ストレスが
かかり、接続端子4と接続端子保持用樹脂フィルム5と
の間で、剥離などの不都合が発生しやすくなる。
Also, the connection between the circuit board B and the IC unit C has the following drawbacks. If the positional deviation occurs when connecting the connection terminal portions D and E, the distance between the adjacent terminals becomes small, and a short circuit failure easily occurs. Since the thermocompression bonding is performed when connecting the connection terminal portions D and E, heat stress is applied to the thin connection terminal 4 on the IC unit C side, and peeling occurs between the connection terminal 4 and the connection terminal holding resin film 5. Inconvenience of is likely to occur.

【0007】本発明は、上記事情に基づいてなされたも
ので、ICユニットの構造を改良して、2層の導電性被
膜を備えることで、回路基板の小型化に伴う上述の問題
点を解決した集積回路の端子接続構造を提供することを
目的とする。
The present invention has been made based on the above circumstances, and solves the above-mentioned problems associated with miniaturization of a circuit board by improving the structure of the IC unit and providing a two-layer conductive film. An object of the present invention is to provide a terminal connection structure for the integrated circuit.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の集積回路の端子接続構造は、基板上に形
成された第1の端子部を、集積回路ユニットのシートの
一方の面に形成された第2の端子部に重ね、前記第1の
端子部と前記第2の端子部とを電気的に接続する集積回
路の端子接続構造において、前記集積回路ユニットの前
記シートの両面に導電性被膜をそれぞれ設け、前記シー
トの前記一方の面に設けられた導電性被膜によって、前
記第2の端子部に複列の端子を形成するとともに該複列
の端子内の所定の列の端子に接続される第1のリード部
を形成し、前記シートの他方の面に設けられた導電性被
膜によって形成された第2のリード部を、前記シートに
形成したスルーホールを介して前記複列の端子内の他の
列の端子と接続し、前記基板の前記第1の端子部は、前
記複列の端子に対応する端子を有することを特徴とす
る。また本発明の集積回路の端子接続構造は、基板上に
形成された第1の端子部を、集積回路ユニットのシート
の一方の面に形成された第2の端子部に重ね、前記第1
の端子部と前記第2の端子部とを電気的に接続する集積
回路の端子接続構造において、前記集積回路ユニットの
前記シートの両面に導電性被膜をそれぞれ設け、前記シ
ートの前記一方の面に形成された導電性被膜によって、
前記第2の端子部に一列の端子を形成するとともに該一
列の端子内の所定の端子に接続される第1のリード部を
形成し、前記シートの他方の面に設けられた導電性被膜
によって形成された第2のリード部を、前記シートに形
成したスルーホールを介して前記一列の端子内の他の端
子と接続し、前記基板の前記第1の端子部は、前記一列
の端子に対応する端子を有することを特徴とする。
Was to achieve the above object, there is provided a means for solving]
Therefore, the terminal connection structure of the integrated circuit of the present invention is formed on the substrate.
The formed first terminal portion of the integrated circuit unit sheet
The first terminal portion formed on one surface is overlapped with the first terminal portion, and
Integrated circuit for electrically connecting a terminal portion and the second terminal portion
In the terminal connection structure of the path, in front of the integrated circuit unit
Provide a conductive coating on both sides of the sheet, and
The conductive coating provided on the one surface of the
A double-row terminal is formed on the second terminal portion and the double-row terminal is formed.
First lead portion connected to a predetermined row of terminals within the terminals of the
And a conductive coating provided on the other surface of the sheet.
The second lead portion formed by the film is attached to the sheet.
Through the formed through hole, the other of the double-row terminals
Connecting to the terminals of the row, the first terminal portion of the substrate
Characterized by having terminals corresponding to the terminals in multiple rows
It Moreover, the terminal connection structure of the integrated circuit of the present invention is provided on the substrate.
The formed first terminal portion is connected to the sheet of the integrated circuit unit.
The second terminal portion formed on one surface of the
For electrically connecting the terminal part of the second terminal part and the second terminal part
In the terminal connection structure of the circuit, the integrated circuit unit
Provide a conductive coating on both sides of the sheet, and
By the conductive coating formed on the one surface of the sheet,
A row of terminals is formed on the second terminal portion and
The first lead part connected to a predetermined terminal in the terminals of the row
A conductive coating formed on the other surface of the sheet
Forming a second lead portion formed on the sheet.
The other end in the row of terminals through the formed through hole
And the first terminal portion of the substrate is connected to the line.
It has a terminal corresponding to the terminal of.

【0009】なお、好ましい実施の形態としては、前記
基板は、光センサーなどのガラスパネルおよび/あるい
は集積回路基板であり、前記ユニットは、前記基板に対
して他からの、あるいは相互のリード接続に使用される
接続用集積回路ユニットである。また、前記スルーホー
ルは、端子を形成した側の導電性被膜に対して、所定の
端子について、その箇所もしくはそのリード部分におい
て、反対側の導電性被膜を接続するように形成されてい
る。
In a preferred embodiment, the substrate is a glass panel such as an optical sensor and / or an integrated circuit substrate, and the unit is connected to the substrate by another lead or mutual lead connection. It is an integrated circuit unit for connection used. Further, the through hole is formed so as to connect the conductive coating on the opposite side to the conductive coating on the side where the terminal is formed, at a position or lead portion of a predetermined terminal.

【0010】[0010]

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

(実施の形態1)以下に、この発明の好ましい実施の形
態について具体的に説明する。図1〜図3において、符
号Aは光センサーなどを装備したガラスパネル、1はガ
ラスパネルAの縁部(接続端子部)であり、この縁部1
には、多数の接続端子2が一列に配列されている。ま
た、符号Bは、ガラスパネルAの縁部1の接続端子2の
信号を、ICチップ10を介在させて、コントロールす
る制御側の集積回路基板Bである。
(Embodiment 1) A preferred embodiment of the present invention will be specifically described below. 1 to 3, reference numeral A is a glass panel equipped with an optical sensor or the like, and 1 is an edge portion (connection terminal portion) of the glass panel A.
In, a large number of connection terminals 2 are arranged in a line. Reference numeral B is an integrated circuit board B on the control side that controls the signal of the connection terminal 2 of the edge portion 1 of the glass panel A through the IC chip 10.

【0011】また、符号Cは、ガラスパネルAおよび/
あるいは集積回路基板Bを接続するためのICユニット
(この実施の形態においては、両者をブリッジするため
に使用されるが、何れか一方と他の集積回路との接続な
どにも採用できる)であり、シートの両面に対して2層
の導電性被膜11および12を形成している。
Reference numeral C indicates a glass panel A and / or
Alternatively, it is an IC unit for connecting the integrated circuit board B (in this embodiment, it is used for bridging both, but it can also be used for connecting either one to another integrated circuit). , Two layers of conductive coatings 11 and 12 are formed on both sides of the sheet.

【0012】そして、この導電性被膜によって、前述の
ICチップ10を搭載した中央に対するリード部を形成
し、また、一方の導電性被膜11によって、シートの一
方の縁部に複列の端子8を、また、他方の縁部に単列の
端子9を形成すると共に、この導電性被膜11に形成さ
れた前記端子8および9の所定のものに(この実施の形
態では、ガラスパネルA側の接続端子2の配列に関し
て、1つおきに)対して、前記ICユニットのシートに
形成したスルーホール7を介して、反対側の、他方の導
電性被膜12を導通している。
The conductive coating forms a lead portion for the center on which the above-mentioned IC chip 10 is mounted, and one conductive coating 11 forms a plurality of rows of terminals 8 on one edge of the sheet. In addition, a single row of terminals 9 is formed on the other edge, and the terminals 8 and 9 are formed on the conductive coating 11 to have predetermined terminals (in this embodiment, the connection on the glass panel A side is made). With respect to the arrangement of the terminals 2 (every other one), the other conductive coating 12 on the opposite side is conducted through the through holes 7 formed in the sheet of the IC unit.

【0013】なお、スルーホール7は、端子8、9を形
成した側の導電性被膜11に対して、所定の端子(前
述)について、その箇所もしくはそのリード部分におい
て、反対側の導電性被膜12を接続するように形成され
ていることが好ましい。その結果、図示のように、IC
ユニットCのリード部分は、シートの両面に振り分けら
れ、振り分けられたリード幅は、部分的に太く形成する
ことができる。すなわち、ICユニットCのリード部分
6を、スルーホール7を介在させて、導電性被膜11の
ある1層面と、導線性被膜12のある2層面とに振り分
けることにより、ICチップ10を中心に、ガラスパネ
ルA側のリード部分では、リード幅を部分的に太くで
き、回路基板B側のリード部分では、それ自体と接続端
子8を太くすることができ、端子間間隔を拡げることが
できる。なお、図6に示す実施の形態では、ICユニッ
トCは、導電性被膜11で形成された、1層面のグラン
ド線のみを、スルーホール7を介して、2層面全体を覆
う導電性被膜12に接続している。
It should be noted that the through hole 7 is different from the conductive film 11 on the side on which the terminals 8 and 9 are formed in the conductive film 12 on the opposite side at the position or the lead portion of the predetermined terminal (described above). Are preferably formed so as to connect to each other. As a result, as shown in the figure, the IC
The lead portion of the unit C is distributed to both sides of the sheet, and the distributed lead width can be partially formed thick. That is, by allocating the lead portion 6 of the IC unit C to the one-layer surface having the conductive coating 11 and the two-layer surface having the conductive coating 12 with the through hole 7 interposed, the IC chip 10 is mainly formed. In the lead portion on the glass panel A side, the lead width can be partially thickened, and in the lead portion on the circuit board B side, itself and the connection terminal 8 can be thickened, and the distance between the terminals can be widened. In the embodiment shown in FIG. 6, in the IC unit C, only the ground wire on the first layer surface formed of the conductive film 11 is transferred to the conductive film 12 covering the entire second layer surface through the through hole 7. Connected.

【0014】また、集積回路基板B側では、その縁部
(端子部)に形成した端子13を、前記複列の端子12
に対応して、複列に形成している。なお、上述の実施の
形態では、ガラスパネルA側の接続端子2は、単列であ
るが、必要なら、これも複列に形成すると良く、この場
合には、接続用ICユニットCの端子9も複列に形成す
ることになる。
On the side of the integrated circuit board B, the terminals 13 formed on the edge portion (terminal portion) of the integrated circuit board B are connected to the terminals 12 of the double row.
Corresponding to, it is formed in double rows. In the above-described embodiment, the connection terminals 2 on the glass panel A side are single rows, but if necessary, they may be formed in double rows as well. In this case, the terminals 9 of the connection IC unit C are formed. Will also be formed in multiple rows.

【0015】この実施の形態では、上述のような構成に
より、下記のメリットが発生する。 ICユニットCのリード部分6において、ICチッ
プ10と接続したリード部分を、例えば、ガラスパネル
Aの接続端子2の配列順序に関して1つおきに、スルー
ホール7を介して、導電性被膜12のある2層面におい
て、接続端子8に接続した結果、回路基板BとICユニ
ットCの、各接続端子8、13を、それぞれ、2列に配
置することができ、接続端子8、13の幅を、また、相
互の間隔を、従来より大きくできる。また、ICユニッ
トCのリード部分が1層面と2層面とに分かれるため、
リード部分6の使用面積が2倍になり、リード幅を部分
的に太くできる。
In this embodiment, the following advantages are brought about by the configuration as described above. In the lead portion 6 of the IC unit C, the conductive coating 12 is provided via the through hole 7 at every other lead portion connected to the IC chip 10 with respect to the arrangement order of the connection terminals 2 of the glass panel A. As a result of connecting to the connection terminals 8 on the two-layer surface, the connection terminals 8 and 13 of the circuit board B and the IC unit C can be arranged in two rows, respectively, and the width of the connection terminals 8 and 13 can be reduced. , The mutual distance can be made larger than before. Further, since the lead portion of the IC unit C is divided into the one-layer surface and the two-layer surface,
The used area of the lead portion 6 is doubled, and the lead width can be partially widened.

【0016】 ICユニットCのリード部分6におい
て、グランド線などの、特別に太くしたいリード部分
を、上述のように、スルーホール7を介して、1層面か
ら2層面に持って行くことにより、グランド線が拡大し
ても、従来とほぼ同じICユニットのサイズにまとめる
ことができる。
In the lead portion 6 of the IC unit C, as described above, by taking a lead portion, such as a ground wire, which is to be made particularly thick, from the first layer surface to the second layer surface through the through hole 7, the ground portion is formed. Even if the line is enlarged, the size of the IC unit can be almost the same as the conventional one.

【0017】[0017]

【発明の効果】以上説明したように、本発明によれば、
以下の効果がある。
As described above , according to the present invention,
It has the following effects.

【0018】 基板とICユニットの接続の際、接続
端子幅、間隔が倍増されるなるため、接合時の位置ずれ
による、隣接端子との短絡不良が起こらず、また、熱ス
トレスによる、ICユニットの、接続端子とシート面
(接続端子保持用樹脂フィルム)との剥離が回避され、
あるいは、減少する。
When the board and the IC unit are connected, the connection terminal width and the spacing are doubled, so that a short circuit with an adjacent terminal due to a positional shift at the time of bonding does not occur, and due to thermal stress, the IC unit is not , Peeling between the connection terminal and the sheet surface (resin film for holding the connection terminal) is avoided,
Or it decreases.

【0019】 ICユニットのリード線幅が全体とし
て、あるいは、部分的に倍増することにより、基板とI
Cユニットとの接続端子幅が倍増する。このため、基板
およびICユニット自体の、製造段階での断線不良が減
少する。
By doubling the lead wire width of the IC unit as a whole or in part, the substrate and the I
The width of the connection terminal with the C unit doubles. Therefore, disconnection defects of the substrate and the IC unit itself at the manufacturing stage are reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のガラスパネルと回路基板をICユニッ
トで接続した断面図である。
FIG. 1 is a cross-sectional view in which a glass panel of the present invention and a circuit board are connected by an IC unit.

【図2】本発明のガラスパネルおよび回路基板とICユ
ニットとの接続状態を示す分解斜視図である。
FIG. 2 is an exploded perspective view showing a connection state between a glass panel and a circuit board of the present invention and an IC unit.

【図3】本発明のICユニット1層面および2層面を示
す底面図および平面図である。
3A and 3B are a bottom view and a plan view showing the first layer surface and the second layer surface of the IC unit of the present invention.

【図4】従来のガラスパネルと回路基板をICユニット
で接続した断面図である。
FIG. 4 is a cross-sectional view in which a conventional glass panel and a circuit board are connected by an IC unit.

【図5】従来のガラスパネル、回路基板、ICユニット
の接続端子部の図である。
FIG. 5 is a view of connection terminals of a conventional glass panel, circuit board, and IC unit.

【図6】本発明の別の実施の形態を示すICユニットの
2層面の平面図である。
FIG. 6 is a plan view of a two-layer surface of an IC unit showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

A ガラスパネル B 回路基板 C ICユニット D ガラスパネル/回路基板とICユニットとの各縁
部(接続端子部) E ICユニットの縁部(接続端子部) 1 接続端子部(ガラスパネル/回路基板) 2 接続端子(ガラスパネル/回路基板) 3 接続端子部(ICユニット) 4 接続端子(ICユニット) 5 シート(接続端子保持用樹脂フィルム) 6 リード部 7 スルーホール 8 接続端子(ICユニット) 9 接続端子(ICユニット) 10 ICチップ 11 導電性被膜(1層面) 12 導電性被膜(2層面) 13 接続端子(回路基板)
A glass panel B circuit board C IC unit D each edge of glass panel / circuit board and IC unit (connection terminal) E edge of IC unit (connection terminal) 1 connection terminal (glass panel / circuit board) 2 Connection terminal (glass panel / circuit board) 3 Connection terminal part (IC unit) 4 Connection terminal (IC unit) 5 Sheet (resin film for holding connection terminal) 6 Lead part 7 Through hole 8 Connection terminal (IC unit) 9 Connection Terminal (IC unit) 10 IC chip 11 Conductive film (1 layer surface) 12 Conductive film (2 layer surface) 13 Connection terminal (circuit board)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に形成された第1の端子部を、集
積回路ユニットのシートの一方の面に形成された第2の
端子部に重ね、前記第1の端子部と前記第2の端子部と
を電気的に接続する集積回路の端子接続構造において、 前記集積回路ユニットの前記シートの両面に導電性被膜
をそれぞれ設け、 前記シートの前記一方の面に設けられた導電性被膜によ
って、前記第2の端子部に複列の端子を形成するととも
に該複列の端子内の所定の列の端子に接続される第1の
リード部を形成し、 前記シートの他方の面に設けられた導電性被膜によって
形成された第2のリード部を、前記シートに形成したス
ルーホールを介して前記複列の端子内の他の列の端子と
接続し、 前記基板の前記第1の端子部は、前記複列の端子に対応
する端子を有することを特徴とする集積回路の端子接続
構造。
1. A first terminal portion formed on a substrate,
The second formed on one surface of the sheet of the product circuit unit
Overlapping on the terminal portion, the first terminal portion and the second terminal portion
In a terminal connection structure of an integrated circuit for electrically connecting a conductive film on both sides of the sheet of the integrated circuit unit.
And the conductive coating provided on the one surface of the sheet.
Therefore, a double-row terminal is formed on the second terminal portion.
A first row connected to a predetermined row of terminals within the double row of terminals
By forming the lead part, the conductive coating provided on the other surface of the sheet
The formed second lead portion is formed on the sheet.
Through the lure hole and the terminals of other rows in the terminals of the double row
Connect, the first terminal portion of the substrate corresponds to the double row terminal
Terminal connection of integrated circuit characterized by having terminals
Construction.
【請求項2】 前記基板は、ガラスパネルおよび/ある
いは集積回路基板であり、前記集積回路ユニットは、前
記基板に対して他からの、あるいは相互のリード接続に
使用される接続用集積回路ユニットであることを特徴と
する請求項1に記載の集積回路の端子接続構造。
2. The substrate is a glass panel and / or an integrated circuit substrate, and the integrated circuit unit is a connection integrated circuit unit used for lead connection to another or mutual lead to the substrate. The terminal connection structure for an integrated circuit according to claim 1, wherein:
【請求項3】 前記スルーホールは、前記複列の端子内
の他の列の端子、もしくは該端子と接続され且つ前記シ
ートの前記一方の面に設けられた第3のリード部に形成
されていることを特徴とする請求項1又は2に記載の集
積回路の端子接続構造。
3. The through hole is provided in the double row terminal.
Of the other column, or connected to the terminal and
Formed on the third lead portion provided on the one surface of the sheet
The terminal connection structure for an integrated circuit according to claim 1, wherein the terminal connection structure is provided.
【請求項4】4. 基板上に形成された第1の端子部を、集Collect the first terminal portion formed on the substrate
積回路ユニットのシートの一方の面に形成された第2のThe second formed on one surface of the sheet of the product circuit unit
端子部に重ね、前記第1の端子部と前記第2の端子部とOverlapping on the terminal portion, the first terminal portion and the second terminal portion
を電気的に接続する集積回路の端子接続構造において、In the terminal connection structure of the integrated circuit for electrically connecting 前記集積回路ユニットの前記シートの両面に導電性被膜Conductive coating on both sides of the sheet of the integrated circuit unit
をそれぞれ設け、Respectively, 前記シートの前記一方の面に形成された導電性被膜によThe conductive coating formed on the one surface of the sheet
って、前記第2の端子部に一列の端子を形成するとともTherefore, a row of terminals is formed in the second terminal portion.
に該一列の端子内の所定の端子に接続される第1のリーA first lead connected to a predetermined terminal in the row of terminals
ド部を形成し、To form a 前記シートの他方の面に設けられた導電性被膜によってBy the conductive coating provided on the other surface of the sheet
形成された第2のリーSecond Lee formed ド部を、前記シートに形成したスThe sheet part formed on the sheet.
ルーホールを介して前記一列の端子内の他の端子と接続Connects to other terminals in the row of terminals through the through hole
し、Then 前記基板の前記第1の端子部は、前記一列の端子に対応The first terminal portion of the substrate corresponds to the row of terminals
する端子を有することを特徴とする集積回路の端子接続Terminal connection of integrated circuit characterized by having terminals
構造。Construction.
JP14151296A 1996-06-04 1996-06-04 Terminal connection structure of integrated circuit Expired - Lifetime JP3450590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14151296A JP3450590B2 (en) 1996-06-04 1996-06-04 Terminal connection structure of integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14151296A JP3450590B2 (en) 1996-06-04 1996-06-04 Terminal connection structure of integrated circuit

Publications (2)

Publication Number Publication Date
JPH09326413A JPH09326413A (en) 1997-12-16
JP3450590B2 true JP3450590B2 (en) 2003-09-29

Family

ID=15293695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14151296A Expired - Lifetime JP3450590B2 (en) 1996-06-04 1996-06-04 Terminal connection structure of integrated circuit

Country Status (1)

Country Link
JP (1) JP3450590B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541649B1 (en) * 2003-09-03 2006-01-11 삼성전자주식회사 Tape circuit substrate and semiconductor chip package using thereof
US10201083B2 (en) * 2015-12-04 2019-02-05 Samsung Display Co., Ltd. Printed circuit board and display apparatus including the same
KR102492104B1 (en) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 Printed circuit board and display apparatus including the same
KR102537545B1 (en) * 2016-05-10 2023-05-30 삼성디스플레이 주식회사 Printed circuit board and display apparatus including the same

Also Published As

Publication number Publication date
JPH09326413A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US4843191A (en) Interconnection technique using dielectric layers
JPH11305681A (en) Display device
JP3450590B2 (en) Terminal connection structure of integrated circuit
US7023079B2 (en) Stacked semiconductor chip package
JP3254230B2 (en) LCD Display Panel Wiring Structure
JPH08138774A (en) Connected structure of flexible wiring board
US6479901B1 (en) Semiconductor device having interconnected external electrode pads and wire bonding pads
JP3747484B2 (en) Film wiring board and connection structure thereof
US5598030A (en) Semiconductor device having multilevel tab leads
JP2828829B2 (en) LCD module
JP3769979B2 (en) Display panel and display device including the same
JP2661115B2 (en) IC card
JPH11284302A (en) Connecting terminal structure of circuit board
JPH0469425B2 (en)
JPS6225892Y2 (en)
JP4122560B2 (en) Semiconductor device and mounting structure of semiconductor device
JP3696418B2 (en) Electrical component inspection socket
JPS6366959A (en) Multiple lead frame
JPH0143474B2 (en)
JP3113669B2 (en) Liquid crystal display
JPH10229104A (en) Semiconductor device and tape carrier which is used for manufacturing method thereof
JP2002169176A (en) Structure of liquid crystal display
JPH0533824B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7