JPS6366959A - Multiple lead frame - Google Patents
Multiple lead frameInfo
- Publication number
- JPS6366959A JPS6366959A JP21114586A JP21114586A JPS6366959A JP S6366959 A JPS6366959 A JP S6366959A JP 21114586 A JP21114586 A JP 21114586A JP 21114586 A JP21114586 A JP 21114586A JP S6366959 A JPS6366959 A JP S6366959A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- leads
- external
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 239000004642 Polyimide Substances 0.000 abstract description 2
- 239000012790 adhesive layer Substances 0.000 abstract description 2
- 229920001721 polyimide Polymers 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体装置用パッケージなどに用いる多重リー
ドフレームに関し、より詳細には、リード部を重層構造
に形成することにより、パッケージサイズを大きくする
ことなくリードを多ピンに形成することができる多重リ
ードフレームに関する。[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to a multiple lead frame used for semiconductor device packages, etc., and more specifically, the present invention relates to a multi-lead frame used for semiconductor device packages, etc., and more specifically, the present invention relates to a multi-lead frame used for semiconductor device packages, etc., and more particularly, the present invention relates to a multi-lead frame used for semiconductor device packages, etc. The present invention relates to a multi-lead frame that allows leads to be formed into multiple pins without any problems.
（従来の技術とその問題点）
近来、半導体装置に搭載される半導体素子はますます高
集積化し、その端子数が増大していることから、その端
子に対応して多数の入出力用ピンを備えたリードフレー
ムが要望されている。(Conventional technology and its problems) In recent years, semiconductor elements mounted on semiconductor devices have become more and more highly integrated, and the number of terminals has increased. There is a demand for a lead frame with
従来、エツチングまたはプレス加工によってリードフレ
ームを形成する場合、リード幅と各リード間の間隔を板
厚程度以下に抑えることは困難であり、また外部リード
もリード自体の強度を保つため、またはんだ付は等の処
理工程に備えて極端に細くしたりリード間隔をせまくす
ることができない。したがって、一定の面積のリードフ
レームに形成できるリード数には必然的に限界が生じて
く る。Conventionally, when forming a lead frame by etching or pressing, it is difficult to keep the lead width and the spacing between each lead to less than the thickness of the board, and external leads have to be soldered or soldered to maintain the strength of the leads themselves. It is not possible to make the leads extremely thin or make the lead spacing narrow in preparation for processing steps such as. Therefore, there is inevitably a limit to the number of leads that can be formed on a lead frame of a certain area.
そこで、リード数を増加させるには、リードフレーム本
体の寸法を大きくすることがひとつの方法であるが、リ
ードフレームを大きくするとパ。Therefore, one way to increase the number of leads is to increase the dimensions of the lead frame body, but if the lead frame is made larger, it will become larger.
ケージサイズが太き（なって実装密度が下がること、ま
た一定のリード間隔を確保しなければならないために半
導体素子を搭載するステージ部と内部リード部先端との
距離が大きくなり、ワイヤボンディングの信頼性および
作業能率が低下する等の問題点がある。The cage size is large (which reduces the packaging density), and because a certain lead spacing must be maintained, the distance between the stage section on which the semiconductor element is mounted and the tip of the internal lead section becomes large, which reduces the reliability of wire bonding. There are problems such as reduced performance and work efficiency.
そこで本発明は、上記問題点を解消すべ（なされたもの
であり、その目的とするところは、リードフレームすな
わちパッケージサイズを大きくすることなく、多端子を
有する高集積度の半導体素子に対応して多くのリードを
具備することのできるリードフレームを提供するにある
。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and its purpose is to accommodate highly integrated semiconductor devices having multiple terminals without increasing the lead frame or package size. An object of the present invention is to provide a lead frame that can be equipped with many leads.
（問題点を解決するための手段） 本発明は上記問題点を解消するため次の構成を備える。(Means for solving problems) The present invention has the following configuration to solve the above problems.
すなわち、内部リード部、外部リード部およびステージ
部を具備する第一のリードフレームと、外部リード部お
よび前記第一のリードフレームより先端部が後退した内
部リード部を有しステージ部を具備しない第二のリード
フレームを、絶縁スペーサを介して接合したことを特徴
とする。That is, a first lead frame includes an inner lead portion, an outer lead portion, and a stage portion, and a second lead frame includes an outer lead portion and an inner lead portion whose tip end is set back from the first lead frame, and does not include a stage portion. It is characterized in that two lead frames are joined via an insulating spacer.
（実施例）
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。(Embodiments) Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings.
第１図は、本発明に係る一実施例を示すリードフレーム
の断面図である。FIG. 1 is a sectional view of a lead frame showing one embodiment of the present invention.
１０はステージ部、１２はこのステージ部に載置される
半導体素子である′。本発明に係るリードフレームは、
リード部を上下の多重構造に形成することを特徴とする
ものである。第１図に示すものはリードを二重にしたも
のを示し、１４は内部リード部のうちの下側内部リード
、１６は上側内部リードである。10 is a stage section, and 12 is a semiconductor element placed on this stage section. The lead frame according to the present invention includes:
This is characterized in that the lead portion is formed in an upper and lower multiplex structure. The one shown in FIG. 1 has double leads, and 14 is the lower internal lead of the internal lead portion, and 16 is the upper internal lead.
この上側内部リード１６の前記ステージ１０ （！１１
１の先端は、前記下側内部リード１４先端からやや後退
するように配設する。１８は前記半導体素子１２と下側
内部リード１４および上側内部リード１６とを接続する
ワイヤである。The stage 10 (!11
The tip of the lower internal lead 14 is arranged so as to be slightly retreated from the tip of the lower internal lead 14. A wire 18 connects the semiconductor element 12 to the lower internal lead 14 and the upper internal lead 16.
２０は前記下側内部リード１４と上側内部リード１６と
を電気的に絶縁する絶縁スペーサであり、前記下側内部
リード１４と上側内部リード１６間に間隙を形成するよ
うに、たとえば接着剤層を有するポリイミドテープ等の
絶縁物を挟んで接合する。Reference numeral 20 denotes an insulating spacer that electrically insulates the lower internal lead 14 and the upper internal lead 16. For example, an adhesive layer is applied to form a gap between the lower internal lead 14 and the upper internal lead 16. They are joined by sandwiching an insulating material such as polyimide tape.
２２は二重に形成される外部リード部のうちの内側外部
リード、２４は外側外部リードである。22 is an inner external lead of the double-formed external lead portion, and 24 is an outer external lead.
この外部リード部においても、内側内部リード２２と外
側内部リード２４とを前記絶縁スペーサ２０を介して接
合する。リード数を増加するためステージ部１０の周囲
に四方からリードが集まった形状のいわゆるクアドタイ
プの樹脂封止用リードフレームを多層構造とする場合は
、前記絶縁テープなどからなる絶縁スペーサ２０は、矩
形のリング状とするとともに上側内部リード１６の先端
部と下側内部リード１４との間、および上側のリードフ
レームと下側のリードフレームのダムバー（図示せず）
との間に設けるのが好適である。Also in this external lead portion, the inner internal lead 22 and the outer internal lead 24 are joined via the insulating spacer 20. In order to increase the number of leads, when a so-called quad type lead frame for resin sealing has a multilayer structure in which leads are gathered from all sides around the stage section 10, the insulating spacer 20 made of the insulating tape or the like is rectangular. and a dam bar (not shown) between the tip of the upper internal lead 16 and the lower internal lead 14, and between the upper lead frame and the lower lead frame.
It is suitable to provide it between.
２６は前記半導体素子１２等のモールド部である。Reference numeral 26 denotes a mold portion for the semiconductor element 12 and the like.
このように、本実施例に係るリードフレームではリード
部を二重にｆｌ成することにより、リードフレームのパ
ッケージの寸法を大きくすることな（従来のリードフレ
ームにくらべてビン数を倍増させることが可能である。In this way, in the lead frame according to this embodiment, by forming the lead part in double fl, it is possible to avoid increasing the package size of the lead frame (doubling the number of bins compared to the conventional lead frame). It is possible.
第２図は上述したリードフレームをソケットに装置した
状態を示す断面図である。FIG. 2 is a sectional view showing the above-mentioned lead frame installed in a socket.
２８はソケットであり、３０ａ、３０ｂは前記外部リー
ドに接続するコネクタである。図示するように、このコ
ネクタでは二重の外部リードの構成に対応して、内側外
部リード２２と外側外部リード２４をソケット２８内に
おいてそれぞれ別個のコネクタ３０ａ、３０ｂに接する
ように配設する。28 is a socket, and 30a and 30b are connectors connected to the external leads. As shown in the figure, in this connector, an inner outer lead 22 and an outer outer lead 24 are disposed within a socket 28 so as to contact separate connectors 30a and 30b, respectively, corresponding to the double outer lead configuration.
第３図は、前記外部リード部の構成に関する他の実施例
を示す。３２はプリント基板等における導体パターンを
示し、図ではプリント基板等の透孔３４に前記リードフ
レームの外部リードを位置決めして導体パターン３２と
はんだ３６によりはんだ付けした断面図を示す。FIG. 3 shows another embodiment regarding the structure of the external lead portion. Reference numeral 32 indicates a conductor pattern on a printed circuit board or the like, and the figure shows a cross-sectional view in which the external leads of the lead frame are positioned in the through holes 34 of the printed circuit board or the like and are soldered to the conductor pattern 32 with solder 36.
この実施例においては、前記内側外部リード２２と外側
外部リード２４の幅方向の両端部を図のようにたがいに
外方に曲げ、これらの外部リードの両端部の間隔を広げ
るとともに前記絶縁スペーサ２００両端面をこれらの外
部リードの両端部位置より突出させる。また、前記外部
リードの絶縁スペーサ側の側面２２ａ、２４ａは、はん
だをはじく表面状態に形成し、一方外部リードの導体パ
ターン３２側の側面２２ｂ、２４ｂは、はんだを接着し
やすい状態に形成する。このような外部リードの構成に
より、二重に構成したリードフレームをプリント基板等
に接合する際であっても、内側外部リード２２と外側外
部リード２４とを導通させることなくはんだ付けするこ
とができる。In this embodiment, both ends of the inner external lead 22 and the outer external lead 24 in the width direction are bent outward toward each other as shown in the figure, and the distance between the ends of these external leads is widened, and the insulating spacer 200 Both end surfaces are made to protrude from both end positions of these external leads. Further, the side surfaces 22a and 24a of the external lead on the side of the insulating spacer are formed in a surface condition that repels solder, while the side surfaces 22b and 24b of the external lead on the side of the conductor pattern 32 are formed in a condition that allows easy adhesion of solder. With this configuration of the external leads, even when a double lead frame is bonded to a printed circuit board, etc., it is possible to solder the inner external leads 22 and the outer external leads 24 without making them electrically conductive. .
本発明は樹脂封止型半導体装置用に限られるものではな
く低融点ガラス封止型半導体装置用リードフレームなど
に適用することもできる。The present invention is not limited to resin-sealed semiconductor devices, but can also be applied to lead frames for low-melting glass-sealed semiconductor devices.
なお上記各実施例においては、リードを二重にしたもの
について説明したが、三重以上の多重とすることもでき
る。In each of the above embodiments, explanations have been given of double leads, but it is also possible to have three or more leads.
（発明の効果）
本発明によれば、上述したように、リードフレームのリ
ード部を多重に七で立体的に構成したから、従来のリー
ドフレームのサイズを大きくすることなく多数のリード
を備えたリードフレームを容易に形成することができる
。その結果、多数の端子を有する半導体素子においても
十分対応することができるリードフレームを容易に提供
することができるという著効を奏する。(Effects of the Invention) According to the present invention, as described above, since the lead portion of the lead frame is configured three-dimensionally with multiple layers, it is possible to provide a large number of leads without increasing the size of the conventional lead frame. A lead frame can be easily formed. As a result, it is possible to easily provide a lead frame that can sufficiently handle even semiconductor devices having a large number of terminals.
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、発明
の精神を逸脱しない範囲内で多くの改変を施し得るのは
もちろんのことである。Although the present invention has been variously explained above with reference to preferred embodiments, the present invention is not limited to these embodiments, and it goes without saying that many modifications can be made without departing from the spirit of the invention. It is.
第１図は本発明に係る一実施例を示すリードフレームの
断面図、第２図はソケットにリードフレームを装置した
状態を示す断面図、第３図は基板とリードとのはんだ付
は部分を示す断面図である。
１０・・・ステージ部、 １２・・・半導体素子、 １
４・・・下側内部リード、 １６・・・上側内部リー
ド、 １８・・・ワイヤ、２０・・・絶縁スペーサ、
２２・・・内側外部リード、 ２４・・・外側外部
リード、２２ａ、２４ａ・・・外部リード内側面、２２
ｂ、２４ｂ・・・外部リード外側面、２６・・・モール
ド部、 ２８・・・ソケット、３０ａ、３０ｂ−−−
コネクタ、
３２・・・導体パターン、 ３４・・・透孔、３６・
・・はんだ。Fig. 1 is a cross-sectional view of a lead frame showing an embodiment of the present invention, Fig. 2 is a cross-sectional view showing the lead frame installed in a socket, and Fig. 3 shows a portion of soldering between a board and a lead. FIG. 10... Stage part, 12... Semiconductor element, 1
4...Lower internal lead, 16...Upper internal lead, 18...Wire, 20...Insulating spacer,
22...Inner external lead, 24...Outer external lead, 22a, 24a...Inner surface of external lead, 22
b, 24b...Outer surface of external lead, 26...Mold part, 28...Socket, 30a, 30b---
Connector, 32... Conductor pattern, 34... Through hole, 36...
...Solder.
Claims (1)
備する第一のリードフレームと、外部リード部および前
記第一のリードフレームより先端部が後退した内部リー
ド部を有しステージ部を具備しない第二のリードフレー
ムを、絶縁スペーサを介して接合したことを特徴とする
多重リードフレーム。 ２、前記外部リード部は、その端部において幅方向の両
端部がたがいに外方へ曲げられたことを特徴とする特許
請求の範囲第１項記載の多重リードフレーム。[Claims] 1. A first lead frame including an inner lead part, an outer lead part, and a stage part, and an inner lead part having a tip end set back from the outer lead part and the first lead frame. A multiple lead frame characterized in that a second lead frame that does not include a stage portion is joined via an insulating spacer. 2. The multi-lead frame according to claim 1, wherein the external lead portion is bent outward at both ends thereof in the width direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21114586A JPS6366959A (en) | 1986-09-08 | 1986-09-08 | Multiple lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21114586A JPS6366959A (en) | 1986-09-08 | 1986-09-08 | Multiple lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6366959A true JPS6366959A (en) | 1988-03-25 |
Family
ID=16601125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21114586A Pending JPS6366959A (en) | 1986-09-08 | 1986-09-08 | Multiple lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6366959A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
| FR2664097A1 (en) * | 1990-06-28 | 1992-01-03 | Sgs Thomson Microelectronics | Integrated circuit housing and its method of manufacture |
| JPH04108404U (en) * | 1991-03-04 | 1992-09-18 | 不二精工株式会社 | bead wire |
| DE102008021622A1 (en) * | 2008-04-30 | 2009-11-05 | Osram Opto Semiconductors Gmbh | Carrier unit for optoelectronic component, has carrier with main face for attachment of electronic component, and conducting framework, which is fastened on main face of carrier |
-
1986
- 1986-09-08 JP JP21114586A patent/JPS6366959A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4912547A (en) * | 1989-01-30 | 1990-03-27 | International Business Machines Corporation | Tape bonded semiconductor device |
| FR2664097A1 (en) * | 1990-06-28 | 1992-01-03 | Sgs Thomson Microelectronics | Integrated circuit housing and its method of manufacture |
| JPH04108404U (en) * | 1991-03-04 | 1992-09-18 | 不二精工株式会社 | bead wire |
| DE102008021622A1 (en) * | 2008-04-30 | 2009-11-05 | Osram Opto Semiconductors Gmbh | Carrier unit for optoelectronic component, has carrier with main face for attachment of electronic component, and conducting framework, which is fastened on main face of carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001036000A (en) | Chip size stack package and manufacture therefor | |
| JP2000068444A (en) | Semiconductor device | |
| JPH0448767A (en) | Resin-sealed semiconductor device | |
| JP2799472B2 (en) | Substrate for mounting electronic components | |
| JPS5998543A (en) | Semiconductor device | |
| KR19990063447A (en) | Semiconductor device and manufacturing method | |
| JPS6366959A (en) | Multiple lead frame | |
| KR20020085102A (en) | Chip Stacked Semiconductor Package | |
| JPH0472750A (en) | Glass sealed type semiconductor device | |
| JPH02343A (en) | Substrate for mounting electronic parts | |
| JPH05343610A (en) | Hybrid integrated circuit device | |
| JPS6231497B2 (en) | ||
| JP3218724B2 (en) | Semiconductor element package and method of manufacturing the same | |
| JPS6112053A (en) | Lead frame | |
| JPS60200559A (en) | Semiconductor device | |
| JPH03261153A (en) | Package for semiconductor device | |
| JPH0448769A (en) | Semiconductor device | |
| JPS6342860B2 (en) | ||
| JP2784209B2 (en) | Semiconductor device | |
| JPS6329566A (en) | Semiconductor device | |
| JP2826518B2 (en) | Semiconductor device | |
| JPH0745656A (en) | Semiconductor device | |
| JPH03276737A (en) | Semiconductor device | |
| JPH031551A (en) | Resin-sealed semiconductor device | |
| JPH0430441A (en) | Semiconductor device |