JP3449405B2 - タイムコード信号発生装置、及びタイムコード信号発生方法 - Google Patents
タイムコード信号発生装置、及びタイムコード信号発生方法Info
- Publication number
- JP3449405B2 JP3449405B2 JP08753199A JP8753199A JP3449405B2 JP 3449405 B2 JP3449405 B2 JP 3449405B2 JP 08753199 A JP08753199 A JP 08753199A JP 8753199 A JP8753199 A JP 8753199A JP 3449405 B2 JP3449405 B2 JP 3449405B2
- Authority
- JP
- Japan
- Prior art keywords
- time code
- value
- signal
- pulse width
- code signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Bus Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、タイムコード信号
発生に関し、特にＤＭＡ転送によるタイムコード信号発
生の技術に関する。
発生に関し、特にＤＭＡ転送によるタイムコード信号発
生の技術に関する。
【０００２】
【従来の技術】ＳＭＰＴＥ（Society of Motion Pictur
e and Television Engineers）、及びＥＢＵ（European
Broadcasting Union ）におけるタイムコード（以下、
ＬＴＣと言う。ＬＴＣは、Longitudinal Time Codeの
略である。）信号のフォーマットについて説明する。
e and Television Engineers）、及びＥＢＵ（European
Broadcasting Union ）におけるタイムコード（以下、
ＬＴＣと言う。ＬＴＣは、Longitudinal Time Codeの
略である。）信号のフォーマットについて説明する。
【０００３】図５、図６は、ＬＴＣ信号のフォーマット
を示す図である。図５は、ＳＭＰＴＥにおける映像信号
がＮＴＳＣ方式カラー映像信号のＬＴＣ信号フォーマッ
トであり、図６は、ＥＢＵにおける映像信号がＰＡＬ方
式カラー映像信号のＬＴＣ信号フォーマットである。各
ＬＴＣ信号は、１フレーム当たりビット０番地からビッ
ト７９番地までの８０ビットで構成される。このうち、
ビット６４番地からビット７９番地までの１６ビット
は、同期ワ−ド（ＳＹＮＣＷＯＲＤ）であり、「００１
１１１１１１１１１１１０１」の固定パタ−ンである。
又、それ以外の６４ビットの値は時間情報に応じて変化
する。
を示す図である。図５は、ＳＭＰＴＥにおける映像信号
がＮＴＳＣ方式カラー映像信号のＬＴＣ信号フォーマッ
トであり、図６は、ＥＢＵにおける映像信号がＰＡＬ方
式カラー映像信号のＬＴＣ信号フォーマットである。各
ＬＴＣ信号は、１フレーム当たりビット０番地からビッ
ト７９番地までの８０ビットで構成される。このうち、
ビット６４番地からビット７９番地までの１６ビット
は、同期ワ−ド（ＳＹＮＣＷＯＲＤ）であり、「００１
１１１１１１１１１１１０１」の固定パタ−ンである。
又、それ以外の６４ビットの値は時間情報に応じて変化
する。
【０００４】次に、このＬＴＣ信号を発生するタイムコ
ード信号発生装置について説明する。従来、ＬＴＣを"
０" 、" １" デ−タに変調するタイムコード信号発生装
置は、ＬＴＣ発生回路と、ＰＬＬ（Phase Locked Loo
p ：位相ロックル−プ）回路と、汎用マイクロコンピュ
ータとを有していた。
ード信号発生装置について説明する。従来、ＬＴＣを"
０" 、" １" デ−タに変調するタイムコード信号発生装
置は、ＬＴＣ発生回路と、ＰＬＬ（Phase Locked Loo
p ：位相ロックル−プ）回路と、汎用マイクロコンピュ
ータとを有していた。
【０００５】ＰＬＬ回路は、映像信号のフレーム同期信
号が入力され、このフレーム同期信号にＬＴＣ信号のス
タ−トビットを同期させたクロックを発生する。このク
ロックの周波数はタイムコードの周波数となる。ＬＴＣ
発生回路は、汎用マイクロコンピュータから転送された
１フレーム（ビット番号（ＢＩＴ Ｎｏ）０番地から７
９番地までの８０ビットで構成されるフレーム）分のＬ
ＴＣを、ＰＬＬ回路のクロックに同期させて１フレーム
単位で発生する。更に、ＬＴＣ信号を映像信号のフレー
ムに同期させる。
号が入力され、このフレーム同期信号にＬＴＣ信号のス
タ−トビットを同期させたクロックを発生する。このク
ロックの周波数はタイムコードの周波数となる。ＬＴＣ
発生回路は、汎用マイクロコンピュータから転送された
１フレーム（ビット番号（ＢＩＴ Ｎｏ）０番地から７
９番地までの８０ビットで構成されるフレーム）分のＬ
ＴＣを、ＰＬＬ回路のクロックに同期させて１フレーム
単位で発生する。更に、ＬＴＣ信号を映像信号のフレー
ムに同期させる。
【０００６】ここで、ＬＴＣ信号は、各ビット周期毎に
その開始点で信号遷移が起こり、かつ、ビット値" １"
のときはビット周期の中央で信号遷移が起こる。一方、
各ビット周期毎にその開始点で信号遷移が起こり、ビッ
ト値" ０" のときはビット周期の中央で信号遷移が生じ
無い。すなわち、このＬＴＣ信号は、バイフェ−ズマ−
ク変調されて生成される。
その開始点で信号遷移が起こり、かつ、ビット値" １"
のときはビット周期の中央で信号遷移が起こる。一方、
各ビット周期毎にその開始点で信号遷移が起こり、ビッ
ト値" ０" のときはビット周期の中央で信号遷移が生じ
無い。すなわち、このＬＴＣ信号は、バイフェ−ズマ−
ク変調されて生成される。
【０００７】尚、バイフェ−ズマ−ク変調とは、通常、
ビット値が" １" である場合ビットの中央で反転が入
り、又ビット値が" ０" である場合にはビットの中央で
反転が入らずビットの境界で反転するデジタル変調方式
である。
ビット値が" １" である場合ビットの中央で反転が入
り、又ビット値が" ０" である場合にはビットの中央で
反転が入らずビットの境界で反転するデジタル変調方式
である。
【０００８】
【発明が解決しようとする課題】ところで、上述の従来
のタイムコード信号発生装置は、複雑で高価なＰＬＬ回
路を汎用マイクロコンピュータで制御するか、又は、大
規模なハードロジックで構成されていた。その為、回路
構成が複雑化及び高価格化となる問題点があった。
のタイムコード信号発生装置は、複雑で高価なＰＬＬ回
路を汎用マイクロコンピュータで制御するか、又は、大
規模なハードロジックで構成されていた。その為、回路
構成が複雑化及び高価格化となる問題点があった。
【０００９】そこで、本発明が解決しようとする課題
は、上記問題点を解決し、ハードウェア規模の縮小化、
及び低価格化ができるタイムコード信号発生の技術を提
供することである。
は、上記問題点を解決し、ハードウェア規模の縮小化、
及び低価格化ができるタイムコード信号発生の技術を提
供することである。
【００１０】
【課題を解決する為の手段】前記の課題は、タイムコー
ド信号発生装置であって、タイムコード信号のパルスの
幅に応じた値が記憶された第一の記憶手段と、初期値が
記憶されており、データが転送されてくると、記憶して
いるデータを消去して転送させてきたデータを記憶する
第二の記憶手段と、所定のクロックをカウントし、この
カウント値が前記第二の記憶手段に記憶されている値と
一致した場合にトリガ信号を出力すると共に、前記カウ
ント値をクリアさせる比較手段と、前記比較手段から出
力されたトリガ信号に応答して、前記第一の記憶手段に
記憶されているタイムコード信号のパルスの幅に応じた
値を前記第二の記憶手段にＤＭＡ（Direct Memory Acce
ss）転送する手段と、前記比較手段からのトリガ信号に
応答して、出力信号を反転させる反転手段と、 タイムコ
ード信号の１フレームにおけるパルスのうち最後のパル
スのパルス幅には所定の値を加える演算手段とを有する
ことを特長とするタイムコード信号発生装置によって解
決される。
ド信号発生装置であって、タイムコード信号のパルスの
幅に応じた値が記憶された第一の記憶手段と、初期値が
記憶されており、データが転送されてくると、記憶して
いるデータを消去して転送させてきたデータを記憶する
第二の記憶手段と、所定のクロックをカウントし、この
カウント値が前記第二の記憶手段に記憶されている値と
一致した場合にトリガ信号を出力すると共に、前記カウ
ント値をクリアさせる比較手段と、前記比較手段から出
力されたトリガ信号に応答して、前記第一の記憶手段に
記憶されているタイムコード信号のパルスの幅に応じた
値を前記第二の記憶手段にＤＭＡ（Direct Memory Acce
ss）転送する手段と、前記比較手段からのトリガ信号に
応答して、出力信号を反転させる反転手段と、 タイムコ
ード信号の１フレームにおけるパルスのうち最後のパル
スのパルス幅には所定の値を加える演算手段とを有する
ことを特長とするタイムコード信号発生装置によって解
決される。
【００１１】又、前記の課題は、タイムコード信号発生
装置であって、タイムコード信号のパルスの幅に応じた
値が記憶された第一の記憶手段と、データが転送されて
くると、記憶しているデータを消去して転送させてきた
データを記憶する第二の記憶手段と、所定の信号に応答
して、初期値を第二の記憶手段にＤＭＡ転送する第一の
ＤＭＡ（Direct Memory Access）転送手段と、所定のク
ロックをカウントし、このカウント値が前記第二の記憶
手段に記憶されている値と一致した場合にトリガ信号を
出力すると共に、前記カウント値をクリアさせる比較手
段と、前記比較手段からのトリガ信号に応答して、前記
第一の記憶手段に記憶されているタイムコード信号のパ
ルスの幅に応じた値を前記第二の記憶手段にＤＭＡ転送
する第二のＤＭＡ転送手段と、前記比較手段からのトリ
ガ信号に応答して、出力信号を反転させる反転手段と、
タイムコード信号の１フレームにおけるパルスのうち最
後のパルスのパルス幅には所定の値を加える演算手段と
を有することを特長とするタイムコード信号発生装置に
よって解決される。
装置であって、タイムコード信号のパルスの幅に応じた
値が記憶された第一の記憶手段と、データが転送されて
くると、記憶しているデータを消去して転送させてきた
データを記憶する第二の記憶手段と、所定の信号に応答
して、初期値を第二の記憶手段にＤＭＡ転送する第一の
ＤＭＡ（Direct Memory Access）転送手段と、所定のク
ロックをカウントし、このカウント値が前記第二の記憶
手段に記憶されている値と一致した場合にトリガ信号を
出力すると共に、前記カウント値をクリアさせる比較手
段と、前記比較手段からのトリガ信号に応答して、前記
第一の記憶手段に記憶されているタイムコード信号のパ
ルスの幅に応じた値を前記第二の記憶手段にＤＭＡ転送
する第二のＤＭＡ転送手段と、前記比較手段からのトリ
ガ信号に応答して、出力信号を反転させる反転手段と、
タイムコード信号の１フレームにおけるパルスのうち最
後のパルスのパルス幅には所定の値を加える演算手段と
を有することを特長とするタイムコード信号発生装置に
よって解決される。
【００１２】又、前記の課題は、タイムコード信号発生
装置であって、タイムコード信号のパルスの幅に応じた
第一の値と、タイムコード信号の１フレームにおけるパ
ルスのうち最後のパルスのパルス幅に応じた第二の値と
が記憶された第一の記憶手段と、データが転送されてく
ると、記憶しているデータを消去して転送させてきたデ
ータを記憶する第二の記憶手段と、フレーム同期パルス
に応答し、前記第二の値を前記第二の記憶手段にＤＭＡ
転送する第一のＤＭＡ（Direct Memory Access）手段
と、所定のクロックをカウントし、このカウント値が前
記第二の記憶手段の値と一致した場合にトリガ信号を出
力すると共に、前記カウント値をクリアさせる比較手段
と、前記比較手段からのトリガ信号に応答して、前記第
一の記憶手段に記憶されているタイムコード信号のパル
スの幅に応じた値を前記第二の記憶手段にＤＭＡ転送す
る第二のＤＭＡ手段と、前記比較手段からのトリガ信号
に応答して、出力信号を反転させる反転手段とを有する
ことを特長とするタイムコード信号発生装置によって解
決される。
装置であって、タイムコード信号のパルスの幅に応じた
第一の値と、タイムコード信号の１フレームにおけるパ
ルスのうち最後のパルスのパルス幅に応じた第二の値と
が記憶された第一の記憶手段と、データが転送されてく
ると、記憶しているデータを消去して転送させてきたデ
ータを記憶する第二の記憶手段と、フレーム同期パルス
に応答し、前記第二の値を前記第二の記憶手段にＤＭＡ
転送する第一のＤＭＡ（Direct Memory Access）手段
と、所定のクロックをカウントし、このカウント値が前
記第二の記憶手段の値と一致した場合にトリガ信号を出
力すると共に、前記カウント値をクリアさせる比較手段
と、前記比較手段からのトリガ信号に応答して、前記第
一の記憶手段に記憶されているタイムコード信号のパル
スの幅に応じた値を前記第二の記憶手段にＤＭＡ転送す
る第二のＤＭＡ手段と、前記比較手段からのトリガ信号
に応答して、出力信号を反転させる反転手段とを有する
ことを特長とするタイムコード信号発生装置によって解
決される。
【００１３】上記タイムコード信号の１フレームにおけ
るパルスのうち最後のパルスのパルス幅には、所定の値
を加える演算手段を更に有することを特長とする。上記
タイムコードは、ＬＴＣ（Longitudinal Time Code）で
あることを特長とする。又、前記の課題は、タイムコー
ド信号発生方法であって、タイムコードからタイムコー
ド信号のパルス幅を演算し、このパルス幅を第一のメモ
リに記憶するステップＡと、所定の信号に応答して、初
期値を第二のメモリに転送するステップＢと、所定のク
ロックをカウントし、このカウント値が前記第二のメモ
リに転送した値と一致したか否かを判断し、判断の結
果、一致した場合にはトリガ信号を出力すると共に、前
記カウント値をクリアするステップＣと、前記トリガ信
号に応答し、前記第一のメモリに記憶されている前記パ
ルス幅を前記第二のメモリにＤＭＡ（Direct Memory Ac
cess）転送するステップＤと、前記トリガ信号に応答
し、出力信号を反転するステップＥと、前記第二のメモ
リに記憶されている値を消去し、前記ＤＭＡ転送されて
きたパルス幅を新たに記憶するステップＦと、前記ステ
ップＣからステップＦとを繰り返すステップＧと、 前記
タイムコードからタイムコード信号の１フレームにおけ
るパルスのうち最後のパルスのパルス幅に所定の値を加
える演算を行うステップとを有することを特長とするタ
イムコード信号発生方法によって解決される。
るパルスのうち最後のパルスのパルス幅には、所定の値
を加える演算手段を更に有することを特長とする。上記
タイムコードは、ＬＴＣ（Longitudinal Time Code）で
あることを特長とする。又、前記の課題は、タイムコー
ド信号発生方法であって、タイムコードからタイムコー
ド信号のパルス幅を演算し、このパルス幅を第一のメモ
リに記憶するステップＡと、所定の信号に応答して、初
期値を第二のメモリに転送するステップＢと、所定のク
ロックをカウントし、このカウント値が前記第二のメモ
リに転送した値と一致したか否かを判断し、判断の結
果、一致した場合にはトリガ信号を出力すると共に、前
記カウント値をクリアするステップＣと、前記トリガ信
号に応答し、前記第一のメモリに記憶されている前記パ
ルス幅を前記第二のメモリにＤＭＡ（Direct Memory Ac
cess）転送するステップＤと、前記トリガ信号に応答
し、出力信号を反転するステップＥと、前記第二のメモ
リに記憶されている値を消去し、前記ＤＭＡ転送されて
きたパルス幅を新たに記憶するステップＦと、前記ステ
ップＣからステップＦとを繰り返すステップＧと、 前記
タイムコードからタイムコード信号の１フレームにおけ
るパルスのうち最後のパルスのパルス幅に所定の値を加
える演算を行うステップとを有することを特長とするタ
イムコード信号発生方法によって解決される。
【００１４】又、前記の課題は、タイムコード信号発生
方法であって、タイムコードからタイムコード信号のパ
ルス幅を演算し、このパルス幅を第一のメモリに記憶す
るステップＡと、タイムコード信号の１フレームにおけ
るパルスのうち最後のパルスのパルス幅から所定の値を
引いた第一の値を第一のメモリに記憶するステップＢ
と、フレーム同期パルスに応答して、前記第一の値を第
二のメモリにＤＭＡ（Direct Memory Access）転送する
ステップＣと、所定のクロックをカウントし、このカウ
ント値が前記第二のメモリに転送した値と一致したか否
かを判断し、判断の結果、一致した場合にはトリガ信号
を出力させると共に、前記カウント値をクリアするステ
ップＤと、前記トリガ信号に応答し、前記第一のメモリ
に記憶されている前記パルス幅を前記第二のメモリにＤ
ＭＡ転送するステップＥと、前記トリガ信号に応答し、
出力信号を反転するステップＦと、前記第二のメモリに
記憶されている値を消去し、前記ＤＭＡ転送されてきた
パルス幅を新たに記憶するステップＧと、前記ステップ
ＤからステップＧを繰り返すステップＨとを有すること
を特長とするタイムコード信号発生方法によって解決さ
れる。
方法であって、タイムコードからタイムコード信号のパ
ルス幅を演算し、このパルス幅を第一のメモリに記憶す
るステップＡと、タイムコード信号の１フレームにおけ
るパルスのうち最後のパルスのパルス幅から所定の値を
引いた第一の値を第一のメモリに記憶するステップＢ
と、フレーム同期パルスに応答して、前記第一の値を第
二のメモリにＤＭＡ（Direct Memory Access）転送する
ステップＣと、所定のクロックをカウントし、このカウ
ント値が前記第二のメモリに転送した値と一致したか否
かを判断し、判断の結果、一致した場合にはトリガ信号
を出力させると共に、前記カウント値をクリアするステ
ップＤと、前記トリガ信号に応答し、前記第一のメモリ
に記憶されている前記パルス幅を前記第二のメモリにＤ
ＭＡ転送するステップＥと、前記トリガ信号に応答し、
出力信号を反転するステップＦと、前記第二のメモリに
記憶されている値を消去し、前記ＤＭＡ転送されてきた
パルス幅を新たに記憶するステップＧと、前記ステップ
ＤからステップＧを繰り返すステップＨとを有すること
を特長とするタイムコード信号発生方法によって解決さ
れる。
【００１５】上記タイムコードからタイムコード信号の
１フレームにおけるパルスのうち最後のパルスのパルス
幅には、所定の値を加える演算を更に有することを特長
とする。上記タイムコードは、ＬＴＣ（Longitudinal
Time Code）であることを特長とする。
１フレームにおけるパルスのうち最後のパルスのパルス
幅には、所定の値を加える演算を更に有することを特長
とする。上記タイムコードは、ＬＴＣ（Longitudinal
Time Code）であることを特長とする。
【００１６】ＬＴＣ信号の同期検出は、ソフトウエアの
処理がないためフレーム同期パルスにＬＴＣ信号を精度
よく同期させることができる。又、ＬＴＣ信号の生成の
処理には、ソフトウエアの処理が無い為、ＣＰＵの負荷
が軽減できる。唯一のソフトウエアの処理は、１フレー
ムに一度、タイムコードの情報をメモリに記憶するだけ
である。この為、このＬＴＣ信号の発生を行いながら、
表示処理やキ−入力処理などが同時に行える。
処理がないためフレーム同期パルスにＬＴＣ信号を精度
よく同期させることができる。又、ＬＴＣ信号の生成の
処理には、ソフトウエアの処理が無い為、ＣＰＵの負荷
が軽減できる。唯一のソフトウエアの処理は、１フレー
ムに一度、タイムコードの情報をメモリに記憶するだけ
である。この為、このＬＴＣ信号の発生を行いながら、
表示処理やキ−入力処理などが同時に行える。
【００１７】
【発明の実施の形態】本発明の実施の形態について図１
〜図４を用いて説明する。図１は、本実施形態における
タイムコード信号発生装置のブロック図である。図１
中、１はタイムコード信号発生装置であり、中央処理装
置（ＣＰＵ）を用いてソフトウェアによりタイムコード
信号（ここではＬＴＣ信号）を発生するものである。こ
のタイムコード信号発生装置１は、同期検出部２、ＬＴ
Ｃ信号生成部３、ＣＰＵ１１、割込みコントローラ（Ｉ
ＮＴＣ）１６、及びメモリ１７，１８から構成される。
そして、各々はバス１９を介して互いに接続されてい
る。このようなタイムコード信号発生装置１は、例えば
シングルチップＲＩＳＣ（Reduced Instruction Set
Computer ）コンピュ−タで構成される。
〜図４を用いて説明する。図１は、本実施形態における
タイムコード信号発生装置のブロック図である。図１
中、１はタイムコード信号発生装置であり、中央処理装
置（ＣＰＵ）を用いてソフトウェアによりタイムコード
信号（ここではＬＴＣ信号）を発生するものである。こ
のタイムコード信号発生装置１は、同期検出部２、ＬＴ
Ｃ信号生成部３、ＣＰＵ１１、割込みコントローラ（Ｉ
ＮＴＣ）１６、及びメモリ１７，１８から構成される。
そして、各々はバス１９を介して互いに接続されてい
る。このようなタイムコード信号発生装置１は、例えば
シングルチップＲＩＳＣ（Reduced Instruction Set
Computer ）コンピュ−タで構成される。
【００１８】ＣＰＵ１１は、ＬＴＣのビットデータに基
づいて、ＬＴＣ信号のパルスの幅に対応する値（以下、
パルス幅カウント値と言う）を演算する。ここで、ＣＰ
Ｕ１１によるパルス幅カウント値の演算方法について説
明する。パルス幅カウント値は、発生させたいＬＴＣ信
号のパルスの幅（時間）を、クロックの周期で割った値
である。例えば、１秒の幅のパルスを発生させたい場合
には、所定のクロックを１ＭＨｚとすると、クロックの
１周期の時間、すなわち、周期は１／１００００００秒
となる。そこで、１秒の幅のパルスを発生させる場合の
パルス幅カウント値は、１秒（パルスの幅）割る１／１
００００００秒（クロックの周期）となる。すなわち、
１秒の幅のパルスを発生させるパルス幅カウント値は、
１００００００となる。このようにして、ＣＰＵ１１は
ＬＴＣのビットデータに基づいてパルス幅カウント値を
演算し、このパルス幅カウント値を．メモリ１８に格納
する。このメモリ１８に格納した１フレーム分のパルス
幅カウント値の列を、以下、パルス幅カウント値配列と
言う。
づいて、ＬＴＣ信号のパルスの幅に対応する値（以下、
パルス幅カウント値と言う）を演算する。ここで、ＣＰ
Ｕ１１によるパルス幅カウント値の演算方法について説
明する。パルス幅カウント値は、発生させたいＬＴＣ信
号のパルスの幅（時間）を、クロックの周期で割った値
である。例えば、１秒の幅のパルスを発生させたい場合
には、所定のクロックを１ＭＨｚとすると、クロックの
１周期の時間、すなわち、周期は１／１００００００秒
となる。そこで、１秒の幅のパルスを発生させる場合の
パルス幅カウント値は、１秒（パルスの幅）割る１／１
００００００秒（クロックの周期）となる。すなわち、
１秒の幅のパルスを発生させるパルス幅カウント値は、
１００００００となる。このようにして、ＣＰＵ１１は
ＬＴＣのビットデータに基づいてパルス幅カウント値を
演算し、このパルス幅カウント値を．メモリ１８に格納
する。このメモリ１８に格納した１フレーム分のパルス
幅カウント値の列を、以下、パルス幅カウント値配列と
言う。
【００１９】同期検出部２は、第１のタイマコントロ−
ルユニット（ＴＣＵ）１２、及び第１のＤＭＡコントロ
ーラ（ＤＭＡＣ）１３から構成される。ＴＣＵ１２は、
タイマ２０、キャプチャーレジスタ２１、及びエッジ検
出部２２から構成され、入力される映像信号のフレーム
同期パルスからこのフレーム同期パルスの周期を所定の
クロックでカウントするものである。
ルユニット（ＴＣＵ）１２、及び第１のＤＭＡコントロ
ーラ（ＤＭＡＣ）１３から構成される。ＴＣＵ１２は、
タイマ２０、キャプチャーレジスタ２１、及びエッジ検
出部２２から構成され、入力される映像信号のフレーム
同期パルスからこのフレーム同期パルスの周期を所定の
クロックでカウントするものである。
【００２０】ＤＭＡＣ１３は、要求優先制御部２３、レ
ジスタ制御部２４、及びバスインタフェース部２５から
構成され、メモリ１８に格納された後述するパルス幅補
正カウント値をタイマ２６にＤＭＡ転送を行なうもので
ある。ＬＴＣ信号生成部２は、第２のタイマコントロ−
ルユニット（ＴＣＵ）１４、及び第２のＤＭＡコントロ
ーラ( ＤＭＡＣ) １５から構成される。
ジスタ制御部２４、及びバスインタフェース部２５から
構成され、メモリ１８に格納された後述するパルス幅補
正カウント値をタイマ２６にＤＭＡ転送を行なうもので
ある。ＬＴＣ信号生成部２は、第２のタイマコントロ−
ルユニット（ＴＣＵ）１４、及び第２のＤＭＡコントロ
ーラ( ＤＭＡＣ) １５から構成される。
【００２１】ＴＣＵ１４は、タイマ２６、比較部２７、
コンペアレジスタ２８、及びトグル出力部２９から構成
され、コンペアレジスタ２８の値に応じた周期のタイム
コード信号を発生するものである。ＤＭＡＣ１５は、要
求優先制御部３０、レジスタ制御部３１、及びバスイン
タフェース部３２から構成され、後述するメモリ１８に
格納されたパルス幅カウント値をコンペアレジスタ２８
にＤＭＡ転送を行なうものである。
コンペアレジスタ２８、及びトグル出力部２９から構成
され、コンペアレジスタ２８の値に応じた周期のタイム
コード信号を発生するものである。ＤＭＡＣ１５は、要
求優先制御部３０、レジスタ制御部３１、及びバスイン
タフェース部３２から構成され、後述するメモリ１８に
格納されたパルス幅カウント値をコンペアレジスタ２８
にＤＭＡ転送を行なうものである。
【００２２】ここで、ＤＭＡＣとは、ＣＰＵの代わり
に、第一のメモリと第二のメモリとの間のデータ転送を
制御するものである。そして、ＤＭＡＣが行うデータ転
送をＤＭＡ転送と言う。このＤＭＡ転送を行う場合、Ｃ
ＰＵは予め、転送元の初期アドレス、転送サイズ等をＤ
ＭＡＣに設定して、データ転送の制御をＤＭＡＣに移管
する。ＤＭＡＣは、ＤＭＡ転送の要求信号を受け付ける
と、ＤＭＡ転送を行う。
に、第一のメモリと第二のメモリとの間のデータ転送を
制御するものである。そして、ＤＭＡＣが行うデータ転
送をＤＭＡ転送と言う。このＤＭＡ転送を行う場合、Ｃ
ＰＵは予め、転送元の初期アドレス、転送サイズ等をＤ
ＭＡＣに設定して、データ転送の制御をＤＭＡＣに移管
する。ＤＭＡＣは、ＤＭＡ転送の要求信号を受け付ける
と、ＤＭＡ転送を行う。
【００２３】メモリ１７は、リ−ド・オンリ・メモリ
（ＲＯＭ）で構成され、ＬＴＣ信号生成の為のプログラ
ム等が予め記憶されているものである。メモリ１８は、
ランダム・アクセス・メモリ（ＲＡＭ）で構成され、Ｃ
ＰＵ１１によりデ−タが書き込まれ、又は読み出される
作業領域として用いられる。ここで、このメモリ１８に
格納するデータについて図２を用いて説明する。
（ＲＯＭ）で構成され、ＬＴＣ信号生成の為のプログラ
ム等が予め記憶されているものである。メモリ１８は、
ランダム・アクセス・メモリ（ＲＡＭ）で構成され、Ｃ
ＰＵ１１によりデ−タが書き込まれ、又は読み出される
作業領域として用いられる。ここで、このメモリ１８に
格納するデータについて図２を用いて説明する。
【００２４】図２は、メモリ１８に格納するデータの内
容を示す図である。このメモリ１８は、図２に示すよう
に、パルス幅カウント値配列を記憶する領域、パルス幅
カウント値配列の番地を指定するポインタ、パルス幅補
正カウント値を記録する領域、及びフレーム周期をカウ
ントした値を記憶する領域を有する。
容を示す図である。このメモリ１８は、図２に示すよう
に、パルス幅カウント値配列を記憶する領域、パルス幅
カウント値配列の番地を指定するポインタ、パルス幅補
正カウント値を記録する領域、及びフレーム周期をカウ
ントした値を記憶する領域を有する。
【００２５】前記パルス幅カウント値配列を記憶する領
域は、１フレーム当り８０ビットのＬＴＣ信号に対し
て、バイフェ−ズマ−ク変調方式によりＬＴＣ信号が全
て" １" の場合を見込んで、１６０個のパルス幅カウン
ト値を記憶する領域を確保する。パルス幅カウント値配
列のアクセス方法は、パルス幅カウント値配列の番地を
指定するポインタ（以下、バッファ・ポインタ）を使用
してパルス幅カウント値配列を参照する。
域は、１フレーム当り８０ビットのＬＴＣ信号に対し
て、バイフェ−ズマ−ク変調方式によりＬＴＣ信号が全
て" １" の場合を見込んで、１６０個のパルス幅カウン
ト値を記憶する領域を確保する。パルス幅カウント値配
列のアクセス方法は、パルス幅カウント値配列の番地を
指定するポインタ（以下、バッファ・ポインタ）を使用
してパルス幅カウント値配列を参照する。
【００２６】次に、本実施形態の動作について説明す
る。まず、ＣＰＵ１１は、タイムコードの時間情報に応
じてＬＴＣ信号のパルス幅カウント値を演算し、メモリ
１８のパルス幅カウント値配列に格納する。ここで、こ
のパルス幅カウント値配列にカウント値を格納する方法
について説明する。
る。まず、ＣＰＵ１１は、タイムコードの時間情報に応
じてＬＴＣ信号のパルス幅カウント値を演算し、メモリ
１８のパルス幅カウント値配列に格納する。ここで、こ
のパルス幅カウント値配列にカウント値を格納する方法
について説明する。
【００２７】まず、ＣＰＵ１１は、メモリ１８にバッフ
ァポインタを初期化させ、配列の先頭番地を示すように
させる。次に、ＬＴＣ信号のビット０番地からビット７
８番地までの各ビットの値を参照し、ビットが" １" の
場合はＴ（上述した、パルスの幅をクロックの周期で割
った値）のカウント値をパルス幅カウント値配列に代入
し、アクセスポインタを増加する。この処理を２回繰り
返す。
ァポインタを初期化させ、配列の先頭番地を示すように
させる。次に、ＬＴＣ信号のビット０番地からビット７
８番地までの各ビットの値を参照し、ビットが" １" の
場合はＴ（上述した、パルスの幅をクロックの周期で割
った値）のカウント値をパルス幅カウント値配列に代入
し、アクセスポインタを増加する。この処理を２回繰り
返す。
【００２８】また、このＬＴＣ信号のビットが" ０" の
場合は２Ｔ（前記Ｔの2 倍の値）のカウント値をメモリ
１８のパルス幅カウント値配列に代入し、アクセスポイ
ンタを増加する処理を１回行なう。一方、このＬＴＣ信
号の７９番地のみは、ビットが" １" の場合はＴのカウ
ント値をパルス幅カウント値配列に代入し、アクセスポ
インタを増加した後に、（１＋０．２）Ｔのカウント値
をパルス幅カウント値配列に代入する。
場合は２Ｔ（前記Ｔの2 倍の値）のカウント値をメモリ
１８のパルス幅カウント値配列に代入し、アクセスポイ
ンタを増加する処理を１回行なう。一方、このＬＴＣ信
号の７９番地のみは、ビットが" １" の場合はＴのカウ
ント値をパルス幅カウント値配列に代入し、アクセスポ
インタを増加した後に、（１＋０．２）Ｔのカウント値
をパルス幅カウント値配列に代入する。
【００２９】ＬＴＣ信号の最後のカウント値を２割増し
に設定するのは、後述するフレーム同期パルスのジッタ
を吸収し、ＬＴＣの位相を合わせる目的の為である。
尚、図５に示したＬＴＣ信号の同期ワ−ド（ＳＹＮＣＷ
ＯＲＤ）の構成上ありえ無いが、７９番地のビットが"
０" の場合は（２＋０．２）Ｔのカウント値をパルス幅
カウント値配列に代入する。
に設定するのは、後述するフレーム同期パルスのジッタ
を吸収し、ＬＴＣの位相を合わせる目的の為である。
尚、図５に示したＬＴＣ信号の同期ワ−ド（ＳＹＮＣＷ
ＯＲＤ）の構成上ありえ無いが、７９番地のビットが"
０" の場合は（２＋０．２）Ｔのカウント値をパルス幅
カウント値配列に代入する。
【００３０】２割増しに設定したパルス幅カウント値か
ら１を減算した値をパルス幅補正カウント値として格納
し、ＴＣＵ１４のコンペアレジスタ２８に転送する。こ
こで、タイムコードデ−タの値が、「１０１０…」の場
合を例にして、パルス幅カウント値配列へのカウント値
の代入方法を説明する。図３は、パルス幅カウント値配
列とＬＴＣ信号との関係を示す図である。
ら１を減算した値をパルス幅補正カウント値として格納
し、ＴＣＵ１４のコンペアレジスタ２８に転送する。こ
こで、タイムコードデ−タの値が、「１０１０…」の場
合を例にして、パルス幅カウント値配列へのカウント値
の代入方法を説明する。図３は、パルス幅カウント値配
列とＬＴＣ信号との関係を示す図である。
【００３１】まず、このタイムコードの先頭ビットが"
１" であるので、パルス幅カウント値配列の番地０と番
地１にパルス幅がＴに応じたカウント値を代入する。次
に、このタイムコードの２ビット目は" ０" であるの
で、パルス幅カウント値配列の番地２にパルス幅が２Ｔ
に応じたカウント値を代入する。そして、同様の方法で
順次、パルス幅カウント値配列にカウント値を代入す
る。
１" であるので、パルス幅カウント値配列の番地０と番
地１にパルス幅がＴに応じたカウント値を代入する。次
に、このタイムコードの２ビット目は" ０" であるの
で、パルス幅カウント値配列の番地２にパルス幅が２Ｔ
に応じたカウント値を代入する。そして、同様の方法で
順次、パルス幅カウント値配列にカウント値を代入す
る。
【００３２】このように、直接パルス幅に応じたカウン
ト値を配列するのは、後述する第２のＤＭＡ転送によっ
てパルス幅カウント値をＬＴＣ信号生成部のコンペアレ
ジスタ２８に直接代入する為である。上述した処理を行
った後、ＣＰＵ１１は、同期検出部２に映像信号のフレ
ーム同期パルスの発生を監視させる。
ト値を配列するのは、後述する第２のＤＭＡ転送によっ
てパルス幅カウント値をＬＴＣ信号生成部のコンペアレ
ジスタ２８に直接代入する為である。上述した処理を行
った後、ＣＰＵ１１は、同期検出部２に映像信号のフレ
ーム同期パルスの発生を監視させる。
【００３３】この映像信号のフレーム同期パルスは、同
期検出部２のＴＣＵ１２のエッジ検出部２２に入力さ
れ、その立ち下がりエッジが検出される。エッジ検出部
２２は、立ち下がりエッジを検出する毎に、ＤＭＡＣ１
３にＤＭＡ要求信号Ａを供給し、後述するＬＴＣ出力の
位相合わせを行う。又、エッジ検出部２２は、立ち下が
りエッジを検出する毎に、タイマ２０とキャプチャーレ
ジスタ２１とにラッチパルスを供給すると共に、キャプ
チャーレジスタ２１と同時にタイマ２０を初期化するク
リアパルスを供給する。
期検出部２のＴＣＵ１２のエッジ検出部２２に入力さ
れ、その立ち下がりエッジが検出される。エッジ検出部
２２は、立ち下がりエッジを検出する毎に、ＤＭＡＣ１
３にＤＭＡ要求信号Ａを供給し、後述するＬＴＣ出力の
位相合わせを行う。又、エッジ検出部２２は、立ち下が
りエッジを検出する毎に、タイマ２０とキャプチャーレ
ジスタ２１とにラッチパルスを供給すると共に、キャプ
チャーレジスタ２１と同時にタイマ２０を初期化するク
リアパルスを供給する。
【００３４】タイマ２０は、外部のクロック発生器によ
り生成された所定周波数のクロックをカウントし、この
カウント値（タイマ値）をキャプチャーレジスタ２１に
供給する。キャプチャーレジスタ２１は、エッジ検出部
２２から前記ラッチパルスが入力されると、この時点の
タイマ２０からのタイマ値を一時保持する。
り生成された所定周波数のクロックをカウントし、この
カウント値（タイマ値）をキャプチャーレジスタ２１に
供給する。キャプチャーレジスタ２１は、エッジ検出部
２２から前記ラッチパルスが入力されると、この時点の
タイマ２０からのタイマ値を一時保持する。
【００３５】同時に、エッジ検出部２２は、タイマ２０
へクリアパルスを出力する。このクリアパルスを入力さ
れたタイマ２０は、タイマ値をクリアし、クロックのカ
ウントを初めから行う。一方、前記ＤＭＡ要求信号Ａが
供給されたＤＭＡＣ１３の要求優先制御部２３は、レジ
スタ制御部２４にＤＭＡ起動パルスを供給する。
へクリアパルスを出力する。このクリアパルスを入力さ
れたタイマ２０は、タイマ値をクリアし、クロックのカ
ウントを初めから行う。一方、前記ＤＭＡ要求信号Ａが
供給されたＤＭＡＣ１３の要求優先制御部２３は、レジ
スタ制御部２４にＤＭＡ起動パルスを供給する。
【００３６】このＤＭＡ起動パルスが供給されたレジス
タ制御部２４は、バスインタフェース部２５に、メモリ
１８( ＲＡＭ) からこのメモリ１８に予め演算されて格
納されているパルス幅補正カウント値をＬＴＣ信号生成
部３のタイマ２６にＤＭＡ転送させる。尚、以下の説明
において、上述したこのＤＭＡ転送を第１のＤＭＡ転送
と言う。
タ制御部２４は、バスインタフェース部２５に、メモリ
１８( ＲＡＭ) からこのメモリ１８に予め演算されて格
納されているパルス幅補正カウント値をＬＴＣ信号生成
部３のタイマ２６にＤＭＡ転送させる。尚、以下の説明
において、上述したこのＤＭＡ転送を第１のＤＭＡ転送
と言う。
【００３７】第１のＤＭＡ転送が終了するとレジスタ制
御部２４は、終了パルスを割込みコントローラ１６に供
給する。これは、後述するフレーム同期割込みの処理を
ＣＰＵ１１に要求するものである。この第１のＤＭＡ転
送終了割込みを受信したＣＰＵ１１は、タイマ２０の値
とキャプチャーレジスタ２１の値とをメモリ１８に記憶
させる。
御部２４は、終了パルスを割込みコントローラ１６に供
給する。これは、後述するフレーム同期割込みの処理を
ＣＰＵ１１に要求するものである。この第１のＤＭＡ転
送終了割込みを受信したＣＰＵ１１は、タイマ２０の値
とキャプチャーレジスタ２１の値とをメモリ１８に記憶
させる。
【００３８】一方、ＬＴＣ信号生成部では、前記第１の
ＤＭＡ転送によって、タイマ２６のカウント値がコンペ
アレジスタ２８のカウント値から１を減算した値に変え
られる。ここで、外部のクロックがタイマ２６に入力さ
れると、コンペアレジスタ２８に設定された値と、この
クロックをカウントしたタイマ２６の値とが一致する。
ＤＭＡ転送によって、タイマ２６のカウント値がコンペ
アレジスタ２８のカウント値から１を減算した値に変え
られる。ここで、外部のクロックがタイマ２６に入力さ
れると、コンペアレジスタ２８に設定された値と、この
クロックをカウントしたタイマ２６の値とが一致する。
【００３９】この一致により、比較器２７は、タイミン
グ出力トリガをトグル出力部２９に向けて発生すると共
に、ＤＭＡ要求信号ＢをＤＭＡＣ１５に供給する。同時
に、比較器２７は、タイマ２６を初期化するクリアパル
スをタイマ２６に供給する。一方、前記タイミング出力
トリガを受信したトグル出力部２９は、現在の信号の出
力を反転する。すなわち、ＬＴＣ信号を反転して出力す
る。
グ出力トリガをトグル出力部２９に向けて発生すると共
に、ＤＭＡ要求信号ＢをＤＭＡＣ１５に供給する。同時
に、比較器２７は、タイマ２６を初期化するクリアパル
スをタイマ２６に供給する。一方、前記タイミング出力
トリガを受信したトグル出力部２９は、現在の信号の出
力を反転する。すなわち、ＬＴＣ信号を反転して出力す
る。
【００４０】一方、前記クリアパルスを受信したタイマ
２０は、タイマ値をクリアし、クロックのカウントを初
めから行う。すらわち、この第１のＤＭＡ転送によっ
て、タイマ２６のカウント値を変化させることにより、
次の、比較器２９の一致によってＬＴＣ信号を反転させ
る。又、同時に、タイマ２６の値をクリアすることによ
り、ＬＴＣ信号をフレーム同期パルスに同期させること
ができる。
２０は、タイマ値をクリアし、クロックのカウントを初
めから行う。すらわち、この第１のＤＭＡ転送によっ
て、タイマ２６のカウント値を変化させることにより、
次の、比較器２９の一致によってＬＴＣ信号を反転させ
る。又、同時に、タイマ２６の値をクリアすることによ
り、ＬＴＣ信号をフレーム同期パルスに同期させること
ができる。
【００４１】一方、前記ＤＭＡ要求信号Ｂが供給された
ＤＭＡＣ１５の要求優先制御部３０は、レジスタ制御部
３１にＤＭＡ起動パルスを供給する。このＤＭＡ起動パ
ルスが供給されたレジスタ制御部３１は、バスインタフ
ェース部３２に、メモリ１８からこのメモリ１８に予め
演算されて格納されているパルス幅カウント値をコンペ
アレジスタ２８にＤＭＡ転送させる。
ＤＭＡＣ１５の要求優先制御部３０は、レジスタ制御部
３１にＤＭＡ起動パルスを供給する。このＤＭＡ起動パ
ルスが供給されたレジスタ制御部３１は、バスインタフ
ェース部３２に、メモリ１８からこのメモリ１８に予め
演算されて格納されているパルス幅カウント値をコンペ
アレジスタ２８にＤＭＡ転送させる。
【００４２】同時に、レジスタ制御部３１は、ＤＭＡ転
送の転送元( ソ−ス) アドレスを増加する。尚、以下の
説明において、上述したこのＤＭＡ転送を第２のＤＭＡ
転送と言う。一方、前記ＬＴＣ信号の発生に続く、ＬＴ
Ｃ信号の発生は、ＴＣＵ１４で、タイマ２６の値とＬＴ
Ｃ信号のパルス幅を決めるカウント値が代入されたコン
ペアレジスタの値とが一致する毎に、ＬＴＣ出力信号は
反転出力され、同時に次のＬＴＣ信号のパルス幅を示す
カウント値がメモリ１８から順次第２のＤＭＡ転送によ
って更新される。更に、上記の動作を全ビットで繰り返
して行なう。
送の転送元( ソ−ス) アドレスを増加する。尚、以下の
説明において、上述したこのＤＭＡ転送を第２のＤＭＡ
転送と言う。一方、前記ＬＴＣ信号の発生に続く、ＬＴ
Ｃ信号の発生は、ＴＣＵ１４で、タイマ２６の値とＬＴ
Ｃ信号のパルス幅を決めるカウント値が代入されたコン
ペアレジスタの値とが一致する毎に、ＬＴＣ出力信号は
反転出力され、同時に次のＬＴＣ信号のパルス幅を示す
カウント値がメモリ１８から順次第２のＤＭＡ転送によ
って更新される。更に、上記の動作を全ビットで繰り返
して行なう。
【００４３】ここで、唯一のソフトウエアの処理は、前
記第１のＤＭＡ転送終了割込みによって１フレームに一
度起動されるフレーム同期の処理である。このフレーム
同期の処理は、現フレームのタイムコード情報に応じて
ＬＴＣ信号のパルス幅カウント値配列に１フレーム分の
カウント値の代入と、ＤＭＡ転送の転送元( ソ−ス)ア
ドレスの初期化を行うものである。
記第１のＤＭＡ転送終了割込みによって１フレームに一
度起動されるフレーム同期の処理である。このフレーム
同期の処理は、現フレームのタイムコード情報に応じて
ＬＴＣ信号のパルス幅カウント値配列に１フレーム分の
カウント値の代入と、ＤＭＡ転送の転送元( ソ−ス)ア
ドレスの初期化を行うものである。
【００４４】従って、ＣＰＵ１１のＬＴＣ信号発生にお
ける負荷は、タイマユニット（ＴＣＵ２０、及びＴＣＵ
１４）、及びＤＭＡコントローラ（ＤＭＡＣ１３、及び
ＤＭＡＣ１５）を使用することによって大幅に軽減でき
る。次に、ＬＴＣ信号を生成する際のタイマの動きとＤ
ＭＡ転送の動き、及びＬＴＣ信号とフレーム信号との同
期について図４を用いて説明する。
ける負荷は、タイマユニット（ＴＣＵ２０、及びＴＣＵ
１４）、及びＤＭＡコントローラ（ＤＭＡＣ１３、及び
ＤＭＡＣ１５）を使用することによって大幅に軽減でき
る。次に、ＬＴＣ信号を生成する際のタイマの動きとＤ
ＭＡ転送の動き、及びＬＴＣ信号とフレーム信号との同
期について図４を用いて説明する。
【００４５】図４は、フレーム同期パルス（フレーム信
号）、パルス幅カウント値、コンペアレジスタ値、タイ
マ値、及びＬＴＣ信号のタイムチャートである。図４
中、実線のノコギリ波形２０１はタイマ値を示し、破線
２０２はコンペアレジスタ値の設定値を示すものであ
る。矢印曲線２０４1，２０４2…２０４Nは、第２のＤ
ＭＡ転送によってメモリに格納されたパルス幅カウント
値２０３を、コンペアレジスタ２０２に転送する模様を
示すものである。この転送と同時に、ＬＴＣ信号を反転
させる。
号）、パルス幅カウント値、コンペアレジスタ値、タイ
マ値、及びＬＴＣ信号のタイムチャートである。図４
中、実線のノコギリ波形２０１はタイマ値を示し、破線
２０２はコンペアレジスタ値の設定値を示すものであ
る。矢印曲線２０４1，２０４2…２０４Nは、第２のＤ
ＭＡ転送によってメモリに格納されたパルス幅カウント
値２０３を、コンペアレジスタ２０２に転送する模様を
示すものである。この転送と同時に、ＬＴＣ信号を反転
させる。
【００４６】４０１は、フレーム同期パルスの立ち下が
り部分の拡大図であり、ＬＴＣ信号をフレーム同期パル
スに同期させる際のタイマの動きとＤＭＡ転送の動きと
を示すものである。このフレーム同期パルスの立ち下が
りエッジを検出してラッチパルスを生成し、ＤＭＡＣ１
３に出力する。
り部分の拡大図であり、ＬＴＣ信号をフレーム同期パル
スに同期させる際のタイマの動きとＤＭＡ転送の動きと
を示すものである。このフレーム同期パルスの立ち下が
りエッジを検出してラッチパルスを生成し、ＤＭＡＣ１
３に出力する。
【００４７】ＤＭＡＣ１３は、このラッチパルスが入力
されると第１のＤＭＡ転送をおこなう。そして、この第
１のＤＭＡ転送によって、タイマ値２０１をコンペアレ
ジスタ値２０２から１を減算した値に変更する。次に、
このタイマ値２０１の変更によって、次のクロックの入
力後にタイマ値２０１とコンペアレジスタ値２０２とが
一致する。
されると第１のＤＭＡ転送をおこなう。そして、この第
１のＤＭＡ転送によって、タイマ値２０１をコンペアレ
ジスタ値２０２から１を減算した値に変更する。次に、
このタイマ値２０１の変更によって、次のクロックの入
力後にタイマ値２０１とコンペアレジスタ値２０２とが
一致する。
【００４８】この一致により、ＬＴＣ信号を反転させ
る。すなわち、前記フレーム同期パルスの立ち下がりエ
ッジにより、上記に説明した処理が起動されることか
ら、フレーム同期パルスにＬＴＣ信号を同期させること
ができる。次に、本発明の他の実施の形態について説明
する。通常のタイムコード信号( ＬＴＣ信号) は、ビッ
ト番号（ＢＩＴ Ｎｏ）０番地から７９番地までの８０
ビットのフォーマットで１フレーム単位で映像信号のフ
レームに同期させて発生させる。この為、映像の再生速
度の変化に応じてＬＴＣ信号のパルス幅を変える必要が
ある。
る。すなわち、前記フレーム同期パルスの立ち下がりエ
ッジにより、上記に説明した処理が起動されることか
ら、フレーム同期パルスにＬＴＣ信号を同期させること
ができる。次に、本発明の他の実施の形態について説明
する。通常のタイムコード信号( ＬＴＣ信号) は、ビッ
ト番号（ＢＩＴ Ｎｏ）０番地から７９番地までの８０
ビットのフォーマットで１フレーム単位で映像信号のフ
レームに同期させて発生させる。この為、映像の再生速
度の変化に応じてＬＴＣ信号のパルス幅を変える必要が
ある。
【００４９】そこで、本発明の図１に示すフレーム同期
パルスを再生速度の変化に応じたＬＴＣスタ−トパルス
に換えて供給することによって、可変周期のＬＴＣ信号
を発生させることができる。他の実施形態は、本実施形
態のタイムコード信号発生装置に、更に、ＬＴＣ信号発
生の為の基本パルス幅カウント値をフレーム同期パルス
の周期のカウントを行なうタイマ２０の値とキャプチャ
ーレジスタ２１の値とを１６０分の１に演算する手段を
有する。この１６０分の１に演算するには、１フレーム
のＬＴＣが８０ビットで構成されているからである。す
なわち、１６０分の１に演算した値が上述した説明のＴ
の値となる。
パルスを再生速度の変化に応じたＬＴＣスタ−トパルス
に換えて供給することによって、可変周期のＬＴＣ信号
を発生させることができる。他の実施形態は、本実施形
態のタイムコード信号発生装置に、更に、ＬＴＣ信号発
生の為の基本パルス幅カウント値をフレーム同期パルス
の周期のカウントを行なうタイマ２０の値とキャプチャ
ーレジスタ２１の値とを１６０分の１に演算する手段を
有する。この１６０分の１に演算するには、１フレーム
のＬＴＣが８０ビットで構成されているからである。す
なわち、１６０分の１に演算した値が上述した説明のＴ
の値となる。
【００５０】この手段により、可変周期のＬＴＣ信号を
発生させることができる。また、本発明のタイムコード
信号発生装置は、１フレーム当たりの周期の変動に対し
て２０％（ＬＴＣ信号の最終ビットにおいてパルス幅の
演算を５０％増しにすると５０％）まで許容できるた
め、速度変化に容易に追従可能なタイムコード信号発生
装置である。
発生させることができる。また、本発明のタイムコード
信号発生装置は、１フレーム当たりの周期の変動に対し
て２０％（ＬＴＣ信号の最終ビットにおいてパルス幅の
演算を５０％増しにすると５０％）まで許容できるた
め、速度変化に容易に追従可能なタイムコード信号発生
装置である。
【００５１】
【効果】以上説明したように、本発明によれば、ハード
ウェア規模の縮小化、及び低価格化ができる。更に、Ｃ
ＰＵの処理の負荷を軽減できる。又、ＬＴＣ信号発生装
置の同期回路は、ＤＭＡ転送を行ことからソフトウエア
処理のオ−バ−ヘッドが無い、この為フレーム同期パル
スにＬＴＣ信号を精度良く同期させることができる。
ウェア規模の縮小化、及び低価格化ができる。更に、Ｃ
ＰＵの処理の負荷を軽減できる。又、ＬＴＣ信号発生装
置の同期回路は、ＤＭＡ転送を行ことからソフトウエア
処理のオ−バ−ヘッドが無い、この為フレーム同期パル
スにＬＴＣ信号を精度良く同期させることができる。
【００５２】又、ＬＴＣ信号発生装置のＬＴＣ信号生成
部は、ＬＴＣ信号のパルス幅を決定するコンペアレジス
タ値を第２のＤＭＡ転送で更新するので、ソフトウエア
処理のオ−バ−ヘッドによる遅延を生じることなくＬＴ
Ｃ信号を発生できる。
部は、ＬＴＣ信号のパルス幅を決定するコンペアレジス
タ値を第２のＤＭＡ転送で更新するので、ソフトウエア
処理のオ−バ−ヘッドによる遅延を生じることなくＬＴ
Ｃ信号を発生できる。
【図１】本発明に係わる本実施形態のタイムコード信号
発生装置のブロック図である。
発生装置のブロック図である。
【図２】本発明に係わる本実施形態のメモリ１８に格納
するデータの内容を示す図である。
するデータの内容を示す図である。
【図３】本発明に係わる本実施形態のパルス幅カウント
値配列とＬＴＣ信号との関係を示す図である。
値配列とＬＴＣ信号との関係を示す図である。
【図４】本発明に係わる本実施形態のフレーム同期パル
ス（フレーム信号）、パルス幅カウント値、コンペアレ
ジスタ値、タイマ値、及びＬＴＣ信号のタイムチャート
である。
ス（フレーム信号）、パルス幅カウント値、コンペアレ
ジスタ値、タイマ値、及びＬＴＣ信号のタイムチャート
である。
【図５】従来のＳＭＰＴＥにおける映像信号がＮＴＳＣ
方式カラー映像信号のＬＴＣ信号のフォーマットを示す
図である。
方式カラー映像信号のＬＴＣ信号のフォーマットを示す
図である。
【図６】従来のＥＢＵにおける映像信号がＰＡＬ方式カ
ラー映像信号のＬＴＣ信号のフォーマットを示す図であ
る。
ラー映像信号のＬＴＣ信号のフォーマットを示す図であ
る。
１ タイムコード信号発生装置
２ 同期検出部
３ ＬＴＣ信号生成部
１１ ＣＰＵ
１２ 第１のタイマコントロ−ルユニット（ＴＣＵ）
１３ 第１のＤＭＡコントローラ（ＤＭＡＣ）
１４ 第２のタイマコントロ−ルユニット（ＴＣＵ）
１５ 第２のＤＭＡコントローラ( ＤＭＡＣ)
１６ 割込みコントローラ（ＩＮＴＣ）
１７，１８ メモリ
１９ バス
２０ タイマ
２１ キャプチャーレジスタ
２２ エッジ検出部
２３ 要求優先制御部
２４ レジスタ制御部
２５ バスインタフェース部
２６ タイマ
２７ 比較部
２８ コンペアレジスタ
２９ トグル出力部
３０ 要求優先制御部
３１ レジスタ制御部
３２ バスインタフェース部
Claims (9)
- 【請求項１】 タイムコード信号発生装置であって、 タイムコード信号のパルスの幅に応じた値が記憶された
第一の記憶手段と、 初期値が記憶されており、データが転送されてくると、
記憶しているデータを消去して転送させてきたデータを
記憶する第二の記憶手段と、 所定のクロックをカウントし、このカウント値が前記第
二の記憶手段に記憶されている値と一致した場合にトリ
ガ信号を出力すると共に、前記カウント値をクリアさせ
る比較手段と、 前記比較手段から出力されたトリガ信号に応答して、前
記第一の記憶手段に記憶されているタイムコード信号の
パルスの幅に応じた値を前記第二の記憶手段にＤＭＡ
（Direct Memory Access）転送する手段と、 前記比較手段からのトリガ信号に応答して、出力信号を
反転させる反転手段と、 タイムコード信号の１フレームにおけるパルスのうち最
後のパルスのパルス幅には所定の値を加える演算手段 と
を有することを特長とするタイムコード信号発生装置。 - 【請求項２】 タイムコード信号発生装置であって、 タイムコード信号のパルスの幅に応じた値が記憶された
第一の記憶手段と、 データが転送されてくると、記憶しているデータを消去
して転送させてきたデータを記憶する第二の記憶手段
と、 所定の信号に応答して、初期値を第二の記憶手段にＤＭ
Ａ転送する第一のＤＭＡ（Direct Memory Access）転送
手段と、 所定のクロックをカウントし、このカウント値が前記第
二の記憶手段に記憶されている値と一致した場合にトリ
ガ信号を出力すると共に、前記カウント値をクリアさせ
る比較手段と、 前記比較手段からのトリガ信号に応答して、前記第一の
記憶手段に記憶されているタイムコード信号のパルスの
幅に応じた値を前記第二の記憶手段にＤＭＡ転送する第
二のＤＭＡ転送手段と、 前記比較手段からのトリガ信号に応答して、出力信号を
反転させる反転手段と 、 タイムコード信号の１フレームにおけるパルスのうち最
後のパルスのパルス幅には所定の値を加える演算手段 と
を有することを特長とするタイムコード信号発生装置。 - 【請求項３】 タイムコード信号発生装置であって、 タイムコード信号のパルスの幅に応じた第一の値と、タ
イムコード信号の１フレームにおけるパルスのうち最後
のパルスのパルス幅に応じた第二の値とが記憶された第
一の記憶手段と、 データが転送されてくると、記憶しているデータを消去
して転送させてきたデータを記憶する第二の記憶手段
と、 フレーム同期パルスに応答し、前記第二の値を前記第二
の記憶手段にＤＭＡ転送する第一のＤＭＡ（Direct Mem
ory Access）手段と、 所定のクロックをカウントし、このカウント値が前記第
二の記憶手段の値と一致した場合にトリガ信号を出力す
ると共に、前記カウント値をクリアさせる比較手段と、 前記比較手段からのトリガ信号に応答して、前記第一の
記憶手段に記憶されているタイムコード信号のパルスの
幅に応じた値を前記第二の記憶手段にＤＭＡ転送する第
二のＤＭＡ手段と、 前記比較手段からのトリガ信号に応答して、出力信号を
反転させる反転手段とを有することを特長とするタイム
コード信号発生装置。 - 【請求項４】 タイムコード信号の１フレームにおける
パルスのうち最後のパルスのパルス幅には、所定の値を
加える演算手段を更に有することを特長とする請求項３
に記載のタイムコード信号発生方法。 - 【請求項５】 前記タイムコードは、ＬＴＣ（Longitud
inal Time Code）であることを特長とする請求項１から
請求項４いずれかに記載のタイムコード信号発生装置。 - 【請求項６】 タイムコード信号発生方法であって、 タイムコードからタイムコード信号のパルス幅を演算
し、このパルス幅を第一のメモリに記憶するステップＡ
と、 所定の信号に応答して、初期値を第二のメモリに転送す
るステップＢと、 所定のクロックをカウントし、このカウント値が前記第
二のメモリに転送した値と一致したか否かを判断し、判
断の結果、一致した場合にはトリガ信号を出力すると共
に、前記カウント値をクリアするステップＣと、 前記トリガ信号に応答し、前記第一のメモリに記憶され
ている前記パルス幅を前記第二のメモリにＤＭＡ（Dire
ct Memory Access）転送するステップＤと、 前記トリガ信号に応答し、出力信号を反転するステップ
Ｅと、 前記第二のメモリに記憶されている値を消去し、前記Ｄ
ＭＡ転送されてきたパルス幅を新たに記憶するステップ
Ｆと、 前記ステップＣからステップＦとを繰り返すステップＧ
と、 前記タイムコードからタイムコード信号の１フレームに
おけるパルスのうち最後のパルスのパルス幅に所定の値
を加える演算を行うステップ とを有することを特長とす
るタイムコード信号発生方法。 - 【請求項７】 タイムコード信号発生方法であって、 タイムコードからタイムコード信号のパルス幅を演算
し、このパルス幅を第一のメモリに記憶するステップＡ
と、 タイムコード信号の１フレームにおけるパルスのうち最
後のパルスのパルス幅から所定の値を引いた第一の値を
第一のメモリに記憶するステップＢと、 フレーム同期パルスに応答して、前記第一の値を第二の
メモリにＤＭＡ（Direct Memory Access）転送するステ
ップＣと、 所定のクロックをカウントし、このカウント値が前記第
二のメモリに転送した値と一致したか否かを判断し、判
断の結果、一致した場合にはトリガ信号を出力させると
共に、前記カウント値をクリアするステップＤと、 前記トリガ信号に応答し、前記第一のメモリに記憶され
ている前記パルス幅を前記第二のメモリにＤＭＡ転送す
るステップＥと、 前記トリガ信号に応答し、出力信号を反転するステップ
Ｆと、 前記第二のメモリに記憶されている値を消去し、前記Ｄ
ＭＡ転送されてきたパルス幅を新たに記憶するステップ
Ｇと、 前記ステップＤからステップＧを繰り返すステップＨと
を有することを特長とするタイムコード信号発生方法。 - 【請求項８】 前記タイムコードからタイムコード信号
の１フレームにおけるパルスのうち最後のパルスのパル
ス幅に所定の値を加える演算を行うステップを有するこ
とを特長とする請求項７に記載のタイムコード信号発生
方法。 - 【請求項９】 前記タイムコードは、ＬＴＣ（Longitud
inal Time Code）であることを特長とする請求項６から
請求項８ずれかに記載のタイムコード信号発生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08753199A JP3449405B2 (ja) | 1999-03-30 | 1999-03-30 | タイムコード信号発生装置、及びタイムコード信号発生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08753199A JP3449405B2 (ja) | 1999-03-30 | 1999-03-30 | タイムコード信号発生装置、及びタイムコード信号発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000287103A JP2000287103A (ja) | 2000-10-13 |
| JP3449405B2 true JP3449405B2 (ja) | 2003-09-22 |
Family
ID=13917584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08753199A Expired - Fee Related JP3449405B2 (ja) | 1999-03-30 | 1999-03-30 | タイムコード信号発生装置、及びタイムコード信号発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449405B2 (ja) |
-
1999
- 1999-03-30 JP JP08753199A patent/JP3449405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000287103A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10153989A (ja) | ドットクロック回路 | |
| JPH0997041A (ja) | 映像信号処理装置 | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JP3449405B2 (ja) | タイムコード信号発生装置、及びタイムコード信号発生方法 | |
| US20070162168A1 (en) | Audio signal delay apparatus and method | |
| JP3276822B2 (ja) | 映像信号処理回路 | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JP3482994B2 (ja) | タイムコード信号読取装置 | |
| TW459458B (en) | Method and apparatus for transmitting packet of data | |
| JP3276823B2 (ja) | 映像信号処理回路 | |
| JP3402581B2 (ja) | データ復元装置 | |
| JPH05284467A (ja) | 映像信号時間軸補正回路 | |
| JP3339542B2 (ja) | サンプリングクロック周期制御方法および装置 | |
| JP3509658B2 (ja) | 動作モード切替え回路及びその方法 | |
| JP2001350461A (ja) | 画像処理方法及び装置 | |
| JP3338237B2 (ja) | 同期再生回路 | |
| JP3277411B2 (ja) | タイミング信号発生装置 | |
| JP2659784B2 (ja) | 画像処理装置 | |
| JP2743453B2 (ja) | 画像処理装置 | |
| JPH09198305A (ja) | メモリ制御装置 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JPH0611552B2 (ja) | プリンタ制御装置 | |
| JP3108328B2 (ja) | 同期再生回路 | |
| JPH10117297A (ja) | 同期処理回路 | |
| JP2590688B2 (ja) | フレーム位相合わせ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |