JP3449404B2 - Ｇｓｍベースバンド受信機 - Google Patents

Ｇｓｍベースバンド受信機

Info

Publication number
JP3449404B2
JP3449404B2 JP22901198A JP22901198A JP3449404B2 JP 3449404 B2 JP3449404 B2 JP 3449404B2 JP 22901198 A JP22901198 A JP 22901198A JP 22901198 A JP22901198 A JP 22901198A JP 3449404 B2 JP3449404 B2 JP 3449404B2
Authority
JP
Japan
Prior art keywords
offset
digital
filter
output
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22901198A
Other languages
English (en)
Other versions
JPH11146023A (ja
Inventor
アンドリュー ウィラー デービット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH11146023A publication Critical patent/JPH11146023A/ja
Application granted granted Critical
Publication of JP3449404B2 publication Critical patent/JP3449404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H04L25/064—Subtraction of the threshold from the signal, which is then compared to a supplementary fixed threshold
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ヨーロッパにおい
て広く用いられているディジタル移動電話であるＧＳＭ
（Ｇｒｏｕｐ Ｓｐｅｃｉａｌ Ｍｏｂｉｌｅ）移動電
話に関し、特に各種のベースバンド機能を実現するため
のＧＳＭベースバンド受信機に関する。
【０００２】
【従来の技術】従来のＧＳＭベースバンド受信機では、
様々なベースバンド機能を行うためにアナログ回路が用
いられてきた。そして、このようなアナログ回路を用い
たベースバンド受信機では、高価な電圧制御発振子が必
要であった。そのため、ＧＳＭベースバンド受信機のコ
ストが高いものになってしまっていた。
【０００３】
【発明が解決しようとする課題】上記従来のＧＳＭベー
スバンド受信機では、アナログ回路によりベースバンド
機能を行なっていたため、コストが高いという問題点が
あった。
【０００４】本発明の目的は、できるだけ多くのデジタ
ル信号処理を有効に利用して、各種ベースバンド機能を
実現することによりコストを低減したＧＳＭ移動電話用
のベースバンド受信機を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＧＳＭベースバンド受信機は、受信信号の
同相成分および直交成分のための２個のチャンネルが、
それぞれ、高周波単一ビットデータストリームを生成す
るためのシグマ・デルタ変調器と、前記高周波単一ビッ
トデータストリームをシンボルレートの一定数倍のレー
トで複数ビット信号に変換する第１のデジタルフィルタ
と、前記複数ビット信号を前記シンボルレートで複数ビ
ット出力信号に変換する第２のデジタルフィルタとを有
している。
【０００６】好ましくは、第１および第２のデジタルフ
ィルタ間に配置された複素ディジタル周波数シフタを用
いて周波数補正を行う。
【０００７】好ましくは、各チャンネルにおける粗アナ
ログ直流オフセット消去部と、各チャンネルの第１のデ
ジタルフィルタの出力時に動作するデジタルＤＣオフセ
ット消去部によってＤＣオフセット消去を行うことで、
２段階ＤＣオフセット消去を行う。
【０００８】好ましくは各チャンネルに、第１のデジタ
ルフィルタの出力から入力を得ているＲＭＳ信号レベル
計算器によって制御されるデジタル制御アナログ利得制
御部が設けられている。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１０】図１は、本発明の一実施形態のＧＳＭベー
スバンド受信機の構成を示すブロック図である。
【００１１】図１に示したＧＳＭベースバンド受信機
は、ＲＦステージ（図示せず）からの受信信号の同相成
分（Ｉin）および直交成分（Ｑin）のための２つのチャ
ンネルを有している。
【００１２】各チャンネルには、それぞれ入力から出力
まで、アナログＩＦフィルタＡ１、Ａ２と、粗いＤＣオ
フセット消去に使用されるアナログ加算器Ｃ１、Ｃ２
と、可変利得増幅器Ｅ１、Ｅ２と、シグマ・デルタ変調
器Ｇ１、Ｇ２と、デジタルフィルタＨ１、Ｈ２と、細か
いＤＣオフセット消去用のデジタル加算器Ｊ１、Ｊ２
と、両方のチャンネルに共通の周波数シフタＬと、デジ
タルフィルタＭ１、Ｍ２と、デジタルフィルタＭ１、Ｍ
２の出力または周波数シフタＬの出力のどちらかを選択
して通過させるマルチプレクサＯ１、Ｏ２とが設けられ
ている。
【００１３】アナログＩＦフィルタＡ１、Ａ２は、３次
バターワース連続時間フィルタであり、１０５ＫＨｚに
最悪ケース１／２出力点を持っている。アナログＩＦフ
ィルタＡ１、Ａ２の群遅延量の変動は、シンボル周期が
３．６９μＳ（ＧＳＭの場合）である場合、±０．５μ
Ｓのレベルでなければならない。このアナログＩＦフィ
ルタＡ１、Ａ２は、周波数チャネルに隣接するＧＳＭチ
ャネルで受信されるエネルギーの一部を除去するための
ものである。
【００１４】アナログ可変利得増幅器Ｅ１、Ｅ２は、ア
ナログＩＦフィルタＡ１、Ａ２を通過した信号を１６ｄ
Ｂを上限として増幅するためのものである。その利得は
４つの４ｄＢ段階でデジタル的に制御されて、シグマ・
デルタ変調器Ｇ１、Ｇ２ならびに２つのデジタルフィル
タによって生じたＡＤＣ（Ａ／Ｄコンバータ）のダイナ
ミックレンジが有効に使用されるようになっている。
【００１５】前述のように、シグマ・デルタ変調器Ｇ
１、Ｇ２と２つのデジタルフィルタＨ１、Ｈ２、Ｍ１、
Ｍ２が２チャンネルのＡＤＣを形成している。シグマ・
デルタ変調器Ｇ１、Ｇ２は、１３ＭＨｚのサンプルレー
ト、すなわちシンボルレートの４８倍のサンプルレート
で動作している。そして、単一ビットデジタル出力スト
リームが形成されている。第１のデジタルフィルタＨ
１、Ｈ２は、サンプルレートを１／１６に低下させて、
シンボルレートの３倍の速度を提供し、１３ビット出力
を提供する｛ｓｉｎ（ｘ）／ｘ｝3フィルタとして実現
される。デジタルフィルタＨ１、Ｈ２の１／２出力点
は、約２１０ＫＨｚとなっている。
【００１６】第２のデジタルフィルタＭ１、Ｍ２は、３
６タップのＦＩＲ（ＦｉｎｉｔｅＩｍｐｕｌｓｅ Ｒｅ
ｓｐｏｎｓｅ：有限長インパルス応答）フィルタとして
構成される。そして、第２のデジタルフィルタＭ１、Ｍ
２は、それぞれ実係数および線形位相を有している。こ
のことは、１８倍累算を用いて実現することができるこ
とを意味している。また、各デジタルフィルタＭ１、Ｍ
２は、９５ＫＨｚに１／２出力点を持ち、１３５ＫＨｚ
〜４０６．２５ＫＨｚで５５ｄＢの阻止帯域除去値を有
する。フィルタの通過帯域の変動は±０．１ｄＢ未満で
ある。
【００１７】移動局と基地局の周波数基準を同期させる
ことができるようにするために、周波数シフタＬが設け
られている。実際には、２０ＫＨｚ以下の周波数シフト
が必要とされる場合があり、周波数シフタＬが動作する
サンプルレートは、シンボルレートの３倍の速度である
ことから、大きいが正確なシフトが可能である。
【００１８】周波数シフタＬは下記の式（１）に従って
動作する。
【００１９】
【数１】
【００２０】式（１）中、ｉはコサインテーブルへの整
数指数であり、ｆは分数補間値である。Ｃ（ｉ＋ｆ）お
よびＳ（ｉ＋ｆ）という表記は、線形補間による量子化
テーブルからの近似のコサイン値およびサイン値を示
す。これはシンボルレートの３倍で４倍の累算、つまり
シンボルレートの１２倍の累算を必要とする。説明を簡
単にするために、Ｎ個の項目の全周期表が得られると仮
定して、補間は下記の式（２）のように行われる。
【００２１】
【数２】
【００２２】ＤＣオフセット消去は、可変利得増幅器Ｅ
１、Ｅ２への入力でのアナログ加算器Ｃ１、Ｃ２ならび
に周波数シフタＬの入力でのデジタル加算器Ｊ１、Ｊ２
を用いて、２段階で行われる。
【００２３】アナログ加算器Ｃ１、Ｃ２は、ＤＣオフセ
ット制御部Ｂ１、Ｂ２からアナログオフセット信号を受
け取る。同様に、デジタル加算部器Ｊ１、Ｊ２は、デジ
タルＤＣオフセット制御部Ｉ１、Ｉ２からデジタルオフ
セット信号を受け取る。次に、アナログＤＣオフセット
制御部Ｂ１、Ｂ２とデジタルＤＣオフセット制御部Ｉ
１、Ｉ２のいずれも、ＤＣオフセット計算器Ｄ１、Ｄ２
によって制御され、それらの計算器は個々の第２のフィ
ルタＭ１、Ｍ２からデジタル入力を受け取る。
【００２４】移動局がページングチャンネルで受信して
いる時は、ＤＣオフセット計算を１回だけ行う必要があ
る。システム制御装置Ｐが結果を読み取って、それを各
受信バーストに再印加することができる。このような処
理を行うことができるのは、ページングチャンネルが周
波数のホッピングを行わず、受信がかなり希であるため
にＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒ
ｏｌ：自動利得制御）による平均化が効果がないためで
ある。そのためＡＧＣも一定であると考えられる。この
ような状況では、ＲＦデバイスによって提供されるＤＣ
オフセットは、バースト受信に切り換わらない。ＤＣオ
フセットは、ＡＧＣが変わる都度または受信周波数が変
わる都度、計算し直さなければならない。
【００２５】ＤＣオフセットは、バーストの受信に先だ
って計算される。周波数オフセットＮは、この計算では
ゼロに設定される。可変利得増幅器Ｅ１、Ｅ２は、バー
スト受信に使用される値に設定される。ＲＦフロントエ
ンドが、アンテナに対する等価抵抗として与えられる。
６４サンプルを変換するＡＤＣで較正が開始する。第２
のデジタルフィルタＭ１、Ｍ２からのサンプルを累算
し、その合計を６４で割ることで、各チャンネルにおけ
るＤＣオフセットが計算される。得られた結果を可変利
得で割り、反転して、アナログＤＣオフセット制御部Ｂ
１、Ｂ２に印加する。次に、決定したばかりの粗補正値
を適用してＤＣオフセット制御部Ｂ１、Ｂ２によって較
正を続け、ＡＤＣが次の６４個のサンプルを変換する。
【００２６】第２のデジタルフィルタＭ１、Ｍ２の出力
からのサンプルを累算し、結果を６４で割ることで、各
チャンネルのＤＣオフセットが別に計算される。そして
その演算結果は反転され、デジタルＤＣオフセット制御
部Ｉ１、Ｉ２に印加される。この２段階プロセスによっ
て、ＡＤＣのダイナミックレンジに影響を与えると考え
られる大半のＤＣオフセットが、可変利得制御の前に除
去され、残りのＤＣオフセットはデジタル周波数シフト
の前に除去される。デジタル周波数シフト前にＤＣオフ
セット補正を行うことで、その後のどのようなシフトに
おいてもＤＣ成分が無効とされるようになる。
【００２７】アナログＤＣオフセット制御部Ｂ１、Ｂ２
は、ＤＣ補正が次の較正まで保持されるよう４ビットＤ
ＡＣとして実現されている。デジタルＤＣオフセット制
御部Ｉ１、Ｉ２は単に、計算値を保持するリード／ライ
ト・レジスタである。
【００２８】可変利得増幅器Ｅ１、Ｅ２は、いずれも共
通利得制御部Ｆによって制御されている。デジタル加算
器Ｊ１、Ｊ２の出力からＲＭＳ（Ｒｏｏｔ ｍｅａｎ
Ｓｑｕａｒｅ）信号レベルが計算される。すなわち、使
用される信号は、第１段階のデジタルフィルタ処理を受
けたＤＣ補正された信号である。この段階で、第３の隣
接するチャンネル以降はいずれも、２０ｄＢ以上減衰さ
れていることから、ＲＭＳ計算には、所望のチャンネル
のいずれかの側にある２つの隣接するチャンネルのみが
含まれるようになる。ＲＭＳ値は、デジタルフィルタＨ
２の出力をα、デジタルフィルタＨ１の出力をβとする
と、バースト受信全体にわたって、下記の式（３）によ
って計算される。
【００２９】
【数３】
【００３０】また、計算を容易とするために下記の式
（４）の近似式によってもＲＭＳ値を算出することがで
きる。
【００３１】
【数４】
【００３２】累算はシンボルレートの３倍で行われるこ
とから、１回のバースト受信時に４５０のサンプルを使
用することができると考えられる。
【００３３】以上説明したように、本実施形態のＧＳＭ
ベースバンド受信機は、非常に経費効果の高い設計でＧ
ＳＭベースバンド受信機に要求される全ての機能を提供
するものである。特に、高価な電圧制御水晶発振子を用
いる必要なく、周波数補正が行われることは注目すべき
点である。
【００３４】
【発明の効果】以上説明したように、本発明は、デジタ
ル信号処理により各種ベースバンド機能を行なっている
ため、ＧＳＭベースバンド受信機に要求される全ての機
能を低いコストで実現することができるという効果を有
する。
【図面の簡単な説明】
【図１】本発明の一実施形態のＧＳＭベースバンド受信
機の構成を示すブロック図である。
【符号の説明】
Ａ１、Ａ２ アナログＩＦフィルタ Ｂ１、Ｂ２ アナログＤＣオフセット制御部 Ｃ１、Ｃ２ アナログ加算器 Ｄ１、Ｄ２ アナログＤＣオフセット計算器 Ｅ１、Ｅ２ 可変利得増幅器 Ｆ 利得制御部 Ｇ１、Ｇ２ シグマ・デルタ変調器 Ｈ１、Ｈ２ デジタルフィルタ Ｉ１、Ｉ２ デジタルＤＣオフセット制御部 Ｊ１、Ｊ２ デジタル加算器 Ｋ ＲＭＳ信号計算器 Ｌ 周波数シフタ Ｍ１、Ｍ２ デジタルフイルタ Ｎ ｓｉｎ（ωｔ）およびｃｏｓ（ωｔ）発生器 Ｏ１、Ｏ２ マルチプレクサ（ＭＵＸ） Ｐ システム制御部
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 H03M 3/00 H04B 1/00 H04B 14/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 受信信号の同相成分および直交成分のた
    めの２個のチャンネルが、それぞれ、 粗いアナログＤＣオフセット消去部と、 可変利得増幅器と、 高周波単一ビットデータストリームを生成するためのシ
    グマ・デルタ変調器と、 前記高周波単一ビットデータストリームをシンボルレー
    トの一定数倍のレートで複数ビット信号に変換する第１
    のデジタルフィルタと、 前記第１のデジタルフィルタの出力により動作するデジ
    タルＤＣオフセット消去部と、 前記複数ビット信号を前記シンボルレートで複数ビット
    出力信号に変換する第２のデジタルフィルタと、先ず、 各チャンネルの前記第２のデジタルフィルタの出
    力から入力サンプルを得て前記各チャンネルにおけるＤ
    Ｃオフセットを計算し、得られた結果に基づいて前記各
    チャンネルにおける前記粗いアナログＤＣオフセット消
    去部を制御してＤＣオフセットの消去を行い、次に、前
    記各チャンネルにおけるＤＣオフセットを再度計算し、
    得られた結果に基づいて前記デジタルＤＣオフセット消
    去部を制御して残りのＤＣオフセットの消去を行うＤＣ
    オフセット計算器とを備えるとともに、 前記２つのチャンネルからの信号で動作する複素ディジ
    タル周波数シフタを有しているＧＳＭベースバンド受信
    機。
  2. 【請求項２】 前記シグマ・デルタ変調器が１３ＭＨｚ
    で動作する請求項１記載のＧＳＭベースバンド受信機。
  3. 【請求項３】 各チャンネルにおける前記第１のフィル
    タが、約２１０ＭＨｚに１／２出力点を有し、前記シン
    ボルレートの３倍で出力を生成する｛ｓｉｎ（ｘ）／
    ｘ｝3フィルタを有する請求項１または２記載のＧＳＭ
    ベースバンド受信機。
  4. 【請求項４】 各チャンネルにおける前記第２のフィル
    タが９５ＫＨｚの１／２出力点を有する３６タップのＦ
    ＩＲフィルタである請求項１から３のいずれか１項記載
    のＧＳＭベースバンド受信機。
  5. 【請求項５】 前記第１のデジタルフィルタの出力から
    入力を得ている前記各チャネルに共通なＲＭＳ信号レベ
    ル計算器によって制御されるデジタル制御のアナログ利
    得制御回路が設けられている請求項１から４のいずれか
    １項記載のＧＳＭベースバンド受信機。
JP22901198A 1997-08-16 1998-08-13 Ｇｓｍベースバンド受信機 Expired - Fee Related JP3449404B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9717374A GB2328353B (en) 1997-08-16 1997-08-16 GSM mobile receiver
GB9717374/4 1997-08-16

Publications (2)

Publication Number Publication Date
JPH11146023A JPH11146023A (ja) 1999-05-28
JP3449404B2 true JP3449404B2 (ja) 2003-09-22

Family

ID=10817578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22901198A Expired - Fee Related JP3449404B2 (ja) 1997-08-16 1998-08-13 Ｇｓｍベースバンド受信機

Country Status (4)

Country Link
US (1) US6445736B1 (ja)
JP (1) JP3449404B2 (ja)
AU (1) AU739457B2 (ja)
GB (1) GB2328353B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947019A1 (de) * 1999-09-30 2001-06-07 Infineon Technologies Ag Verfahren und Vorrichtung zum Erzeugen von spreizcodierten Signalen
GB2355900B (en) * 1999-10-29 2004-03-17 Ericsson Telefon Ab L M Radio receiver
US6556635B1 (en) * 1999-11-09 2003-04-29 Lsi Logic Corporation Communications receiver having adaptive dynamic range
GB2364188A (en) * 2000-06-28 2002-01-16 Motorola Inc Multi-path sigma delta modulator
EP1178637A1 (en) 2000-08-04 2002-02-06 Motorola, Inc. Apparatus for reducing DC offset in a direct conversion receiver
US6977978B1 (en) 2000-10-02 2005-12-20 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive channel filtration for communications systems
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
US7136431B2 (en) * 2002-10-24 2006-11-14 Broadcom Corporation DC offset correcting in a direct conversion or very low IF receiver
US20060227910A1 (en) * 2005-03-11 2006-10-12 Nangavalli Ramasubramanian Receiver DC offset correction
US8295371B2 (en) 2006-07-14 2012-10-23 Qualcomm Incorporated Multi-carrier receiver for wireless communication
JP4734262B2 (ja) * 2007-01-26 2011-07-27 株式会社東芝 受信装置、無線装置、オフセットキャンセル方法
US9787341B2 (en) * 2012-11-21 2017-10-10 Alarm.Com Incorporated Density function centric signal processing
US8942316B2 (en) 2013-03-15 2015-01-27 Samsung Electronics Co., Ltd. Wireless communication system with signal processing mechanism and method of operation thereof
US10057103B2 (en) * 2016-01-28 2018-08-21 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi All digital multi-channel RF transmitter for paralel magnetic resonance imaging with SSB modulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2215945A (en) * 1988-03-26 1989-09-27 Stc Plc Digital direct conversion radio
WO1994005087A1 (en) * 1992-08-25 1994-03-03 Wireless Access, Inc. A direct conversion receiver for multiple protocols
US5408235A (en) * 1994-03-07 1995-04-18 Intel Corporation Second order Sigma-Delta based analog to digital converter having superior analog components and having a programmable comb filter coupled to the digital signal processor
SE507373C2 (sv) * 1996-09-06 1998-05-18 Ericsson Telefon Ab L M Anordning och metod för pulsformning och effektförstärkning
US6097259A (en) * 1997-02-27 2000-08-01 Matsushita Electric Ind Co Ltd Modulator and modulation method for orthogonally modulating digital baseband signals
US6075820A (en) * 1997-05-28 2000-06-13 Lucent Technologies Inc. Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction
US5903232A (en) * 1997-10-03 1999-05-11 Motorola Inc. Apparatus and method for sampling rate conversion with rational factors

Also Published As

Publication number Publication date
US6445736B1 (en) 2002-09-03
JPH11146023A (ja) 1999-05-28
GB2328353A (en) 1999-02-17
AU739457B2 (en) 2001-10-11
AU8000898A (en) 1999-02-25
GB2328353B (en) 2002-10-02
GB9717374D0 (en) 1997-10-22

Similar Documents

Publication Publication Date Title
JP3449404B2 (ja) Ｇｓｍベースバンド受信機
JP4774953B2 (ja) 時間インターリーブａｄ変換器
US7653159B2 (en) Narrowband gain control of receiver with digital post filtering
KR100700959B1 (ko) 저전력 프로그램가능 디지털 필터
KR101079510B1 (ko) 무선 통신용 다중-반송파 수신기
US5517529A (en) UHF/L-Band monolithic direct digital receiver
JP4191782B2 (ja) ダイレクトコンバージョン受信機
EP1065853B1 (en) Broadcast receiver for multi-transmission system
US4649507A (en) Segmented transversal filter
CN106972832B (zh) 一种可任意倍数重采样的数字下变频器
US5627859A (en) Time-reversed infinite impulse response digital filtering
JP2002506603A (ja) 多項式補間を用いたサンプルレート変換器
US20020150174A1 (en) Programmable baseband module
US6668029B1 (en) Methods and apparatus for implementing digital resampling circuits
US7751303B2 (en) Demodulation circuit for use in receiver using if directing sampling scheme
JP2005536907A (ja) シグマ−デルタ変換を用いたイメージ排斥回路
JP2918857B2 (ja) デジタルセンターラインフィルタ
JPH0427723B2 (ja)
JP2002026750A (ja) 受信機
JP3504071B2 (ja) ダイレクトコンバージョン受信機
US20020067218A1 (en) Circuit configuration for producing a quadrature-amplitude-modulated transmission signal
US20020085124A1 (en) Receiver circuit for a communications terminal and method for processing signals in a receiver circuit
EP0810729B1 (en) Frequency conversion & modulation circuits
US7346639B2 (en) Method and apparatus for suppressing limit cycles in noise shaping filters
de Aquino et al. Design of CIC filters for software radio system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees