JP3443910B2 - 半導体基板の不純物濃度分布の測定方法 - Google Patents
半導体基板の不純物濃度分布の測定方法Info
- Publication number
- JP3443910B2 JP3443910B2 JP32586593A JP32586593A JP3443910B2 JP 3443910 B2 JP3443910 B2 JP 3443910B2 JP 32586593 A JP32586593 A JP 32586593A JP 32586593 A JP32586593 A JP 32586593A JP 3443910 B2 JP3443910 B2 JP 3443910B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- concentration distribution
- semiconductor substrate
- substrate
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の不純物濃
度分布の測定方法に関する。本発明は、Ｓｉ基板その他
の半導体基板について、Ａｓ、Ｐ、Ｂ、ＢＦ2 等の各種
の不純物の濃度分布の測定に汎用することができる。
度分布の測定方法に関する。本発明は、Ｓｉ基板その他
の半導体基板について、Ａｓ、Ｐ、Ｂ、ＢＦ2 等の各種
の不純物の濃度分布の測定に汎用することができる。
【０００２】
【従来の技術】半導体基板の不純物濃度分布を測定する
ことは、各種の場合に必要となることである。例えば、
ＭＯＳトランジスタの動作領域の不純物プロファイルを
正確に求めることは、デバイス特性上重要である。また
プロセス・デバイスシミュレーションによる予測のため
の合わせ込みにおいても、特に重要である。
ことは、各種の場合に必要となることである。例えば、
ＭＯＳトランジスタの動作領域の不純物プロファイルを
正確に求めることは、デバイス特性上重要である。また
プロセス・デバイスシミュレーションによる予測のため
の合わせ込みにおいても、特に重要である。
【０００３】この不純物プロファイルを求める測定方法
として、従来よりＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）法が知られ
ている。しかしこのＳＩＭＳ法には、次のような問題が
ある。即ち、通常ＳＩＭＳ法は、図５に示すように、表
面から深さ３０ｎｍ位の領域１においては、測定された
不純物プロファイルＩＩは、被測定不純物はＳＩＭＳ測
定時の表面初期効果といわれる２次イオンの収率が安定
しない現象に由来して、この領域１での不純物濃度を正
確に求めることができない。
として、従来よりＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏ
ｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）法が知られ
ている。しかしこのＳＩＭＳ法には、次のような問題が
ある。即ち、通常ＳＩＭＳ法は、図５に示すように、表
面から深さ３０ｎｍ位の領域１においては、測定された
不純物プロファイルＩＩは、被測定不純物はＳＩＭＳ測
定時の表面初期効果といわれる２次イオンの収率が安定
しない現象に由来して、この領域１での不純物濃度を正
確に求めることができない。
【０００４】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、半導体基板内の不純物濃度分布を正確に求めるこ
とができる測定方法を提供しようとするものである。
して、半導体基板内の不純物濃度分布を正確に求めるこ
とができる測定方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】請求項１の発明は、半導
体基板内の不純物濃度分布の測定に際し、被測定半導体
基板にＳＩＭＳ法による測定部及びＭＯＳトランジスタ
を形成しておき、半導体基板の基板表面から３０ｎｍま
での部分の不純物濃度分布をＭＯＳトランジスタのしき
い値電圧の基板電圧依存性により求め、基板表面から３
０ｎｍより深い部分の不純物濃度分布をＳＩＭＳ法によ
り求め、両不純物濃度分布の合成により半導体基板内の
不純物濃度分布を求めることを特徴とする半導体基板の
不純物濃度分布の測定方法であって、これにより上記目
的を達成するものである。
体基板内の不純物濃度分布の測定に際し、被測定半導体
基板にＳＩＭＳ法による測定部及びＭＯＳトランジスタ
を形成しておき、半導体基板の基板表面から３０ｎｍま
での部分の不純物濃度分布をＭＯＳトランジスタのしき
い値電圧の基板電圧依存性により求め、基板表面から３
０ｎｍより深い部分の不純物濃度分布をＳＩＭＳ法によ
り求め、両不純物濃度分布の合成により半導体基板内の
不純物濃度分布を求めることを特徴とする半導体基板の
不純物濃度分布の測定方法であって、これにより上記目
的を達成するものである。
【０００６】
【０００７】
【０００８】請求項２の発明は、ＭＯＳトランジスタに
ついてそのしきい値電圧の基板電圧依存性により不純物
濃度分布を求め、ＭＯＳトランジスタのゲート及びゲー
ト絶縁膜を除去してその分布についてＳＩＭＳ法により
不純物濃度分布を求めることを特徴とする請求項１に記
載の半導体基板の不純物濃度分布の測定方法であって、
これにより上記目的を達成するものである。
ついてそのしきい値電圧の基板電圧依存性により不純物
濃度分布を求め、ＭＯＳトランジスタのゲート及びゲー
ト絶縁膜を除去してその分布についてＳＩＭＳ法により
不純物濃度分布を求めることを特徴とする請求項１に記
載の半導体基板の不純物濃度分布の測定方法であって、
これにより上記目的を達成するものである。
【０００９】請求項３の発明は、ＭＯＳトランジスタの
しきい値電圧Ｖｔｈと基板電圧Ｖｓｕｂとの相関Ｖｔｈ
−Ｖｓｕｂにより半導体基板内の不純物濃度分布を求め
ることを特徴とする請求項１または２に記載の半導体基
板の不純物濃度分布の測定方法であって、これにより上
記目的を達成するものである。
しきい値電圧Ｖｔｈと基板電圧Ｖｓｕｂとの相関Ｖｔｈ
−Ｖｓｕｂにより半導体基板内の不純物濃度分布を求め
ることを特徴とする請求項１または２に記載の半導体基
板の不純物濃度分布の測定方法であって、これにより上
記目的を達成するものである。
【００１０】本発明は、本発明者による次の知見に基づ
いてなされたものである。ＭＯＳトランジスタにおいて
は、基板の不純物プロファイルは、ゲートに電圧をかけ
てトランジスタ動作させる時に形成される反転層の出来
方に影響を及ぼす。例えば、表面濃度が８％ずれること
により、トランジスタのしきい値電圧が１０ｍＶ変化す
る。この原理に基づき、しきい値電圧の基板電圧依存性
により半導体基板の不純物を測定することができる。こ
の手法によれば特に、基板の表面濃度、あるいは不純物
高濃度領域の不純物分布を正しく求めることができる。
いてなされたものである。ＭＯＳトランジスタにおいて
は、基板の不純物プロファイルは、ゲートに電圧をかけ
てトランジスタ動作させる時に形成される反転層の出来
方に影響を及ぼす。例えば、表面濃度が８％ずれること
により、トランジスタのしきい値電圧が１０ｍＶ変化す
る。この原理に基づき、しきい値電圧の基板電圧依存性
により半導体基板の不純物を測定することができる。こ
の手法によれば特に、基板の表面濃度、あるいは不純物
高濃度領域の不純物分布を正しく求めることができる。
【００１１】本出願の発明について、図１を用いて説明
すると、次のとおりである。
すると、次のとおりである。
【００１２】本出願の発明は、基本的に、半導体基板内
の不純物濃度分布の測定に際し、被測定半導体基板にＭ
ＯＳトランジスタを形成しておき、該ＭＯＳトランジス
タのしきい値電圧の基板電圧依存性を示すグラフＩ（図
１ではしきい値電圧Ｖｔｈと基板電圧Ｖｓｕｂとの関係
Ｖｔｈ ｖ．ｓ． Ｖｓｕｂ）により半導体基板内の不
純物濃度分布を求める技術である。この手法を以下適
宜、「しきい値法」と称することもある。
の不純物濃度分布の測定に際し、被測定半導体基板にＭ
ＯＳトランジスタを形成しておき、該ＭＯＳトランジス
タのしきい値電圧の基板電圧依存性を示すグラフＩ（図
１ではしきい値電圧Ｖｔｈと基板電圧Ｖｓｕｂとの関係
Ｖｔｈ ｖ．ｓ． Ｖｓｕｂ）により半導体基板内の不
純物濃度分布を求める技術である。この手法を以下適
宜、「しきい値法」と称することもある。
【００１３】本発明の他の側面によれば、半導体基板内
の不純物濃度分布の測定に際し、被測定半導体基板にＳ
ＩＭＳ法による測定部及びＭＯＳトランジスタを形成し
ておき、ＭＯＳトランジスタのしきい値電圧の基板電圧
依存性（図１のＩ）により半導体基板内の不純物高濃度
領域の不純物濃度分布を求め、ＳＩＭＳ法（図２のグラ
フIIでこれを示す）により半導体基板内の不純物低濃度
領域の不純物分布を求める。
の不純物濃度分布の測定に際し、被測定半導体基板にＳ
ＩＭＳ法による測定部及びＭＯＳトランジスタを形成し
ておき、ＭＯＳトランジスタのしきい値電圧の基板電圧
依存性（図１のＩ）により半導体基板内の不純物高濃度
領域の不純物濃度分布を求め、ＳＩＭＳ法（図２のグラ
フIIでこれを示す）により半導体基板内の不純物低濃度
領域の不純物分布を求める。
【００１４】本発明の別の側面に従えば、半導体基板の
基板表面から３０ｎｍまでの部分の不純物濃度分布をＭ
ＯＳトランジスタのしきい値電圧の基板電圧依存性（グ
ラフＩ）により求め、基板表面から３０ｎｍより深い部
分の不純物濃度分布をＳＩＭＳ法（グラフII）により求
め、両不純物濃度分布の合成により半導体基板内の不純
物濃度分布を求める。
基板表面から３０ｎｍまでの部分の不純物濃度分布をＭ
ＯＳトランジスタのしきい値電圧の基板電圧依存性（グ
ラフＩ）により求め、基板表面から３０ｎｍより深い部
分の不純物濃度分布をＳＩＭＳ法（グラフII）により求
め、両不純物濃度分布の合成により半導体基板内の不純
物濃度分布を求める。
【００１５】前述したように、高濃度領域、あるいは特
に基板表面から深さ３０ｎｍまではＳＩＭＳ法は不正確
であるので、ここでは上記しきい値法で不純物濃度分布
を求める。３０ｎｍ以上の深い部分ではＳＩＭＳ法で不
純物濃度分布を求めるようにするが、これはしきい値法
では、電気的に測定可能な活性化された不純物のみが測
定されるので、この領域で図１にIII で示すように、活
性化されていない不純物についてはその分濃度が低く出
る傾向があるので、その場合ＳＩＭＳ法が正しい濃度分
布を与えるからである。
に基板表面から深さ３０ｎｍまではＳＩＭＳ法は不正確
であるので、ここでは上記しきい値法で不純物濃度分布
を求める。３０ｎｍ以上の深い部分ではＳＩＭＳ法で不
純物濃度分布を求めるようにするが、これはしきい値法
では、電気的に測定可能な活性化された不純物のみが測
定されるので、この領域で図１にIII で示すように、活
性化されていない不純物についてはその分濃度が低く出
る傾向があるので、その場合ＳＩＭＳ法が正しい濃度分
布を与えるからである。
【００１６】本発明の別の側面では、ＭＯＳトランジス
タ部で上記しきい値法での測定を行った後、ＭＯＳトラ
ンジスタのゲートとゲート絶縁膜を除去して、ここでＳ
ＩＭＳ法の測定を行うようにすることができる。
タ部で上記しきい値法での測定を行った後、ＭＯＳトラ
ンジスタのゲートとゲート絶縁膜を除去して、ここでＳ
ＩＭＳ法の測定を行うようにすることができる。
【００１７】なお、ＭＯＳトランジスタを特に測定用に
形成するのでなく、デバイス用に形成したＭＯＳトラン
ジスタを不純物濃度分布測定用として使用することがで
きる。
形成するのでなく、デバイス用に形成したＭＯＳトラン
ジスタを不純物濃度分布測定用として使用することがで
きる。
【００１８】なお本明細書中、ＭＯＳトランジスタの語
は、メタル−酸化物絶縁材−半導体の構造に限られず、
導電材−絶縁材−半導体の構造のトランジスタを総称す
るものである。
は、メタル−酸化物絶縁材−半導体の構造に限られず、
導電材−絶縁材−半導体の構造のトランジスタを総称す
るものである。
【００１９】上記したように、本発明の測定方法によれ
ば、従来のＳＩＭＳ法の問題点を解決して、正確な不純
物濃度分布を求めることができる。
ば、従来のＳＩＭＳ法の問題点を解決して、正確な不純
物濃度分布を求めることができる。
【００２０】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定を受けるものではない。
【００２１】実施例１
この実施例は、Ｓｉ半導体基板について、その不純物濃
度分布の測定に、本発明を適用したものである。
度分布の測定に、本発明を適用したものである。
【００２２】図２に、本実施例の測定法における測定用
サンプルの作成方法を示す。
サンプルの作成方法を示す。
【００２３】まず図２（ａ）に示すように、図の左半分
のＭＯＳトランジスタのしきい値電圧の基板電圧依存性
Ｖｔｈ ｖ．ｓ． Ｖｓｕｂ測定用部分（Ａ）と、右半
分のＳＩＭＳ測定用部分（Ｂ）とからなるサンプルを形
成する。それぞれＳｉ基板２１上に、ソースあるいはド
レイン領域２２，２２′が、酸化膜等の絶縁体５によっ
て隔てられて形成されている。図中符号２３は酸化膜、
２４はポリシリコン等のゲート電極であり、ゲート電極
２４のゲート電極長ｌ１は、Ｖｔｈ ｖ．ｓ．Ｖｓｕｂ
測定用としては、短チャネル効果がでない長さであれば
よい。例えば２μｍ以上とする。
のＭＯＳトランジスタのしきい値電圧の基板電圧依存性
Ｖｔｈ ｖ．ｓ． Ｖｓｕｂ測定用部分（Ａ）と、右半
分のＳＩＭＳ測定用部分（Ｂ）とからなるサンプルを形
成する。それぞれＳｉ基板２１上に、ソースあるいはド
レイン領域２２，２２′が、酸化膜等の絶縁体５によっ
て隔てられて形成されている。図中符号２３は酸化膜、
２４はポリシリコン等のゲート電極であり、ゲート電極
２４のゲート電極長ｌ１は、Ｖｔｈ ｖ．ｓ．Ｖｓｕｂ
測定用としては、短チャネル効果がでない長さであれば
よい。例えば２μｍ以上とする。
【００２４】また、ＳＩＭＳ測定用のゲート長ｌ2 は、
ＳＩＭＳ測定用に十分長くとる必要がある。例えば数１
０μｍ以上とする。
ＳＩＭＳ測定用に十分長くとる必要がある。例えば数１
０μｍ以上とする。
【００２５】ゲート幅Ｗ1 ，Ｗ2 は、（Ａ）の場合１０
μｍ以上、（Ｂ）の場合数１０μｍ以上とればよい。
μｍ以上、（Ｂ）の場合数１０μｍ以上とればよい。
【００２６】次に、図２（ｂ）に示すように、ＳＩＭＳ
測定用の部分は、ゲート電極２４′及びゲート酸化膜２
３′を除去する。
測定用の部分は、ゲート電極２４′及びゲート酸化膜２
３′を除去する。
【００２７】図２（ｂ）のしきい値電圧の基板電圧依存
性Ｖｔｈ−Ｖｓｕｂ測定用のサンプルを使って測った結
果の一例を図３に示す。図３の縦軸ΔＶｔｈは、基板電
圧ＶｓｕｂがＶｓｕｂ＝Ｖ2 とＶｓｕｂ＝Ｖ1 との差、
即ち ΔＶｔｈ＝Ｖｔｈ（Ｖｓｕｂ＝Ｖ2 ）−Ｖｔｈ（Ｖｓｕ
ｂ＝Ｖ1 ） を示し、横軸は、基板電圧Ｖｓｕｂの絶対値にフェルミ
単位ΦF の２倍を加えたものの１／２乗したものを示し
ている。
性Ｖｔｈ−Ｖｓｕｂ測定用のサンプルを使って測った結
果の一例を図３に示す。図３の縦軸ΔＶｔｈは、基板電
圧ＶｓｕｂがＶｓｕｂ＝Ｖ2 とＶｓｕｂ＝Ｖ1 との差、
即ち ΔＶｔｈ＝Ｖｔｈ（Ｖｓｕｂ＝Ｖ2 ）−Ｖｔｈ（Ｖｓｕ
ｂ＝Ｖ1 ） を示し、横軸は、基板電圧Ｖｓｕｂの絶対値にフェルミ
単位ΦF の２倍を加えたものの１／２乗したものを示し
ている。
【００２８】このとき、基板電圧を変えたときのスロー
プに関して、 の関係がなりたつ。（１）式において、εS はシリコン
の比誘電率、ε0 は真空中の誘電率、ｑはキャリアの電
荷、ｎs は表面での単位体積当たりの濃度〔１／ｃ
ｍ3 〕、ＣOXは単位面積当たりのゲート酸化膜の容量を
示す。
プに関して、 の関係がなりたつ。（１）式において、εS はシリコン
の比誘電率、ε0 は真空中の誘電率、ｑはキャリアの電
荷、ｎs は表面での単位体積当たりの濃度〔１／ｃ
ｍ3 〕、ＣOXは単位面積当たりのゲート酸化膜の容量を
示す。
【００２９】式（１）を利用するに当たって、ΔＶｔｈ
ｖ．ｓ． （｜Ｖｓｕｂ｜＋２ΦＦ）１／２曲線のス
ロープのうちの、ΔＶｔｈが小のときのスロープ３１を
使う。スロープ３２は、ΔＶｔｈ ｖ．ｓ． （｜Ｖｓ
ｕｂ｜＋２ΦＦ）１／２の依存性を示すが、これを使う
とｎｓとして、空乏層が基板電圧により広がった領域で
の平均値を与え、Ｓｉ表面での濃度からずれて来るから
である。本測定の場合、（１）式より、
ｖ．ｓ． （｜Ｖｓｕｂ｜＋２ΦＦ）１／２曲線のス
ロープのうちの、ΔＶｔｈが小のときのスロープ３１を
使う。スロープ３２は、ΔＶｔｈ ｖ．ｓ． （｜Ｖｓ
ｕｂ｜＋２ΦＦ）１／２の依存性を示すが、これを使う
とｎｓとして、空乏層が基板電圧により広がった領域で
の平均値を与え、Ｓｉ表面での濃度からずれて来るから
である。本測定の場合、（１）式より、
【００３０】
【数１】
【００３１】上記式（１）は、表面での不純物分布を求
めるのに有効である。
めるのに有効である。
【００３２】更に、ΔＶｔｈ ｖ．ｓ． Ｖｓｕｂ測定
において、しきい値電圧の基板電圧に対する微分量を基
板電圧Ｖｓｕｂに対してとること、即ち∂（ΔＶｔｈ）
／∂Ｖｓｕｂ ｖ．ｓ． Ｖｓｕｂより深さ方向の特定
の位置に対する電荷の変化量を求めることができるの
で、正確な不純物プロファイルを直接得ることができ
る。
において、しきい値電圧の基板電圧に対する微分量を基
板電圧Ｖｓｕｂに対してとること、即ち∂（ΔＶｔｈ）
／∂Ｖｓｕｂ ｖ．ｓ． Ｖｓｕｂより深さ方向の特定
の位置に対する電荷の変化量を求めることができるの
で、正確な不純物プロファイルを直接得ることができ
る。
【００３３】次に、図２（ｂ）のＳＩＭＳ測定用サンプ
ルの（Ｂ）から得られた測定例を、図４の曲線４２，４
３に示す。図４の縦軸は不純物濃度をｌｏｇスケールで
示し、横軸は深さ方向をｎｍ単位で示している。
ルの（Ｂ）から得られた測定例を、図４の曲線４２，４
３に示す。図４の縦軸は不純物濃度をｌｏｇスケールで
示し、横軸は深さ方向をｎｍ単位で示している。
【００３４】なお、図３，４ともに、Ｖｔｈイオン注入
及びアニールの場合の測定例である。
及びアニールの場合の測定例である。
【００３５】図４における３０ｎｍより深い領域の測定
カーブ４３は信頼性があるが、３０ｎｍより浅い領域４
のカーブ４２は、ＳＩＭＳ測定時の表面初期効果の影響
を受けているので、正しくない。
カーブ４３は信頼性があるが、３０ｎｍより浅い領域４
のカーブ４２は、ＳＩＭＳ測定時の表面初期効果の影響
を受けているので、正しくない。
【００３６】そこで、図３及び式（２）より求めた表面
濃度ｎs （＝１．６２×１０17）を、図４のデータの表
面濃度４４として用い、曲線４３とつないで使用するこ
とにより、正確な不純物プロファイルを得ることができ
る。
濃度ｎs （＝１．６２×１０17）を、図４のデータの表
面濃度４４として用い、曲線４３とつないで使用するこ
とにより、正確な不純物プロファイルを得ることができ
る。
【００３７】本実施例によれば、半導体基板内の不純物
プロファイルを求めるに際して、測定用サンプル作成時
に、通常のＳＩＭＳ法による測定のためのサンプルの作
成と同時に、ＭＯＳトランジスタを作製しておき（図２
（ａ），（ｂ）参照）、これのうちの、ＳＩＭＳ測定部
（Ｂ）をＳＩＭＳによる不純物プロファイル測定に用
い、もう一方の隣りあったＶｔｈ ｖ．ｓ． Ｖｓｕｂ
測定部（Ａ）をＭＯＳトランジスタの電気的測定による
しきい値電圧Ｖｔｈの基板電圧Ｖｓｕｂ依存性測定に用
い、このしきい値法により表面での濃度ｎｓを求める構
成としたので、正確な基板内不純物濃度分布を求めるこ
とができた。
プロファイルを求めるに際して、測定用サンプル作成時
に、通常のＳＩＭＳ法による測定のためのサンプルの作
成と同時に、ＭＯＳトランジスタを作製しておき（図２
（ａ），（ｂ）参照）、これのうちの、ＳＩＭＳ測定部
（Ｂ）をＳＩＭＳによる不純物プロファイル測定に用
い、もう一方の隣りあったＶｔｈ ｖ．ｓ． Ｖｓｕｂ
測定部（Ａ）をＭＯＳトランジスタの電気的測定による
しきい値電圧Ｖｔｈの基板電圧Ｖｓｕｂ依存性測定に用
い、このしきい値法により表面での濃度ｎｓを求める構
成としたので、正確な基板内不純物濃度分布を求めるこ
とができた。
【００３８】ここで、ＭＯＳトランジスタとＳＩＭＳ測
定用のサンプルはペアとして同じ工程で作成するので、
ＭＯＳトランジスタとＳＩＭＳ測定のサンプルがほとん
ど同じとなり、信頼性が高い。
定用のサンプルはペアとして同じ工程で作成するので、
ＭＯＳトランジスタとＳＩＭＳ測定のサンプルがほとん
ど同じとなり、信頼性が高い。
【００３９】特に、上記のＳＩＭＳ法より求めた不純物
プロファイルの深さが３０ｎｍより深い部分のデータ
と、これをＶｔｈ ｖ．ｓ． Ｖｓｕｂより求めた表面
濃値ｎｓへなめらかになるように接続すること（図４参
照）によって、正確な不純物プロファイルが得られた。
プロファイルの深さが３０ｎｍより深い部分のデータ
と、これをＶｔｈ ｖ．ｓ． Ｖｓｕｂより求めた表面
濃値ｎｓへなめらかになるように接続すること（図４参
照）によって、正確な不純物プロファイルが得られた。
【００４０】また、ΔＶｔｈ ｖ．ｓ． Ｖｓｕｂ測定
において、∂（ΔＶｔｈ）／∂Ｖｓｕｂ ｖ．ｓ． Ｖ
ｓｕｂ曲線より正確な不純物プロファイルを直接得るこ
とが可能で、これによりＳＩＭＳ法を併用しなくても、
ＭＯＳトランジスタ部における測定のみで、正確な不純
物プロファイルを得るようにすることが可能であった。
において、∂（ΔＶｔｈ）／∂Ｖｓｕｂ ｖ．ｓ． Ｖ
ｓｕｂ曲線より正確な不純物プロファイルを直接得るこ
とが可能で、これによりＳＩＭＳ法を併用しなくても、
ＭＯＳトランジスタ部における測定のみで、正確な不純
物プロファイルを得るようにすることが可能であった。
【００４１】実施例２
実施例１では、測定用サンプルとして、図２に示したよ
うにＶｔｈ ｖ．ｓ．Ｖｓｕｂ測定用サンプル（Ａ）と
ＳＩＭＳ測定用サンプル（Ｂ）とを、ペアで隣接して配
置した構造をとったが、本実施例では、十分大きいＭＯ
Ｓトランジスタ（即ちＳＩＭＳ測定が十分可能なゲート
電極長を数１０μｍ以上としたもの）を用い、ここで先
にＶｔｈ ｖ．ｓ． Ｖｓｕｂ測定を行って表面濃度ｎ
ｓを求め、そのあとゲート電極及びゲート酸化膜を除去
したあとＳＩＭＳ測定を行う構成とした。
うにＶｔｈ ｖ．ｓ．Ｖｓｕｂ測定用サンプル（Ａ）と
ＳＩＭＳ測定用サンプル（Ｂ）とを、ペアで隣接して配
置した構造をとったが、本実施例では、十分大きいＭＯ
Ｓトランジスタ（即ちＳＩＭＳ測定が十分可能なゲート
電極長を数１０μｍ以上としたもの）を用い、ここで先
にＶｔｈ ｖ．ｓ． Ｖｓｕｂ測定を行って表面濃度ｎ
ｓを求め、そのあとゲート電極及びゲート酸化膜を除去
したあとＳＩＭＳ測定を行う構成とした。
【００４２】本実施例では、しきい値電圧法と、ＳＩＭ
Ｓ法との双方の測定を同じ部分で行うので、信頼性が高
い。
Ｓ法との双方の測定を同じ部分で行うので、信頼性が高
い。
【００４３】その他、本実施例は実施例１と同様の作用
効果を示す。
効果を示す。
【００４４】
【発明の効果】本発明の不純物濃度分布測定方法によれ
ば、従来のＳＩＭＳ法の問題点を解決して、半導体基板
内の不純物濃度分布を正確に求めることができる。
ば、従来のＳＩＭＳ法の問題点を解決して、半導体基板
内の不純物濃度分布を正確に求めることができる。
【図１】発明の構成を示す説明図である。
【図２】実施例１の測定用サンプルの構造を示す断面図
である。
である。
【図３】実施例１の測定結果を示す図である。
【図４】実施例１の測定結果を示す図である。
【図５】従来技術を示す図である。
Ｉ ＭＯＳトランジスタのしきい値電圧の基板電圧依存
性を示すグラフ ＩＩ ＳＩＭＳ法による測定グラフ
性を示すグラフ ＩＩ ＳＩＭＳ法による測定グラフ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 Ｒｉｃｈａｒｄ Ｓ．Ｍｕｌｌｅｒ,
Ｔｈｅｏｄｏｒｅ Ｉ．Ｋａｍｉｎｓ
著，ＤＥＶＩＣＥ ＥＬＥＣＴＲＯＮＩ
ＣＳ ＦＯＲ ＩＮＴＥＧＲＡＴＥＤ
ＣＩＲＣＵＩＴＳ Ｓｅｃｏｎｄ，米
国，ＷＩＬＥＹ社，398
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/66
G01N 23/225
G01R 31/26
H01L 21/822
H01L 27/04
Claims (3)
- 【請求項１】半導体基板内の不純物濃度分布の測定に際
し、 被測定半導体基板にＳＩＭＳ法による測定部及びＭＯＳ
トランジスタを形成しておき、 半導体基板の基板表面から３０ｎｍまでの部分の不純物
濃度分布をＭＯＳトランジスタのしきい値電圧の基板電
圧依存性により求め、 基板表面から３０ｎｍより深い部分の不純物濃度分布を
ＳＩＭＳ法により求め、 両不純物濃度分布の合成により半導体基板内の不純物濃
度分布を求めることを特徴とする半導体基板の不純物濃
度分布の測定方法。 - 【請求項２】ＭＯＳトランジスタについてそのしきい値
電圧の基板電圧依存性により不純物濃度分布を求め、Ｍ
ＯＳトランジスタのゲート及びゲート絶縁膜を除去して
その分布についてＳＩＭＳ法により不純物濃度分布を求
めることを特徴とする請求項１に記載の半導体基板の不
純物濃度分布の測定方法。 - 【請求項３】ＭＯＳトランジスタのしきい値電圧Ｖｔｈ
と基板電圧Ｖｓｕｂとの相関Ｖｔｈ−Ｖｓｕｂにより半
導体基板内の不純物濃度分布を求めることを特徴とする
請求項１または２に記載の半導体基板の不純物濃度分布
の測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32586593A JP3443910B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体基板の不純物濃度分布の測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32586593A JP3443910B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体基板の不純物濃度分布の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153807A JPH07153807A (ja) | 1995-06-16 |
| JP3443910B2 true JP3443910B2 (ja) | 2003-09-08 |
Family
ID=18181485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32586593A Expired - Fee Related JP3443910B2 (ja) | 1993-11-30 | 1993-11-30 | 半導体基板の不純物濃度分布の測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443910B2 (ja) |
-
1993
- 1993-11-30 JP JP32586593A patent/JP3443910B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｒｉｃｈａｒｄ Ｓ．Ｍｕｌｌｅｒ，Ｔｈｅｏｄｏｒｅ Ｉ．Ｋａｍｉｎｓ著，ＤＥＶＩＣＥ ＥＬＥＣＴＲＯＮＩＣＳ ＦＯＲ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳ Ｓｅｃｏｎｄ，米国，ＷＩＬＥＹ社，３９８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153807A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050199917A1 (en) | Sensitivity enhanced biomolecule field effect transistor | |
| US8293606B2 (en) | Body tie test structure for accurate body effect measurement | |
| Hovel | Si film electrical characterization in SOI substrates by the HgFET technique | |
| CN113257790B (zh) | 漏电测试结构及漏电测试方法 | |
| JP3443910B2 (ja) | 半導体基板の不純物濃度分布の測定方法 | |
| US4978627A (en) | Method of detecting the width of lightly doped drain regions | |
| EP0390312B1 (en) | A method of fabricating a field-effect transistor and determining the lightly doped drain width | |
| CN100481361C (zh) | 评估半导体器件的方法 | |
| JPH06244257A (ja) | 半導体基板不純物濃度の決定方法 | |
| US6750673B1 (en) | Method for measuring an effective channel length of a MOSFET | |
| JP3262089B2 (ja) | ディファレンシャル注入における条件設定方法 | |
| KR102098288B1 (ko) | 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체 | |
| JP2541259B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000133800A (ja) | 半導体装置の評価方法及び半導体装置の製造方法 | |
| Ling et al. | Measurement and simulation of hot carrier degradation in PMOSFET by gate capacitance | |
| Lyu | A New Method for Extracting Interface Trap Density in Short‐Channel MOSFETs from Substrate‐Bias‐Dependent Subthreshold Slopes | |
| JP3247396B2 (ja) | 半導体装置の評価方法 | |
| JP2661641B2 (ja) | 半導体の不純物分布測定方法 | |
| US6071749A (en) | Process for forming a semiconductor device with controlled relative thicknesses of the active region and gate electrode | |
| JP2978870B2 (ja) | 半導体装置の製造方法 | |
| Shin et al. | H+, Na+, and K+ ion sensing properties of sodium and aluminum coimplanted LPCVD silicon oxynitride thin films | |
| US6475816B1 (en) | Method for measuring source and drain junction depth in silicon on insulator technology | |
| JPH05166909A (ja) | 半導体装置の測定方法 | |
| JP2004146622A (ja) | 半導体装置及びその製造方法 | |
| JP3906091B2 (ja) | 半導体評価方法および半導体評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |