JP3441858B2 - 画像処理方法及びその装置 - Google Patents
画像処理方法及びその装置Info
- Publication number
- JP3441858B2 JP3441858B2 JP26982395A JP26982395A JP3441858B2 JP 3441858 B2 JP3441858 B2 JP 3441858B2 JP 26982395 A JP26982395 A JP 26982395A JP 26982395 A JP26982395 A JP 26982395A JP 3441858 B2 JP3441858 B2 JP 3441858B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- image data
- arithmetic
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば複写機、フ
ァクシミリ装置、プリンタ装置、スキャナなどのように
画像信号を入力して処理する画像処理装置及びその方法
に関するものである。
ァクシミリ装置、プリンタ装置、スキャナなどのように
画像信号を入力して処理する画像処理装置及びその方法
に関するものである。
【０００２】
【従来の技術】この種の装置では、原稿画像をＣＣＤ等
のイメージセンサで読取り、その画像信号に対してエッ
ジ強調処理、平滑化処理を行なったり、或は画像を認識
するためのパターン認識処理等を行うために、画像デー
タに２次元的空間フィルタを示すマトリクスデータをか
ける等の演算を行っている。この演算処理は複雑で、し
かも１画素を読み取る度に行わなければならないため
に、それまでに読取った画像信号を所定の領域に亙って
２次元的に記憶し、その記憶されている２次元の画像信
号に対してハードウェアによる積和演算等を行う必要が
ある。
のイメージセンサで読取り、その画像信号に対してエッ
ジ強調処理、平滑化処理を行なったり、或は画像を認識
するためのパターン認識処理等を行うために、画像デー
タに２次元的空間フィルタを示すマトリクスデータをか
ける等の演算を行っている。この演算処理は複雑で、し
かも１画素を読み取る度に行わなければならないため
に、それまでに読取った画像信号を所定の領域に亙って
２次元的に記憶し、その記憶されている２次元の画像信
号に対してハードウェアによる積和演算等を行う必要が
ある。
【０００３】一方、画像処理を目的とするＤＳＰ（ディ
ジタル・シグナル・プロセッサ）が開発され、このよう
なＤＳＰを用いて、ＮＴＳＣ等の高速ビデオ信号をリア
ルタイムに入力して処理することが可能になってきてい
る。このようなＤＳＰは、その内部に多数組の算術演算
ユニット（ＡＬＵ）を備え、１ラスタの各画素を複数の
ＡＬＵにより同時に並列処理することが可能となってい
る。
ジタル・シグナル・プロセッサ）が開発され、このよう
なＤＳＰを用いて、ＮＴＳＣ等の高速ビデオ信号をリア
ルタイムに入力して処理することが可能になってきてい
る。このようなＤＳＰは、その内部に多数組の算術演算
ユニット（ＡＬＵ）を備え、１ラスタの各画素を複数の
ＡＬＵにより同時に並列処理することが可能となってい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
前者のハードウェアによる積和演算では、その画像デー
タに対する画像処理領域を広げた場合には、その回路規
模が増大し、安価な回路構成では実現できなくなる。
又、後者のようにＤＳＰを使用した回路を用いても、処
理対象となる画像データの領域が、そのＤＳＰの仕様に
より制限されてしまう。また例え広範囲に亙る画像処理
が可能であっても、ＤＳＰの処理時間が所定時間内に収
まらなくなる等の問題があった。
前者のハードウェアによる積和演算では、その画像デー
タに対する画像処理領域を広げた場合には、その回路規
模が増大し、安価な回路構成では実現できなくなる。
又、後者のようにＤＳＰを使用した回路を用いても、処
理対象となる画像データの領域が、そのＤＳＰの仕様に
より制限されてしまう。また例え広範囲に亙る画像処理
が可能であっても、ＤＳＰの処理時間が所定時間内に収
まらなくなる等の問題があった。
【０００５】本発明は上記従来例に鑑みてなされたもの
で、単一のプログラムで動作する複数の演算ユニットを
備え、それら演算ユニットを並行して動作させることに
より、高速に２次元画像データと２次元の演算係数との
演算を行うことができる画像処理装置及びその方法を提
供することにある。また本発明の目的は、単一のプログ
ラムで動作する複数の演算ユニットにより演算された結
果を他の演算ユニットが使用して演算することにより、
演算に要する時間を短縮して画像を処理できる画像処理
装置及びその方法を提供することにある。
で、単一のプログラムで動作する複数の演算ユニットを
備え、それら演算ユニットを並行して動作させることに
より、高速に２次元画像データと２次元の演算係数との
演算を行うことができる画像処理装置及びその方法を提
供することにある。また本発明の目的は、単一のプログ
ラムで動作する複数の演算ユニットにより演算された結
果を他の演算ユニットが使用して演算することにより、
演算に要する時間を短縮して画像を処理できる画像処理
装置及びその方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の画像処理装置は以下のような構成を備える。
即ち、単一のプログラムで動作する複数の演算ユニット
を有する並列処理型ＤＳＰを用いて画像を処理する画像
処理装置であって、前記複数の演算ユニットのそれぞれ
を使用して、所定量の画像データと演算対象データの所
定量とを画素単位に演算する演算手段と、前記演算手段
により演算された演算結果を各演算ユニット毎に記憶す
る記憶手段と、前記記憶手段に記憶された他の演算ユニ
ットにより演算された演算結果を少なくとも用いて、前
記演算結果を集計する集計手段とを有し、 前記複数の演
算ユニットを並行して実行させることにより前記画像の
処理結果を得るようにしたことを特徴とする。
に本発明の画像処理装置は以下のような構成を備える。
即ち、単一のプログラムで動作する複数の演算ユニット
を有する並列処理型ＤＳＰを用いて画像を処理する画像
処理装置であって、前記複数の演算ユニットのそれぞれ
を使用して、所定量の画像データと演算対象データの所
定量とを画素単位に演算する演算手段と、前記演算手段
により演算された演算結果を各演算ユニット毎に記憶す
る記憶手段と、前記記憶手段に記憶された他の演算ユニ
ットにより演算された演算結果を少なくとも用いて、前
記演算結果を集計する集計手段とを有し、 前記複数の演
算ユニットを並行して実行させることにより前記画像の
処理結果を得るようにしたことを特徴とする。
【０００７】また上記目的を達成するために本発明の画
像処理方法は以下のような工程を備える。即ち、単一の
プログラムで動作する複数の演算ユニットを有する並列
処理型ＤＳＰを用いて画像を処理する画像処理方法であ
って、画像データと所定の２次元データのそれぞれを、
各列が同じデータ数となるように列単位に分割し、該列
単位に分割した画像データのそれぞれに対し、１の演算
ユニットを割り当て、各演算ユニットが担当する画像デ
ータ列と、前記２次元データの全ての列とを演算し、所
定の演算ユニットが、隣接する演算ユニットの演算結果
を少なくとも用いて演算することを特徴とする。また上
記目的を達成するために本発明の画像処理方法は以下の
ような工程を備える。即ち、 単一のプログラムで動作す
る複数の演算ユニットを有する並列処理型ＤＳＰを用い
て画像を処理する画像処理方法であって、画像データと
所定の２次元データのそれぞれを、各行が同じデータ数
となるように行単位に分割し、該行単位に分割した画像
データのそれぞれに対し、１の演算ユニットを割り当
て、各演算ユニットが担当する画像データ行と、前記２
次元データの全ての行とを演算し、所定の演算ユニット
が、隣接する演算ユニットの演算結果を少なくとも用い
て演算することを特徴とする。
像処理方法は以下のような工程を備える。即ち、単一の
プログラムで動作する複数の演算ユニットを有する並列
処理型ＤＳＰを用いて画像を処理する画像処理方法であ
って、画像データと所定の２次元データのそれぞれを、
各列が同じデータ数となるように列単位に分割し、該列
単位に分割した画像データのそれぞれに対し、１の演算
ユニットを割り当て、各演算ユニットが担当する画像デ
ータ列と、前記２次元データの全ての列とを演算し、所
定の演算ユニットが、隣接する演算ユニットの演算結果
を少なくとも用いて演算することを特徴とする。また上
記目的を達成するために本発明の画像処理方法は以下の
ような工程を備える。即ち、 単一のプログラムで動作す
る複数の演算ユニットを有する並列処理型ＤＳＰを用い
て画像を処理する画像処理方法であって、画像データと
所定の２次元データのそれぞれを、各行が同じデータ数
となるように行単位に分割し、該行単位に分割した画像
データのそれぞれに対し、１の演算ユニットを割り当
て、各演算ユニットが担当する画像データ行と、前記２
次元データの全ての行とを演算し、所定の演算ユニット
が、隣接する演算ユニットの演算結果を少なくとも用い
て演算することを特徴とする。
【０００８】
【発明の実施の形態】本発明の実施の形態によれば、前
記所定量の画像データは、前記演算対象データの１列デ
ータ数に応じた１列分の画像データである。更に本実施
の形態によれば、前記所定量の画像データは、前記演算
対象データの１行データ数に応じた１行分の画像データ
である。
記所定量の画像データは、前記演算対象データの１列デ
ータ数に応じた１列分の画像データである。更に本実施
の形態によれば、前記所定量の画像データは、前記演算
対象データの１行データ数に応じた１行分の画像データ
である。
【０００９】更にまた本実施の形態によれば、前記演算
対象データは、前記画像データとのマッチングを比較す
るマッチングデータである。また本実施の形態によれ
ば、前記演算対象データは、前記画像データを平滑化処
理するマトリクスデータである。以下、添付図面を参照
して本発明の好適な実施の形態を詳細に説明する。
対象データは、前記画像データとのマッチングを比較す
るマッチングデータである。また本実施の形態によれ
ば、前記演算対象データは、前記画像データを平滑化処
理するマトリクスデータである。以下、添付図面を参照
して本発明の好適な実施の形態を詳細に説明する。
【００１０】図１は本実施の形態の画像処理装置の構成
を示すブロック図である。図１において、１０１はこの
画像処理装置全体を制御するＣＰＵ、１０２はＣＰＵ１
０１により実行される制御プログラムや各種データを記
憶しているプログラムメモリである。尚、このプログラ
ムメモリ１０２に記憶されている制御プログラムは、例
えばハードディスク或はフロッピィディスクよりロード
されたプログラムであっても良い。１０３はＲＡＭで、
ＣＰＵ１０１による制御の実行時に各種データを一時的
に保存するとともに、スキャナ１０４などから入力され
た画像データ１１０や、その画像データとのマッチング
を判定するためのマッチングデータ１１１等を記憶して
いる。スキャナ１０４は、原稿画像を光電的に読取って
入力している。尚、ＲＡＭ１０３に記憶されている画像
データ１１０は、例えばハードディスク或は通信回線を
介してロードされた画像データであっても良い。
を示すブロック図である。図１において、１０１はこの
画像処理装置全体を制御するＣＰＵ、１０２はＣＰＵ１
０１により実行される制御プログラムや各種データを記
憶しているプログラムメモリである。尚、このプログラ
ムメモリ１０２に記憶されている制御プログラムは、例
えばハードディスク或はフロッピィディスクよりロード
されたプログラムであっても良い。１０３はＲＡＭで、
ＣＰＵ１０１による制御の実行時に各種データを一時的
に保存するとともに、スキャナ１０４などから入力され
た画像データ１１０や、その画像データとのマッチング
を判定するためのマッチングデータ１１１等を記憶して
いる。スキャナ１０４は、原稿画像を光電的に読取って
入力している。尚、ＲＡＭ１０３に記憶されている画像
データ１１０は、例えばハードディスク或は通信回線を
介してロードされた画像データであっても良い。
【００１１】１０５は表示部で、例えば液晶やＣＲＴ等
で構成され、入力した画像データやオペレータへのメッ
セージなどを表示している。１０６は、図２を参照して
後述するＤＳＰ（デジタル・シグナル・プロセッサ）
で、例えばＴＩ（テキサスインスツルメンタル）社製の
ＳＶＰ等である。１０７は出力部で、例えばプリンタ装
置或は通信回線に出力するためのＮＣＵ等である。１０
８は上述の各部を接続するシステムバスである。
で構成され、入力した画像データやオペレータへのメッ
セージなどを表示している。１０６は、図２を参照して
後述するＤＳＰ（デジタル・シグナル・プロセッサ）
で、例えばＴＩ（テキサスインスツルメンタル）社製の
ＳＶＰ等である。１０７は出力部で、例えばプリンタ装
置或は通信回線に出力するためのＮＣＵ等である。１０
８は上述の各部を接続するシステムバスである。
【００１２】図２は、ＤＳＰ１０６の一例を示すＳＶＰ
の構成を示すブロック図である。図２において、ＴＩ社
製のＳＶＰは、システムバス１０８より入力バス１を介
して、４０ビット幅までのラスタ画像データを入力す
る。この入力された画像データは、データ入力レジスタ
（ＤＩＲ）で、最大９６０画素まで保持（４０×９６０
ビット）される。このＤＩＲ２に保持された画像データ
は、並列にプロセッサ３に入力される。このプロセッサ
３は、９６０組のプロセッサ・エレメント（ＰＥ）を有
し、各プロセッサ・エレメントは、それぞれが１２８ビ
ットの２個のレジスタ・ファイル（ＲＦ０，ＲＦ１）
と、４個のワーキングレジスタ（ＷＲ）と、１つの算術
演算ユニット（ＡＬＵ）を有している。
の構成を示すブロック図である。図２において、ＴＩ社
製のＳＶＰは、システムバス１０８より入力バス１を介
して、４０ビット幅までのラスタ画像データを入力す
る。この入力された画像データは、データ入力レジスタ
（ＤＩＲ）で、最大９６０画素まで保持（４０×９６０
ビット）される。このＤＩＲ２に保持された画像データ
は、並列にプロセッサ３に入力される。このプロセッサ
３は、９６０組のプロセッサ・エレメント（ＰＥ）を有
し、各プロセッサ・エレメントは、それぞれが１２８ビ
ットの２個のレジスタ・ファイル（ＲＦ０，ＲＦ１）
と、４個のワーキングレジスタ（ＷＲ）と、１つの算術
演算ユニット（ＡＬＵ）を有している。
【００１３】これら９６０個のＡＬＵ３の全ては、プロ
グラムメモリユニット（ＰＭ）５に記憶された単一のプ
ログラムに従って、並行して演算処理を実行することが
できる。尚、このＤＳＰ１０６は、隣接する４組のプロ
セッサ・エレメントのレジスタを一括して扱うことも可
能である。そして、その場合の処理結果は、２４ビット
幅のデータアウトプット・レジスタ（ＤＯＲ）４に転送
され、その後、並直変換されて出力データバス６より出
力される。
グラムメモリユニット（ＰＭ）５に記憶された単一のプ
ログラムに従って、並行して演算処理を実行することが
できる。尚、このＤＳＰ１０６は、隣接する４組のプロ
セッサ・エレメントのレジスタを一括して扱うことも可
能である。そして、その場合の処理結果は、２４ビット
幅のデータアウトプット・レジスタ（ＤＯＲ）４に転送
され、その後、並直変換されて出力データバス６より出
力される。
【００１４】尚、以下の説明では、ＤＳＰ１０６はＲＡ
Ｍ１０３に記憶された画像データ１１０を入力して処理
する場合で説明するが、例えばスキャナ１０４等より画
像データを順次入力して処理するようにしても良い。図
３（Ａ）（Ｂ）は、本実施の形態で説明するパターンマ
ッチングの概要を説明するための図である。
Ｍ１０３に記憶された画像データ１１０を入力して処理
する場合で説明するが、例えばスキャナ１０４等より画
像データを順次入力して処理するようにしても良い。図
３（Ａ）（Ｂ）は、本実施の形態で説明するパターンマ
ッチングの概要を説明するための図である。
【００１５】図３（Ａ）は、例えばスキャナ１０４で読
取られて入力され、ＲＡＭ１０３に記憶された画像デー
タ１１０を示し、予め所定の処理が施されて２値化され
ている。一方、マッチングデータ１１１は、１０画素×
１０画素で構成され、画像データの中から抽出したい形
状を表す１００画素分の２値のデータ群である。従っ
て、このマッチングデータ１１１の各画素と、その各画
素に１対１に対応している画像データ１１０の各画素の
それぞれとを比較して、一致した画素の数を加算すれ
ば、この画像データ１１０とマッチングデータ１１１と
の一致度を求めることができる。即ち、いま注目する画
像データ（ｘ，ｙ）の周辺の一致度ＳＳ（ｘ，ｙ）は、
取られて入力され、ＲＡＭ１０３に記憶された画像デー
タ１１０を示し、予め所定の処理が施されて２値化され
ている。一方、マッチングデータ１１１は、１０画素×
１０画素で構成され、画像データの中から抽出したい形
状を表す１００画素分の２値のデータ群である。従っ
て、このマッチングデータ１１１の各画素と、その各画
素に１対１に対応している画像データ１１０の各画素の
それぞれとを比較して、一致した画素の数を加算すれ
ば、この画像データ１１０とマッチングデータ１１１と
の一致度を求めることができる。即ち、いま注目する画
像データ（ｘ，ｙ）の周辺の一致度ＳＳ（ｘ，ｙ）は、
【００１６】
【数１】
で表される。但し、ここで、「※」は排他的論理和を示
している。
している。
【００１７】この処理は、画像データにおける注目画素
の位置を１画素ずつずらして順次行うことにより達成さ
れる。上記処理を上述の並列処理型ＤＳＰ１０６を用い
て実現する場合を、より明確に説明するために、図４
（Ａ）（Ｂ）を参照して演算処理の分割について述べ
る。
の位置を１画素ずつずらして順次行うことにより達成さ
れる。上記処理を上述の並列処理型ＤＳＰ１０６を用い
て実現する場合を、より明確に説明するために、図４
（Ａ）（Ｂ）を参照して演算処理の分割について述べ
る。
【００１８】図４（Ｂ）に示すように、２次元のマッチ
ングデータ１１１は、各々１０画素分毎に列状にＭ０〜
Ｍ９に分割され、この分割された画素位置に対応する画
像データも同様に、図４（Ａ）に示すように、列状に１
０画素分ずつ分割し、各列をＢ（ｘ）〜Ｂ（ｘ＋９）に
より定義する。つまり、 Ｍ０＝｛Ｍ（０，０），Ｍ（０，１），…，Ｍ（０，
９）｝ ： ： Ｍ９＝｛Ｍ（９，０），Ｍ（９，１），…，Ｍ（９，
９）｝ また、 Ｂ（ｘ）＝｛Ｂ（ｘ，０），Ｂ（ｘ，１）…Ｂ（ｘ，
９）｝ Ｂ（ｘ＋１）＝｛Ｂ（ｘ＋１，０），Ｂ（ｘ＋１，１）
…Ｂ（Ｘ＋１，９）｝ ： ： Ｂ（ｘ＋９）＝｛Ｂ（ｘ＋９，０），Ｂ（ｘ＋９，１）
…Ｂ（ｘ＋９，９）｝ となる。
ングデータ１１１は、各々１０画素分毎に列状にＭ０〜
Ｍ９に分割され、この分割された画素位置に対応する画
像データも同様に、図４（Ａ）に示すように、列状に１
０画素分ずつ分割し、各列をＢ（ｘ）〜Ｂ（ｘ＋９）に
より定義する。つまり、 Ｍ０＝｛Ｍ（０，０），Ｍ（０，１），…，Ｍ（０，
９）｝ ： ： Ｍ９＝｛Ｍ（９，０），Ｍ（９，１），…，Ｍ（９，
９）｝ また、 Ｂ（ｘ）＝｛Ｂ（ｘ，０），Ｂ（ｘ，１）…Ｂ（ｘ，
９）｝ Ｂ（ｘ＋１）＝｛Ｂ（ｘ＋１，０），Ｂ（ｘ＋１，１）
…Ｂ（Ｘ＋１，９）｝ ： ： Ｂ（ｘ＋９）＝｛Ｂ（ｘ＋９，０），Ｂ（ｘ＋９，１）
…Ｂ（ｘ＋９，９）｝ となる。
【００１９】従って、上記式（１）は、以下のように表
現できる。 ＳＳ（ｘ，ｙ）＝Ｂ（ｘ）※Ｍ０＋Ｂ（ｘ＋１）※Ｍ１＋Ｂ（ｘ＋２）※Ｍ２ ＋ … ＋Ｂ（ｘ＋９）※Ｍ９ ＝Ｓ（ｘ，０）＋Ｓ（ｘ，１）＋Ｓ（ｘ，２）＋…＋Ｓ（ｘ，９） …式(2) 但し、ここで、 Ｓ（ｘ，０）＝Ｂ（ｘ）※Ｍ０ Ｓ（ｘ，１）＝Ｂ（ｘ＋１）※Ｍ１ Ｓ（ｘ，２）＝Ｂ（ｘ＋２）※Ｍ２ ： ： Ｓ（ｘ，９）＝Ｂ（ｘ＋９）※Ｍ９と定義している。
現できる。 ＳＳ（ｘ，ｙ）＝Ｂ（ｘ）※Ｍ０＋Ｂ（ｘ＋１）※Ｍ１＋Ｂ（ｘ＋２）※Ｍ２ ＋ … ＋Ｂ（ｘ＋９）※Ｍ９ ＝Ｓ（ｘ，０）＋Ｓ（ｘ，１）＋Ｓ（ｘ，２）＋…＋Ｓ（ｘ，９） …式(2) 但し、ここで、 Ｓ（ｘ，０）＝Ｂ（ｘ）※Ｍ０ Ｓ（ｘ，１）＝Ｂ（ｘ＋１）※Ｍ１ Ｓ（ｘ，２）＝Ｂ（ｘ＋２）※Ｍ２ ： ： Ｓ（ｘ，９）＝Ｂ（ｘ＋９）※Ｍ９と定義している。
【００２０】以上の前提に基づいて、以下、上記並列処
理型ＤＳＰ１０６を用いて、このような処理を行う場合
について詳説する。このＤＳＰ１０６において、前述し
たように各プロセッサ・エレメント（ＰＥ）は各々１２
８ビットのレジスタファイル（ＲＦ０，ＲＦ１）を２個
有しており、ラスタ入力された８ビットの画像データは
所定の処理を施した上で、このレジスタファイルの１部
に２値データとして格納される。
理型ＤＳＰ１０６を用いて、このような処理を行う場合
について詳説する。このＤＳＰ１０６において、前述し
たように各プロセッサ・エレメント（ＰＥ）は各々１２
８ビットのレジスタファイル（ＲＦ０，ＲＦ１）を２個
有しており、ラスタ入力された８ビットの画像データは
所定の処理を施した上で、このレジスタファイルの１部
に２値データとして格納される。
【００２１】即ち、図５に示す２値データＢ（ｘ）［＝
｛Ｂ（ｘ，０），Ｂ（ｘ，１）…Ｂ（ｘ，９）｝］は、
ｘ番目のＰＥが担当する列状の１０画素分の画像データ
であり、そのうちＢ（ｘ，０）は、いま入力されたラス
タに含まれる画素データである。そして、Ｂ（ｘ，１）
は１ラスタ前、Ｂ（ｘ，９）は、９ラスタ前に入力され
た画素データである。このＤＳＰ１０６は、９６０個の
ＰＥを有しているため、ＤＳＰ１０６全体では、１０×
９６０画素分の画像データを常に保持し、順次入力され
るラスタデータに応じて、最も過去のラスタデータを消
去してゆくことになる。
｛Ｂ（ｘ，０），Ｂ（ｘ，１）…Ｂ（ｘ，９）｝］は、
ｘ番目のＰＥが担当する列状の１０画素分の画像データ
であり、そのうちＢ（ｘ，０）は、いま入力されたラス
タに含まれる画素データである。そして、Ｂ（ｘ，１）
は１ラスタ前、Ｂ（ｘ，９）は、９ラスタ前に入力され
た画素データである。このＤＳＰ１０６は、９６０個の
ＰＥを有しているため、ＤＳＰ１０６全体では、１０×
９６０画素分の画像データを常に保持し、順次入力され
るラスタデータに応じて、最も過去のラスタデータを消
去してゆくことになる。
【００２２】次に、このｘ番目のＰＥにおける処理につ
いて説明するが、述べるまでもなくこのＤＳＰ１０６で
は、９６０個のＰＥが同時に並行して処理を行ってい
る。 ＜エレメントデータの算出＞図６は、前述の式（１）及
び（２）で示される演算処理を示すフローチャートで、
この処理を実行する制御プログラムはプログラムメモリ
（ＰＭ）５に記憶されている。
いて説明するが、述べるまでもなくこのＤＳＰ１０６で
は、９６０個のＰＥが同時に並行して処理を行ってい
る。 ＜エレメントデータの算出＞図６は、前述の式（１）及
び（２）で示される演算処理を示すフローチャートで、
この処理を実行する制御プログラムはプログラムメモリ
（ＰＭ）５に記憶されている。
【００２３】図６において、まずステップＳ１で、変数
ｍ，ｎを共に“０”にリセットし、ステップＳ２で、エ
レメントデータＳ（ｘ，ｍ）、即ち、Ｓ（ｘ，０）を
“０”にリセットする。次にステップＳ３に進み、画像
データＢ（ｘ，０）とマッチングデータＭ（０，０）と
の排他的論理和を演算し、その結果をＳ（ｘ，０）に格
納する。ここで一致した場合は、そのエレメントＳ
（ｘ，０）の値は“０”となる。
ｍ，ｎを共に“０”にリセットし、ステップＳ２で、エ
レメントデータＳ（ｘ，ｍ）、即ち、Ｓ（ｘ，０）を
“０”にリセットする。次にステップＳ３に進み、画像
データＢ（ｘ，０）とマッチングデータＭ（０，０）と
の排他的論理和を演算し、その結果をＳ（ｘ，０）に格
納する。ここで一致した場合は、そのエレメントＳ
（ｘ，０）の値は“０”となる。
【００２４】こうしてステップＳ３〜Ｓ５で、画像デー
タＢ（ｘ，１）〜Ｂ（ｘ，９）のそれぞれと、マッチン
グデータＭ（０，１）〜Ｍ（０，９）のそれぞれとの排
他的論理和が取られ、その結果が、順次エレメントＳ
（ｘ，０）に加算されていく。この結果、エレメントＳ
（ｘ、０）として、最大“１０”、最小が“０”となる
エレメントデータが得られることになる。
タＢ（ｘ，１）〜Ｂ（ｘ，９）のそれぞれと、マッチン
グデータＭ（０，１）〜Ｍ（０，９）のそれぞれとの排
他的論理和が取られ、その結果が、順次エレメントＳ
（ｘ，０）に加算されていく。この結果、エレメントＳ
（ｘ、０）として、最大“１０”、最小が“０”となる
エレメントデータが得られることになる。
【００２５】次に、ステップＳ４〜Ｓ７において、ｎの
値が“９”になるとステップＳ６に進んでｍの値が＋１
され、ステップＳ８でエレメントＳ（ｘ−１，１）が
“０”にクリアされる。そして再びステップＳ３〜Ｓ５
において、上記と同様にしてエレメントＳ（ｘ−１，
１）が得られる。そしてステップＳ７で、エレメントＳ
（ｘ−９，９）の演算が終了したと判定されると、この
演算処理が終了する。
値が“９”になるとステップＳ６に進んでｍの値が＋１
され、ステップＳ８でエレメントＳ（ｘ−１，１）が
“０”にクリアされる。そして再びステップＳ３〜Ｓ５
において、上記と同様にしてエレメントＳ（ｘ−１，
１）が得られる。そしてステップＳ７で、エレメントＳ
（ｘ−９，９）の演算が終了したと判定されると、この
演算処理が終了する。
【００２６】このようにして、Ｘ番目のＰＥは、担当す
る画像データＢ（ｘ）に対するエレメントＳ（ｘ，
０），Ｓ（ｘ−１，１）〜Ｓ（ｘ−９，９）を求めるこ
とができる。尚、このとき、Ｘ番目のＰＥに隣接する
（ｘ＋１）番目のＰＥも同様に、画像データＢ（ｘ＋
１）に対してエレメントＳ（ｘ＋１，０），Ｓ（ｘ，
１）〜Ｓ（ｘ−８，９）が得られており、他のＰＥにお
いても同様にして、そのＰＥに対応する画像データに対
するエレメントが求められている。
る画像データＢ（ｘ）に対するエレメントＳ（ｘ，
０），Ｓ（ｘ−１，１）〜Ｓ（ｘ−９，９）を求めるこ
とができる。尚、このとき、Ｘ番目のＰＥに隣接する
（ｘ＋１）番目のＰＥも同様に、画像データＢ（ｘ＋
１）に対してエレメントＳ（ｘ＋１，０），Ｓ（ｘ，
１）〜Ｓ（ｘ−８，９）が得られており、他のＰＥにお
いても同様にして、そのＰＥに対応する画像データに対
するエレメントが求められている。
【００２７】図７は、これら各ＰＥにより求められるエ
レメントデータＳを表した図で、これら各エレメントデ
ータは、各ＰＥが担当するレジスタファイル（ＲＦ０又
は１）（１２８ビット）の０番地から９番地に格納され
る。 ＜一致度データヘの加算＞次に、上記演算で得られたエ
レメントデータを加算して注目画素位置における一致度
データを求める手順について述べる。
レメントデータＳを表した図で、これら各エレメントデ
ータは、各ＰＥが担当するレジスタファイル（ＲＦ０又
は１）（１２８ビット）の０番地から９番地に格納され
る。 ＜一致度データヘの加算＞次に、上記演算で得られたエ
レメントデータを加算して注目画素位置における一致度
データを求める手順について述べる。
【００２８】図８は、本実施の形態のＤＳＰ１０６のＰ
Ｅにおける演算処理を示すフローチャートで、この処理
を実行する制御プログラムはＰＭ５に記憶されている。
図８において、まずステップＳ１１で、変数ｎに“８”
をセットし、ステップＳ１２で、ｎ番地のエレメントデ
ータＳに、右隣のＰＥが担当する（ｎ＋１）番地のエレ
メントデータＳを加算する。即ち、最初は、８番地のエ
レメントデータＳに、右隣のＰＥが担当する９番地のエ
レメントデータＳを加算する。
Ｅにおける演算処理を示すフローチャートで、この処理
を実行する制御プログラムはＰＭ５に記憶されている。
図８において、まずステップＳ１１で、変数ｎに“８”
をセットし、ステップＳ１２で、ｎ番地のエレメントデ
ータＳに、右隣のＰＥが担当する（ｎ＋１）番地のエレ
メントデータＳを加算する。即ち、最初は、８番地のエ
レメントデータＳに、右隣のＰＥが担当する９番地のエ
レメントデータＳを加算する。
【００２９】即ち、図７を参照すると、ｘ番目のＰＥ
は、このステップＳ１２で、Ｓ（ｘ−８，８）←Ｓ（ｘ
−８，８）＋Ｓ（ｘ−８，９）の演算を実行し、同様
に、（ｘ＋１）番目のＰＥでは、Ｓ（ｘ−７，８）←Ｓ
（ｘ−７，８）＋Ｓ（ｘ−７，９）の演算が実行される
ことになる。他のＰＥに関しても同様である。
は、このステップＳ１２で、Ｓ（ｘ−８，８）←Ｓ（ｘ
−８，８）＋Ｓ（ｘ−８，９）の演算を実行し、同様
に、（ｘ＋１）番目のＰＥでは、Ｓ（ｘ−７，８）←Ｓ
（ｘ−７，８）＋Ｓ（ｘ−７，９）の演算が実行される
ことになる。他のＰＥに関しても同様である。
【００３０】こうしてステップＳ１４で、ｎの値が−１
され、次にステップＳ１２で、ｘ番目のＰＥでは、Ｓ
（ｘ−７，７）←Ｓ（ｘ−７，７）＋Ｓ（ｘ−７，８）
の演算が実行される。このとき加算するＳ（ｘ−７，
８）は前のステップでＳ（ｘ−７，９）が既に加算され
ているため、結果として、この演算は、Ｓ（ｘ−７，
７）←Ｓ（ｘ−７，７）＋Ｓ（ｘ−７，８）＋Ｓ（ｘ−
７，９）となる。
され、次にステップＳ１２で、ｘ番目のＰＥでは、Ｓ
（ｘ−７，７）←Ｓ（ｘ−７，７）＋Ｓ（ｘ−７，８）
の演算が実行される。このとき加算するＳ（ｘ−７，
８）は前のステップでＳ（ｘ−７，９）が既に加算され
ているため、結果として、この演算は、Ｓ（ｘ−７，
７）←Ｓ（ｘ−７，７）＋Ｓ（ｘ−７，８）＋Ｓ（ｘ−
７，９）となる。
【００３１】以上の処理を、ステップＳ１３でｎ＝０と
なるまで９回繰り返すと、その結果、ｘ番目のＰＥでは
Ｓ（ｘ，０）＝Ｓ（ｘ，０）＋Ｓ（ｘ，１）＋Ｓ
（ｘ，２）＋Ｓ（Ｘ，３）＋Ｓ（ｘ，４）＋Ｓ（ｘ，
５）＋Ｓ（ｘ，６）＋Ｓ（ｘ，７）＋Ｓ（ｘ，８）＋Ｓ
（ｘ，９）の演算が実行されたことになる。この式と前
述の式（２）とを比較すると明らかなように、最終的な
一致度データＳＳ（ｘ，ｙ）が得られたことになる。
なるまで９回繰り返すと、その結果、ｘ番目のＰＥでは
Ｓ（ｘ，０）＝Ｓ（ｘ，０）＋Ｓ（ｘ，１）＋Ｓ
（ｘ，２）＋Ｓ（Ｘ，３）＋Ｓ（ｘ，４）＋Ｓ（ｘ，
５）＋Ｓ（ｘ，６）＋Ｓ（ｘ，７）＋Ｓ（ｘ，８）＋Ｓ
（ｘ，９）の演算が実行されたことになる。この式と前
述の式（２）とを比較すると明らかなように、最終的な
一致度データＳＳ（ｘ，ｙ）が得られたことになる。
【００３２】又、このときｘ番目のＰＥに隣接している
（ｘ＋１）番目のＰＥも同様に、Ｓ（ｘ＋１，０）＝Ｓ
（ｘ＋１，０）＋Ｓ（ｘ＋１，１）＋Ｓ（ｘ＋１，２）
＋Ｓ（ｘ＋１，３）＋Ｓ（ｘ＋１，４）＋Ｓ（ｘ＋１，
５）＋Ｓ（ｘ＋１，６）＋Ｓ（ｘ＋１，７）＋Ｓ（ｘ＋
１，８）＋Ｓ（ｘ＋１，９）の演算を実行し、その結果
を０番地に記憶している。これは注目画素の位置を、ｘ
番目のＰＥに対して１画素シフトさせたＳ（ｘ＋１，
０）が得られたことを意味する。
（ｘ＋１）番目のＰＥも同様に、Ｓ（ｘ＋１，０）＝Ｓ
（ｘ＋１，０）＋Ｓ（ｘ＋１，１）＋Ｓ（ｘ＋１，２）
＋Ｓ（ｘ＋１，３）＋Ｓ（ｘ＋１，４）＋Ｓ（ｘ＋１，
５）＋Ｓ（ｘ＋１，６）＋Ｓ（ｘ＋１，７）＋Ｓ（ｘ＋
１，８）＋Ｓ（ｘ＋１，９）の演算を実行し、その結果
を０番地に記憶している。これは注目画素の位置を、ｘ
番目のＰＥに対して１画素シフトさせたＳ（ｘ＋１，
０）が得られたことを意味する。
【００３３】従って、これらの処理を１０個のＰＥが並
行して行うことにより、入力画像データに対してマッチ
ングデータを各々１画素（１列）ずつずらした状態で、
１０×１０画素の画像データと、同じく１０画素×１０
画素のマッチングデータとの一致度を表す一致度データ
が、各ＰＥの管理しているレジスタの０番地に確保され
ることになる。
行して行うことにより、入力画像データに対してマッチ
ングデータを各々１画素（１列）ずつずらした状態で、
１０×１０画素の画像データと、同じく１０画素×１０
画素のマッチングデータとの一致度を表す一致度データ
が、各ＰＥの管理しているレジスタの０番地に確保され
ることになる。
【００３４】こうしてステップＳ１５において、各プロ
セッサエレメント（ＰＥ）のレジスタの０番地の内容を
調べ、“０”であれば、そのマッチングデータと、対応
する１０画素かける１０画素の画像データとが完全に一
致していることを示し、“０”でないときは、不一致の
画素が存在し、その画素の個数も判定できる。本実施の
形態の特徴は、上記したように、各ＰＥが担当する画像
データに対し、分割されたパターンデータ（係数デー
タ）の全てをまず演算をする。即ち、この演算結果の
内、各ＰＥが必要なデータは１つであるが、他の隣接す
るＰＥが必要とする演算結果をも求めておくことによっ
て、並列処理が可能になる点にある。
セッサエレメント（ＰＥ）のレジスタの０番地の内容を
調べ、“０”であれば、そのマッチングデータと、対応
する１０画素かける１０画素の画像データとが完全に一
致していることを示し、“０”でないときは、不一致の
画素が存在し、その画素の個数も判定できる。本実施の
形態の特徴は、上記したように、各ＰＥが担当する画像
データに対し、分割されたパターンデータ（係数デー
タ）の全てをまず演算をする。即ち、この演算結果の
内、各ＰＥが必要なデータは１つであるが、他の隣接す
るＰＥが必要とする演算結果をも求めておくことによっ
て、並列処理が可能になる点にある。
【００３５】更に、隣接するＰＥで得られた演算結果を
順次加算することにより、広範囲に亙る２次元的な積和
演算が可能になる。尚、本実施の形態の演算例では、１
ビットの排他的論理和を求める演算回数が１００回で、
１ビットの加算演算回数が約１５０回となり、全体とし
て２５０インストラクション・サイクルで演算すること
が可能である。
順次加算することにより、広範囲に亙る２次元的な積和
演算が可能になる。尚、本実施の形態の演算例では、１
ビットの排他的論理和を求める演算回数が１００回で、
１ビットの加算演算回数が約１５０回となり、全体とし
て２５０インストラクション・サイクルで演算すること
が可能である。
【００３６】図９は、前述の処理を流れを機能的に示し
た機能図である。２０１で、画像データを入力し、２次
元画像として、ＲＡＭ１０３の画像データ１１０として
記憶する。２０２は、この画像データ１１０の演算対象
であるマッチングデータ１１１の行又は列方向のビット
数（画素数）に応じて、その列方向の画素数が一致する
ように、画像データ１１０を行又は列方向に分割する。
そして２０３では、各ＰＥを使用して、画像データの１
列（行）データと、マッチングデータの１列（行）とを
画素単位に演算する。こうして演算された結果が、前述
のエレメントＳＳ（ｘ，ｙ）として記憶される。２０４
では、隣接するＰＥにより演算された結果を用いて、そ
の画像データとマッチングデータとの一致度を計算す
る。
た機能図である。２０１で、画像データを入力し、２次
元画像として、ＲＡＭ１０３の画像データ１１０として
記憶する。２０２は、この画像データ１１０の演算対象
であるマッチングデータ１１１の行又は列方向のビット
数（画素数）に応じて、その列方向の画素数が一致する
ように、画像データ１１０を行又は列方向に分割する。
そして２０３では、各ＰＥを使用して、画像データの１
列（行）データと、マッチングデータの１列（行）とを
画素単位に演算する。こうして演算された結果が、前述
のエレメントＳＳ（ｘ，ｙ）として記憶される。２０４
では、隣接するＰＥにより演算された結果を用いて、そ
の画像データとマッチングデータとの一致度を計算す
る。
【００３７】［他の実施の形態］上記実施の形態ではビ
ットデータ同士のパターンマッチング、換言すれば、ビ
ットデータ同士の相関演算について述べたが、前述の式
（１）において、 Ｂ（ｘ＋ｉ，ｙ＋ｊ）が、例えば８ビットの濃度信号で
あり、Ｍ（ｉ，ｊ）が一般的な空間フィルタの重み係数
とし、かつ排他的論理和（※）に代えて乗算（×）を実
施することにより、式（１）で示される演算をそのまま
２次元的な積和演算に適用することができる。即ち、平
滑化演算、エッジ強調等の処理に対しても、何等制限さ
れることなく適用可能である。
ットデータ同士のパターンマッチング、換言すれば、ビ
ットデータ同士の相関演算について述べたが、前述の式
（１）において、 Ｂ（ｘ＋ｉ，ｙ＋ｊ）が、例えば８ビットの濃度信号で
あり、Ｍ（ｉ，ｊ）が一般的な空間フィルタの重み係数
とし、かつ排他的論理和（※）に代えて乗算（×）を実
施することにより、式（１）で示される演算をそのまま
２次元的な積和演算に適用することができる。即ち、平
滑化演算、エッジ強調等の処理に対しても、何等制限さ
れることなく適用可能である。
【００３８】又、上記説明において、説明の都合上、演
算領域を１０画素×１０画素の領域としたが、使用され
るＤＳＰが少なくとも隣接する１つのＰＥの演算結果を
利用できれば良く、この演算領域は本実施の形態に制限
されるものではない。また、本発明は、ホストコンピュ
ータ、インタフェース、プリンタ等の複数の機器から構
成されるシステムに適用しても、複写機等の１つの機器
からなる装置に適用しても良い。また、本発明はシステ
ム或は装置にプログラムを供給することによって実施さ
れる場合にも適用できることは言うまでもない。この場
合、本発明に係るプログラムを格納した記憶媒体が本発
明を構成することになる。そして、該記憶媒体からその
プログラムをシステム或は装置に読み出すことによっ
て、そのシステム或は装置が、予め定められた仕方で動
作する。
算領域を１０画素×１０画素の領域としたが、使用され
るＤＳＰが少なくとも隣接する１つのＰＥの演算結果を
利用できれば良く、この演算領域は本実施の形態に制限
されるものではない。また、本発明は、ホストコンピュ
ータ、インタフェース、プリンタ等の複数の機器から構
成されるシステムに適用しても、複写機等の１つの機器
からなる装置に適用しても良い。また、本発明はシステ
ム或は装置にプログラムを供給することによって実施さ
れる場合にも適用できることは言うまでもない。この場
合、本発明に係るプログラムを格納した記憶媒体が本発
明を構成することになる。そして、該記憶媒体からその
プログラムをシステム或は装置に読み出すことによっ
て、そのシステム或は装置が、予め定められた仕方で動
作する。
【００３９】以上説明したように本実施の形態によれ
ば、画像データと他のパターンデータ等の２次演算係数
との間で２次元的な積和演算を行う際に、画像データ及
び２次元演算係数を列状に分割し、その列状の画像デー
タに対して、並列に配置された複数の算術演算ユニット
それぞれが、全ての２次元的演算係数と演算すると共
に、その演算に際して、隣接する算術演算ユニットの演
算結果を用いて演算することにより、画像データの広い
領域の演算を高速、かつ安価に実現できる。
ば、画像データと他のパターンデータ等の２次演算係数
との間で２次元的な積和演算を行う際に、画像データ及
び２次元演算係数を列状に分割し、その列状の画像デー
タに対して、並列に配置された複数の算術演算ユニット
それぞれが、全ての２次元的演算係数と演算すると共
に、その演算に際して、隣接する算術演算ユニットの演
算結果を用いて演算することにより、画像データの広い
領域の演算を高速、かつ安価に実現できる。
【００４０】
【発明の効果】以上説明したように本発明によれば、単
一のプログラムで動作する複数の演算ユニットを備え、
それら演算ユニットを並行して動作させることにより、
高速に２次元画像データと２次元の演算係数との演算を
行なうことができるという効果がある。また本発明によ
れば、単一のプログラムで動作する複数の演算ユニット
により演算された結果を他の演算ユニットが使用して演
算することにより、演算に要する時間を短縮して画像を
処理できるという効果がある。
一のプログラムで動作する複数の演算ユニットを備え、
それら演算ユニットを並行して動作させることにより、
高速に２次元画像データと２次元の演算係数との演算を
行なうことができるという効果がある。また本発明によ
れば、単一のプログラムで動作する複数の演算ユニット
により演算された結果を他の演算ユニットが使用して演
算することにより、演算に要する時間を短縮して画像を
処理できるという効果がある。
【図１】本実施の形態の画像処理装置の構成を示すブロ
ック図である。
ック図である。
【図２】本実施の形態のＤＳＰの構成例を示す図であ
る。
る。
【図３】画像データとマッチングデータとを説明する図
である。
である。
【図４】図３の画像データとマッチングデータとを列状
に分割して示す図である。
に分割して示す図である。
【図５】本実施の形態のＤＳＰのｘ番目のプロセッサエ
レメント（ＰＥ）が担当する画素とマッチングデータと
の関係を示す図である。
レメント（ＰＥ）が担当する画素とマッチングデータと
の関係を示す図である。
【図６】本実施の形態の画像データとマッチングデータ
との一致を示すエレメントを求めるフローチャートであ
る。
との一致を示すエレメントを求めるフローチャートであ
る。
【図７】本実施の形態のＤＳＰの各プロセッサエレメン
トにより算出されたエレメントデータの配列を示す図で
ある。
トにより算出されたエレメントデータの配列を示す図で
ある。
【図８】本実施の形態のＤＳＰにより実行される一致デ
ータの算出処理を示すフローチャートである。
ータの算出処理を示すフローチャートである。
【図９】本実施の形態の画像処理装置における処理機能
を示す機能ブロック図である。
を示す機能ブロック図である。
１０１ ＣＰＵ
１０２ プログラムメモリ
１０３ ＲＡＭ
１０４ スキャナ
１０６ ＤＳＰ（デジタル・シグナル・プロセッサ）
１１０ 画像データ
１１１ マッチングデータ
Claims (10)
- 【請求項１】 単一のプログラムで動作する複数の演算
ユニットを有する並列処理型ＤＳＰを用いて画像を処理
する画像処理装置であって、 前記複数の演算ユニットのそれぞれを使用して、所定量
の画像データと演算対象データの所定量とを画素単位に
演算する演算手段と、 前記演算手段により演算された演算結果を各演算ユニッ
ト毎に記憶する記憶手段と、 前記記憶手段に記憶された他の演算ユニットにより演算
された演算結果を少なくとも用いて、前記演算結果を集
計する集計手段とを有し、 前記複数の演算ユニットを並行して実行させることによ
り前記画像の処理結果を得るようにした ことを特徴とす
る画像処理装置。 - 【請求項２】 前記所定量の画像データは、前記演算対
象データの１列データ数に応じた１列分の画像データで
あることを特徴とする請求項１に記載の画像処理装置。 - 【請求項３】 前記所定量の画像データは、前記演算対
象データの１行データ数に応じた１行分の画像データで
あることを特徴とする請求項１に記載の画像処理装置。 - 【請求項４】 前記演算対象データは、前記画像データ
とのマッチングを比較するマッチングデータであること
を特徴とする請求項１乃至３のいずれか１項に記載の画
像処理装置。 - 【請求項５】 前記演算対象データは、前記画像データ
を平滑化処理するマトリクスデータであることを特徴と
する請求項１乃至３のいずれか１項に記載の画像処理装
置。 - 【請求項６】 前記複数の演算ユニットのそれぞれは、
前記演算手段、前記記憶手段を備えることを特徴とする
請求項１乃至５のいずれか１項に記載の画像処理装置。 - 【請求項７】 単一のプログラムで動作する複数の演算
ユニットを有する並列処理型ＤＳＰを用いて画像を処理
する画像処理方法であって、 画像データと所定の２次元データのそれぞれを、各列が
同じデータ数となるように列単位に分割し、 該列単位に分割した画像データのそれぞれに対し、１の
演算ユニットを割り当て、各演算ユニットが担当する画
像データ列と、前記２次元データの全ての列とを演算
し、 所定の演算ユニットが、隣接する演算ユニットの演算結
果を少なくとも用いて演算することを特徴とする画像処
理方法。 - 【請求項８】 単一のプログラムで動作する複数の演算
ユニットを有する並列処理型ＤＳＰを用いて画像を処理
する画像処理方法であって、 画像データと所定の２次元データのそれぞれを、各行が
同じデータ数となるように行単位に分割し、 該行単位に分割した画像データのそれぞれに対し、１の
演算ユニットを割り当て、各演算ユニットが担当する画
像データ行と、前記２次元データの全ての行とを演算
し、 所定の演算ユニットが、隣接する演算ユニットの演算結
果を少なくとも用いて演算することを特徴とする画像処
理方法。 - 【請求項９】 前記２次元データは、前記画像データと
のマッチングを比較するマッチングデータであることを
特徴とする請求項７又は８に記載の画像処理方法。 - 【請求項１０】 前記２次元データは、前記画像データ
を平滑化処理するマトリクスデータであることを特徴と
する請求項７又は８に記載の画像処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26982395A JP3441858B2 (ja) | 1995-10-18 | 1995-10-18 | 画像処理方法及びその装置 |
| DE69619586T DE69619586T2 (de) | 1995-05-18 | 1996-05-17 | Verfahren und Vorrichtung zur Bildverarbeitung |
| US08/649,470 US6067088A (en) | 1995-05-18 | 1996-05-17 | Image processing method and apparatus thereof |
| EP96303509A EP0743617B1 (en) | 1995-05-18 | 1996-05-17 | Image processing method and apparatus thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26982395A JP3441858B2 (ja) | 1995-10-18 | 1995-10-18 | 画像処理方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09114967A JPH09114967A (ja) | 1997-05-02 |
| JP3441858B2 true JP3441858B2 (ja) | 2003-09-02 |
Family
ID=17477677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26982395A Expired - Fee Related JP3441858B2 (ja) | 1995-05-18 | 1995-10-18 | 画像処理方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441858B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223653A (ja) | 2004-02-05 | 2005-08-18 | Ricoh Co Ltd | 不正複写防止システム、不正複写防止方法、および不正複写防止プログラム |
-
1995
- 1995-10-18 JP JP26982395A patent/JP3441858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09114967A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6618503B2 (en) | Image demosaicing method utilizing directional smoothing | |
| EP0743617B1 (en) | Image processing method and apparatus thereof | |
| JPS6053349B2 (ja) | 画像処理プロセツサ | |
| EP0518462B1 (en) | Filtering system and operation method for very high-speed image processing | |
| US7590300B2 (en) | Image filtering methods and apparatus | |
| Webb | Implementation and performance of fast parallel multi-baseline stereo vision | |
| JP2022188301A (ja) | 情報処理装置、情報処理方法 | |
| EP0069542B1 (en) | Data processing arrangement | |
| JP6532334B2 (ja) | 並列演算装置、画像処理装置及び並列演算方法 | |
| JP3441858B2 (ja) | 画像処理方法及びその装置 | |
| JPH0756673B2 (ja) | 分割空間フイルタによる画像処理方法 | |
| JPH0775633A (ja) | 画像処理装置 | |
| JP2862388B2 (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JP7321213B2 (ja) | 情報処理装置、情報処理方法 | |
| US20100128989A1 (en) | Correlation processing apparatus and medium readable by correlation processing apparatus | |
| JPH08272960A (ja) | 画像のフィルタリング処理方法 | |
| JP2862387B2 (ja) | 超高速画像処理システムのフィルタリング処理方式 | |
| JP6929734B2 (ja) | 判別演算装置、判別演算方法及びプログラム | |
| JP3721681B2 (ja) | テンプレートマッチング方法及び装置 | |
| JPH06292014A (ja) | 画像処理装置 | |
| JPS6036625B2 (ja) | データ処理装置 | |
| JPS6319911B2 (ja) | ||
| CN117437118A (zh) | 图像处理方法、装置及电子设备 | |
| JPS6379180A (ja) | 並列画像処理用ｌｓｉ | |
| JPH08279048A (ja) | 画像探索装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030526 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |