JP3440680B2 - ソリッドステートリレー - Google Patents
ソリッドステートリレーInfo
- Publication number
- JP3440680B2 JP3440680B2 JP05591196A JP5591196A JP3440680B2 JP 3440680 B2 JP3440680 B2 JP 3440680B2 JP 05591196 A JP05591196 A JP 05591196A JP 5591196 A JP5591196 A JP 5591196A JP 3440680 B2 JP3440680 B2 JP 3440680B2
- Authority
- JP
- Japan
- Prior art keywords
- phototriac
- power supply
- voltage
- circuit
- triac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/79—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar semiconductor switches with more than two PN-junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0824—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in thyristor switches
Landscapes
- Electronic Switches (AREA)
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ソリッドステート
リレー(ＳＳＲ)に関する。 【０００２】 【従来の技術】従来のこの種のソリッドステートリレー
には、図３に示す構成のものがある。 【０００３】このソリッドステートリレーは、入力端子
ＩＮ１，ＩＮ２と出力端子ＯＵＴ１，ＯＵＴ２との間
に、トライアックＴＨＹ、一対のフォトトライアックカ
プラＰＨＴ１，ＰＨＴ２、スナバ回路Ｋ、およびサージ
アブソーバＳＡ０が設けられている。 【０００４】入力端子ＩＮ１，ＩＮ２には、交流出力制
御用の入力信号が印加され、また、出力端子ＯＵＴ１，
ＯＵＴ２には、交流電源ＡＣおよび負荷Ｌの交流回路Ｚ
が接続される。入力端子ＩＮ１，ＩＮ２に加えられる入
力信号は、ここでは直流とするが、交流入力の場合もあ
る。 【０００５】トライアックＴＨＹは、交流回路Ｚをスイ
ッチングするものであり、また、フォトトライアックカ
プラＰＨＴ１，ＰＨＴ２は、入力端子ＩＮ１，ＩＮ２に
加わる入力信号に応じてトライアックＴＨＹを起動する
ためのものである。 【０００６】そして、各フォトトライアックカプラＰＨ
Ｔ１，ＰＨＴ２は、共に交流電源ＡＣの電圧がゼロクロ
ス点付近になったときにのみオンする、いわゆるゼロク
ロス機能付きの同品種のものである。つまり、各々のフ
ォトトライアックカプラＰＨＴ１，ＰＨＴ２は、図示し
ないゼロクロス検出回路が内蔵されるとともに、発光素
子としての発光ダイオードＤ１，Ｄ２と、フォトトライ
アックＴＲ１，ＴＲ２とを備えている。そして、各発光
ダイオードＤ１，Ｄ２は、入力端子ＩＮ１，ＩＮ２側
で、各フォトトライアックＴＲ１，ＴＲ２は、出力端子
ＯＵＴ１，ＯＵＴ２側でそれぞれ個別に直列に接続され
ている。 【０００７】また、スナバ回路Ｋは、負荷Ｌが誘導性の
場合の逆起電力に起因したトライアックＴＨＹの誤動作
を防ぐためのものであって、本例では、２つの抵抗Ｒ
１，Ｒ２と２つのコンデンサＣ１，Ｃ２とを直列に接続
して構成されている。 【０００８】サージアブソーバＳＡは、交流回路Ｚ側で
過電圧が発生した場合にトライアックＴＨＹとフォトト
ライアックＴＲ１，ＴＲ２とを保護するためのもので、
本例ではバリスタで構成される。 【０００９】なお、Ｒ０はトライアックＴＨＹのゲート
電流調整用の抵抗である。 【００１０】上記構成のソリッドステートリレーの動作
について説明する。 【００１１】いま、入力端子ＩＮ１，ＩＮ２に直流の入
力信号が印加されない場合には、フォトトライアックカ
プラＰＨＴ１，ＰＨＴ２を構成する発光ダイオードＤ
１，Ｄ２は共に発光しないので、フォトトライアックＴ
Ｒ１，ＴＲ２は共に非導通であり、したがって、トライ
アックＴＨＹもオフしているために、交流電源ＡＣから
負荷Ｌに電力が供給されない。 【００１２】この状態において、交流電源ＡＣからの電
圧は、２つ直列のフォトトライアックＴＲ１，ＴＲ２に
加わるが、この電源電圧は両フォトトライアックＴＲ
１，ＴＲ２によって分圧される。たとえば、交流電源Ａ
Ｃの電圧が４００Ｖ(実効値)としたとき、各々のフォト
トライアックＴＲ１，ＴＲ２には、２００Ｖ(実効値)
[２８２Ｖ(ピーク値)]程度の電圧が加わる。 【００１３】一方、入力端子ＩＮ１，ＩＮ２に直流の入
力信号が印加された場合には、フォトトライアックカプ
ラＰＨＴ１，ＰＨＴ２の発光ダイオードＤ１，Ｄ２が共
に発光する。 【００１４】この入力信号の印加時点が電源電圧のゼロ
クロス点の近傍の低電圧の領域ΔＶ内にないとき(図４
のたとえば時刻t1のとき)には、フォトトライアックＴ
Ｒ１，ＴＲ２は非導通のままであるため、トライアック
ＴＨＹはオンせず、したがって、交流電源ＡＣから負荷
Ｌに電力が供給されない。 【００１５】これに対して、入力信号の印加時点が電源
電圧のゼロクロス点の近傍の低電圧の領域ΔＶ内にある
とき(図４のたとえば時刻t2のとき)には、フォトトライ
アックＴＲ１，ＴＲ２が導通し、したがって、トライア
ックＴＨＹもオンするために、交流電源ＡＣから負荷Ｌ
に電力が供給される。 【００１６】このように、フォトトライアックＴＲ１，
ＴＲ２が導通するときは、電源電圧は常にゼロクロス点
の近傍の低電圧の領域ΔＶ内にあるから、フォトトライ
アックＴＲ１，ＴＲ２には高電圧が加わらない。 【００１７】そして、入力端子ＩＮ１，ＩＮ２に加わる
入力信号がオフすれば、電源電圧がフォトトライアック
ＴＲ１，ＴＲ２の保持電流以下となったとき(図４のた
とえば時刻t3のとき)にこの素子ＴＲ１，ＴＲ２が非導
通となり、これに伴い、トライアックＴＨＹも非導通と
なって交流電源ＡＣから負荷Ｌへの通電が遮断される。 【００１８】 【発明が解決しようとする課題】ところで、上述の従来
構成のソリッドステートリレーは、ゼロクロス機能付き
のフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使用
しているので、各素子ＴＲ１，ＴＲ２の製造時の特性ば
らつきのために、そのオンするタイミングが僅かにずれ
ている場合でも、交流電源ＡＣのために両素子ＴＲ１，
ＴＲ２が破壊される恐れはない。 【００１９】その理由は、フォトトライアックＴＲ１，
ＴＲ２が非導通時には、電源電圧をこれら２つの素子Ｔ
Ｒ１，ＴＲ２で分圧しており、また、導通時には電源電
圧はゼロクロス点の近傍にあるため、１つのフォトトラ
イアックＴＲ１またはＴＲ２に対して電源電圧の最大値
がそのまま加わることがないからである。 【００２０】しかし、逆に、図３に示した従来構成のも
のでは、ゼロクロス機能付きのものであるために、交流
電源ＡＣのオン・オフの位相制御を行えないという不都
合がある。 【００２１】たとえば、モータ制御装置や調光装置など
では、交流電源ＡＣの位相制御が必要とされる場合があ
るが、図３に示したゼロクロス機能付きのフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を使用している限り、
前述のように、入力端子ＩＮ１，ＩＮ２に入力信号を加
えても、出力端子ＯＵＴ１，ＯＵＴ２側は即座にオンせ
ず、電源電圧の波形の位置に影響されるので、位相制御
が困難である。 【００２２】これを改善するには、図３に示したソリッ
ドステートリレーにおいて、フォトトライアックカプラ
ＰＨＴ１，ＰＨＴ２をゼロクロス機能の付いていないタ
イプのものに置換して、入力端子ＩＮ１，ＩＮ２に入力
信号を加えれば、交流波形のどの位相角においても出力
端子ＯＵＴ１，ＯＵＴ２側が即座にオンするようにして
位相制御を可能にすることが考えられる。 【００２３】しかし、単純にゼロクロス機能の付いてい
ないフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使
用した場合には、次の問題を生じる。 【００２４】いま、各々のフォトトライアックＴＲ１，
ＴＲ２の両端電圧をＶ１，Ｖ２としたとき、図５に示す
ように、フォトトライアックＴＲ１，ＴＲ２が共にオフ
のとき(図５のＴaで示す期間)には、交流電源ＡＣから
の電圧は、両フォトトライアックＴＲ１，ＴＲ２によっ
て２つに分圧されるので、各フォトトライアックＴＲ１
またはＴＲ２に対しては、電源電圧がそのまま加わるこ
とはなく、電源電源が最大値Ｖmaxのときでも、Ｖ１＝
Ｖ２＝Ｖmax／２となる。 【００２５】一方、各々のフォトトライアックカプラＰ
ＨＴ１，ＰＨＴ２は、前述のように、その製造時の特性
ばらつき等のためにオンするタイミングに僅かなずれΔ
Ｔが生じることがある。そして、たとえば、一方のフォ
トトライアックＴＲ１が他方のフォトトライアックＴＲ
２よりも僅かに先にオンし、しかも、そのオンした時点
が交流電源ＡＣの最大値Ｖmaxのあたりにあるときに
は、他方のフォトトライアックＴＲ２の両端に一瞬であ
るが交流電源ＡＣの最大値Ｖmaxが加わるために、Ｖ２
＝Ｖmaxとなり、その素子ＴＲ２を破壊してしまう。 【００２６】このような各々のフォトトライアックＴＲ
１，ＴＲ２の破壊を防ぐには、その電源電圧の最大値Ｖ
maxよりも十分に高い耐圧性をもつ素子を使用せねばな
らなくなる。 【００２７】たとえば、交流電源ＡＣの電圧が４００Ｖ
(実効値)としたとき、ゼロクロス機能付きのフォトトラ
イアックカプラＰＨＴ１，ＰＨＴ２では、６００Ｖ程度
の耐圧のものを使用できるが、ゼロクロス機能の付いて
いないフォトトライアックカプラＰＨＴ１，ＰＨＴ２と
しては、１２００Ｖ程度の耐圧のものが必要となり、そ
れだけコストアップとなる。 【００２８】本発明は、上記の問題点を解決するために
なされたもので、ソリッドステートリレーにおいて、フ
ォトトライアックカプラに特性のばらつきがあっても、
その素子が破壊されるのを確実に防止し、ひいては、安
価な構成で位相制御ができるようにすることを課題とす
る。 【００２９】 【課題を解決するための手段】本発明は、上記の課題を
解決するため、交流出力制御用の入力信号が印加される
入力端子と、交流回路に接続される出力端子との間に
は、前記交流回路をスイッチングするトライアックと、
前記入力信号に応じてトライアックを起動する一対のフ
ォトトライアックカプラとが設けられ、各フォトトライ
アックカプラを構成する発光素子とフォトトライアック
とは、入力端子側と出力端子側とでそれぞれ個別に直列
に接続されているソリッドステートリレーにおいて、次
の構成を採用している。 【００３０】すなわち、本発明では、一対のサージアブ
ソーバを直列に接続してなる直列回路を出力端子に並列
に接続するとともに、両サージアブソーバの接続中点と
両フォトトライアックの接続中点との間を短絡接続した
ことを特徴としている。 【００３１】 【発明の実施の形態】図１は本発明の実施形態に係るソ
リッドステートリレーの回路図である。 【００３２】図１において、Ｚは交流回路、Ｌは負荷、
ＡＣは交流電源、ＩＮ１，ＩＮ２は交流出力制御用の入
力信号が加えられる入力端子、ＯＵＴ１，ＯＵＴ２は交
流回路Ｚに接続される出力端子、ＴＨＹは交流回路Ｚを
スイッチングするトライアック、ＫはトライアックＴＨ
Ｙの誤動作防止用のスナバ回路、Ｒ１，Ｒ２，Ｃ１，Ｃ
２はスナバ回路Ｋを構成する抵抗およびコンデンサ、Ｒ
０はトライアックＴＨＹのゲート電流調整用の抵抗であ
って、これらの構成は図３に示した従来例の場合と同様
であるから詳しい説明を省略する。 【００３３】また、この実施形態では、入力信号に応じ
てトライアックＴＨＹを起動する一対のフォトトライア
ックカプラＰＨＴ１，ＰＨＴ２を備えるが、両フォトト
ライアックカプラＰＨＴ１，ＰＨＴ２は、従来と異なっ
て、ゼロクロス機能が付いていないものであり、したが
って、交流電源ＡＣの電圧波形のどの位相角においても
オンできるようになっている。そして、各フォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を構成する各発光ダイ
オードＤ１，Ｄ２は、入力端子ＩＮ１，ＩＮ２側で、ま
た、各フォトトライアックＴＲ１，ＴＲ２は、出力端子
ＯＵＴ１，ＯＵＴ２側でそれぞれ個別に直列に接続され
ている。 【００３４】さらに、この実施形態では、２つのサージ
アブソーバＳＡ１，ＳＡ２を直列接続した回路が出力端
子ＯＵＴ１，ＯＵＴ２に並列に接続され、また、２つの
分圧抵抗Ｒ１，Ｒ２を直列接続した回路がフォトトライ
アックＴＲ１，ＴＲ２に対して並列に接続され、両フォ
トトライアックＴＲ１，ＴＲ２の接続中点aと２つのサ
ージアブソーバＳＡ１，ＳＡ２の接続中点bとの間が短
絡接続されている。 【００３５】上記の各サージアブソーバＳＡ１，ＳＡ２
は、本例ではバリスタで構成されているが、避雷管など
を使用することも可能である。そして、２つのサージア
ブソーバＳＡ１，ＳＡ２の直列回路全体は、交流回路Ｚ
側で過電圧が発生した場合のトライアックＴＨＹとフォ
トトライアックＴＲ１，ＴＲ２の保護用として、また、
片方のサージアブソーバＳＡ２は、各フォトトライアッ
クＴＲ１，ＴＲ２のオンタイミングのずれによる破壊防
止用としてそれぞれ機能するものである。 【００３６】さらに、２つの分圧抵抗Ｒ１，Ｒ２は、サ
ージアブソーバＳＡ２の作用を補助するためのもので、
各フォトトライアックＴＲ１，ＴＲ２のオンタイミング
にずれがあっても、電源電圧を分圧することでフォトト
ライアックＴＲ１またはＴＲ２に大きな電圧が加わるの
を緩和する。そして、両フォトトライアックカプラＰＨ
Ｔ１，ＰＨＴ２は、本例では同品種のものであるから、
これにあわせて、両抵抗Ｒ１，Ｒ２も同じ抵抗値に設定
されている。 【００３７】図１に示した構成のソリッドステートリレ
ーにおいて、フォトトライアックカプラＰＨＴ１，ＰＨ
Ｔ２がゼロクロス機能が付いていないタイプのものであ
るので、交流電源ＡＣの電圧波形のどの位相角において
も入力信号に応じてオンしてトライアックＴＨＹを起動
できる点を除けば、直流入力で交流出力を制御する場合
の基本的な動作は、図３の場合と同じであるから詳しい
説明は省略する。 【００３８】ここでは、各々のフォトトライアックカプ
ラＰＨＴ１，ＰＨＴ２が、その製造時の特性のばらつき
等のためにオンタイミングに僅かなずれΔＴがあること
を前提として、その場合に、各々のフォトトライアック
カプラＰＨＴ１，ＰＨＴ２に加わる電圧がどのような関
係になるのかを、図２の波形図を参照して説明する。 【００３９】いま、各々のフォトトライアックＴＲ１，
ＴＲ２の両端電圧をＶ１，Ｖ２としたとき、図２に示す
ように、フォトトライアックＴＲ１，ＴＲ２が共にオフ
のとき(図２のＴaで示す期間)には、交流電源ＡＣから
の電源電圧は、両フォトトライアックＴＲ１，ＴＲ２に
よって２つに分圧されるので、各フォトトライアックＴ
Ｒ１またはＴＲ２に対しては、電源電圧がそのまま加わ
ることはなく、電源電圧が最大値Ｖmaxのときでも、Ｖ
１＝Ｖ２＝Ｖmax／２となる。 【００４０】次に、入力端子ＩＮ１，ＩＮ２に入力信号
を加えた場合に、たとえば一方のフォトトライアックＴ
Ｒ１が他方のフォトトライアックＴＲ２よりもΔＴ分だ
け僅かに先にオンし、しかも、そのオンした時点が交流
電源ＡＣの最大値Ｖmaxのあたりにあったとする。 【００４１】このとき、他方のフォトトライアックＴＲ
２の両端間には、交流電源ＡＣの最大値Ｖmaxが加わろ
うとするが、その電圧Ｖmaxは抵抗Ｒ１，Ｒ２によって
分圧されて緩和される。しかも、他方のフォトトライア
ックＴＲ２に対して高い電圧が加わろうとしたとき、サ
ージアブソーバＳＡ２の抵抗値が小さくなって、先にオ
ンした一方のフォトトライアックＴＲ１からこのサージ
アブソーバＳＡ２を経由して電流が流れるので、結果的
には、他方のフォトトライアックＴＲ２の両端には交流
電源ＡＣの最大値Ｖmaxよりも十分に小さい電圧Ｖ'が加
わることになる。したがって、他方のフォトトライアッ
クＴＲ２が破壊されるのが回避される。 【００４２】これは、他方のフォトトライアックＴＲ２
が一方のフォトトライアックＴＲ１よりもΔＴ分だけ僅
かに先にオンする場合であっても全く同じことである。 【００４３】よって、図１の構成におけるフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２としては、図３に示す
従来回路において、ゼロクロス機能付きのフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を使用する場合と同程
度の耐圧のものを使用することができる。 【００４４】たとえば、交流電源ＡＣの電圧が４００Ｖ
(実効値)としたとき、ゼロクロス機能の付いていないフ
ォトトライアックカプラＰＨＴ１，ＰＨＴ２を図３の回
路構成に使用したときには、前述のように１２００Ｖ程
度の耐圧のものが必要となったのに対して、図１に示す
実施形態の回路構成では、ゼロクロス機能の付いていな
いフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使用
しても、６００Ｖ程度の耐圧があれば十分である。 【００４５】その場合、サージアブソーバＳＡ１，ＳＡ
２としては、共に４００Ｖ系の半分の２００Ｖ系の電圧
(たとえば３３０〜４７０Ｖ)で作用するものを使用して
も、両サージアブソーバＳＡ１，ＳＡ２は全体として４
００Ｖ系のものとなるから、トライアックＴＨＹを保護
することができる。 【００４６】なお、図１に示した実施形態では、フォト
トライアックカプラＰＨＴ１，ＰＨＴ２は、ゼロクロス
機能が付いていないものとしているが、ゼロクロス機能
付きのものであっても、本発明を適用することができる
のは勿論である。また、この実施形態では、入力端子Ｉ
Ｎ１，ＩＮ２に加えられる入力信号が直流の場合につい
て説明したが、交流入力の場合についても本発明は適用
可能である。 【００４７】 【発明の効果】本発明のソリッドステートリレーは、フ
ォトトライアックカプラの製造時の特性のばらつき等の
ために、各フォトトライアックのオンするタイミングに
僅かなずれがあっても、フォトトライアックに加わる過
剰な電圧がサージアブソーバで吸収されて破壊されるの
が確実に防止される。 【００４８】このため、ゼロクロス機能のない安価なフ
ォトトライアックカプラを使用した位相制御が可能とな
る。
リレー(ＳＳＲ)に関する。 【０００２】 【従来の技術】従来のこの種のソリッドステートリレー
には、図３に示す構成のものがある。 【０００３】このソリッドステートリレーは、入力端子
ＩＮ１，ＩＮ２と出力端子ＯＵＴ１，ＯＵＴ２との間
に、トライアックＴＨＹ、一対のフォトトライアックカ
プラＰＨＴ１，ＰＨＴ２、スナバ回路Ｋ、およびサージ
アブソーバＳＡ０が設けられている。 【０００４】入力端子ＩＮ１，ＩＮ２には、交流出力制
御用の入力信号が印加され、また、出力端子ＯＵＴ１，
ＯＵＴ２には、交流電源ＡＣおよび負荷Ｌの交流回路Ｚ
が接続される。入力端子ＩＮ１，ＩＮ２に加えられる入
力信号は、ここでは直流とするが、交流入力の場合もあ
る。 【０００５】トライアックＴＨＹは、交流回路Ｚをスイ
ッチングするものであり、また、フォトトライアックカ
プラＰＨＴ１，ＰＨＴ２は、入力端子ＩＮ１，ＩＮ２に
加わる入力信号に応じてトライアックＴＨＹを起動する
ためのものである。 【０００６】そして、各フォトトライアックカプラＰＨ
Ｔ１，ＰＨＴ２は、共に交流電源ＡＣの電圧がゼロクロ
ス点付近になったときにのみオンする、いわゆるゼロク
ロス機能付きの同品種のものである。つまり、各々のフ
ォトトライアックカプラＰＨＴ１，ＰＨＴ２は、図示し
ないゼロクロス検出回路が内蔵されるとともに、発光素
子としての発光ダイオードＤ１，Ｄ２と、フォトトライ
アックＴＲ１，ＴＲ２とを備えている。そして、各発光
ダイオードＤ１，Ｄ２は、入力端子ＩＮ１，ＩＮ２側
で、各フォトトライアックＴＲ１，ＴＲ２は、出力端子
ＯＵＴ１，ＯＵＴ２側でそれぞれ個別に直列に接続され
ている。 【０００７】また、スナバ回路Ｋは、負荷Ｌが誘導性の
場合の逆起電力に起因したトライアックＴＨＹの誤動作
を防ぐためのものであって、本例では、２つの抵抗Ｒ
１，Ｒ２と２つのコンデンサＣ１，Ｃ２とを直列に接続
して構成されている。 【０００８】サージアブソーバＳＡは、交流回路Ｚ側で
過電圧が発生した場合にトライアックＴＨＹとフォトト
ライアックＴＲ１，ＴＲ２とを保護するためのもので、
本例ではバリスタで構成される。 【０００９】なお、Ｒ０はトライアックＴＨＹのゲート
電流調整用の抵抗である。 【００１０】上記構成のソリッドステートリレーの動作
について説明する。 【００１１】いま、入力端子ＩＮ１，ＩＮ２に直流の入
力信号が印加されない場合には、フォトトライアックカ
プラＰＨＴ１，ＰＨＴ２を構成する発光ダイオードＤ
１，Ｄ２は共に発光しないので、フォトトライアックＴ
Ｒ１，ＴＲ２は共に非導通であり、したがって、トライ
アックＴＨＹもオフしているために、交流電源ＡＣから
負荷Ｌに電力が供給されない。 【００１２】この状態において、交流電源ＡＣからの電
圧は、２つ直列のフォトトライアックＴＲ１，ＴＲ２に
加わるが、この電源電圧は両フォトトライアックＴＲ
１，ＴＲ２によって分圧される。たとえば、交流電源Ａ
Ｃの電圧が４００Ｖ(実効値)としたとき、各々のフォト
トライアックＴＲ１，ＴＲ２には、２００Ｖ(実効値)
[２８２Ｖ(ピーク値)]程度の電圧が加わる。 【００１３】一方、入力端子ＩＮ１，ＩＮ２に直流の入
力信号が印加された場合には、フォトトライアックカプ
ラＰＨＴ１，ＰＨＴ２の発光ダイオードＤ１，Ｄ２が共
に発光する。 【００１４】この入力信号の印加時点が電源電圧のゼロ
クロス点の近傍の低電圧の領域ΔＶ内にないとき(図４
のたとえば時刻t1のとき)には、フォトトライアックＴ
Ｒ１，ＴＲ２は非導通のままであるため、トライアック
ＴＨＹはオンせず、したがって、交流電源ＡＣから負荷
Ｌに電力が供給されない。 【００１５】これに対して、入力信号の印加時点が電源
電圧のゼロクロス点の近傍の低電圧の領域ΔＶ内にある
とき(図４のたとえば時刻t2のとき)には、フォトトライ
アックＴＲ１，ＴＲ２が導通し、したがって、トライア
ックＴＨＹもオンするために、交流電源ＡＣから負荷Ｌ
に電力が供給される。 【００１６】このように、フォトトライアックＴＲ１，
ＴＲ２が導通するときは、電源電圧は常にゼロクロス点
の近傍の低電圧の領域ΔＶ内にあるから、フォトトライ
アックＴＲ１，ＴＲ２には高電圧が加わらない。 【００１７】そして、入力端子ＩＮ１，ＩＮ２に加わる
入力信号がオフすれば、電源電圧がフォトトライアック
ＴＲ１，ＴＲ２の保持電流以下となったとき(図４のた
とえば時刻t3のとき)にこの素子ＴＲ１，ＴＲ２が非導
通となり、これに伴い、トライアックＴＨＹも非導通と
なって交流電源ＡＣから負荷Ｌへの通電が遮断される。 【００１８】 【発明が解決しようとする課題】ところで、上述の従来
構成のソリッドステートリレーは、ゼロクロス機能付き
のフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使用
しているので、各素子ＴＲ１，ＴＲ２の製造時の特性ば
らつきのために、そのオンするタイミングが僅かにずれ
ている場合でも、交流電源ＡＣのために両素子ＴＲ１，
ＴＲ２が破壊される恐れはない。 【００１９】その理由は、フォトトライアックＴＲ１，
ＴＲ２が非導通時には、電源電圧をこれら２つの素子Ｔ
Ｒ１，ＴＲ２で分圧しており、また、導通時には電源電
圧はゼロクロス点の近傍にあるため、１つのフォトトラ
イアックＴＲ１またはＴＲ２に対して電源電圧の最大値
がそのまま加わることがないからである。 【００２０】しかし、逆に、図３に示した従来構成のも
のでは、ゼロクロス機能付きのものであるために、交流
電源ＡＣのオン・オフの位相制御を行えないという不都
合がある。 【００２１】たとえば、モータ制御装置や調光装置など
では、交流電源ＡＣの位相制御が必要とされる場合があ
るが、図３に示したゼロクロス機能付きのフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を使用している限り、
前述のように、入力端子ＩＮ１，ＩＮ２に入力信号を加
えても、出力端子ＯＵＴ１，ＯＵＴ２側は即座にオンせ
ず、電源電圧の波形の位置に影響されるので、位相制御
が困難である。 【００２２】これを改善するには、図３に示したソリッ
ドステートリレーにおいて、フォトトライアックカプラ
ＰＨＴ１，ＰＨＴ２をゼロクロス機能の付いていないタ
イプのものに置換して、入力端子ＩＮ１，ＩＮ２に入力
信号を加えれば、交流波形のどの位相角においても出力
端子ＯＵＴ１，ＯＵＴ２側が即座にオンするようにして
位相制御を可能にすることが考えられる。 【００２３】しかし、単純にゼロクロス機能の付いてい
ないフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使
用した場合には、次の問題を生じる。 【００２４】いま、各々のフォトトライアックＴＲ１，
ＴＲ２の両端電圧をＶ１，Ｖ２としたとき、図５に示す
ように、フォトトライアックＴＲ１，ＴＲ２が共にオフ
のとき(図５のＴaで示す期間)には、交流電源ＡＣから
の電圧は、両フォトトライアックＴＲ１，ＴＲ２によっ
て２つに分圧されるので、各フォトトライアックＴＲ１
またはＴＲ２に対しては、電源電圧がそのまま加わるこ
とはなく、電源電源が最大値Ｖmaxのときでも、Ｖ１＝
Ｖ２＝Ｖmax／２となる。 【００２５】一方、各々のフォトトライアックカプラＰ
ＨＴ１，ＰＨＴ２は、前述のように、その製造時の特性
ばらつき等のためにオンするタイミングに僅かなずれΔ
Ｔが生じることがある。そして、たとえば、一方のフォ
トトライアックＴＲ１が他方のフォトトライアックＴＲ
２よりも僅かに先にオンし、しかも、そのオンした時点
が交流電源ＡＣの最大値Ｖmaxのあたりにあるときに
は、他方のフォトトライアックＴＲ２の両端に一瞬であ
るが交流電源ＡＣの最大値Ｖmaxが加わるために、Ｖ２
＝Ｖmaxとなり、その素子ＴＲ２を破壊してしまう。 【００２６】このような各々のフォトトライアックＴＲ
１，ＴＲ２の破壊を防ぐには、その電源電圧の最大値Ｖ
maxよりも十分に高い耐圧性をもつ素子を使用せねばな
らなくなる。 【００２７】たとえば、交流電源ＡＣの電圧が４００Ｖ
(実効値)としたとき、ゼロクロス機能付きのフォトトラ
イアックカプラＰＨＴ１，ＰＨＴ２では、６００Ｖ程度
の耐圧のものを使用できるが、ゼロクロス機能の付いて
いないフォトトライアックカプラＰＨＴ１，ＰＨＴ２と
しては、１２００Ｖ程度の耐圧のものが必要となり、そ
れだけコストアップとなる。 【００２８】本発明は、上記の問題点を解決するために
なされたもので、ソリッドステートリレーにおいて、フ
ォトトライアックカプラに特性のばらつきがあっても、
その素子が破壊されるのを確実に防止し、ひいては、安
価な構成で位相制御ができるようにすることを課題とす
る。 【００２９】 【課題を解決するための手段】本発明は、上記の課題を
解決するため、交流出力制御用の入力信号が印加される
入力端子と、交流回路に接続される出力端子との間に
は、前記交流回路をスイッチングするトライアックと、
前記入力信号に応じてトライアックを起動する一対のフ
ォトトライアックカプラとが設けられ、各フォトトライ
アックカプラを構成する発光素子とフォトトライアック
とは、入力端子側と出力端子側とでそれぞれ個別に直列
に接続されているソリッドステートリレーにおいて、次
の構成を採用している。 【００３０】すなわち、本発明では、一対のサージアブ
ソーバを直列に接続してなる直列回路を出力端子に並列
に接続するとともに、両サージアブソーバの接続中点と
両フォトトライアックの接続中点との間を短絡接続した
ことを特徴としている。 【００３１】 【発明の実施の形態】図１は本発明の実施形態に係るソ
リッドステートリレーの回路図である。 【００３２】図１において、Ｚは交流回路、Ｌは負荷、
ＡＣは交流電源、ＩＮ１，ＩＮ２は交流出力制御用の入
力信号が加えられる入力端子、ＯＵＴ１，ＯＵＴ２は交
流回路Ｚに接続される出力端子、ＴＨＹは交流回路Ｚを
スイッチングするトライアック、ＫはトライアックＴＨ
Ｙの誤動作防止用のスナバ回路、Ｒ１，Ｒ２，Ｃ１，Ｃ
２はスナバ回路Ｋを構成する抵抗およびコンデンサ、Ｒ
０はトライアックＴＨＹのゲート電流調整用の抵抗であ
って、これらの構成は図３に示した従来例の場合と同様
であるから詳しい説明を省略する。 【００３３】また、この実施形態では、入力信号に応じ
てトライアックＴＨＹを起動する一対のフォトトライア
ックカプラＰＨＴ１，ＰＨＴ２を備えるが、両フォトト
ライアックカプラＰＨＴ１，ＰＨＴ２は、従来と異なっ
て、ゼロクロス機能が付いていないものであり、したが
って、交流電源ＡＣの電圧波形のどの位相角においても
オンできるようになっている。そして、各フォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を構成する各発光ダイ
オードＤ１，Ｄ２は、入力端子ＩＮ１，ＩＮ２側で、ま
た、各フォトトライアックＴＲ１，ＴＲ２は、出力端子
ＯＵＴ１，ＯＵＴ２側でそれぞれ個別に直列に接続され
ている。 【００３４】さらに、この実施形態では、２つのサージ
アブソーバＳＡ１，ＳＡ２を直列接続した回路が出力端
子ＯＵＴ１，ＯＵＴ２に並列に接続され、また、２つの
分圧抵抗Ｒ１，Ｒ２を直列接続した回路がフォトトライ
アックＴＲ１，ＴＲ２に対して並列に接続され、両フォ
トトライアックＴＲ１，ＴＲ２の接続中点aと２つのサ
ージアブソーバＳＡ１，ＳＡ２の接続中点bとの間が短
絡接続されている。 【００３５】上記の各サージアブソーバＳＡ１，ＳＡ２
は、本例ではバリスタで構成されているが、避雷管など
を使用することも可能である。そして、２つのサージア
ブソーバＳＡ１，ＳＡ２の直列回路全体は、交流回路Ｚ
側で過電圧が発生した場合のトライアックＴＨＹとフォ
トトライアックＴＲ１，ＴＲ２の保護用として、また、
片方のサージアブソーバＳＡ２は、各フォトトライアッ
クＴＲ１，ＴＲ２のオンタイミングのずれによる破壊防
止用としてそれぞれ機能するものである。 【００３６】さらに、２つの分圧抵抗Ｒ１，Ｒ２は、サ
ージアブソーバＳＡ２の作用を補助するためのもので、
各フォトトライアックＴＲ１，ＴＲ２のオンタイミング
にずれがあっても、電源電圧を分圧することでフォトト
ライアックＴＲ１またはＴＲ２に大きな電圧が加わるの
を緩和する。そして、両フォトトライアックカプラＰＨ
Ｔ１，ＰＨＴ２は、本例では同品種のものであるから、
これにあわせて、両抵抗Ｒ１，Ｒ２も同じ抵抗値に設定
されている。 【００３７】図１に示した構成のソリッドステートリレ
ーにおいて、フォトトライアックカプラＰＨＴ１，ＰＨ
Ｔ２がゼロクロス機能が付いていないタイプのものであ
るので、交流電源ＡＣの電圧波形のどの位相角において
も入力信号に応じてオンしてトライアックＴＨＹを起動
できる点を除けば、直流入力で交流出力を制御する場合
の基本的な動作は、図３の場合と同じであるから詳しい
説明は省略する。 【００３８】ここでは、各々のフォトトライアックカプ
ラＰＨＴ１，ＰＨＴ２が、その製造時の特性のばらつき
等のためにオンタイミングに僅かなずれΔＴがあること
を前提として、その場合に、各々のフォトトライアック
カプラＰＨＴ１，ＰＨＴ２に加わる電圧がどのような関
係になるのかを、図２の波形図を参照して説明する。 【００３９】いま、各々のフォトトライアックＴＲ１，
ＴＲ２の両端電圧をＶ１，Ｖ２としたとき、図２に示す
ように、フォトトライアックＴＲ１，ＴＲ２が共にオフ
のとき(図２のＴaで示す期間)には、交流電源ＡＣから
の電源電圧は、両フォトトライアックＴＲ１，ＴＲ２に
よって２つに分圧されるので、各フォトトライアックＴ
Ｒ１またはＴＲ２に対しては、電源電圧がそのまま加わ
ることはなく、電源電圧が最大値Ｖmaxのときでも、Ｖ
１＝Ｖ２＝Ｖmax／２となる。 【００４０】次に、入力端子ＩＮ１，ＩＮ２に入力信号
を加えた場合に、たとえば一方のフォトトライアックＴ
Ｒ１が他方のフォトトライアックＴＲ２よりもΔＴ分だ
け僅かに先にオンし、しかも、そのオンした時点が交流
電源ＡＣの最大値Ｖmaxのあたりにあったとする。 【００４１】このとき、他方のフォトトライアックＴＲ
２の両端間には、交流電源ＡＣの最大値Ｖmaxが加わろ
うとするが、その電圧Ｖmaxは抵抗Ｒ１，Ｒ２によって
分圧されて緩和される。しかも、他方のフォトトライア
ックＴＲ２に対して高い電圧が加わろうとしたとき、サ
ージアブソーバＳＡ２の抵抗値が小さくなって、先にオ
ンした一方のフォトトライアックＴＲ１からこのサージ
アブソーバＳＡ２を経由して電流が流れるので、結果的
には、他方のフォトトライアックＴＲ２の両端には交流
電源ＡＣの最大値Ｖmaxよりも十分に小さい電圧Ｖ'が加
わることになる。したがって、他方のフォトトライアッ
クＴＲ２が破壊されるのが回避される。 【００４２】これは、他方のフォトトライアックＴＲ２
が一方のフォトトライアックＴＲ１よりもΔＴ分だけ僅
かに先にオンする場合であっても全く同じことである。 【００４３】よって、図１の構成におけるフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２としては、図３に示す
従来回路において、ゼロクロス機能付きのフォトトライ
アックカプラＰＨＴ１，ＰＨＴ２を使用する場合と同程
度の耐圧のものを使用することができる。 【００４４】たとえば、交流電源ＡＣの電圧が４００Ｖ
(実効値)としたとき、ゼロクロス機能の付いていないフ
ォトトライアックカプラＰＨＴ１，ＰＨＴ２を図３の回
路構成に使用したときには、前述のように１２００Ｖ程
度の耐圧のものが必要となったのに対して、図１に示す
実施形態の回路構成では、ゼロクロス機能の付いていな
いフォトトライアックカプラＰＨＴ１，ＰＨＴ２を使用
しても、６００Ｖ程度の耐圧があれば十分である。 【００４５】その場合、サージアブソーバＳＡ１，ＳＡ
２としては、共に４００Ｖ系の半分の２００Ｖ系の電圧
(たとえば３３０〜４７０Ｖ)で作用するものを使用して
も、両サージアブソーバＳＡ１，ＳＡ２は全体として４
００Ｖ系のものとなるから、トライアックＴＨＹを保護
することができる。 【００４６】なお、図１に示した実施形態では、フォト
トライアックカプラＰＨＴ１，ＰＨＴ２は、ゼロクロス
機能が付いていないものとしているが、ゼロクロス機能
付きのものであっても、本発明を適用することができる
のは勿論である。また、この実施形態では、入力端子Ｉ
Ｎ１，ＩＮ２に加えられる入力信号が直流の場合につい
て説明したが、交流入力の場合についても本発明は適用
可能である。 【００４７】 【発明の効果】本発明のソリッドステートリレーは、フ
ォトトライアックカプラの製造時の特性のばらつき等の
ために、各フォトトライアックのオンするタイミングに
僅かなずれがあっても、フォトトライアックに加わる過
剰な電圧がサージアブソーバで吸収されて破壊されるの
が確実に防止される。 【００４８】このため、ゼロクロス機能のない安価なフ
ォトトライアックカプラを使用した位相制御が可能とな
る。
【図面の簡単な説明】
【図１】本発明の実施形態に係るソリッドステートリレ
ーの回路図である。 【図２】図１のソリッドステートリレーを構成する一対
のフォトトライアックに加わる両端電圧を示す波形図で
ある。 【図３】従来のソリッドステートリレーの回路図であ
る。 【図４】図３のソリッドステートリレーの入力信号と出
力端子間の電圧との関係を示す波形図である。 【図５】図３のソリッドステートリレーの出力端子間の
電圧と、同リレーを構成する一対のフォトトライアック
に加わる両端電圧との関係を示す波形図である。 【符号の説明】 ＩＮ１，ＩＮ２…入力端子、ＯＵＴ１，ＯＵＴ２…出力
端子、Ｚ…交流回路、ＡＣ…交流電源、Ｌ…負荷…、Ｔ
ＨＹ…トライアック、ＰＨＴ１，ＰＨＴ２…フォトトラ
イアックカプラ、Ｄ１，Ｄ２…発光ダイオード(発光素
子)、ＴＲ１，ＴＲ２…フォトトライアック、Ｋ…スナ
バ回路、ＳＡ１，ＳＡ２…サージアブソーバ(バリス
タ)。
ーの回路図である。 【図２】図１のソリッドステートリレーを構成する一対
のフォトトライアックに加わる両端電圧を示す波形図で
ある。 【図３】従来のソリッドステートリレーの回路図であ
る。 【図４】図３のソリッドステートリレーの入力信号と出
力端子間の電圧との関係を示す波形図である。 【図５】図３のソリッドステートリレーの出力端子間の
電圧と、同リレーを構成する一対のフォトトライアック
に加わる両端電圧との関係を示す波形図である。 【符号の説明】 ＩＮ１，ＩＮ２…入力端子、ＯＵＴ１，ＯＵＴ２…出力
端子、Ｚ…交流回路、ＡＣ…交流電源、Ｌ…負荷…、Ｔ
ＨＹ…トライアック、ＰＨＴ１，ＰＨＴ２…フォトトラ
イアックカプラ、Ｄ１，Ｄ２…発光ダイオード(発光素
子)、ＴＲ１，ＴＲ２…フォトトライアック、Ｋ…スナ
バ回路、ＳＡ１，ＳＡ２…サージアブソーバ(バリス
タ)。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 17/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 交流出力制御用の入力信号が印加される
入力端子と、交流回路に接続される出力端子との間に
は、前記交流回路をスイッチングするトライアックと、
前記入力信号に応じてトライアックを起動する一対のフ
ォトトライアックカプラとが設けられ、各フォトトライ
アックカプラを構成する発光素子とフォトトライアック
とは、入力端子側と出力端子側とでそれぞれ個別に直列
に接続されているソリッドステートリレーにおいて、 一対のサージアブソーバを直列に接続してなる直列回路
を前記出力端子に並列に接続するとともに、両サージア
ブソーバの接続中点と前記両フォトトライアックの接続
中点との間を短絡接続したことを特徴とするソリッドス
テートリレー。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05591196A JP3440680B2 (ja) | 1996-03-13 | 1996-03-13 | ソリッドステートリレー |
| US08/805,628 US6034853A (en) | 1996-03-13 | 1997-02-26 | Solid state relay |
| DE19710484A DE19710484C2 (de) | 1996-03-13 | 1997-03-13 | Kontaktloses Relais |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05591196A JP3440680B2 (ja) | 1996-03-13 | 1996-03-13 | ソリッドステートリレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246937A JPH09246937A (ja) | 1997-09-19 |
| JP3440680B2 true JP3440680B2 (ja) | 2003-08-25 |
Family
ID=13012310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05591196A Expired - Lifetime JP3440680B2 (ja) | 1996-03-13 | 1996-03-13 | ソリッドステートリレー |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6034853A (ja) |
| JP (1) | JP3440680B2 (ja) |
| DE (1) | DE19710484C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129653B2 (en) * | 2004-09-30 | 2006-10-31 | Hubbell Incorporated | Self-contained, self-snubbed, HID dimming module that exhibits non-zero crossing detection switching |
| FR2946827A1 (fr) * | 2009-06-12 | 2010-12-17 | St Microelectronics Tours Sas | Circuit de commande d'un dispositif d'eclairage a diodes electroluminescentes. |
| JP6459113B2 (ja) * | 2014-07-18 | 2019-01-30 | パナソニックＩｐマネジメント株式会社 | スイッチ装置及びそれを用いた負荷制御システム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555292A (en) * | 1968-08-26 | 1971-01-12 | Gulf & Western Industries | Zero swithching network for a triac swithcing circuit |
| US4075510A (en) * | 1976-09-17 | 1978-02-21 | Pascente Joseph E | Thyristor voltage switching circuits |
| US4594632A (en) * | 1984-04-20 | 1986-06-10 | Lima Electric Co., Inc. | Overvoltage protection circuit for synchronous machinerotor |
| JPS6447123A (en) * | 1987-08-18 | 1989-02-21 | Hitachi Ltd | Solid-state relay |
| DE3869752D1 (de) * | 1987-12-23 | 1992-05-07 | Bbc Brown Boveri & Cie | Abschaltbarer thyristor mit ueberspannungsschutz. |
| US4849846A (en) * | 1988-12-16 | 1989-07-18 | Northern Telecom Limited | Telephone protection circuit |
| US5162682A (en) * | 1991-01-22 | 1992-11-10 | Lu Chao Cheng | Solid state relay employing triacs and plurality of snubber circuits |
| US5339210A (en) * | 1992-07-22 | 1994-08-16 | General Electric Company | DC circuit interrupter |
-
1996
- 1996-03-13 JP JP05591196A patent/JP3440680B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-26 US US08/805,628 patent/US6034853A/en not_active Expired - Fee Related
- 1997-03-13 DE DE19710484A patent/DE19710484C2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE19710484A1 (de) | 1997-11-27 |
| US6034853A (en) | 2000-03-07 |
| DE19710484C2 (de) | 2001-07-19 |
| JPH09246937A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2086245C (en) | Surge current-limiting circuit for a large-capacitance load | |
| US4686383A (en) | Electronic switch with automatic protective turn-off followed by automatic reset | |
| US4716357A (en) | AC voltage regulator with split primary switching | |
| US4396882A (en) | Inrush current limiter | |
| US8134350B2 (en) | Device for precharging a voltage converter, and an assembly and aircraft including such a device | |
| JPS61230518A (ja) | 固体リレー | |
| JPH02197252A (ja) | 電圧スパイクからのパワーコンバータの保護回路 | |
| JP6281631B2 (ja) | ラッチングリレー駆動回路 | |
| EP0556379B1 (en) | Motor controller | |
| US20040222701A1 (en) | Solid state relay for switching AC power to a reactive load and method of operating the same | |
| JP3440680B2 (ja) | ソリッドステートリレー | |
| JPH0850518A (ja) | 過電流保護装置 | |
| JPH0356023A (ja) | 直流電圧監視回路を備えた電流供給装置 | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JP3574599B2 (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US4508976A (en) | Adjustable frequency drive | |
| KR900015424A (ko) | 스위치 모드 전원회로 | |
| JPH03135216A (ja) | 改良されたゼロ電圧切換え形交流継電器回路 | |
| JPH0124822Y2 (ja) | ||
| US4006367A (en) | Solid state alternating current switching device | |
| JP2804204B2 (ja) | ステッピングモータの駆動回路 | |
| JP2658195B2 (ja) | ソリッドステートリレー | |
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| JPS60131072A (ja) | 電力制御回路 | |
| JPH042503Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |