JP3437588B2 - Load drive circuit - Google Patents

Load drive circuit

Info

Publication number
JP3437588B2
JP3437588B2 JP17088292A JP17088292A JP3437588B2 JP 3437588 B2 JP3437588 B2 JP 3437588B2 JP 17088292 A JP17088292 A JP 17088292A JP 17088292 A JP17088292 A JP 17088292A JP 3437588 B2 JP3437588 B2 JP 3437588B2
Authority
JP
Japan
Prior art keywords
circuit
drive circuit
signal
output
control logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17088292A
Other languages
Japanese (ja)
Other versions
JPH0614587A (en
Inventor
正博 田前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17088292A priority Critical patent/JP3437588B2/en
Publication of JPH0614587A publication Critical patent/JPH0614587A/en
Application granted granted Critical
Publication of JP3437588B2 publication Critical patent/JP3437588B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、例えば車両に搭載さ
れるモータやソレノイド等の電流容量の大きな高負荷を
駆動する高負荷ドライブ回路に関する。 【0002】 【従来技術】周知のように、車両に搭載されるモータ等
の電流容量の大きな高負荷を駆動するドライブ回路は、
数アンペアの大電流を駆動する。このように大電流を駆
動するドライブ回路は、モータの停止時や待機時(以
下、スタンバイ時と称す)にも数mA〜数10mAの電
流が定常的に流れている。したがって、車両に搭載され
たバッテリの電圧低下を招来する可能性を有しているた
め、モータのスタンバイ時にドライブ回路に電流を流さ
ないよう、ドライブ回路の電源ラインに例えばリレーを
付加し、このリレーによってドライブ回路への電源供給
を遮断していた。 【0003】 【発明が解決しようとする課題】しかし、このような場
合、ドライブ回路とは別にリレーが必要であり、且つ、
このリレーを制御するために、モータのスタンバイ時を
検知して制御信号を生成する回路を別途必要とするた
め、回路構成が複雑となるものであった。 【0004】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、専用の回
路や信号を別途必要とせず、簡単な回路構成によってス
タンバイ時に流れる電流を遮断することが可能な高負荷
ドライブ回路を提供しようとするものである。 【0005】 【課題を解決するための手段】本発明の負荷ドライブ回
路は、上記課題を解決するため、論理信号が供給され、
且つ前記論理信号に応じて負荷を駆動する駆動回路と、
前記論理信号が供給され、且つ前記論理信号に応じた制
御信号を出力する論理回路と、前記駆動回路にバッテリ
からの電源を供給し、且つ前記制御信号のレベルが前記
負荷をスタンバイモードとすることを示している場合、
前記駆動回路への電源供給を停止する、定電圧回路と、
を具備したことを特徴とする。 【0006】 【0007】 【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、この発明を車両に搭載された
モータを駆動するドライブ回路に適用した場合を示すも
のである。 【0008】図1において、信号入力端11、12には
入力信号IN1、IN2が供給される。これら信号入力
端11、12はバッファ回路13、14を介してコント
ロールロジック回路15の入力端に接続されている。こ
のコントロールロジック回路15は、図2に示すよう
に、前記入力信号の論理レベルに応じてモータの動作状
態を設定する信号を生成するものであり、このコントロ
ールロジック回路15の出力信号は出力ドライブ回路1
6に供給される。この出力ドライブ回路16はコントロ
ールロジック回路15の出力信号に応じてモータを駆動
するトランジスタの制御信号を生成するものであり、こ
の出力ドライブ回路16の出力信号は、トランジスタ1
7、18、19、20のベースにそれぞれ供給される。
前記トランジスタ17、18のコレクタは電源端子(V
cc)21に接続され、これらトランジスタ17、18の
エミッタはモータ22の一端および他端にそれぞれ接続
されている。このモータ22の一端および他端には前記
トランジスタ19、20のコレクタがそれぞれ接続され
ている。これらトランジスタ19、20のエミッタは前
記コントロールロジック回路15、および出力ドライブ
回路16の接地端子とともに、接地端子23に接続され
ている。前記電源端子21、接地端子23にはバッテリ
BTが接続されている。 【0009】一方、前記バッファ回路13、14の出力
端はオア回路24の入力端に接続されている。このオア
回路24の出力端は定電圧回路25の一方入力端に接続
されている。この定電圧回路25の他方入力端は前記電
源端子21に接続され、出力端子は前記コントロールロ
ジック回路15、および出力ドライブ回路16の電源端
子に接続されている。この定電圧回路26は前記入力信
号IN1、IN2がともにローレベル(L)(スタンバ
イモード、すなわち、出力がハイインピーダンスのスト
ップモード)の場合以外に前記コントロールロジック回
路15、および出力ドライブ回路16に定電圧を供給
し、入力信号IN1、IN2がともにローレベルのスタ
ンバイモード時にコントロールロジック回路15、およ
び出力ドライブ回路16に対する定電圧の供給を停止す
る。したがって、コントロールロジック回路15、およ
び出力ドライブ回路16の出力信号は全てオフとなり、
コントロールロジック回路15、出力ドライブ回路1
6、トランジスタ17、18、19、20、モータ22
には電流が流れない。図3は、上記バッファ回路13、
14、オア回路24、定電圧回路25の一例を示すもの
であり、同一部分には同一符号を付す。 【0010】信号入力端11はバッファ回路13を構成
する抵抗13aの一端に接続されている。この抵抗13
aの他端はトランジスタ13bのベースに接続されると
ともに、抵抗13cを介してトランジスタ13bのエミ
ッタに接続されている。また、信号入力端12はバッフ
ァ回路14を構成する抵抗14aの一端に接続されてい
る。この抵抗14aの他端はトランジスタ14bのベー
スに接続されるとともに、抵抗14cを介してトランジ
スタ14bのエミッタに接続されている。これらトラン
ジスタ13b、14bのコレクタはダイオード31、3
2を逆方向に介して前記コントロールロジック回路15
の入力端に接続されるとともに、抵抗33、34を介し
てトランジスタ35、36の第1のコレクタおよびベー
スにそれぞれ接続されている。これらトランジスタ3
5、36のエミッタは前記電源端子21に接続され、第
2のコレクタは前記オア回路24を構成するダイオード
24a、24bのアノードにそれぞれ接続されている。
これらダイオード24a、24bのカソードは定電圧回
路25を構成するトランジスタ25aのベースに接続さ
れている。このトランジスタ25aのコレクタは電源端
子21に接続され、エミッタは前記コントロールロジッ
ク回路15、出力ドライブ回路16の電源端子に接続さ
れるとともに、抵抗25bを介してトランジスタ25a
のベースに接続されている。このトランジスタ25aの
ベースはツェナーダイオード25cを介して前記接地端
子23に接続されている。 【0011】上記構成において、入力信号IN1、IN
2の少なくとも一方がハイレベルの場合、バッファ回路
13、14のトランジスタ13b、14bの少なくとも
一方が導通する。これらトランジスタ13b、14bの
導通状態に応じてコントロールロジック回路15が上述
したように動作される。また、このとき、トランジスタ
35、36の少なくとも一方が導通するため、オア回路
25を構成するダイオード24a、24bの少なくとも
一方が導通し、定電圧回路25を構成するツェナーダイ
オード25cがバイアスされる。したがって、定電圧回
路25を構成するトランジスタ25aのエミッタからは
ツェナーダイオード25cの出力電圧に応じた定電流が
出力され、この定電流はコントロールロジック回路15
および出力ドライブ回路16に供給される。 【0012】一方、入力信号IN1、IN2のいずれも
がローレベルの場合、バッファ回路13、14のトラン
ジスタ13b、14bはいずれも非導通状態となる。こ
のため、コントロールロジック回路15の入力端はハイ
インピーダンスとなり、出力ロジックはスタンバイモー
ドとなる。また、このとき、トランジスタ35、36は
いずれも非導通状態となるため、オア回路25を構成す
るダイオード24a、24bはいずれも非導通状態とな
る。したがって、ツェナーダイオード25c、およびト
ランジスタ25aは非導通状態となるため、コントロー
ルロジック回路15および出力ドライブ回路16には電
源が供給されない。 【0013】上記実施例によれば、オア回路25によっ
て入力信号の論理レベルを検知し、このオア回路25の
出力がローレベルの場合、すなわち、スタンバイモード
の場合、定電圧回路25の動作を停止し、コントロール
ロジック回路15および出力ドライブ回路16に対する
電源を停止している。したがって、スタンバイモードの
場合、コントロールロジック回路15および出力ドライ
ブ回路16に電流が流れることがないため、バッテリB
Tの電圧低下を防止することができる。 【0014】また、スタンバイモードは、オア回路25
によって入力信号の論理レベルを検知することによって
検知でき、このオア回路25の出力信号によって定電圧
回路25を構成するトランジスタ25aの動作を制御し
ているため、従来に比べて簡単な構成によってバッテリ
BTの電圧低下を防止することができる。 【0015】尚、上記実施例は、モータにこの発明を適
用した場合について説明したが、これに限定されるもの
ではなく、例えばソレノイド等の高負荷にこの発明を適
用することも可能である。 【0016】また、上記実施例では、オア回路によって
入力信号の論理を検知したが、これに限定されるもので
はなく、コントロールロジック回路に設定される論理に
応じた回路を使用すればよい。その他、この発明は、上
記実施例に限定されるものではなく、発明の要旨を変え
ない範囲において、種々変形実施可能なことは勿論であ
る。 【0017】 【発明の効果】以上詳述したようにこの発明によれば、
専用の回路や信号を必要とせず、簡単な回路構成によっ
てスタンバイ時に流れる電流を遮断することができ、バ
ッテリの容量低下を防止することが可能な高負荷ドライ
ブ回路を提供できる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high load drive circuit for driving a high load having a large current capacity, such as a motor or a solenoid mounted on a vehicle. 2. Description of the Related Art As is well known, a drive circuit for driving a large load having a large current capacity such as a motor mounted on a vehicle includes:
Drives a large current of several amps. In such a drive circuit that drives a large current, a current of several mA to several tens mA constantly flows even when the motor is stopped or in standby (hereinafter, referred to as standby). Therefore, since there is a possibility that a voltage of a battery mounted on the vehicle may be reduced, a relay is added to a power supply line of the drive circuit so that a current does not flow to the drive circuit when the motor is in a standby state. Power supply to the drive circuit was interrupted. [0003] However, in such a case, a relay is required separately from the drive circuit, and
In order to control this relay, a circuit for detecting a standby state of the motor and generating a control signal is separately required, so that the circuit configuration becomes complicated. SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to cut off a current flowing during standby with a simple circuit configuration without requiring a dedicated circuit or signal separately. It is intended to provide a high-load drive circuit capable of performing such operations. [0005] The load drive circuit of the present invention.
The path is provided with a logic signal to solve the above problem,
A drive circuit for driving a load according to the logic signal;
The logic signal is supplied, and control is performed in accordance with the logic signal.
A logic circuit for outputting a control signal; and a battery for the drive circuit.
And the level of the control signal is
If the load indicates that it is in standby mode,
A constant voltage circuit for stopping power supply to the drive circuit,
It is characterized by having. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a case where the present invention is applied to a drive circuit for driving a motor mounted on a vehicle. In FIG. 1, input signals IN1 and IN2 are supplied to signal input terminals 11 and 12, respectively. These signal input terminals 11 and 12 are connected to input terminals of a control logic circuit 15 via buffer circuits 13 and 14. As shown in FIG. 2, the control logic circuit 15 generates a signal for setting the operating state of the motor in accordance with the logic level of the input signal. The output signal of the control logic circuit 15 is an output drive circuit. 1
6. The output drive circuit 16 generates a control signal of a transistor for driving a motor in accordance with an output signal of the control logic circuit 15, and the output signal of the output drive circuit 16 is
7, 18, 19 and 20 respectively.
The collectors of the transistors 17 and 18 are connected to a power supply terminal (V
cc) 21, and the emitters of these transistors 17 and 18 are connected to one end and the other end of the motor 22, respectively. The collectors of the transistors 19 and 20 are connected to one end and the other end of the motor 22, respectively. The emitters of these transistors 19 and 20 are connected to the ground terminal 23 together with the ground terminals of the control logic circuit 15 and the output drive circuit 16. A battery BT is connected to the power terminal 21 and the ground terminal 23. The output terminals of the buffer circuits 13 and 14 are connected to the input terminal of an OR circuit 24. The output terminal of the OR circuit 24 is connected to one input terminal of the constant voltage circuit 25. The other input terminal of the constant voltage circuit 25 is connected to the power terminal 21, and the output terminal is connected to the power terminals of the control logic circuit 15 and the output drive circuit 16. The constant voltage circuit 26 applies a constant voltage to the control logic circuit 15 and the output drive circuit 16 except when the input signals IN1 and IN2 are both at a low level (L) (standby mode, that is, a stop mode in which the output is high impedance). A voltage is supplied, and the supply of the constant voltage to the control logic circuit 15 and the output drive circuit 16 is stopped in the standby mode in which the input signals IN1 and IN2 are both at the low level. Therefore, the output signals of the control logic circuit 15 and the output drive circuit 16 are all turned off,
Control logic circuit 15, output drive circuit 1
6, transistors 17, 18, 19, 20, motor 22
No current flows through. FIG. 3 shows the buffer circuit 13,
14 shows an example of an OR circuit 24 and a constant voltage circuit 25, and the same parts are denoted by the same reference numerals. The signal input terminal 11 is connected to one end of a resistor 13a constituting the buffer circuit 13. This resistance 13
The other end of a is connected to the base of the transistor 13b and to the emitter of the transistor 13b via the resistor 13c. Further, the signal input terminal 12 is connected to one end of a resistor 14a constituting the buffer circuit 14. The other end of the resistor 14a is connected to the base of the transistor 14b and to the emitter of the transistor 14b via the resistor 14c. The collectors of these transistors 13b and 14b are diodes 31, 3
2 through the control logic circuit 15
Of the transistors 35 and 36 via resistors 33 and 34, respectively. These transistors 3
The emitters 5 and 36 are connected to the power supply terminal 21, and the second collectors are connected to the anodes of the diodes 24a and 24b constituting the OR circuit 24, respectively.
The cathodes of these diodes 24a and 24b are connected to the base of a transistor 25a constituting the constant voltage circuit 25. The collector of the transistor 25a is connected to the power supply terminal 21, the emitter is connected to the power supply terminals of the control logic circuit 15 and the output drive circuit 16, and the transistor 25a is connected via a resistor 25b.
Connected to the base. The base of the transistor 25a is connected to the ground terminal 23 via a Zener diode 25c. In the above configuration, the input signals IN1, IN
When at least one of the transistors 2 is at a high level, at least one of the transistors 13b and 14b of the buffer circuits 13 and 14 conducts. The control logic circuit 15 operates as described above according to the conduction state of the transistors 13b and 14b. At this time, at least one of the transistors 35 and 36 is turned on, so that at least one of the diodes 24a and 24b forming the OR circuit 25 is turned on, and the Zener diode 25c forming the constant voltage circuit 25 is biased. Therefore, a constant current corresponding to the output voltage of the Zener diode 25c is output from the emitter of the transistor 25a constituting the constant voltage circuit 25.
And output drive circuit 16. On the other hand, when both of the input signals IN1 and IN2 are at the low level, the transistors 13b and 14b of the buffer circuits 13 and 14 are all turned off. Therefore, the input terminal of the control logic circuit 15 becomes high impedance, and the output logic becomes the standby mode. At this time, since the transistors 35 and 36 are both non-conductive, the diodes 24a and 24b constituting the OR circuit 25 are both non-conductive. Therefore, power is not supplied to control logic circuit 15 and output drive circuit 16 because Zener diode 25c and transistor 25a are turned off. According to the above embodiment, the logical level of the input signal is detected by the OR circuit 25, and when the output of the OR circuit 25 is at the low level, that is, in the standby mode, the operation of the constant voltage circuit 25 is stopped. Then, the power supply to the control logic circuit 15 and the output drive circuit 16 is stopped. Therefore, in the standby mode, no current flows through the control logic circuit 15 and the output drive circuit 16, so that the battery B
T voltage drop can be prevented. In the standby mode, the OR circuit 25
The operation of the transistor 25a forming the constant voltage circuit 25 is controlled by the output signal of the OR circuit 25, so that the battery BT has a simpler configuration than the conventional one. Voltage drop can be prevented. Although the above embodiment has been described with reference to the case where the present invention is applied to a motor, the present invention is not limited to this. For example, the present invention can be applied to a high load such as a solenoid. In the above embodiment, the logic of the input signal is detected by the OR circuit. However, the present invention is not limited to this, and a circuit corresponding to the logic set in the control logic circuit may be used. In addition, the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the spirit of the invention. As described in detail above, according to the present invention,
It is possible to provide a high-load drive circuit that does not require a dedicated circuit or a signal, can cut off the current flowing during standby with a simple circuit configuration, and can prevent a decrease in battery capacity.

【図面の簡単な説明】 【図1】この発明の一実施例を示す回路構成図。 【図2】図1に示す回路の入力信号の論理を示す図。 【図3】図1に示す回路を具体的に示す回路図。 【符号の説明】 15…コントロールロジック回路、16…出力ドライブ
回路、22…モータ、24…オア回路、25…定電圧回
路、IN1、IN2…入力信号、BT…バッテリ。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing one embodiment of the present invention. FIG. 2 is a diagram showing the logic of an input signal of the circuit shown in FIG. FIG. 3 is a circuit diagram specifically showing the circuit shown in FIG. 1; [Description of References] 15: control logic circuit, 16: output drive circuit, 22: motor, 24: OR circuit, 25: constant voltage circuit, IN1, IN2: input signal, BT: battery.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02P 5/00 - 5/26 H02P 7/00 - 7/34 H02P 3/08 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H02P 5/00-5/26 H02P 7/00-7/34 H02P 3/08

Claims (1)

(57)【特許請求の範囲】 【請求項1】論理信号が供給され、且つ前記論理信号に
応じて負荷を駆動する駆動回路と、 前記論理信号が供給され、且つ前記論理信号に応じた
力信号を出力する論理回路と、 前記駆動回路にバッテリからの電源を供給し、且つ前記
論理回路の出力信号が供給され、且つ前記論理信号が前
記負荷をスタンバイモードとすることを示している場
合、前記駆動回路への電源供給を停止する、定電圧回路
と、 を具備したことを特徴とする負荷ドライブ回路。
(57) Patent Claims 1. A logic signal is supplied, a drive circuit for driving a load and response to the logic signal, the logic signal is supplied, out of and corresponding to the logic signal
A logic circuit for outputting a force signal ; and supplying power from a battery to the drive circuit; and
A constant voltage circuit for stopping power supply to the drive circuit when an output signal of a logic circuit is supplied and the logic signal indicates that the load is in a standby mode. And load drive circuit.
JP17088292A 1992-06-29 1992-06-29 Load drive circuit Expired - Fee Related JP3437588B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17088292A JP3437588B2 (en) 1992-06-29 1992-06-29 Load drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17088292A JP3437588B2 (en) 1992-06-29 1992-06-29 Load drive circuit

Publications (2)

Publication Number Publication Date
JPH0614587A JPH0614587A (en) 1994-01-21
JP3437588B2 true JP3437588B2 (en) 2003-08-18

Family

ID=15913066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17088292A Expired - Fee Related JP3437588B2 (en) 1992-06-29 1992-06-29 Load drive circuit

Country Status (1)

Country Link
JP (1) JP3437588B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3387420B2 (en) * 1998-08-21 2003-03-17 株式会社デンソー Load drive control device
JP7228335B2 (en) * 2017-03-24 2023-02-24 ローム株式会社 LOAD DRIVE CIRCUIT, SYSTEM USING THE SAME, AND DRIVING CIRCUIT CONTROL METHOD
WO2018174267A1 (en) * 2017-03-24 2018-09-27 ローム株式会社 Load drive circuit, system using same, and method for controlling drive circuit

Also Published As

Publication number Publication date
JPH0614587A (en) 1994-01-21

Similar Documents

Publication Publication Date Title
JP4419270B2 (en) Electric load drive IC
JPH0642179B2 (en) Power transistor drive circuit with improved short-circuit protection function
EP0238803B1 (en) Stabilized power-supply circuit
JPS6145896B2 (en)
JP3437588B2 (en) Load drive circuit
JPH02179266A (en) Solid-state power controller
JPH0411043B2 (en)
US6150854A (en) Circuit arrangement for switching an inductive load
EP0519658A2 (en) Overvoltage sensor with hysteresis
JPS639278Y2 (en)
JP2815434B2 (en) Output circuit device
US4831344A (en) IC output circuit for use in pulse width modulator
JP2662397B2 (en) Drive control IC
JP3342489B2 (en) Driver with symmetric bipolar transistor or symmetric bipolar transistor structure
JPS595746A (en) Coil driving circuit
JPH0758896B2 (en) Monolithic integrated control circuit
JP2853278B2 (en) Drive circuit
JP3036119B2 (en) Output transistor short circuit protection circuit
JPS643079Y2 (en)
JPS5838413Y2 (en) stabilized power supply
JP2774226B2 (en) Relay drive circuit
JP2909125B2 (en) Switch circuit
JPH07297957A (en) Telephone line interface circuit
JP2542582B2 (en) Inductance load drive circuit
JPS5937877Y2 (en) Bus driver malfunction prevention circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees