JP2815434B2 - Output circuit device - Google Patents

Output circuit device

Info

Publication number
JP2815434B2
JP2815434B2 JP1327891A JP32789189A JP2815434B2 JP 2815434 B2 JP2815434 B2 JP 2815434B2 JP 1327891 A JP1327891 A JP 1327891A JP 32789189 A JP32789189 A JP 32789189A JP 2815434 B2 JP2815434 B2 JP 2815434B2
Authority
JP
Japan
Prior art keywords
transistor
output
collector
terminal
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1327891A
Other languages
Japanese (ja)
Other versions
JPH03187614A (en
Inventor
正憲 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1327891A priority Critical patent/JP2815434B2/en
Publication of JPH03187614A publication Critical patent/JPH03187614A/en
Application granted granted Critical
Publication of JP2815434B2 publication Critical patent/JP2815434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、容量性負荷を駆動する出力回路装置に関す
るものである。
Description: TECHNICAL FIELD The present invention relates to an output circuit device for driving a capacitive load.

従来の技術 この種の出力回路装置として、第3図に示すような回
路構成が従来より知られている。
2. Description of the Related Art As an output circuit device of this type, a circuit configuration as shown in FIG. 3 has been conventionally known.

以下、第3図を用いて、従来例を説明する。第3図に
おいて、1は電流供給手段を成すNPNトランジスタ、2
は電流流出手段を成すNPNトランジスタ、3は電源端
子、4は出力端子、5は接地端子、6,7は電源流、8,9は
切り替け手段を成すNPNトランジスタ、10は正相出力と
逆相出力を出力する振り分け手段を成す論理ゲート、11
は出力端子4に接続される上限電圧規制手段である。
Hereinafter, a conventional example will be described with reference to FIG. In FIG. 3, reference numeral 1 denotes an NPN transistor serving as a current supply means;
Is an NPN transistor which forms a current outflow means, 3 is a power supply terminal, 4 is an output terminal, 5 is a ground terminal, 6 and 7 are power supply flows, 8 and 9 are NPN transistors which form a switching means, and 10 is opposite to a normal phase output. A logic gate forming a distribution means for outputting a phase output, 11
Is an upper limit voltage regulating means connected to the output terminal 4.

そして、トランジスタ1とトランジスタ2は電源端子
3と接地端子5との間に直接接続され、トーテムポール
型の出力回路を構成し、トランジスタ1は出力端子4に
接続される負荷に電流を流し込み、トランジスタ2は負
荷の電流を引き込んで接地端子5に電流を流す。更に、
トランジスタ1は、ベースがコレクタに電流源6を有し
たトランジスタ8のコレクタに接続され、トランジスタ
8のスイッチング動作に応答して動作する。トランジス
タ2は、ベースがコレクタに電流源7を有したトランジ
スタ9のコレクタに接続され、トランジスタ9のスイッ
チング動作に応答して動作する。そして、トランジスタ
8と9は、論理ゲート10の正相出力と逆相出力とによっ
て互いに逆向きのスイッチング制御され、トランジスタ
1とトランジスタ2とを交互に導通状態にするトランジ
スタ動作を行う。
The transistor 1 and the transistor 2 are directly connected between the power supply terminal 3 and the ground terminal 5 to form a totem-pole type output circuit. The transistor 1 supplies a current to a load connected to the output terminal 4, and 2 draws a load current and causes a current to flow to the ground terminal 5. Furthermore,
The transistor 1 has a base connected to the collector of the transistor 8 having the current source 6 at the collector, and operates in response to the switching operation of the transistor 8. The transistor 2 has a base connected to the collector of the transistor 9 having the current source 7 at the collector, and operates in response to the switching operation of the transistor 9. The transistors 8 and 9 are switching-controlled in opposite directions by the positive-phase output and the negative-phase output of the logic gate 10, and perform a transistor operation of alternately turning on the transistors 1 and 2.

上限電源規制手段11は、出力端子4と接地端子5との
間に接続され、出力端子4の電圧の上昇を所定電位で制
限するもので、負荷の耐圧に限界がある場合に用いる。
従って、上限電圧規制手段が無い場合、出力端子4の上
限電圧は電源端子3に印加される電源電圧に依存して変
動し、電源電圧が不安定で高い電圧に跳ね上がる時、出
力端子4の上限電圧が負荷の耐圧を越えてしまう可能性
があり、このような変動を制限するために、上限電源規
制手段11が設けられている。
The upper limit power supply restricting means 11 is connected between the output terminal 4 and the ground terminal 5 and limits a rise in the voltage of the output terminal 4 by a predetermined potential, and is used when the withstand voltage of the load is limited.
Therefore, without the upper limit voltage regulating means, the upper limit voltage of the output terminal 4 fluctuates depending on the power supply voltage applied to the power supply terminal 3, and when the power supply voltage is unstable and jumps to a higher voltage, the upper limit of the output terminal 4 There is a possibility that the voltage exceeds the withstand voltage of the load, and the upper limit power supply regulating means 11 is provided to limit such fluctuations.

次に、第4図は第3図の従来例を具体化した回路例で
あり、第4図の回路構成をもとに説明する。
Next, FIG. 4 is a circuit example that embodies the conventional example of FIG. 3, and will be described based on the circuit configuration of FIG.

第4図において、101〜104は電流源、105〜113はNPN
トランジスタ、114〜116はダイオード、117は外部接続
されるツエナーダイオード、118〜121は抵抗、122,123
は電源用の電圧源、124,125は外部抵抗、126は負荷とし
てのMOSトランジスタである。
In FIG. 4, 101 to 104 are current sources, and 105 to 113 are NPN.
Transistors, 114 to 116 are diodes, 117 is a Zener diode connected externally, 118 to 121 are resistors, 122, 123
Is a voltage source for power supply, 124 and 125 are external resistors, and 126 is a MOS transistor as a load.

そして、トランジスタ105と106は電源端子3と接地端
子5との間に直列接続されるトーテムポール型の出力回
路を成している。そして、トランジスタ105と、トラン
ジスタ105のベースにエミッタを接続したトランジスタ1
07とはダーリントン回路を構成して、負荷への電流供給
が十分に行える電流供給手段を成し、その一方で、トラ
ンジスタ106は電流源103によるベース電流の供給によっ
て、負荷電流を十分に駆動する電流流出手段を成してい
る。そして、入力端子にハイレベルが入力されると、ト
ランジスタ113がオンとなり、その後段に接続されるト
ランジスタ110,111がオフとなって、トランジスタ106が
オンとなる。その一方で、トランジスタ113のコレクタ
出力に接続されたトランジスタ112がオフとなり、トラ
ンジスタ108がオンとなって、トランジスタ109もオンと
なるので、トランジスタ105および107のベース電位がロ
ーレベルととなるから、出力端子4にローレベルを出力
する。
The transistors 105 and 106 form a totem-pole type output circuit connected in series between the power supply terminal 3 and the ground terminal 5. Then, the transistor 105 and the transistor 1 having the emitter connected to the base of the transistor 105
07 constitutes a Darlington circuit and constitutes current supply means capable of sufficiently supplying current to the load, while the transistor 106 drives the load current sufficiently by the supply of the base current by the current source 103. It forms the current outflow means. When a high level is input to the input terminal, the transistor 113 is turned on, the transistors 110 and 111 connected to the subsequent stage are turned off, and the transistor 106 is turned on. On the other hand, the transistor 112 connected to the collector output of the transistor 113 is turned off, the transistor 108 is turned on, and the transistor 109 is also turned on, so that the base potentials of the transistors 105 and 107 become low level. A low level is output to the output terminal 4.

次に、入力端子にローレベルが入力されると、トラン
ジスタ113はオフとなり、その出力に接続されたトラン
ジスタ110〜112はオンとなり、トランジスタ108と109が
オフとなるから、トランジスタ105と107のベース電位は
ハイレベルとなる一方、トランジスタ106のベースがロ
ーレベルとなるから、出力端子4にハイレベルを出力す
る。
Next, when a low level is input to the input terminal, the transistor 113 is turned off, the transistors 110 to 112 connected to the output are turned on, and the transistors 108 and 109 are turned off. Since the potential is at a high level and the base of the transistor 106 is at a low level, a high level is output to the output terminal 4.

なお、抵抗118〜110はトランジスタ110〜112を並列駆
動するために設けており、ダイオード114〜116はトラン
ジスタ105および107をスイッチング動作する際にベース
・エミッタ間の逆バイアスを制限するために設けてお
り、電源端子3は出力段用の電源端子とし、電源端子12
を前置駆動用の電源端子として、大きな負荷を駆動する
際、外部電圧源123のレギュレーションが良くない場合
でも、外部電圧源123の電源変動が電源端子12側に影響
しないようにしている。
The resistors 118 to 110 are provided to drive the transistors 110 to 112 in parallel, and the diodes 114 to 116 are provided to limit the reverse bias between the base and the emitter when switching the transistors 105 and 107. The power terminal 3 is a power terminal for the output stage, and the power terminal 12
Is used as a power supply terminal for pre-driving, so that when driving a large load, even if the regulation of the external voltage source 123 is not good, the power supply fluctuation of the external voltage source 123 does not affect the power supply terminal 12 side.

発明が解決しようとする課題 上述のような従来の出力回路装置において、出力端子
4にMOSトランジスタ126のゲートを直接接続してゲート
を駆動する時、出力電圧のハイレベルが電源電圧に依存
して変化し、外部電圧源122または123のレギュレーショ
ンが悪い場合、出力端子4からゲート耐圧以上の出力電
圧を出力する危険性がある。そこで、第4図に示すよう
に、出力端子4と接地点との間に電源制限用の抵抗124
とツエナーダイオード117の直列回路を接続して、ゲー
トの入力電圧を制限してゲートを駆動するのが、一般的
である。しかしながら、出力端子4の容量性負荷となる
ゲート入力に抵抗124を接続すると、ゲート入力の波形
を鈍らせる要因となることから、抵抗124の抵抗値は100
Ω程度の小さな値しか選ばない。すると、出力端子4の
電圧が高い時、抵抗124とツエナーダイオード117に大き
な電流が流れ、それに連れて電源端子3に流れる電流も
大きくなり、出力回路装置内の消費電力が大きくなると
いう問題点があった。
Problems to be Solved by the Invention In the conventional output circuit device as described above, when the gate of the MOS transistor 126 is directly connected to the output terminal 4 to drive the gate, the high level of the output voltage depends on the power supply voltage. If there is a change and the regulation of the external voltage source 122 or 123 is poor, there is a risk that the output terminal 4 will output an output voltage higher than the gate withstand voltage. Therefore, as shown in FIG. 4, a power limiting resistor 124 is provided between the output terminal 4 and the ground point.
And a series circuit of a Zener diode 117 to drive the gate while limiting the input voltage of the gate. However, if the resistor 124 is connected to the gate input, which is a capacitive load of the output terminal 4, the waveform of the gate input becomes dull.
Choose only a small value of about Ω. Then, when the voltage of the output terminal 4 is high, a large current flows through the resistor 124 and the Zener diode 117, and accordingly, the current flowing through the power supply terminal 3 also increases, and the power consumption in the output circuit device increases. there were.

本発明は、上記従来の問題点を解消するもので、電源
効率の良い出力回路装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned conventional problems and to provide an output circuit device with high power supply efficiency.

課題を解決するための手段 この目的を達成するために、本発明は、出力端子
(4)に接続された容量性負荷を駆動する出力回路装置
であって、コレクタに電源端子(3)を接続しエミッタ
に前記出力端子を接続した第1のトランジスタ(1)
と、コレクタに前記出力端子を接続したエミッタ接地の
第2のトランジスタ(2)と、コレクタに電流源(6)
を有しコレクタ出力で前記第1のトランジスタのベース
を駆動するエミッタ接地の第3のトランジスタ(8)
と、前記第3のトランジスタのコレクタと接地点との間
に接続されハイレベルの上限電圧を降伏電圧で規制する
ツエナーダイオードと、前記第2のトランジスタ(2)
のベースをスイッチング制御する第4のトランジスタ
(9)と、前記第3,第4のトランジスタ(8,9)のベー
スを互いに逆相の信号で駆動する回路手段(10)と、を
具備したものである。
Means for Solving the Problems To achieve this object, the present invention is an output circuit device for driving a capacitive load connected to an output terminal (4), wherein a power supply terminal (3) is connected to a collector. A first transistor having the output terminal connected to an emitter;
A second emitter-grounded transistor (2) having the output terminal connected to the collector, and a current source (6) connected to the collector.
A grounded third transistor having a collector output to drive the base of the first transistor (8)
A Zener diode connected between the collector of the third transistor and a ground point to regulate a high-level upper limit voltage by a breakdown voltage; and the second transistor (2).
And a circuit means (10) for driving the bases of the third and fourth transistors (8, 9) with signals having phases opposite to each other. It is.

作 用 上記の構成により、出力端子からハイレベルを出力す
る時に作動状態となる第1のトランジスタのベース電位
がツエナーダイオードの降伏電圧で規制されるから、出
力端子のハイレベルを電源電圧の変動に拘らず安定にす
ることができる。また、第1のトランジスタのベース入
力側で電圧制限をかけるから、ツエナーダイオードを小
さな電流で動作させられ、電圧制限をかける際の消費電
力を小さくできる。
According to the above configuration, the base potential of the first transistor which is activated when a high level is output from the output terminal is regulated by the breakdown voltage of the Zener diode. Regardless, it can be stabilized. Further, since the voltage is limited on the base input side of the first transistor, the Zener diode can be operated with a small current, and the power consumption when the voltage is limited can be reduced.

実施例 以下、本発明の出力回路装置について、図面を参照し
ながら説明する。
Embodiment Hereinafter, an output circuit device of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例に係わる出力回路装置の回
路図であり、第1図において、1,2,8,9はバイポーラ型
のトランジスタ、3は電源端子、4は出力端子、5は接
地端子、6,7は電源流、10は正転出力と反転出力とを出
力するロジック回路、13はツエナーダイオードで構成さ
れる上限電圧規制手段である。
FIG. 1 is a circuit diagram of an output circuit device according to an embodiment of the present invention. In FIG. 1, 1, 2, 8, and 9 are bipolar transistors, 3 is a power supply terminal, 4 is an output terminal, and 5 is an output terminal. Is a ground terminal, 6 and 7 are power supply flows, 10 is a logic circuit for outputting a normal output and an inverted output, and 13 is an upper limit voltage regulating means composed of a Zener diode.

そして、コレクタに電源端子3を接続しエミッタに出
力端子4を接続したトランジスタ1と、コレクタに出力
端子4を接続したエミッタ接地のトランジスタ2と、に
よってトーテムポール型の出力回路を構成し、トランジ
スタ1のベースはコレクタに電流源6を有したエミッタ
接地のトランジスタ8でスイッチング制御し、トランジ
スタ2のベースはコレクタに電流源7を有したエミッタ
接地のトランジスタ9でスイッチング制御し、トランジ
スタ9のベースにロジック回路10の正転出力を印加し、
それとは逆位相の反転出力をトランジスタ8のベースに
印加する。更に、トランジスタ8のコレクタには、ツエ
ナーダイオードで構成される上限電圧規制手段13が接続
され、トランジスタ8のコレクタ電位のハイレベルは上
限電圧規制手段で制限される。
A transistor 1 having a collector connected to the power supply terminal 3 and an emitter connected to the output terminal 4 and a transistor 2 having a collector connected to the output terminal 4 and having a grounded emitter 2 constitute a totem-pole type output circuit. The base of the transistor 2 is controlled by a common-emitter transistor 8 having a current source 6 at the collector, and the base of the transistor 2 is controlled by a common-emitter transistor 9 having a current source 7 at the collector. Apply the forward output of circuit 10,
An inverted output of the opposite phase is applied to the base of the transistor 8. Further, the collector of the transistor 8 is connected to upper limit voltage regulating means 13 composed of a Zener diode, and the high level of the collector potential of the transistor 8 is restricted by the upper limit voltage regulating means.

さてここで、電流源6の電流値は、出力端子4の電圧
がハイレベルの時に、トランジスタ1が負荷を駆動する
のに十分なベース電流の値に設定されるため、その電流
値は小さく、上限電圧規制手段13での電力損失も小さく
なる。
Now, the current value of the current source 6 is set to a value of a base current sufficient for the transistor 1 to drive the load when the voltage of the output terminal 4 is at a high level. Power loss in the upper limit voltage regulating means 13 is also reduced.

次に、第1図の回路構成を更に具体化した他の回路例
を第2図に示す。第2図において、3,12は電源端子、4
は出力端子、5は接地端子、101〜104は電流源、105〜1
13はNPN型のトランジスタ、114〜116はダイオード、217
はツエナーダイオード、118〜121は抵抗、122,123は外
部電圧源、124,125は外部抵抗、126は負荷としてのMOS
トランジスタである。
Next, FIG. 2 shows another example of a circuit that further embodies the circuit configuration of FIG. In FIG. 2, reference numerals 3 and 12 denote power terminals and 4
Is an output terminal, 5 is a ground terminal, 101 to 104 are current sources, 105 to 1
13 is an NPN transistor, 114 to 116 are diodes, 217
Is a Zener diode, 118 to 121 are resistors, 122 and 123 are external voltage sources, 124 and 125 are external resistors, and 126 is a MOS as a load.
It is a transistor.

第2図において、コレクタを電源端子3に接続したト
ランジスタ105とトランジスタ107とはダーリントン回路
を構成し、出力端子4にハイレベルを出力する際の電流
能力を大きくしている。トランジスタ105のエミッタに
コレクタを接続したエミッタ接地のトランジスタ106と
トランジスタ105はトーテムポール型の出力回路を構成
し、負荷電流のスイッチング速度の高速化を図ってい
る。トランジスタ105のベースと接地端子間に接続され
たトランジスタ108は、トランジスタ105のベースに蓄積
された電化を放電して、トランジスタ105のカットオフ
を早める働きをする。また、トランジスタ106のベース
・エミッタ間に接続されたトランジスタ110もこれと同
じ働きをするものである。
In FIG. 2, the transistor 105 and the transistor 107 whose collectors are connected to the power supply terminal 3 form a Darlington circuit, and the current capability when outputting a high level to the output terminal 4 is increased. The transistor 106 having a common emitter and a collector connected to the emitter of the transistor 105 and a transistor 105 constitute a totem-pole type output circuit to increase the switching speed of the load current. The transistor 108 connected between the base of the transistor 105 and the ground terminal discharges the electrification stored in the base of the transistor 105 and hastens the cutoff of the transistor 105. The transistor 110 connected between the base and the emitter of the transistor 106 has the same function.

トランジスタ107のベースを駆動するトランジスタ109
は、コレクタに電流源104を有し、トランジスタ105およ
び107を導通する時、オフ状態となって電流源104の電流
をトランジスタ107のベースに供給する。但し、トラン
ジスタ109のコレクタと接地端子5との間にツエナーダ
イオード217が接続されているため、コレクタ電位がツ
エナーダイオード217の降伏電圧で規制される。
Transistor 109 that drives the base of transistor 107
Has a current source 104 at the collector and is turned off when the transistors 105 and 107 are turned on to supply the current of the current source 104 to the base of the transistor 107. However, since the Zener diode 217 is connected between the collector of the transistor 109 and the ground terminal 5, the collector potential is regulated by the breakdown voltage of the Zener diode 217.

そして、入力端子にハイレベルの信号が入力される
と、エミッタ接地のトランジスタ113はオンとなり、コ
レクタ出力に接続されたトランジスタ110〜112をオフに
する。この時、トランジスタ108は電流源102からの電流
供給でオン状態となり、トランジスタ105のベース電位
をローレベルに引き込む。それと同時に、トランジスタ
109もオン状態となり、トランジスタ109のエミッタ電流
でトランジスタ106のベースを駆動する一方、トランジ
スタ107のベース電位をローレベルに引き込む。その結
果、トランジスタ106をオンにし、トランジスタ105,107
をオフにし、出力端子4の出力電圧をローレベルにす
る。
Then, when a high-level signal is input to the input terminal, the common emitter transistor 113 is turned on, and the transistors 110 to 112 connected to the collector output are turned off. At this time, the transistor 108 is turned on by the current supplied from the current source 102, and pulls the base potential of the transistor 105 to a low level. At the same time, transistors
The transistor 109 is also turned on, driving the base of the transistor 106 with the emitter current of the transistor 109, while pulling the base potential of the transistor 107 to a low level. As a result, the transistor 106 is turned on, and the transistors 105 and 107 are turned on.
Is turned off, and the output voltage of the output terminal 4 is set to the low level.

次に、入力端子にローレベルの信号が入力されると、
トランジスタ113はオフとなり、コレクタ出力に接続さ
れたトランジスタ110〜112をオンにする。そして、トラ
ンジスタ108と109をオフにするので、トランジスタ107
と105が電流源104からの電流でオンとなる一方、トラン
ジスタ110のオンによってトランジスタ106がオフとな
り、出力端子4の出力電圧をハイレベルにする。
Next, when a low-level signal is input to the input terminal,
Transistor 113 is turned off, turning on transistors 110-112 connected to the collector output. Then, since the transistors 108 and 109 are turned off, the transistor 107
And 105 are turned on by the current from the current source 104, while the transistor 106 is turned off by turning on the transistor 110, and the output voltage of the output terminal 4 is set to a high level.

このように、出力端子4の電圧はスイッチング制御さ
れ、出力端子4のハイレベルの電圧の電源電圧の変動に
よらずツエナーダイオード217で安定に出力され、出力
端子4に接続されるMOSトランジスタ126のゲート電極
は、ゲート耐圧以下の安定な電圧で駆動され、回路動作
の信頼性が確保できる。
As described above, the switching control of the voltage of the output terminal 4 is performed, and the output of the MOS transistor 126 connected to the output terminal 4 is stably output by the Zener diode 217 irrespective of the fluctuation of the power supply voltage of the high level voltage of the output terminal 4. The gate electrode is driven at a stable voltage equal to or lower than the gate withstand voltage, and the reliability of the circuit operation can be ensured.

また、トランジスタ107とトランジスタ105がダーリン
トン回路の構成となっているから、トランジスタ107の
ベース電流はトランジスタ105のベース電流を電流増幅
率(hFE)で割った電流値で駆動可能であるから、電流
源104の電流値は第1図中の電流源6に比べて小さな電
流に設定でき、電力損失を極めて小さくすることができ
る。
In addition, since the transistor 107 and the transistor 105 form a Darlington circuit, the base current of the transistor 107 can be driven by a current value obtained by dividing the base current of the transistor 105 by the current amplification factor (h FE ). The current value of the source 104 can be set smaller than that of the current source 6 in FIG. 1, and the power loss can be extremely reduced.

発明の効果 以上詳述したように、本発明の出力回路装置は、回路
内部に出力電圧の制限機能を有しているから、外付けの
ツエナーダイオードを必要とせずに安定な出力電圧が得
られ、消費電力を飛躍的に少なくできる。また、耐圧の
低いMOSトランジスタのようなデバイスを信頼性を損わ
ずに駆動することができる。
Effects of the Invention As described in detail above, the output circuit device of the present invention has a function of limiting the output voltage inside the circuit, so that a stable output voltage can be obtained without the need for an external Zener diode. Power consumption can be drastically reduced. Further, a device such as a MOS transistor having a low withstand voltage can be driven without impairing reliability.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の出力回路装置に係わる一実施例の回路
構成図、第2図は本発明の他の具体例の回路構成図、第
3図は従来例の回路構成図、第4図は第3図の具体的な
回路構成図である。 3……電源端子、4……出力端子、5……接地端子、10
1〜104……電流源、105〜113……トランジスタ、114〜1
16……ダイオード、217……ツエナーダイオード、118〜
121……抵抗、122,123……外部電圧源、124,125……外
部抵抗、126……MOSトランジスタ。
FIG. 1 is a circuit diagram of one embodiment of the output circuit device of the present invention, FIG. 2 is a circuit diagram of another embodiment of the present invention, FIG. 3 is a circuit diagram of a conventional example, and FIG. FIG. 4 is a specific circuit configuration diagram of FIG. 3 Power supply terminal 4 Output terminal 5 Ground terminal 10
1 to 104: current source, 105 to 113: transistor, 114 to 1
16: Diode, 217: Zener diode, 118 ~
121 ... resistor, 122, 123 ... external voltage source, 124, 125 ... external resistor, 126 ... MOS transistor.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】出力端子に接続された容量性負荷を駆動す
る出力回路装置であって、 コレクタに電源端子を接続しエミッタに前記出力端子を
接続した第1のトランジスタと、 コレクタに前記出力端子を接続したエミッタ接地の第2
のトランジスタと、 コレクタに電流源を有しコレクタ出力で前記第1のトラ
ンジスタのベースを駆動するエミッタ接地の第3のトラ
ンジスタと、 前記第3のトランジスタのコレクタと接地点との間に接
続されハイレベルの上限電圧を降伏電圧で規制するツエ
ナーダイオードと、 前記第2のトランジスタのベースをスイッチング制御す
る第4のトランジスタと、 前記第3,第4のトランジスタのベースを互いに逆相の信
号で駆動する回路手段と、 を具備した出力回路装置。
An output circuit device for driving a capacitive load connected to an output terminal, comprising: a first transistor having a collector connected to a power supply terminal and an emitter connected to the output terminal; and a collector having the output terminal. Connected to the grounded second emitter
A third transistor having a current source at the collector, and having a collector output and driving the base of the first transistor with a collector output; and a high-level transistor connected between the collector of the third transistor and a ground point. A Zener diode that regulates an upper limit voltage of a level by a breakdown voltage; a fourth transistor that controls switching of a base of the second transistor; and a base that drives the bases of the third and fourth transistors with signals having phases opposite to each other. An output circuit device comprising: circuit means.
【請求項2】出力端子に接続されたMOSトランジスタの
ゲート電極を駆動する出力回路装置であって、 コレクタに電源端子を接続しエミッタに前記出力端子を
接続した第1のトランジスタと、 コレクタに前記電源端子を接続しエミッタに前記第1の
トランジスタのベースを接続した第2のトランジスタ
と、 コレクタに前記出力端子を接続したエミッタ接地の第3
のトランジスタと、 コレクタに電流源を有しコレクタ出力で前記第2のトラ
ンジスタのベースを駆動し且つエミッタ出力で前記第3
のトランジスタのベースを駆動する第4のトランジスタ
と、 前記第4のトランジスタのコレクタにカソードを接続し
アノードを接地したツエナーダイオードと、 を具備した出力回路装置。
2. An output circuit device for driving a gate electrode of a MOS transistor connected to an output terminal, comprising: a first transistor having a power supply terminal connected to a collector and the output terminal connected to an emitter; A second transistor having a power terminal connected thereto and having the emitter connected to the base of the first transistor, and a third emitter grounded having the collector connected to the output terminal.
And a current source at the collector, the collector output driving the base of the second transistor, and the emitter output the third transistor.
An output circuit device comprising: a fourth transistor that drives a base of the transistor; and a Zener diode having a cathode connected to the collector of the fourth transistor and an anode grounded.
JP1327891A 1989-12-18 1989-12-18 Output circuit device Expired - Fee Related JP2815434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1327891A JP2815434B2 (en) 1989-12-18 1989-12-18 Output circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1327891A JP2815434B2 (en) 1989-12-18 1989-12-18 Output circuit device

Publications (2)

Publication Number Publication Date
JPH03187614A JPH03187614A (en) 1991-08-15
JP2815434B2 true JP2815434B2 (en) 1998-10-27

Family

ID=18204139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1327891A Expired - Fee Related JP2815434B2 (en) 1989-12-18 1989-12-18 Output circuit device

Country Status (1)

Country Link
JP (1) JP2815434B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4569210B2 (en) * 2003-07-30 2010-10-27 富士電機システムズ株式会社 Display device drive circuit
US7773051B2 (en) 2003-07-30 2010-08-10 Fuji Electric Systems Co., Ltd. Display apparatus driving circuitry

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538011B2 (en) * 1988-12-08 1996-09-25 沖電気工業株式会社 Drive circuit

Also Published As

Publication number Publication date
JPH03187614A (en) 1991-08-15

Similar Documents

Publication Publication Date Title
JPS5989573A (en) Electronic switch unit
JP2815434B2 (en) Output circuit device
US3909701A (en) Linear energy conservative current source
JPH07321621A (en) Semiconductor integrated circuit
US5122683A (en) Ecl circuit with feedback controlled pull down in output
JP3332991B2 (en) Drive circuit
US4095127A (en) Transistor base drive regulator
US4366447A (en) Push-pull amplifier circuit
EP0097248B1 (en) Switchable current source
US4508979A (en) Single-ended push-pull circuit having a small through-current
US5166544A (en) Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
US4259599A (en) Complementary transistor switching circuit
JPH03100814A (en) Constant voltage circuit
USRE35745E (en) Device for generating a reference voltage for a switching circuit including a capacitive bootstrap circuit
KR100394301B1 (en) Btl amplifier circuit
US5262688A (en) Operational amplifier circuit
US6154063A (en) Class AB emitter follower buffers
JPS61294924A (en) Switching circuit
JPH0683045B2 (en) Switching amplifier
JPH0749541Y2 (en) Transistor switch circuit
US4799027A (en) Low-frequency amplifier
JP2909125B2 (en) Switch circuit
JPH0786895A (en) Output circuit
JP2853278B2 (en) Drive circuit
JPH0738103B2 (en) Gas discharge panel drive circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees