JP3434670B2 - 帯域管理装置 - Google Patents
帯域管理装置Info
- Publication number
- JP3434670B2 JP3434670B2 JP13096197A JP13096197A JP3434670B2 JP 3434670 B2 JP3434670 B2 JP 3434670B2 JP 13096197 A JP13096197 A JP 13096197A JP 13096197 A JP13096197 A JP 13096197A JP 3434670 B2 JP3434670 B2 JP 3434670B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- channel
- input buffer
- input
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、帯域管理装置に関
する。特に、非同期転送モード（以下、ＡＴＭ：Asynch
ronous Transfer Modeという。）網を構成する回線の帯
域管理に用いる装置として好適なものである。 【０００２】 【従来の技術】今日、より高速で高品質な通信を実現で
きる広帯域サービス総合ディジタル網（以下、Ｂ−ＩＳ
ＤＮ：Broadband Integrated Services Digital Networ
kという。）の構築が急がれており、その主要技術であ
るＡＴＭ技術の標準化作業が急ピッチで進められてい
る。 【０００３】このＡＴＭ技術は、伝送データを４８バイ
トづつ区切ったものに５バイトの制御情報（ヘッダ）を
付した５３バイトの固定長セルを伝送路を介して転送す
る技術であり、ハードウェアによる高速交換に適してい
ることから、帯域を異にする複数のメディア情報を同時
に転送することが求められるＢ−ＩＳＤＮにおいては不
可欠な技術として注目されている技術である。 【０００４】ところで、従来のＡＴＭ技術では、１つの
回線を複数のチャネルで共有する場合、当該回線の帯域
を、各チャネルが要求する帯域に応じて固定的に割り当
てる手法が採用されている。なお、この制御には、各セ
ル時間ごとに回線を占有するチャネルを指定する情報が
書き込まれているテーブルが用いられ、当該テーブルの
読み出し位置を１セル時間ごとにシフトすることによ
り、帯域の割当を実現している。 【０００５】 【発明が解決しようとする課題】ところが、かかる帯域
管理方法では、例えば、テーブルが指示したチャネルの
バッファ内に回線に読み出すべきセルが未だ蓄積されて
いない場合、指定されたチャネルのセルを伝送できない
だけでなく、既に伝送すべきセルが用意されている他の
チャネルについてもセルの送出を行うことができず、帯
域の空きが生じるのを避け得なかった。 【０００６】このため、回線帯域を有効に使うため、空
き帯域が生じた場合には、瞬時的に帯域の割当を越えて
情報の転送を許す仕組みが必要となってきている。 【０００７】本発明は、以上の課題を考慮してなされた
もので、各チャネルが自らデータを転送する最低限の帯
域を確保しつつ、回線に空き帯域がある場合には必要に
応じてその空き帯域を利用してデータ転送をできるよう
にすることにより、回線帯域の有効利用を実現できる帯
域管理装置を提案しようとするものである。 【０００８】 【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、複数のチャネルの共有に係る非
同期転送モード回線へ、各チャネルの割当て帯域に応じ
て、各チャネルの送出セルを選択して出力する帯域管理
装置において、以下の手段を設けるようにする。 【０００９】すなわち、(1) 複数のチャネルそれぞれに
対応し、入力された対応するチャネルの送信セルを、送
出許可が与えられるまで個別に蓄積すると共に、蓄積し
ている送信セルがある場合に送出要求を出力する複数の
入力バッファ部と、(2)各入力バッファ部の送出要求の
出力線がそれぞれ接続されている複数の入力端子を備え
ると共に、同数の出力端子を備え、与えられた当該タイ
ムスロットでの接続状態情報に従い、自己の複数の入力
端子及び複数の出力端子間を１対１接続させるローテー
タと、(3)ローテータの各出力端子にそれぞれ対応した
複数の入力端子を備えると共に、その各入力端子に異な
る優先順位が付与されており、１以上の入力端子から同
時に送出要求が入力されたときに、送出要求が入力され
た中で最も優先順位が高い入力端子への送出要求の送信
元の入力バッファ部へ送出許可を返信するセル競合制御
回路と、(4)各チャネルの割当て帯域に応じてタイムス
ロット毎に更新されていく接続状態情報をローテータへ
与える接続状態情報出力部とを設けるようにする。 【００１０】以上の帯域管理装置においては、優先順位
を各チャネルに要求される帯域に応じて各タイムスロッ
ト毎に切り換えて割り当てることにより、全ての入力バ
ッファ部からの送出要求が競合している場合にも、各チ
ャネルに要求される帯域を満たすように送出セルを選択
することができる。 【００１１】また、仮に、あるタイムスロットにおい
て、最も優先順位の高い入力バッファ部についての送出
要求が競合制御手段に入力されていない場合でも、残る
送出要求のうち最も高い優先順位が付されているものを
選択して送出許可を与えるため、帯域の空きを極力少な
くすることが可能となる。 【００１２】 【発明の実施の形態】（Ａ）実施形態 （Ａ−１）帯域管理装置の構成 以下、本発明に係る帯域管理装置の一実施形態を、図面
に基づいて説明する。 【００１３】ここでは、ＡＴＭ回線の帯域を管理する帯
域管理装置について、図１を用いて説明する。 【００１４】（ａ）全体構成 図１に示すように、本実施形態に係る帯域管理装置１
は、複数のチャネルそれぞれに対応する入力バッファ部
２１、２２、…２ｎと、ローテータ３と、セル競合制御
回路４の３つの機能ブロックから構成されている。この
帯域管理装置１の特徴は、原則的な帯域の割当てを基本
としつつも、予定されたチャネルについてセル送出が間
に合わない場合には、他のチャネルにＡＴＭ回線の使用
権を割り当て得る点である。 【００１５】（ｂ）各部の構成 （ｂ−１）入力バッファ部の構成 入力バッファ部２ｉ（ｉ＝１、２、…ｎ）は、帯域管理
装置１が制御対象とする複数のチャネルそれぞれについ
て１つづつ設けられたバッファ手段であり、ＦＩＦＯメ
モリ５ｉ（ｉ＝１、２、…ｎ）及びメモリ管理部６ｉ
（ｉ＝１、２、…ｎ）から構成されている。 【００１６】このうち、ＦＩＦＯメモリ５ｉは、先入れ
先出し型のメモリであり、メモリ管理部６ｉから送出命
令が与えられたとき、最先に入力さたＡＴＭセルをＡＴ
Ｍ回線へ送出するように構成されている。 【００１７】メモリ管理部６ｉは、ＦＩＦＯメモリ５ｉ
を管理する手段であり、新たなＡＴＭセルの入力がある
たび、当該ＦＩＦＯメモリ５ｉに蓄積されているＡＴＭ
セルの個数を管理するカウント値を「１」だけカウント
アップするようになっている。 【００１８】また、当該メモリ管理部６ｉは、ＦＩＦＯ
メモリ５ｉに蓄積されているＡＴＭセルの個数が１個以
上である場合、ローテータ３に対してセル送出要求信号
Ｓreq を送出するようになっており、当該信号に対して
セル送出許可信号Ｓack の応答があった場合には、前述
の送出命令を、ＦＩＦＯメモリ５ｉに対して与えるよう
になっている。なお、この送出命令と同時に、蓄積され
ているＡＴＭセルの個数を管理するカウント値は「１」
だけ減算される。 【００１９】なお、このメモリ管理部６ｉは、ＦＩＦＯ
メモリ５ｉにＡＴＭセルが蓄積されていないと判断した
場合には、ローテータ３に対してセル送出要求信号Ｓre
q を送出しないようになっている。これは、送出すべき
ＡＴＭセルがないにもかかわらず、ローテータ３におい
て高い優先順位が与えられ、セル送出許可信号Ｓackが
与えられないようにするためである。 【００２０】（ｂ−２）ローテータの構成 ローテータ３は、前段の入力バッファ部２１、２２…２
ｎから並列的に入力される各入力の並びを、ローテート
テーブル７から与えられる優先順位情報に基づいて並び
替える手段であり、その並び替えは、１タイムスロット
（１セル時間）に１回ずつ行なわれるようになってい
る。 【００２１】ローテートテーブル７は、入力信号をどの
ように並び替えて出力するかについての情報（以下、状
態という。）を、各チャネルの帯域特性が満たされるよ
うに配列して記憶しているテーブルである。 【００２２】このローテートテーブル７の例を、図２
（ｂ）に示す。この図２（ｂ）は、４つのチャネルに要
求される帯域がいずれも等しい場合の例であり、そのた
め、４つの状態を巡回的に繰り返させている。これは、
ＡＴＭ回線内におけるチャネルの帯域割り当ての公平性
を担保するためである。 【００２３】なお、仮に、このローテータ３がない場合
には、次の事態が生じてしまう。すなわち、複数のチャ
ネル間の優先度が固定的に決定され、各チャネル間の公
平性を維持することが難しくなってしまう。 【００２４】例えば、ＡＴＭ回線内に設けられている、
ある２つのチャネルがそれぞれセル送出要求信号Ｓreq
を出している場合にも、このローテータ３が設けられて
いないと、常に何れか一方にだけセル送出許可信号Ｓac
k が応答されることになり、他方のチャネルはセル送出
を待たされ続けて何時までもセルを送出することができ
なくなってしまう。 【００２５】従って、このローテータ３を設けることに
より、それそれのチャネルの順番毎にセル送出許可信号
Ｓack が与えられることになり、どちらか一方のチャネ
ルだけがセルの送出を待たされ続けるということを無く
すことができる。 【００２６】また、図２（ｂ）の例では、ローテータテ
ーブル７の状態の配列を、全てのチャネルに対して優先
順位が公平に表れるように設定しているが、あるチャネ
ルの優先度が高くなるように、意図的に状態の配列を変
えて設定しておくことも可能である。このようにする
と、あるチャネルについて割り当てられる帯域を、他の
チャネルに割り当てられる帯域よりも多くすることも可
能である。 【００２７】（ｂ−３）セル競合制御回路の構成 セル競合制御回路４は、入力端子に優先順位が付されて
いる選択手段であり、ローテータ３から入力されるセル
送出要求信号Ｓreq のうち、最も優先順位の高い入力端
子から入力されたものを一つ選択し、これに対してセル
送出許可信号Ｓack を応答するようになっている。 【００２８】ここで、セル競合制御回路４は、図３の真
理値表に基づいて動作する。セル競合制御回路４は、図
３の真理値表に基づき、優先順位の高い方から順番に
（すなわち、ａ、ｂ、ｃ、ｄの順に）セル送出要求信号
Ｓreq の有無を確認していき、最初にセル送出要求信号
Ｓreq が認められたチャネルについて、セル送出許可信
号Ｓack を出力している。なお、その他のセル送出要求
信号Ｓreq に対しては、セル送出不許可信号Ｓnackを応
答するようになっている。 【００２９】（Ａ−２）帯域割当動作 続いて、以上の構成を備える帯域管理装置の動作内容
を、図４〜図１０を用いて説明する。なお、以下の説明
では、帯域管理装置が管理するＡＴＭ回線内のチャネル
数を４とする。 【００３０】まず、初期状態を図４に示す。図４に示す
ように、入力バッファ部２１、２２、２３、２４のそれ
ぞれには、２、１、０、３個のＡＴＭセルが蓄積されて
いる。 【００３１】なお、図４の場合、ローテートテーブル７
のテーブル長が「６」に設定されており、接続の状態
を、状態「１」、「２」、「３」、「４」、「１」、
「２」の順に設定すべきことが記録されている。これら
状態「１」、「２」、「３」、「４」が指定する入出力
関係を、図５（ａ）〜（ｄ）に示す。 【００３２】ここで、状態「１」は、優先順位が、入力
バッファ部２１、２２、２３、２４の順であることを表
している。また、状態「２」は、優先順位が、入力バッ
ファ部２２、２３、２４、２１の順であることを表して
いる。さらに、状態「３」は、優先順位が、入力バッフ
ァ部２３、２４、２１、２２の順であることを表してい
る。状態「４」は、優先順位が、入力バッファ部２４、
２１、２２、２３の順であることを表している。 【００３３】従って、各タイムスロットにおいて各入力
バッファ部２１〜２４からセル送出要求信号Ｓreq が出
された場合には、状態「１」のとき入力バッファ部２１
が選択され、状態「２」のとき入力バッファ部２２が選
択され、状態「３」のとき入力バッファ部２３が選択さ
れ、状態「４」のとき入力バッファ部２４が選択される
ことになる。この結果、各状態の出現頻度が、各入力バ
ッファ部２ｉのチャネルに求められる最低帯域保証値に
対応することになる。 【００３４】図４の場合には、入力バッファ部２１及び
２２のそれぞれに、全体の帯域の１／３が割り当てられ
ており、入力バッファ部２３及び２４のそれぞれに、全
体の帯域の１／６が割り当てられている。 【００３５】初期状態の説明に戻る。さて、図４に示す
初期状態においては、入力バッファ部２３を除く全ての
入力バッファ部２１、２２及び２４から、ローテータ３
に対し、セル送出要求信号Ｓreq が送出されている。こ
のとき、ローテータテーブル７が指示している状態は状
態「１」である。 【００３６】従って、ローテータ３からセル競合制御回
路４に対しは、図６に示すように、入力バッファ部２
１、２２及び２４の順に優先順位の高い入力端にセル送
出要求信号Ｓreq が与えられることになり、これらの中
で最も優先順位の高かった入力バッファ部２１に対し
て、セル送出許可信号Ｓack が応答されることになる。
この結果、入力バッファ部２１から、ＦＩＦＯメモリ５
１に記憶されているＡＴＭセルのうちで最先のＡＴＭセ
ルがＡＴＭ回線に出力される。なお、このＡＴＭセルの
出力と同時にメモリ管理部６１のカウント値（セル蓄積
量）は「１」だけ減算され、「１」個となる。 【００３７】次のタイムスロットでは、図７に示すよう
に、ローテートテーブル７の指定する状態が状態「２」
に切り替わる。この場合も、入力バッファ部２３を除く
他の入力バッファ部２１、２２及び２４のそれぞれには
ＡＴＭセルが蓄積されているので、各入力バッファ部２
１、２２及び２４からセル送出要求信号Ｓreq がローテ
ータ３に対して送出される。 【００３８】ただし、このタイムスロットでは、ローテ
ータ３における優先順位は、入力バッファ部２２が最高
となり、入力バッファ部２１は最低となっているので、
入力バッファ部２２のセル送出要求信号Ｓreq に対して
セル送出許可信号Ｓack が出されることになる。この結
果、入力バッファ部２２からＡＴＭセルが出力され、そ
のＦＩＦＯメモリ５２に蓄積されているＡＴＭセルの数
は「０」個になる。 【００３９】さらに次のタイムスロットでは、図８に示
すように、ローテートテーブル７の指定する状態が状態
「３」に切り替わる。この場合、セル送出要求信号Ｓre
q を送出するのは入力バッファ部２１と２４の２つであ
る。 【００４０】このとき、ローテータ３が指示する最も優
先順位の高い入力は、入力バッファ部２３であるが、こ
の入力バッファ部２３からはセル送出要求信号Ｓreq が
出されていないので、２番目に優先順位の高い入力バッ
ファ部２４のセル送出要求信号Ｓreq がセル競合制御回
路４において選択され、当該入力バッファ部２４に対し
てセル送出許可信号Ｓack が出されることになる。 【００４１】この結果、入力バッファ部２４からＡＴＭ
セルが出力され、そのＦＩＦＯメモリ５４に蓄積されて
いるＡＴＭセルの数は「２」個になる。このように、従
来装置の場合には、ＡＴＭセルを出力し得なかったよう
な状況下でも、他のチャネルのうち優先順位の高いチャ
ネルのＡＴＭセルを送出することができている。 【００４２】この後は、図９及び図１０に示す動作が順
番に実行され、図９では優先順位が最高の入力バッファ
部２４からＡＴＭセルが出力され、図１０では再び優先
順位が最高になった入力バッファ部２１からＡＴＭセル
が出力されることになる。以下この動作がローテートテ
ーブル７に記憶されている優先順位に従い実行される。 【００４３】（Ａ−３）実施形態の効果 以上のように、本実施形態の帯域管理装置によれば、あ
る入力バッファ部のＡＴＭセルを送出すべきタイムスロ
ットが到来しても、その入力バッファ部に送出すべきＡ
ＴＭセルが蓄積されていない場合には、これに続く優先
順位を有する入力バッファ部にＡＴＭセルの送出権を移
行し、それでも送出すべきＡＴＭセルがない場合にはさ
らに続く優先順位の入力バッファ部へとＡＴＭセルの送
出権を移行させるようにしたことにより、それぞれの入
力バッファ部に送出すべきＡＴＭセルがある場合にはそ
の中から最も優先順位の高い入力バッファ部からＡＴＭ
セルを送出できるようにすることができる。 【００４４】これにより、ある帯域が割り当てられてい
るＡＴＭ回線内の各チャネルに、一時的な帯域の空きが
生じた場合にも、この帯域を有効に活用してＡＴＭセル
を送出することができる帯域管理装置を実現することが
できる。 【００４５】また、この実施形態においては、ローテー
タ３とローテータテーブル７とを設け、各チャネルにつ
いてのセル送出権を公平に割り当てるようにしたことに
より、各チャネルのセル送出の機会を均等にでき、送出
の機会に不公平が生じないようにできる。 【００４６】なおここで、公平性とは同じ帯域を割り当
てたチャネル同士での送出権の公平性である。また、チ
ャネル間についてはテーブル設定の変更によってどのよ
うにも送出帯域分割が可能となる。この送出帯域分割が
自送出の最低帯域となる。 【００４７】（Ｂ）他の実施形態 なお、上述の実施形態においては、チャネル数を４とす
る場合について説明したが、これに限定されるものでは
なく、一般にｎ（ｎは２以上の自然数）個のチャネルを
有するＡＴＭ回線の帯域を管理する場合に拡張できる。 【００４８】また、上述の実施形態においては、入力バ
ッファ部のＦＩＦＯメモリ５ｉの段数を６段としている
が、この段数に限られるものではない。 【００４９】さらに、上述の実施形態においては、ロー
テータテーブル７のテーブル長を「６」とする場合につ
いて述べたが、帯域の分割比率等に応じてこのテーブル
長は自由に設定し得る。 【００５０】さらに、上述の実施形態においては、ＡＴ
ＭセルをＦＩＦＯメモリ５ｉに記憶することとしたが、
必ずしもこれに限られるものではなく、汎用メモリをＦ
ＩＦＯメモリの形態で使用する場合や入力順によらずＡ
ＴＭセルを出力する構成のメモリ手段を用いても良い。 【００５１】さらに、上述の実施形態においては、各入
力バッファ部２ｉのメモリ管理部６ｉは、自装置が管理
するＦＩＦＯメモリ５ｉにＡＴＭセルが蓄積されている
場合にのみセル送出要求信号Ｓreq を出力させる場合に
ついて述べたが、送出すべきＡＴＭセルの有無に拘わら
ず、全てのメモリ管理部６からセル送出要求信号Ｓreq
を出力させるようにしても良い。 【００５２】この場合には、セル送出要求信号Ｓreq
に、送出すべきＡＴＭセルの有無を示す情報を付加する
ようにし、セル競合制御回路４において、送出すべきＡ
ＴＭセルを有するものの中で優先度の最も高いものを選
択させるような構成にすれば、同様の効果を得ることが
できる。 【００５３】 【発明の効果】上述のように、本発明によれば、各チャ
ネルに要求される最低の帯域を保証しつつも、帯域に空
きが生じた場合には、これを有効に他のチャネルに割り
当てることができる。
する。特に、非同期転送モード（以下、ＡＴＭ：Asynch
ronous Transfer Modeという。）網を構成する回線の帯
域管理に用いる装置として好適なものである。 【０００２】 【従来の技術】今日、より高速で高品質な通信を実現で
きる広帯域サービス総合ディジタル網（以下、Ｂ−ＩＳ
ＤＮ：Broadband Integrated Services Digital Networ
kという。）の構築が急がれており、その主要技術であ
るＡＴＭ技術の標準化作業が急ピッチで進められてい
る。 【０００３】このＡＴＭ技術は、伝送データを４８バイ
トづつ区切ったものに５バイトの制御情報（ヘッダ）を
付した５３バイトの固定長セルを伝送路を介して転送す
る技術であり、ハードウェアによる高速交換に適してい
ることから、帯域を異にする複数のメディア情報を同時
に転送することが求められるＢ−ＩＳＤＮにおいては不
可欠な技術として注目されている技術である。 【０００４】ところで、従来のＡＴＭ技術では、１つの
回線を複数のチャネルで共有する場合、当該回線の帯域
を、各チャネルが要求する帯域に応じて固定的に割り当
てる手法が採用されている。なお、この制御には、各セ
ル時間ごとに回線を占有するチャネルを指定する情報が
書き込まれているテーブルが用いられ、当該テーブルの
読み出し位置を１セル時間ごとにシフトすることによ
り、帯域の割当を実現している。 【０００５】 【発明が解決しようとする課題】ところが、かかる帯域
管理方法では、例えば、テーブルが指示したチャネルの
バッファ内に回線に読み出すべきセルが未だ蓄積されて
いない場合、指定されたチャネルのセルを伝送できない
だけでなく、既に伝送すべきセルが用意されている他の
チャネルについてもセルの送出を行うことができず、帯
域の空きが生じるのを避け得なかった。 【０００６】このため、回線帯域を有効に使うため、空
き帯域が生じた場合には、瞬時的に帯域の割当を越えて
情報の転送を許す仕組みが必要となってきている。 【０００７】本発明は、以上の課題を考慮してなされた
もので、各チャネルが自らデータを転送する最低限の帯
域を確保しつつ、回線に空き帯域がある場合には必要に
応じてその空き帯域を利用してデータ転送をできるよう
にすることにより、回線帯域の有効利用を実現できる帯
域管理装置を提案しようとするものである。 【０００８】 【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、複数のチャネルの共有に係る非
同期転送モード回線へ、各チャネルの割当て帯域に応じ
て、各チャネルの送出セルを選択して出力する帯域管理
装置において、以下の手段を設けるようにする。 【０００９】すなわち、(1) 複数のチャネルそれぞれに
対応し、入力された対応するチャネルの送信セルを、送
出許可が与えられるまで個別に蓄積すると共に、蓄積し
ている送信セルがある場合に送出要求を出力する複数の
入力バッファ部と、(2)各入力バッファ部の送出要求の
出力線がそれぞれ接続されている複数の入力端子を備え
ると共に、同数の出力端子を備え、与えられた当該タイ
ムスロットでの接続状態情報に従い、自己の複数の入力
端子及び複数の出力端子間を１対１接続させるローテー
タと、(3)ローテータの各出力端子にそれぞれ対応した
複数の入力端子を備えると共に、その各入力端子に異な
る優先順位が付与されており、１以上の入力端子から同
時に送出要求が入力されたときに、送出要求が入力され
た中で最も優先順位が高い入力端子への送出要求の送信
元の入力バッファ部へ送出許可を返信するセル競合制御
回路と、(4)各チャネルの割当て帯域に応じてタイムス
ロット毎に更新されていく接続状態情報をローテータへ
与える接続状態情報出力部とを設けるようにする。 【００１０】以上の帯域管理装置においては、優先順位
を各チャネルに要求される帯域に応じて各タイムスロッ
ト毎に切り換えて割り当てることにより、全ての入力バ
ッファ部からの送出要求が競合している場合にも、各チ
ャネルに要求される帯域を満たすように送出セルを選択
することができる。 【００１１】また、仮に、あるタイムスロットにおい
て、最も優先順位の高い入力バッファ部についての送出
要求が競合制御手段に入力されていない場合でも、残る
送出要求のうち最も高い優先順位が付されているものを
選択して送出許可を与えるため、帯域の空きを極力少な
くすることが可能となる。 【００１２】 【発明の実施の形態】（Ａ）実施形態 （Ａ−１）帯域管理装置の構成 以下、本発明に係る帯域管理装置の一実施形態を、図面
に基づいて説明する。 【００１３】ここでは、ＡＴＭ回線の帯域を管理する帯
域管理装置について、図１を用いて説明する。 【００１４】（ａ）全体構成 図１に示すように、本実施形態に係る帯域管理装置１
は、複数のチャネルそれぞれに対応する入力バッファ部
２１、２２、…２ｎと、ローテータ３と、セル競合制御
回路４の３つの機能ブロックから構成されている。この
帯域管理装置１の特徴は、原則的な帯域の割当てを基本
としつつも、予定されたチャネルについてセル送出が間
に合わない場合には、他のチャネルにＡＴＭ回線の使用
権を割り当て得る点である。 【００１５】（ｂ）各部の構成 （ｂ−１）入力バッファ部の構成 入力バッファ部２ｉ（ｉ＝１、２、…ｎ）は、帯域管理
装置１が制御対象とする複数のチャネルそれぞれについ
て１つづつ設けられたバッファ手段であり、ＦＩＦＯメ
モリ５ｉ（ｉ＝１、２、…ｎ）及びメモリ管理部６ｉ
（ｉ＝１、２、…ｎ）から構成されている。 【００１６】このうち、ＦＩＦＯメモリ５ｉは、先入れ
先出し型のメモリであり、メモリ管理部６ｉから送出命
令が与えられたとき、最先に入力さたＡＴＭセルをＡＴ
Ｍ回線へ送出するように構成されている。 【００１７】メモリ管理部６ｉは、ＦＩＦＯメモリ５ｉ
を管理する手段であり、新たなＡＴＭセルの入力がある
たび、当該ＦＩＦＯメモリ５ｉに蓄積されているＡＴＭ
セルの個数を管理するカウント値を「１」だけカウント
アップするようになっている。 【００１８】また、当該メモリ管理部６ｉは、ＦＩＦＯ
メモリ５ｉに蓄積されているＡＴＭセルの個数が１個以
上である場合、ローテータ３に対してセル送出要求信号
Ｓreq を送出するようになっており、当該信号に対して
セル送出許可信号Ｓack の応答があった場合には、前述
の送出命令を、ＦＩＦＯメモリ５ｉに対して与えるよう
になっている。なお、この送出命令と同時に、蓄積され
ているＡＴＭセルの個数を管理するカウント値は「１」
だけ減算される。 【００１９】なお、このメモリ管理部６ｉは、ＦＩＦＯ
メモリ５ｉにＡＴＭセルが蓄積されていないと判断した
場合には、ローテータ３に対してセル送出要求信号Ｓre
q を送出しないようになっている。これは、送出すべき
ＡＴＭセルがないにもかかわらず、ローテータ３におい
て高い優先順位が与えられ、セル送出許可信号Ｓackが
与えられないようにするためである。 【００２０】（ｂ−２）ローテータの構成 ローテータ３は、前段の入力バッファ部２１、２２…２
ｎから並列的に入力される各入力の並びを、ローテート
テーブル７から与えられる優先順位情報に基づいて並び
替える手段であり、その並び替えは、１タイムスロット
（１セル時間）に１回ずつ行なわれるようになってい
る。 【００２１】ローテートテーブル７は、入力信号をどの
ように並び替えて出力するかについての情報（以下、状
態という。）を、各チャネルの帯域特性が満たされるよ
うに配列して記憶しているテーブルである。 【００２２】このローテートテーブル７の例を、図２
（ｂ）に示す。この図２（ｂ）は、４つのチャネルに要
求される帯域がいずれも等しい場合の例であり、そのた
め、４つの状態を巡回的に繰り返させている。これは、
ＡＴＭ回線内におけるチャネルの帯域割り当ての公平性
を担保するためである。 【００２３】なお、仮に、このローテータ３がない場合
には、次の事態が生じてしまう。すなわち、複数のチャ
ネル間の優先度が固定的に決定され、各チャネル間の公
平性を維持することが難しくなってしまう。 【００２４】例えば、ＡＴＭ回線内に設けられている、
ある２つのチャネルがそれぞれセル送出要求信号Ｓreq
を出している場合にも、このローテータ３が設けられて
いないと、常に何れか一方にだけセル送出許可信号Ｓac
k が応答されることになり、他方のチャネルはセル送出
を待たされ続けて何時までもセルを送出することができ
なくなってしまう。 【００２５】従って、このローテータ３を設けることに
より、それそれのチャネルの順番毎にセル送出許可信号
Ｓack が与えられることになり、どちらか一方のチャネ
ルだけがセルの送出を待たされ続けるということを無く
すことができる。 【００２６】また、図２（ｂ）の例では、ローテータテ
ーブル７の状態の配列を、全てのチャネルに対して優先
順位が公平に表れるように設定しているが、あるチャネ
ルの優先度が高くなるように、意図的に状態の配列を変
えて設定しておくことも可能である。このようにする
と、あるチャネルについて割り当てられる帯域を、他の
チャネルに割り当てられる帯域よりも多くすることも可
能である。 【００２７】（ｂ−３）セル競合制御回路の構成 セル競合制御回路４は、入力端子に優先順位が付されて
いる選択手段であり、ローテータ３から入力されるセル
送出要求信号Ｓreq のうち、最も優先順位の高い入力端
子から入力されたものを一つ選択し、これに対してセル
送出許可信号Ｓack を応答するようになっている。 【００２８】ここで、セル競合制御回路４は、図３の真
理値表に基づいて動作する。セル競合制御回路４は、図
３の真理値表に基づき、優先順位の高い方から順番に
（すなわち、ａ、ｂ、ｃ、ｄの順に）セル送出要求信号
Ｓreq の有無を確認していき、最初にセル送出要求信号
Ｓreq が認められたチャネルについて、セル送出許可信
号Ｓack を出力している。なお、その他のセル送出要求
信号Ｓreq に対しては、セル送出不許可信号Ｓnackを応
答するようになっている。 【００２９】（Ａ−２）帯域割当動作 続いて、以上の構成を備える帯域管理装置の動作内容
を、図４〜図１０を用いて説明する。なお、以下の説明
では、帯域管理装置が管理するＡＴＭ回線内のチャネル
数を４とする。 【００３０】まず、初期状態を図４に示す。図４に示す
ように、入力バッファ部２１、２２、２３、２４のそれ
ぞれには、２、１、０、３個のＡＴＭセルが蓄積されて
いる。 【００３１】なお、図４の場合、ローテートテーブル７
のテーブル長が「６」に設定されており、接続の状態
を、状態「１」、「２」、「３」、「４」、「１」、
「２」の順に設定すべきことが記録されている。これら
状態「１」、「２」、「３」、「４」が指定する入出力
関係を、図５（ａ）〜（ｄ）に示す。 【００３２】ここで、状態「１」は、優先順位が、入力
バッファ部２１、２２、２３、２４の順であることを表
している。また、状態「２」は、優先順位が、入力バッ
ファ部２２、２３、２４、２１の順であることを表して
いる。さらに、状態「３」は、優先順位が、入力バッフ
ァ部２３、２４、２１、２２の順であることを表してい
る。状態「４」は、優先順位が、入力バッファ部２４、
２１、２２、２３の順であることを表している。 【００３３】従って、各タイムスロットにおいて各入力
バッファ部２１〜２４からセル送出要求信号Ｓreq が出
された場合には、状態「１」のとき入力バッファ部２１
が選択され、状態「２」のとき入力バッファ部２２が選
択され、状態「３」のとき入力バッファ部２３が選択さ
れ、状態「４」のとき入力バッファ部２４が選択される
ことになる。この結果、各状態の出現頻度が、各入力バ
ッファ部２ｉのチャネルに求められる最低帯域保証値に
対応することになる。 【００３４】図４の場合には、入力バッファ部２１及び
２２のそれぞれに、全体の帯域の１／３が割り当てられ
ており、入力バッファ部２３及び２４のそれぞれに、全
体の帯域の１／６が割り当てられている。 【００３５】初期状態の説明に戻る。さて、図４に示す
初期状態においては、入力バッファ部２３を除く全ての
入力バッファ部２１、２２及び２４から、ローテータ３
に対し、セル送出要求信号Ｓreq が送出されている。こ
のとき、ローテータテーブル７が指示している状態は状
態「１」である。 【００３６】従って、ローテータ３からセル競合制御回
路４に対しは、図６に示すように、入力バッファ部２
１、２２及び２４の順に優先順位の高い入力端にセル送
出要求信号Ｓreq が与えられることになり、これらの中
で最も優先順位の高かった入力バッファ部２１に対し
て、セル送出許可信号Ｓack が応答されることになる。
この結果、入力バッファ部２１から、ＦＩＦＯメモリ５
１に記憶されているＡＴＭセルのうちで最先のＡＴＭセ
ルがＡＴＭ回線に出力される。なお、このＡＴＭセルの
出力と同時にメモリ管理部６１のカウント値（セル蓄積
量）は「１」だけ減算され、「１」個となる。 【００３７】次のタイムスロットでは、図７に示すよう
に、ローテートテーブル７の指定する状態が状態「２」
に切り替わる。この場合も、入力バッファ部２３を除く
他の入力バッファ部２１、２２及び２４のそれぞれには
ＡＴＭセルが蓄積されているので、各入力バッファ部２
１、２２及び２４からセル送出要求信号Ｓreq がローテ
ータ３に対して送出される。 【００３８】ただし、このタイムスロットでは、ローテ
ータ３における優先順位は、入力バッファ部２２が最高
となり、入力バッファ部２１は最低となっているので、
入力バッファ部２２のセル送出要求信号Ｓreq に対して
セル送出許可信号Ｓack が出されることになる。この結
果、入力バッファ部２２からＡＴＭセルが出力され、そ
のＦＩＦＯメモリ５２に蓄積されているＡＴＭセルの数
は「０」個になる。 【００３９】さらに次のタイムスロットでは、図８に示
すように、ローテートテーブル７の指定する状態が状態
「３」に切り替わる。この場合、セル送出要求信号Ｓre
q を送出するのは入力バッファ部２１と２４の２つであ
る。 【００４０】このとき、ローテータ３が指示する最も優
先順位の高い入力は、入力バッファ部２３であるが、こ
の入力バッファ部２３からはセル送出要求信号Ｓreq が
出されていないので、２番目に優先順位の高い入力バッ
ファ部２４のセル送出要求信号Ｓreq がセル競合制御回
路４において選択され、当該入力バッファ部２４に対し
てセル送出許可信号Ｓack が出されることになる。 【００４１】この結果、入力バッファ部２４からＡＴＭ
セルが出力され、そのＦＩＦＯメモリ５４に蓄積されて
いるＡＴＭセルの数は「２」個になる。このように、従
来装置の場合には、ＡＴＭセルを出力し得なかったよう
な状況下でも、他のチャネルのうち優先順位の高いチャ
ネルのＡＴＭセルを送出することができている。 【００４２】この後は、図９及び図１０に示す動作が順
番に実行され、図９では優先順位が最高の入力バッファ
部２４からＡＴＭセルが出力され、図１０では再び優先
順位が最高になった入力バッファ部２１からＡＴＭセル
が出力されることになる。以下この動作がローテートテ
ーブル７に記憶されている優先順位に従い実行される。 【００４３】（Ａ−３）実施形態の効果 以上のように、本実施形態の帯域管理装置によれば、あ
る入力バッファ部のＡＴＭセルを送出すべきタイムスロ
ットが到来しても、その入力バッファ部に送出すべきＡ
ＴＭセルが蓄積されていない場合には、これに続く優先
順位を有する入力バッファ部にＡＴＭセルの送出権を移
行し、それでも送出すべきＡＴＭセルがない場合にはさ
らに続く優先順位の入力バッファ部へとＡＴＭセルの送
出権を移行させるようにしたことにより、それぞれの入
力バッファ部に送出すべきＡＴＭセルがある場合にはそ
の中から最も優先順位の高い入力バッファ部からＡＴＭ
セルを送出できるようにすることができる。 【００４４】これにより、ある帯域が割り当てられてい
るＡＴＭ回線内の各チャネルに、一時的な帯域の空きが
生じた場合にも、この帯域を有効に活用してＡＴＭセル
を送出することができる帯域管理装置を実現することが
できる。 【００４５】また、この実施形態においては、ローテー
タ３とローテータテーブル７とを設け、各チャネルにつ
いてのセル送出権を公平に割り当てるようにしたことに
より、各チャネルのセル送出の機会を均等にでき、送出
の機会に不公平が生じないようにできる。 【００４６】なおここで、公平性とは同じ帯域を割り当
てたチャネル同士での送出権の公平性である。また、チ
ャネル間についてはテーブル設定の変更によってどのよ
うにも送出帯域分割が可能となる。この送出帯域分割が
自送出の最低帯域となる。 【００４７】（Ｂ）他の実施形態 なお、上述の実施形態においては、チャネル数を４とす
る場合について説明したが、これに限定されるものでは
なく、一般にｎ（ｎは２以上の自然数）個のチャネルを
有するＡＴＭ回線の帯域を管理する場合に拡張できる。 【００４８】また、上述の実施形態においては、入力バ
ッファ部のＦＩＦＯメモリ５ｉの段数を６段としている
が、この段数に限られるものではない。 【００４９】さらに、上述の実施形態においては、ロー
テータテーブル７のテーブル長を「６」とする場合につ
いて述べたが、帯域の分割比率等に応じてこのテーブル
長は自由に設定し得る。 【００５０】さらに、上述の実施形態においては、ＡＴ
ＭセルをＦＩＦＯメモリ５ｉに記憶することとしたが、
必ずしもこれに限られるものではなく、汎用メモリをＦ
ＩＦＯメモリの形態で使用する場合や入力順によらずＡ
ＴＭセルを出力する構成のメモリ手段を用いても良い。 【００５１】さらに、上述の実施形態においては、各入
力バッファ部２ｉのメモリ管理部６ｉは、自装置が管理
するＦＩＦＯメモリ５ｉにＡＴＭセルが蓄積されている
場合にのみセル送出要求信号Ｓreq を出力させる場合に
ついて述べたが、送出すべきＡＴＭセルの有無に拘わら
ず、全てのメモリ管理部６からセル送出要求信号Ｓreq
を出力させるようにしても良い。 【００５２】この場合には、セル送出要求信号Ｓreq
に、送出すべきＡＴＭセルの有無を示す情報を付加する
ようにし、セル競合制御回路４において、送出すべきＡ
ＴＭセルを有するものの中で優先度の最も高いものを選
択させるような構成にすれば、同様の効果を得ることが
できる。 【００５３】 【発明の効果】上述のように、本発明によれば、各チャ
ネルに要求される最低の帯域を保証しつつも、帯域に空
きが生じた場合には、これを有効に他のチャネルに割り
当てることができる。
【図面の簡単な説明】
【図１】実施形態に係る帯域管理装置の基本構成を示す
ブロック図である。 【図２】ローテータの入出力関係と状態遷移の説明に供
するブロック図である。 【図３】セル競合制御回路の動作時に使用する真理値表
を示す図表である。 【図４】帯域管理動作の初期状態を示すブロック図であ
る。 【図５】各状態が指定する入出力関係を示すブロック図
である。 【図６】図４の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図７】図６の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図８】図７の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図９】図８の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図１０】図９の状態から１セル送出時間経過後の状態
を示すブロック図である。 【符号の説明】 １…帯域管理装置、２…入力バッファ部、３…ローテー
タ、４…セル競合制御回路、５…ＦＩＦＯメモリ、６…
メモリ管理部、７…ローテートテーブル。
ブロック図である。 【図２】ローテータの入出力関係と状態遷移の説明に供
するブロック図である。 【図３】セル競合制御回路の動作時に使用する真理値表
を示す図表である。 【図４】帯域管理動作の初期状態を示すブロック図であ
る。 【図５】各状態が指定する入出力関係を示すブロック図
である。 【図６】図４の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図７】図６の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図８】図７の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図９】図８の状態から１セル送出時間経過後の状態を
示すブロック図である。 【図１０】図９の状態から１セル送出時間経過後の状態
を示すブロック図である。 【符号の説明】 １…帯域管理装置、２…入力バッファ部、３…ローテー
タ、４…セル競合制御回路、５…ＦＩＦＯメモリ、６…
メモリ管理部、７…ローテートテーブル。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−167729（ＪＰ，Ａ)
特開 平７−264195（ＪＰ，Ａ)
特開 平４−134948（ＪＰ，Ａ)
特開 平８−163145（ＪＰ，Ａ)
特開 平２−260845（ＪＰ，Ａ)
特開 平８−70304（ＪＰ，Ａ)
特開 平２−228148（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/28
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 複数のチャネルの共有に係る非同期転送
モード回線へ、各チャネルの割当て帯域に応じて、各チ
ャネルの送出セルを選択して出力する帯域管理装置にお
いて、 上記複数のチャネルそれぞれに対応し、入力された対応
するチャネルの送信セルを、送出許可が与えられるまで
個別に蓄積すると共に、蓄積している送信セルがある場
合に送出要求を出力する複数の入力バッファ部と、上記各入力バッファ部の送出要求の出力線がそれぞれ接
続されている複数の入力端子を備えると共に、同数の出
力端子を備え、与えられた当該タイムスロットでの接続
状態情報に従い、自己の複数の入力端子及び複数の出力
端子間を１対１接続させるローテータと、 上記ローテータの各出力端子にそれぞれ対応した複数の
入力端子を備えると共に、その各入力端子に異なる優先
順位が付与されており、１以上の入力端子から同時に送
出要求が入力されたときに、送出要求が入力された中で
最も優先順位が高い入力端子への送出要求の送信元の上
記入力バッファ部へ送出許可を返信するセル競合制御回
路と、 各チャネルの割当て帯域に応じてタイムスロット毎に更
新されていく接続状態情報を上記ローテータへ与える接
続状態情報出力部と を備えることを特徴とする帯域管理
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096197A JP3434670B2 (ja) | 1997-05-21 | 1997-05-21 | 帯域管理装置 |
| US09/058,361 US6282198B1 (en) | 1997-05-21 | 1998-04-10 | Frequency band control device with cell conflict control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096197A JP3434670B2 (ja) | 1997-05-21 | 1997-05-21 | 帯域管理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322356A JPH10322356A (ja) | 1998-12-04 |
| JP3434670B2 true JP3434670B2 (ja) | 2003-08-11 |
Family
ID=15046685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096197A Expired - Fee Related JP3434670B2 (ja) | 1997-05-21 | 1997-05-21 | 帯域管理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6282198B1 (ja) |
| JP (1) | JP3434670B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388491B1 (ko) * | 1999-09-20 | 2003-06-25 | 한국전자통신연구원 | 패킷 스위치 시스템에서의 패킷 스케쥴링 장치 및 그 방법 |
| US6771659B1 (en) * | 2000-01-21 | 2004-08-03 | Nokia Mobile Phones Ltd. | Method and apparatus for a selective acknowledgement scheme in a modified unacknowledge mode for use over a communications link |
| KR100846767B1 (ko) * | 2002-01-29 | 2008-07-16 | 삼성전자주식회사 | 네트워크 기기간의 충돌 방지 방법 및 장치 |
| JP3512783B1 (ja) * | 2002-10-08 | 2004-03-31 | 松下電器産業株式会社 | 通信端末装置及び基地局装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2117939A (en) * | 1982-03-29 | 1983-10-19 | Ncr Co | Data communication network and method of communication |
| JP2736092B2 (ja) * | 1989-01-10 | 1998-04-02 | 株式会社東芝 | バッファ装置 |
| JP2803262B2 (ja) * | 1989-12-15 | 1998-09-24 | 日本電気株式会社 | パケット・スイッチ |
| JPH0637785A (ja) | 1992-07-16 | 1994-02-10 | Fujitsu Ltd | Ａｔｍ交換網 |
| JP3313203B2 (ja) | 1993-08-24 | 2002-08-12 | 株式会社東芝 | パケット交換網における空き帯域通知方式 |
| US5687324A (en) * | 1995-11-08 | 1997-11-11 | Advanced Micro Devices, Inc. | Method of and system for pre-fetching input cells in ATM switch |
-
1997
- 1997-05-21 JP JP13096197A patent/JP3434670B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-10 US US09/058,361 patent/US6282198B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10322356A (ja) | 1998-12-04 |
| US6282198B1 (en) | 2001-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999832A (en) | Broadband multirate switching architecture | |
| US5771234A (en) | Method and system for ATM cell multiplexing under constant bit rate, variable bit rate and best-effort traffic | |
| JP3859864B2 (ja) | キュー管理システム | |
| KR100452951B1 (ko) | 에이티엠 교환 큐잉 시스템 | |
| US5390176A (en) | Low delay or low loss switch for ATM | |
| KR100329911B1 (ko) | 다중 큐 가상경로를 갖는 트래픽 제어장치 | |
| AU637250B2 (en) | Traffic shaping method and circuit | |
| US5519700A (en) | Telecommunication system with synchronous-asynchronous interface | |
| US5050164A (en) | Optical customer premises network | |
| CA2224606C (en) | A distributed buffering system for atm switches | |
| US5386415A (en) | Packet communiction method and packet communication apparatus | |
| WO2002098064A1 (en) | Distributed control of data flow in a network switch | |
| US6167041A (en) | Switch with flexible link list manager for handling ATM and STM traffic | |
| KR100452952B1 (ko) | 비동기 전송방식 네트워크에서 데이터 셀 전송 스케줄링 방법 | |
| US5414696A (en) | Cell exchanging apparatus | |
| US5079763A (en) | Customer premises network node access protocol | |
| JPH06244856A (ja) | メモリを有するａｔｍ交換装置 | |
| US6574217B1 (en) | Telecommunications switch for providing telephony traffic integrated with video information services | |
| US20100067536A1 (en) | Multimodal Data Switch | |
| JPH021669A (ja) | スイッチングシステム及びその構成方法 | |
| JP3105614B2 (ja) | 光交換マトリックス | |
| JP3434670B2 (ja) | 帯域管理装置 | |
| JP2628701B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| US20030012214A1 (en) | Hybrid time switch as a rotator tandem | |
| US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |