JP3433376B2

JP3433376B2 - 信号伝達回路

Info

Publication number: JP3433376B2
Application number: JP2002102796A
Authority: JP
Inventors: 俊一助川
Original assignee: 日本テキサス・インスツルメンツ株式会社
Priority date: 2002-04-04
Filing date: 2002-04-04
Publication date: 2003-08-04
Anticipated expiration: 2018-08-04
Also published as: JP2003008427A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は信号伝達回路に係り、更
に詳しくは入出力を共有する端子を備えた中間増幅器の
正帰還により信号を増幅し伝達する信号伝達回路に関す
るものである。

【０００２】

【従来の技術】従来、汎用ロジックとしては、ＴＴＬロ
ジックが主流であったが、近年、ＴＴＬロジックに代わ
るものとして、ＣＭＯＳロジックが主流になりつつあ
る。かかるＣＭＯＳロジックには、標準ＣＭＯＳロジッ
ク（チップサイズが約２０ｍｍで伝播遅延時間が約８０
ｎｓ）、高速ＣＭＯＳロジック（同チップサイズで伝播
遅延時間が約１５ｎｓ）、新高速ＣＭＯＳロジック（同
チップサイズで伝播遅延時間が約８ｎｓ）及びアドバン
スト高速ＣＭＯＳロジック（同チップサイズで伝播遅延
時間が約４ｎｓ）がある。

【０００３】ところで、従来のＬＳＩチップ内のＣＭＯ
Ｓロジック回路相互間の信号伝達回路としては、インバ
ータをドライバ回路及びレシーバ回路として用いる回路
がある。この従来の信号伝達回路の例としては、図１０
〜図１３に示すものがある。図１０はインバータ５２を
用いたドライバ回路５０とインバータ５３を用いたレシ
ーバ回路５１とを配線２００で接続し、ドライバ回路５
０から配線２００を介してレシーバ回路５１へ信号を伝
達し、いわゆる、信号のなまりを低減している。図１１
〜図１３では、信号伝達距離が長くなって配線２００の
寄生抵抗、容量等により時定数（ＲＣ）が大きくなり、
信号伝達時間が長くなるとき、信号伝達時間の遅延に応
じてインバータ５４（図１１）、インバータ５５，５６
（図１２）及びインバータ５７〜５９（図１３）をそれ
ぞれドライバ回路５０とレシーバ回路５１との間に直列
に接続して、信号の伝達時間の遅延を改善している。こ
れらインバータ５４〜５９はそれぞれ中間増幅器として
機能する。

【０００４】図１４は先の図１０〜図１３に示す従来の
信号伝達回路の消費電力と配線長の関係を示す特性図で
ある。この図において、中間増幅器としてのインバータ
を用いない曲線０Ｃ（図１０の信号伝達回路の特性を示
すグラフ）は、ＬＳＩチップ内の配線長さ２０ｘ１００
０μｍ（２ｃｍ）で約１．０５ｍＷの消費電力になる。
ここで、信号のサイクルタイムは６０ｎｓ、配線容量は
０．２５ＦＦ／１μｍ、配線抵抗は０．１Ω／ｓｑｒ．
である。また、中間増幅器としてインバータ５４を用い
た曲線２Ｃ（図１１の信号伝達回路の特性を示すグラ
フ）は、配線長さ２０ｘ１０００μｍで約１．１ｍＷの
消費電力になり、中間増幅器としてインバータ５５，５
６を用いた曲線３Ｃ（図１２の信号伝達回路の特性を示
すグラフ）は、配線長さ２０ｘ１０００μｍで約１．１
５ｍＷの消費電力になり、中間増幅器としてインバータ
５７〜５９を用いた曲線４Ｃ（図１３の信号伝達回路の
特性を示すグラフ）は、配線長さ２０ｘ１０００μｍで
約１．２ｍＷの消費電力になる。すなわち、従来の信号
伝達回路では、配線長が同じ２ｃｍのとき、配線２００
（図１０〜１３）の間に中間増幅器としてのインバータ
５４〜５９を順次接続するほど、信号伝達回路の消費電
力が多くなり、図１０の中間増幅器としてのインバータ
を設けない信号伝達回路と３個の中間増幅器としてのイ
ンバータを設けた図１３の信号伝達回路を比較したと
き、図１０の信号伝達回路では消費電力が約１．０５ｍ
Ｗであるのに対し、図１３の信号伝達回路では消費電力
が１．２ｍＷに増加する。

【０００５】図１５は配線の長さと信号伝達の遅延との
関係を示す図であり、図１０〜図１３のシミュレーショ
ン結果を表す。この図１５において、縦軸は遅延で、横
軸は配線距離を示すものである。例えば、ＬＳＩチップ
内の配線距離が２０ｘ１０００μｍ（２ｃｍ）のとき、
中間増幅器としてのインバータを用いない曲線０Ｃ（図
１０の信号伝達回路の特性を示すグラフ）で遅延がほぼ
５．５ｎｓ、中間増幅器としてインバータ５４を用いた
曲線２Ｃ（図１１の信号伝達回路の特性を示すグラフ）
で遅延がほぼ５ｎｓ、中間増幅器としてインバータ５
５，５６を用いた曲線３Ｃ（図１２の信号伝達回路の特
性を示すグラフ）、中間増幅器としてインバータ５７〜
５９を用いた曲線４Ｃ（図１３の信号伝達回路の特性を
示すグラフ）でほぼ４．５ｎｓになる。従って、従来の
信号伝達回路では、配線長が同じ２cmのとき、配線２０
０（図１０〜１３）の間に中間増幅器としてインバータ
５４〜５９を順次接続するほど、遅延時間が短くなり、
図１０の信号伝達回路と図１３の信号伝達回路とを比較
したとき、図１０の中間増幅器としてのインバータのな
い信号伝達回路では遅延が約５．５ｎｓであるのに対し
て図１３の中間増幅器としてのインバータを３個接続し
た信号伝達回路では遅延が４．５ｎｓと短くなってい
る。以上述べたように、上記従来例は、信号伝達の遅延
を短くしようとして中間増幅器としてのインバータの数
を増加させると、消費電力が増大するという二律背反の
問題がある。しかも、中間増幅器としてのインバータの
数が少ない場合でも依然として電力消費が多い。また、
中間増幅器としてのインバータの数を増加させても信号
伝達の遅延の向上には制限がある。

【０００６】図１６と図１７はインバータ回路を用いた
信号伝達回路の上記問題を改善するための他の従来の信
号伝達回路の具体的回路例を示すものである（例えば、
NIKKEI MICRODEVICES ，Ｊuly 、1991、ＰＰ８７−８
８、または、「Circuit techniques For a wide word
I/O Path６４Meg DRAM、K. Komatsuzaki、et. al. ＶＬ
ＳＩ symposium 1991 、ｐｐ１３３−１３４）。図１６
の信号伝達回路では、ドライバ回路６０とレシーバ回路
路６１は、プリチャージ回路６２を介して接続されてい
る。ドライバ回路６０はＣＭＯＳインバータ６３，６
４、駆動用のｐ形ＭＯＳトランジスタ（以下、ｐＭＯＳ
Ｔという）６５，６７、駆動用のｎ形ＭＯＳトランジス
タ（以下、ｎＭＯＳＴという）６６，６８からなる。入
力端子ＩＮは、インバータ６３の入力及びｎＭＯＳＴ６
８のゲートに接続され、インバータ６３の出力はｐＭＯ
ＳＴ６５のゲートに接続されている。入力端子ＩＮに印
加された電圧がｐＭＯＳＴ６５のゲート及びｎＭＯＳＴ
６８のゲートにそれぞれゲート電圧として印加される。
また、反転入力端子Ｎ−ＩＮは、インバータ６４の入力
及びｎＭＯＳＴ６６のゲートに接続され、インバータ６
４の出力はｐＭＯＳＴ６７のゲートに接続されている。
反転入力端子Ｎ−ＩＮに印加された電圧がｐＭＯＳＴ６
７のゲート及びｎＭＯＳＴ６６のゲートにそれぞれゲー
ト電圧として印加される。

【０００７】さらに、ｐＭＯＳＴ６５のドレインにｎＭ
ＯＳＴ６６のドレインが接続され、第１のトランジスタ
対が形成されると共に、ｐＭＯＳＴ６７のドレインにｎ
ＭＯＳＴ６８のドレインが接続され、第２のトランジス
タ対が形成される。

【０００８】一方、レシーバ回路６１は、ｎＭＯＳＴ７
１，７２、ｐＭＯＳＴ７３〜７６、ＣＭＯＳインバータ
７７及び７８からなり、ｎＭＯＳＴ７１，７２とｐＭＯ
ＳＴ７３〜７６がクロスカップリングされている。ま
た、ＣＭＯＳインバータ７７の入力側は、ｎＭＯＳＴ７
２のソース及びｐＭＯＳＴ７４のゲートに接続され、Ｃ
ＭＯＳインバータ７８の入力側は、ｎＭＯＳＴ７１のソ
ース及びｐＭＯＳＴ７５のゲートに接続されている。上
記プリチャージ回路６２は、ｎＭＯＳＴ６９，７０から
なり、ｎＭＯＳＴ６９のソースはドライバ回路のｎＭＯ
ＳＴ６５のドレイン及びレシーバ回路６１のｎＭＯＳＴ
７１のドレインと接続し、ｎＭＯＳＴ７０のソースはｐ
ＭＯＳＴ６７のドレイン及びｎＭＯＳＴ７２のドレイン
と接続してある。また、ｎＭＯＳＴ６９のゲートはｎＭ
ＯＳＴ７０のゲート及びイコライザ端子ＥＱと接続し、
ｎＭＯＳＴ６９のドレインはｎＭＯＳＴ７０のドレイン
及びＶ_DD／２端子と接続してある。そして、本信号伝達
回路はＬＳＩチップ内でアドレス回路等の数cm程度と配
線距離の長い信号回路に用いられ、Ｖ_DD／２プリチャー
ジの作動で上記ドライバ回路６０からプリチャージ回路
６２を経てレシーバ回路６１に信号を送り出し、レシー
バ回路６１のｎＭＯＳＴ７１，７２で、その回路しきい
値電圧Ｖ_thの差信号を求め、その差信号をＣＭＯＳイン
バータ７７，７８でＣＭＯＳ電圧レベルに変換してい
る。これにより、信号伝達遅延を改善し、しかも消費電
力を少なくしている。

【０００９】図１７は、図１６に示す信号伝達回路のド
ライバ回路とレシーバ回路との間に接続される中間増幅
回路を示す回路図である。この中間増幅回路は、差動信
号をＣＭＯＳ信号に変換した後該ＣＭＯＳ信号を再び差
動信号に変換することにより上記差動信号を増幅する回
路であり、入力信号の差動信号をＣＭＯＳ信号に変換す
るレシーバ回路７９と、そのＣＭＯＳ信号を差動信号に
変換するドライバ回路８０から成る。レシーバ回路７９
は、入力端子ＩＮ，反転入力端子Ｎ−ＩＮ、差動信号を
ＣＭＯＳ信号に変換するｎＭＯＳＴ８１，８２、ｐＭＯ
ＳＴ８３〜８６、ＣＭＯＳ信号を増幅するＣＭＯＳイン
バータ８７及び８８より構成される。そのｎＭＯＳＴ８
１とｎＭＯＳＴ８２は、それぞれゲートとドレインをク
ロスして接続し、ｐＭＯＳＴ８４，８５のそれぞれのゲ
ートとソースをクロスして接続してある。そして、ＣＭ
ＯＳインバータ８７，８８は、ｐＭＯＳＴ８４，８５の
それぞれのゲートと接続してある。また、ドライバ回路
８０は、ＣＭＯＳインバータ８９，９０、ＣＭＯＳ信号
を差動信号に変換するｐＭＯＳＴ９１，９３、ｎＭＯＳ
Ｔ９２，９４、出力端子ＯＵＴ及び反転出力端子Ｎ−Ｏ
ＵＴから構成されている。そのＣＭＯＳインバータ８
９，９０の出力側はｐＭＯＳＴ９１，９３のゲートに接
続してあり、ＣＭＯＳインバータ８９，９０の入力側は
ｎＭＯＳＴ９４のゲート及びｎＭＯＳＴ９２のゲートに
接続してある。

【００１０】

【発明が解決しようとする課題】しかしながら、図１０
〜図１３に示す従来のＣＭＯＳインバータ回路を直列に
接続した信号伝達回路では、チップサイズの増大及び配
線の寄生容量と寄生抵抗にともない、伝送時間の遅延と
消費電力の増大が無視できなくなってきた。上記信号伝
達回路に代わる回路としては図１６のような信号伝達回
路があり、本信号伝達回路はＣＭＯＳインバータ回路の
信号伝達回路に比べて速度で約１０％、消費電力で３０
〜４０％ほど特性が向上している。ところが、図１６の
信号伝達回路においては、例えば、ＬＳＩチップ内の信
号伝送距離が２０ｍｍ程度以上もの長距離に達するとき
には、図１０〜図１３に示す信号伝達回路のように中間
増幅器を簡単に複数個、直列に接続することができない
という不具合があった。

【００１１】また、図１７のようにドライバ回路とレシ
ーバ回路を組み合わせた中間増幅回路では、入力側で差
動信号をＣＭＯＳ信号に変換するだけでなく、出力側で
ＣＭＯＳ信号を差動信号に変換しなければならないため
に、速度特性が従来のＣＭＯＳインバータ回路を接続し
た信号伝達回路（図１１〜図１３）よりも低下する不具
合があった。

【００１２】そこで、本発明の信号伝達回路は、信号伝
達距離を長くすることができ、高速かつ低電力で信号を
伝達することができることを目的とするものである。ま
た、本発明の目的は、入出力を共有する端子を備えた中
間増幅器の正帰還により信号を増幅しながら伝達できる
信号伝達回路を提供することを目的とするものである。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明の信号伝達回路は、論理信号とイネーブル信
号とを入力し、上記イネーブル信号が第１の論理レベル
にあるときに上記論理信号を差動信号に変換して一対の
出力端子に出力し、上記イネーブル信号が第２の論理レ
ベルにあるときに上記一対の出力端子をハイインピーダ
ンス状態とするドライバ回路と、上記一対の出力端子に
接続された一対の信号線を有する信号伝達線と、上記一
対の信号線を所定の電圧に平坦化するイコライザ回路
と、上記一対の信号線に接続された一対の入力端子を有
し、上記一対の入力端子に入力される差動信号を増幅し
て論理信号に変換するレシーバ回路と、上記一対の信号
線に接続された一対の信号端子と、上記一対の信号端子
に現れる差動信号を正帰還動作により増幅して上記一対
の信号端子を駆動する増幅回路と、プリチャージ信号に
応じて上記増幅回路を非活性状態とするためのスイッチ
回路とを有する中間増幅回路とを有する。更に、上記レ
シーバ回路は、電源電圧供給端子と一方の入力端子との
間に直列に接続された第１および第２のトランジスタ
と、電源電圧供給端子と他方の入力端子との間に直列に
接続された第３および第４のトランジスタとを有し、上
記第１のトランジスタのゲートが上記第３および第４の
トランジスタの接続点に接続されており、上記第２のト
ランジスタのゲートが他方の入力端子に接続されてお
り、上記第３のトランジスタのゲートが上記第１および
第２のトランジスタの接続点に接続されており、上記第
４のトランジスタのゲートが上記一方の入力端子に接続
されている。

【００１４】

【作用】本発明の信号伝達回路は、ドライバ回路と、レ
シーバ回路と、イコライザ回路と、中間増幅回路とで構
成され、信号伝達前に前記イコライザ回路が前記ドライ
バ回路と前記レシーバ回路との間の配線を平坦化し、前
記ドライバ回路は入力するレベル信号を差動信号に変換
し、前記中間増幅回路は前記ドライバ回路から出力され
た差動信号を正帰還により増幅して前記レシーバ回路に
伝達し、前記レシーバ回路は入力する差動信号をレベル
信号に変換する。

【００１５】

【実施例】本発明の実施例を図に基づいて説明する。図
１は本発明の一実施例の信号伝達回路を示す回路図、図
２は本発明の一実施例の信号伝達回路の要部である中間
増幅回路を示す回路図、図３は本発明の一実施例の中間
増幅回路の各接点における信号波形を示す図、図４〜図
７は信号伝達回路の接続形態を示す回路図である。これ
らの図において、Ａは信号伝達距離が非常に長い場合、
例えば配線長が２cm以上において適用する信号伝達回路
で、この信号伝達回路Ａはそれぞれ同じ回路構成の複数
の中間増幅回路１，１Ａ，１Ｂ、ドライバ回路２、イコ
ライザ回路３及びレシーバ回路４から構成される。

【００１６】この中間増幅回路１では、図１に示すよう
にイコライザ回路３の接続端３ａとレシーバ回路４の入
力端子４ａを接続する正ラインＬＩＮＥをＩ０１接続点
で入出力兼用端子１ａと接続すると共に、イコライザ回
路３の出力端子３ｂとレシーバ回路４の入力端子４ｂを
接続する反転ラインＮ−ＬＩＮＥ（ここでＮ−は負側を
示すものである。）をＩ０２接続点で入出力兼用端子１
ｂと接続してある。この中間増幅回路１は複数個、図１
ではイコライザ回路３とレシーバ回路４との間に３個
１，１Ａ，１Ｂが接続してある。

【００１７】図２は第１の中間増幅回路１の具体的構成
を示す回路図である。この図２の中間増幅回路１は、入
出力兼用端子１ａ，１ｂ、駆動用のｐＭＯＳＴ５，７と
ｎＭＯＳＴ６，８、プリチャージ用のｐＭＯＳＴ９〜１
２とｎＭＯＳＴ１３〜１６及びスイッチング用のｎＭＯ
ＳＴ１７，１８とｐＭＯＳＴ１９，２０とから構成され
ている。

【００１８】入出力兼用端子１ａと接続するのは、ｐＭ
ＯＳＴ５のドレイン、ｎＭＯＳＴ６のドレイン、ｎＭＯ
ＳＴ１８のソース及びｐＭＯＳＴ２０のソースである。
ｐＭＯＳＴ５のゲートには、ｐＭＯＳＴ９，１０のドレ
イン、ｐＭＯＳＴ１１のゲート及びｎＭＯＳＴ１７のド
レインが接続してある。またｎＭＯＳＴ６のゲートに
は、ｐＭＯＳＴ１９のドレイン、ｎＭＯＳＴ１５のゲー
ト、ｎＭＯＳＴ１３，１４のドレインが接続してある。

【００１９】さらに、上記ｐＭＯＳＴ７のゲートには、
ｐＭＯＳＴ１１，１２のドレイン、ｐＭＯＳＴ１０のゲ
ート及びｎＭＯＳＴ１８のドレインが接続してあり、ｎ
ＭＯＳＴ８のゲートには、ｐＭＯＳＴ２０のドレイン、
ｎＭＯＳＴ１４のゲート、ｎＭＯＳＴ１５，１６のドレ
インが接続してある。また出力端子１ｂと接続するの
は、ｐＭＯＳＴ７のドレイン及びｎＭＯＳＴ８のドレイ
ンである。

【００２０】この中間増幅回路１で初期プリチャージ状
態にあるときには、ｐＭＯＳＴ５，７、ｎＭＯＳＴ６及
び８はすべてオフ（非導通状態）にある。このときに
は、Ｉ０１接続点とＩ０２接続点の電圧は中間電圧であ
るＶ_DD／２になりｐＭＯＳＴ１０のゲート接続点Ｎ１，
ｐＭＯＳＴ１１のゲート接続点Ｎ２はハイレベル（以下
「Ｈレベル」という。）になり、ｎＭＯＳＴ１５のゲー
ト接続点Ｎ３，ｎＭＯＳＴ１４のゲート接続点Ｎ４はロ
ーレベル（以下「Ｌレベル」という。）になる。これは
初期プリチャージ状態においては、ＰＣ端子Ｈレベル、
Ｎ−ＰＣ端子がＬレベルにあるからである。

【００２１】また、この中間増幅回路１がドライブ状態
にあるときには、Ｉ０１接続点とＩ０２接続点の電圧レ
ベルは電源電圧Ｖ_DDの中間電圧であるＶ_DD／２からそれ
ぞれＨレベルとＬレベルに分かれ始まる。このときの特
性は図３のＤ点である。ここで、交差接続したトランジ
スタ対のｎＭＯＳＴ１７とｐＭＯＳＴ１９及びｎＭＯＳ
Ｔ１８とｐＭＯＳＴ２０の実効しきい値はそれぞれのト
ランジスタのしきい値電圧Ｖ_T ひとつ分になる。そのた
め、Ｉ０１接続点がＨレベル、Ｉ０２接続点がＬレベル
に分かれたとすると、Ｉ０１接続点とＩ０２接続点がト
ランジスタのしきい値電圧１個分１Ｖ_T分かれたところ
で、Ｎ２接続点はＨレベルからＬレベルに、Ｎ４接続点
はＬレベルからＨレベルになる。

【００２２】このときには、ｐＭＯＳＴ５とｎＭＯＳＴ
８がそれぞれオン（導通状態）になる。そして、Ｈレベ
ルになりかけたＩ０１接続点をさらに強くＨレベルにド
ライブし、またＬレベルになりかけたＩ０２接続点をさ
らに強くＨレベルにドライブすると、Ｉ０１接続点とＩ
０２接続点に正帰還がかかるので、中間増幅回路１とし
て動作することができるようになる。

【００２３】すなわち、この中間増幅回路１では、信号
伝達領域における信号波形が図３の特性図に示すよう
に、中間電圧レベルで二つに分かれ（図３のＤ点）、一
方（図３のＤ１点）が急峻に立ち上がり、他方（図３の
Ｄ２点）が急峻に立ち下がるようにトランジスタの不飽
和領域で高速に動作する。その結果、従来の中間増幅回
路を接続していない信号伝達回路の同特性（図３の曲線
Ｃ１，Ｃ２）と比較して８〜１０ｎｓ程度信号の立ち上
がり（立ち下がり）を速くしながら増幅することができ
る。従って、入出力を共有する端子を備えた中間増幅回
路の正帰還により信号を増幅し、高速かつ低電力で信号
を伝達することが可能になる。

【００２４】次に、上記ドライバ回路２、イコライザ回
路３及びレシーバ回路４の構成について図１に基づいて
説明する。ドライバ回路２は、入力端子ＩＮ、イネーブ
ル信号が印加するＥＮ端子、ＮＡＮＤゲート２２，２
３、ＣＭＯＳインバータ２１，２４，２５、ｐＭＯＳＴ
２６，２８、ｎＭＯＳＴ２７及び２９から構成される。
その入力端子ＩＮは、ＣＭＯＳインバータ２１を経てＮ
ＡＮＤゲート２２の一方の入力端子と接続すると共に、
ＮＡＮＤゲート２３の一方の入力端子と接続してある。
また、イネーブルＥＮ端子は、ＮＡＮＤゲート２２，２
３の他方の入力端子と接続してある。このドライバ回路
２では、初期プリチャージ状態でイネーブルＥＮ端子は
Ｌレベルであり、ＮＡＮＤゲート２２，２３の出力側の
Ｎ１接続点、Ｎ２接続点はＨレベルになる。

【００２５】一方、イコライザ回路３は、バランス信号
を印加するＢＬＲ接点、プリチャージ（以下、ＰＣ）接
点及びｎＭＯＳＴ３０〜３２から構成される。そのＢＬ
Ｒ接点は、ｎＭＯＳＴ３０のドレイン及びｎＭＯＳＴ３
１のドレインに接続されていて、初期プリチャージ状態
でＢＬＲ接点はＶ_dd／２の電源電圧になる。また、ＰＣ
接点はｎＭＯＳＴ３１、ｎＭＯＳＴ３１及びｎＭＯＳＴ
３２のそれぞれのゲートに接続され、初期プリチャージ
状態でＰＣ接点はＨレベル、ドライブ状態でＰＣ接点が
ＨレベルからＬレベルになり、プリチャージ状態でＬレ
ベルからＨレベルになる。

【００２６】そして、前記ドライバ回路２のｐＭＯＳＴ
２６のドレインにはイコライザ回路３のｎＭＯＳＴ３
０，３２のソースが接続され、ドライバ回路２のｐＭＯ
ＳＴ２８のドレインにはイコライザ回路３のｎＭＯＳＴ
３１のソース及びｎＭＯＳＴ３２のドレインが接続され
ている。このイコライザ回路３により２つのドライバ回
路出力は平坦化される。

【００２７】一方、レシーバ回路４は、出力端子ＯＵ
Ｔ、反転出力端子Ｎ−ＯＵＴ、プリチャージ信号を印加
するＰＣ端子、反転ＰＣ端子Ｎ−ＰＣ、ｎＭＯＳＴ３３
〜３５、ＣＭＯＳインバータ３６，３７、ｐＭＯＳＴ３
８〜４０及びＰＭＯＳＴ４１から構成されるものであ
る。このレシーバ回路４では、正ラインの接続点Ｉ０１
を端子４ａと接続し、反転ラインの接続点Ｉ０２を接点
４ｂと接続してある。このレシーバ回路４の端子４ａに
は、ｎＭＯＳＴ３３のソース、ｎＭＯＳＴ３４のドレイ
ン及びｎＭＯＳＴ３５のゲートが接続してある。

【００２８】また、レシーバ回路４の端子４ｂには、ｎ
ＭＯＳＴ３３のドレイン、ｎＭＯＳＴ３４のゲート及び
ｎＭＯＳＴ３５のドレインが接続してある。そして、ｎ
ＭＯＳＴ３４のソースにはＣＭＯＳインバータ３６、ｐ
ＭＯＳＴ３８，３９のドレイン及びｐＭＯＳＴ４０のゲ
ートが接続され、ｎＭＯＳＴ３５のソースには、ＣＭＯ
Ｓインバータ３７、ｐＭＯＳＴ３９のゲート及びｐＭＯ
ＳＴ４０，４１のドレインが接続してある。そのＣＭＯ
Ｓインバータ３６の出力側は、反転出力端子Ｎ−ＯＵＴ
に接続し、ＣＭＯＳインバータ３７の出力側は、出力端
子ＯＵＴに接続してある。また、ＰＣ端子はｎＭＯＳＴ
３３のゲートに接続してあり、反転ＰＣ端子Ｎ−ＰＣ
は、ｐＭＯＳＴ３８，４１のゲートに接続してある。こ
のレシーバ回路４では、初期プリチャージ状態でＮ３接
続点及びＮ４接続点がＨレベルになり、ＰＣ端子がＨレ
ベル、反転ＰＣ端子Ｎ−ＰＣがＬレベルになり、出力端
子ＯＵＴ及びＮ−ＯＵＴがＬレベルになる。

【００２９】そして、ドライブ状態では、ＰＣ端子がＨ
レベルからＬレベルになり、反転ＰＣ端子Ｎ−ＰＣがＬ
レベルからＨレベルになり信号伝達回路Ａのプリチャー
ジ回路状態を解除する。その結果として、Ｉ０１接続
点，Ｉ０２接続点、Ｎ３接続点及びＮ４接続点はフロー
ティング状態におかれる。

【００３０】ここで、イネーブルＥＮ端子がＬレベルか
らＨレベルになり、入力ＩＮ端子がＨレベルになると、
Ｎ１接続点はＬレベルになり、Ｎ２接続点はＨレベルの
ままの状態を維持するので、ＬＩＮＥのＩ０１接続点が
中間電圧Ｖ_dd／２よりＨレベルに、反転ＬＩＮＥのＩ０
２接続点は中間電圧Ｖ_dd／２からＬレベルにドライブし
てレシーバ回路４に信号ガ伝達される。その結果、上記
レシーバ回路４では、Ｎ４接続点がＬレベル、出力端子
ＯＵＴがＨレベルになり、信号伝達が完了する。

【００３１】図４〜図７は本発明の信号伝達回路の接続
形態の回路構成を示す図である。図４の回路構成は、入
力端子ＩＮに接続したドライバ回路２と出力端子ＯＵＴ
に接続したレシーバ回路４との間の正ラインＬＩＮＥの
Ｉ０１接続点、反転ラインＮ−ＬＩＮＥのＩ０２接続点
の間に中間増幅回路１を接続しない場合を示すもので、
本実施例とは関係がないが、説明の都合上記載したもの
である。図５の回路構成は、ドライバ回路２とレシーバ
回路４との間の正ラインのＩ０１接続点と反転ラインの
１０２接続点との間に上記中間増幅回路１を１段接続し
た場合を示すものである。図６の回路構成は、ドライバ
回路２とレシーバ回路４との間の正ラインのＩ０１接続
点、反転ラインのＩ０２接続点間に中間増幅回路１を２
段接続し、信号伝達の遅延を改善させた場合を示すもの
である。図７はドライバ回路２とレシーバ回路４との間
の正ラインのＩ０１接続点、反転ラインのＩ１０２接続
点間に中間増幅回路１を３段接続し、信号伝達の遅延を
さらに改善させた場合を示すものである。

【００３２】図８は図４〜図７のシミュレーション回路
構成における配線距離と信号伝達回路の消費電力との関
係を示す図である。図８の縦軸は消費電力（ｍＷ）を示
すもので、横軸は配線距離（ｘ１０００μｍ）を示すも
のである。この図８において、曲線０Ｎが中間増幅回路
が設けられていない図４の回路構成における配線距離と
信号伝達回路の消費電力との関係を示すものである。曲
線２Ｎが中間増幅回路が１段設けられている図５の回路
構成における配線距離と信号伝達回路の消費電力との関
係を示すものである。曲線３Ｎが中間増幅回路が２段設
けられている図６の回路構成における配線距離と信号伝
達回路の消費電力との関係を示すものである。曲線４Ｎ
が中間増幅回路が３段設けられている図７の回路構成に
おける配線距離と信号伝達回路の消費電力との関係を示
すものである。

【００３３】この図８と、図１０〜図１３に示した従来
のＣＭＯＳインバータを直列に接続した信号伝達回路に
おける消費電力（ｍＷ）と配線距離（ｘ１０００μｍ）
との関係を示す図１４を比較してみると、配線距離が２
０（ｘ１０００μｍ）のとき、図８においては中間増幅
回路１を１台接続した曲線２Ｎでほぼ０，７５ｍＷ（従
来の曲線２Ｃで１．１ｍＷ）であり、従来例に比べて約
０．３５ｍＷの消費電力を節約することができる。中間
増幅回路１を２台接続した曲線３Ｎではほぼ０，９ｍＷ
（従来の曲線３Ｃで１．１５ｍＷ）であり、従来例に比
べて約０．２５ｍＷの消費電力を節約することができ
る。また、中間増幅回路１を３台接続した曲線４Ｎでは
ほぼ０，９ｍＷ（従来の曲線４Ｃで１．２ｍＷ）であ
り、従来例に比べて約０．３ｍＷの消費電力を節約する
ことができる。従って、このように本発明を用いるとＣ
ＭＯＳインバータを用いた信号伝達回路と比較して消費
電力を０．２５〜０．３ｍＷ節約することが可能にな
る。

【００３４】図９は図４〜図７のシミュレーション回路
構成図における配線距離と遅延との関係を示す図であ
る。図９の縦軸は遅延（ｎｓ）を示すもので、横軸は配
線距離（ｘ１０００μｍ）を示すものである。この図９
において、曲線０Ｎが中間増幅回路１を接続しない図４
の回路構成における配線距離と信号伝達回路の遅延（ｎ
ｓ）との関係を示すものである。曲線２Ｎが、中間増幅
回路１を１台接続した図５の回路構成における配線距離
と信号伝達回路の遅延との関係を示すものである。曲線
３Ｎが、中間増幅回路１を２段接続した図６の回路構成
における配線距離と信号伝達回路の遅延との関係を示す
ものである。曲線４Ｎが、中間増幅回路１を３台接続し
た図７の回路構成における配線距離と信号伝達回路の遅
延との関係を示すものである。

【００３５】この図９と、図１０〜図１３に示した従来
のＣＭＯＳインバータを直列に接続した信号伝達回路に
おける遅延（ｎｓ）と配線距離（ｘ１０００μｍ）との
関係を示す図１５を比較してみると、配線距離が２０
（ｘ１０００μｍ）ｃｍのとき、中間増幅回路１を１台
接続した曲線２Ｎでほぼ４．５ｎｓ（従来の曲線２Ｃで
５ｎｓ）であり、従来例に比べて約０．５ｎｓ遅延を短
くすることができる。中間増幅回路１を２台接続した曲
線３Ｎではほぼ４．３ｎｓ（従来の曲線３Ｃで４．８ｎ
ｓ）であり、従来例に比べて約０．５ｎｓ遅延を短くす
ることができる。また、中間増幅回路１を３台接続した
曲線４Ｎではほぼ４，３ｎｓ（従来の曲線３Ｃで４．８
ｎｓ）であり、従来例に比べて約０．５ｎｓ遅延を短く
することができる。従って、このように本発明を用いる
とＣＭＯＳインバータを用いた信号伝達回路と比較して
遅延をほぼ０．５ｎｓ短くすることが可能になる。

【００３６】上記実施例では、入出力を共有する端子を
備えた中間増幅回路の正帰還により信号を増幅しながら
伝達することにより、高速かつ低電力で信号を伝達する
ことができる各種のＣＭＯＳのＬＳＩを提供することが
可能になる。また、本実施例の中間増幅回路では、ゲー
ト制御用のクロック信号発生回路やゲート制御回路を不
用とすることができるので、回路構成を平易にするこが
できる。

【００３７】なお、上記実施例では、各種のＣＭＯＳの
ＬＳＩに適用することができることを説明したが、本発
明の趣旨を逸脱しない範囲であればこれらのもの以外の
ものにも適用することができることはいうまでもない。

【００３８】

【発明の効果】上記のように本発明によれば、入出力を
共有する端子を備えた中間増幅回路の正帰還により信号
を増幅して伝達でき、高速かつ低電力で信号を伝達する
ことができる。従って、高速かつ低電力で信号を伝達す
ることができる各種のＣＭＯＳのＬＳＩを提供すること
が可能になる。また、本発明の中間増幅回路はゲート制
御用のクロック信号発生回路やゲート制御回路が不用で
あるので、回路構成が平易である、遅延が小さいなどの
優れた作用効果を奏することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の信号伝達回路を示す回路図
である。

【図２】本発明の一実施例の信号伝達回路の要部である
中間増幅回路を示す回路図である。

【図３】本発明の一実施例の中間増幅回路の各接点にお
ける信号波形を示す図である。

【図４】本発明の一実施例の信号伝達回路の接続形態を
示す回路図である。

【図５】本発明の一実施例の信号伝達回路の接続形態を
示す回路図である。

【図６】本発明の一実施例の信号伝達回路の接続形態を
示す回路図である。

【図７】本発明の一実施例の信号伝達回路の接続形態を
示す回路図である。

【図８】図４〜図７のシミュレーション回路構成図にお
ける配線距離と信号伝達回路の消費電力との関係を示す
図である。

【図９】図４〜図７のシミュレーション回路構成図にお
ける配線距離と信号伝達回路の遅延との関係を示す図で
ある。

【図１０】従来のＣＭＯＳインバータを用いた信号伝達
回路の例を示す回路図である。

【図１１】従来のＣＭＯＳインバータを用いた信号伝達
回路の例を示す回路図である。

【図１２】従来のＣＭＯＳインバータを用いた信号伝達
回路の例を示す回路図である。

【図１３】従来のＣＭＯＳインバータを用いた信号伝達
回路の例を示す回路図である。

【図１４】従来のＣＭＯＳインバータを用いた信号伝達
回路において、図１０〜図１３のインバータ接続数に対
応した信号伝達回路の消費電力と配線長の関係を示す図
である。

【図１５】従来のＣＭＯＳインバータを用いた信号伝達
回路において、図１０〜図１３のインバータ接続数に対
応した信号伝達回路の遅延と配線距離の関係を示す図で
ある。

【図１６】従来の差動信号による信号伝達回路の具体的
回路例を示す図である。

【図１７】従来の差動信号による信号伝達回路に用いる
中間増幅回路の具体的回路例を示す図である。

【符号の説明】

１中間増幅回路２ドライバ回路３イコライザ回路４レシーバ回路５駆動用トランジタ６駆動用トランジタ７駆動用トランジタ８駆動用トランジタ９プリチャージ用のトランジスタ１０プリチャージ用のトランジスタ１１プリチャージ用のトランジスタ１２プリチャージ用のトランジスタ１３プリチャージ用のトランジスタ１４プリチャージ用のトランジスタ１５プリチャージ用のトランジスタ１６プリチャージ用のトランジスタ１７トランジスタ１８トランジスタ１９トランジスタ２０トランジスタ２１ＣＭＯＳインバータ２２ＮＡＮＤ回路２３ＮＡＮＤ回路２４ＣＭＯＳインバータ２５ＣＭＯＳインバータ３６ＣＭＯＳインバータ３７ＣＭＯＳインバータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 19/0175 G06F 3/00 H03F 1/34

Claims

(57)【特許請求の範囲】

【請求項１】論理信号とイネーブル信号とを入力し、上
記イネーブル信号が第１の論理レベルにあるときに上記
論理信号を差動信号に変換して一対の出力端子に出力
し、上記イネーブル信号が第２の論理レベルにあるとき
に上記一対の出力端子をハイインピーダンス状態とする
ドライバ回路と、上記一対の出力端子に接続された一対の信号線を有する
信号伝達線と、上記一対の信号線を所定の電圧に平坦化するイコライザ
回路と、上記一対の信号線に接続された一対の入力端子を有し、
上記一対の入力端子に入力される差動信号を増幅して論
理信号に変換するレシーバ回路と、上記一対の信号線に接続された一対の信号端子と、上記
一対の信号端子に現れる差動信号を正帰還動作により増
幅して上記一対の信号端子を駆動する増幅回路と、プリ
チャージ信号に応じて上記増幅回路を非活性状態とする
ためのスイッチ回路とを有する中間増幅回路と、を有する信号伝達回路。
【請求項２】上記レシーバ回路は、電源電圧供給端子と一方の入力端子との間に直列に接続
された第１および第２のトランジスタと、電源電圧供給端子と他方の入力端子との間に直列に接続
された第３および第４のトランジスタとを有し、上記第１のトランジスタのゲートが上記第３および第４
のトランジスタの接続点に接続されており、上記第２の
トランジスタのゲートが他方の入力端子に接続されてお
り、上記第３のトランジスタのゲートが上記第１および
第２のトランジスタの接続点に接続されており、上記第
４のトランジスタのゲートが上記一方の入力端子に接続
されている、請求項１に記載の信号伝達回路。