JP3433352B2 - 液晶テレビの受信選局装置 - Google Patents
液晶テレビの受信選局装置Info
- Publication number
- JP3433352B2 JP3433352B2 JP32360793A JP32360793A JP3433352B2 JP 3433352 B2 JP3433352 B2 JP 3433352B2 JP 32360793 A JP32360793 A JP 32360793A JP 32360793 A JP32360793 A JP 32360793A JP 3433352 B2 JP3433352 B2 JP 3433352B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- tuning
- chip
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶テレビに用いられ
る受信選局装置に関するものである。 【０００２】 【従来の技術】従来、液晶テレビで使用される受信選局
装置の電子同調選局用のシステムとして、チューニング
電圧の発生に対し、外付けコンデンサの充放電を利用す
るアナログ方式のものと、アップダウンカウンタを用い
てＰＷＭで出力するデジタル方式のものが知られている
が、ＩＣチップのバラツキ、外付け部品の調整ポイン
ト、ＬＣＤ駆動コントローラ（各種タイミングパルス発
生用）との一体性を考慮すると、ＰＷＭで出力するデジ
タル方式が有利とされている。 【０００３】図５は、従来のデジタル方式の受信選局装
置の一例を示すもので、１はテレビ信号が与えられるチ
ューナで、このチューナ１には、電圧変換部２１、ＰＷ
Ｍ平滑復調部２２を構成するＩＣチップ２を接続し、ま
た、ビデオ検波の出力ラインにＡＦＴ検波器３を介して
Ｓカーブ判定部４１、チューニング用ＰＷＭ作成部４
２、同期信号検出部４３、ＬＣＤコントローラ４４を構
成するＩＣチップ４を接続している。 【０００４】また、ＩＣチップ２のＰＷＭ平滑復調部２
２には、外付けでＰＷＭ平滑復調用抵抗群５を接続し、
ＩＣチップ４の同期信号検出部４３には、ビデオ信号が
入力される同期信号分離部６を接続している。 【０００５】そして、ＩＣチップ４のチューニング用Ｐ
ＷＭ作成部４２で生成されるＰＷＭ駆形波をリード線ａ
を介してＩＣチップ２のＰＷＭ平滑復調部２２に与える
ようにしている。 【０００６】 【発明が解決しようとする課題】ところが、このような
従来の受信選局装置では、システムＩＣとして２つのＩ
Ｃチップ２、４に分割する構成からなっていて、ＩＣチ
ップ４のチューニング用ＰＷＭ作成部４２で作成される
ＰＷＭ駆形波を他のＩＣチップ２のＰＷＭ平滑復調部２
２に与えるようにしているため、ＰＷＭ駆形波が液晶テ
レビセット基板上に配置されるリード線ａを通ることに
なり、この時のＰＷＭ駆形波がチューナ１に対する不要
輻射となって、テレビ画面上に妨害として現れるという
問題点があった。 【０００７】本発明は、上記事情に鑑みてなされたもの
で、ＰＷＭ駆形波によるテレビ画面上への妨害を防止で
き、加えて、小形化と価格の低廉化を可能にした受信選
局装置を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明によれば、チュー
ニング命令により所望パルス幅のＰＷＭ駆形波を作成す
るＰＷＭ駆形波作成手段と、所定の基準電圧を出力する
基準電圧出力手段と、前記ＰＷＭ駆形波作成手段で作成
されるＰＷＭ駆形波より前記基準電圧出力手段の基準電
圧を用いてチューニング電圧を生成するチューニング電
圧生成手段とを具備し、前記ＰＷＭ駆形波作成手段、基
準電圧出力手段およびチューニング電圧生成手段は、前
記ＰＷＭ駆形波作成手段で作成されるＰＷＭ駆形波がＩ
Ｃチップ外部に出力しないように同一ＩＣチップ上に構
成し、前記基準電圧出力手段は、複数の抵抗素子を直列
に接続し、各抵抗素子の接続点電位をそれぞれ基準電圧
として出力する構成としている。 【０００９】 【作用】この結果、本発明によれば、ＰＷＭ駆形波作成
手段、基準電圧出力手段およびチューニング電圧生成手
段を同一ＩＣチップ上に構成してＰＷＭ駆形波作成手段
のＰＷＭ駆形波がＩＣチップ外部に出力しないようにし
ているので、ＰＷＭ駆形波がチューナに対して不要輻射
となるのを防止できる。また、基準電圧出力手段は、複
数の抵抗素子を直列に接続し、各抵抗素子の接続点電位
をそれぞれ基準電圧として出力するようにしているの
で、ＩＣチップ内に効率的に収容することができる。 【００１０】 【実施例】以下、本発明の一実施例を図面に従い説明す
る。図１は、同実施例の概略構成を示すもので、図５と
同一部分には、同符号を付している。この場合、チュー
ナ１に接続されるＩＣチップ２は、電圧変換部２１のみ
で構成し、一方、ＩＣチップ４は、Ｓカーブ判定部４
１、チューニング用ＰＷＭ作成部４２、同期信号検出部
４３、ＬＣＤコントローラ４４の他に、ＰＷＭ平滑復調
部２２とＰＷＭ平滑復調用抵抗群５についても内部に取
り込むようにしている。 【００１１】ここで、同実施例の細部を図２に示してい
る。この場合、チューニング用ＰＷＭ作成部４２は、Ｐ
ＷＭ駆形波のパルス幅を変化させるもので、カウンタ制
御部４２１、ＵＰ／ＤＯＷＮカウンタ４２２、ＰＷＭ変
換部４２３およびチューニング同期検出部４２４を有
し、外部からのチューニング命令によりカウンタ制御部
４２１でチューニングＵＰ／ＤＯＷＮを判別し、ＵＰ／
ＤＯＷＮカウンタ４２２のカウントをアップ・ダウンさ
せる。ＵＰ／ＤＯＷＮカウンタ４２２は、カウント値に
応じてチューニングバー出力を発生し、また、このカウ
ント値をＰＷＭ変換部４２３に送って、カウント値に応
じたパルス幅のＰＷＭ駆形波を発生させる。また、チュ
ーニング同期検出部４２４は、ＡＦＴ検波信号出力が与
えられるＳカーブ判別部４１のＳカーブ判別出力と同期
信号検出部４３での同期信号の有無の検出結果によりチ
ューニング同期を検出すると、カウンタ制御部４２１の
動作にストップをかけるようにしている。 【００１２】そして、このようなチューニング用ＰＷＭ
作成部４２のＰＷＭ変換部４２３よりＰＷＭ駆形波が入
力されるＰＷＭ平滑復調部２２は、ＰＷＭ駆形波を平滑
して所望のチューニング電圧に変換するもので、ＰＷＭ
駆形波によりＯＮ／ＯＦＦされるスイッチ２２１、バッ
ファ２２２、ＬＰＦ２２３およびテレビの各バンドＶＨ
Ｆ−Ｌ、ＶＨＦ−Ｈ、ＵＨＦの３通りに応じてＰＷＭ平
滑復調部２２のレベルを変化させるためのスイッチ２２
４を有し、スイッチ２２４の切換えに応じてＰＷＭ平滑
復調用抵抗群５より基準電圧としてテレビの各バンド３
通りのリファレンス電圧ｖ１、ｖ２、ｖ３を与えられる
ようにしている。これによりバッファ２２２の出力に
は、ＧＮＤからそれぞれのバンドのリファレンス電圧の
間の駆形波が現れ、これをＬＰＦ２２３で平滑すること
でチューニング電圧を出力するようにしている。そし
て、このチューニング電圧をリード線ｂを介して高耐圧
プロセスの電圧変換部２１に与える。電圧変換部２１
は、チューニング電圧をチューナ１のチューニングに必
要とされる０〜３０Ｖ程度の電圧まで増幅して、チュー
ナ１に与えるようにしている。 【００１３】ところで、ＰＷＭ平滑復調部２２とともに
ＩＣチップ４内部に取り込まれるＰＷＭ平滑復調用抵抗
群５は、これまで図３に示すように抵抗Ｒ１、Ｒ２の直
列回路、抵抗Ｒ３、Ｒ４の直列回路、抵抗Ｒ５とＲ６の
直列回路を使用し、これら直列回路の一端を接地すると
ともに、他端を共通接続して電源ＶREF （３Ｖ）に接続
し、各抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ４、抵抗Ｒ５、Ｒ
６の各接続点の電位を３通りのリファレンス電圧ｖ１、
ｖ２、ｖ３としてＰＷＭ平滑復調部２２に出力するよう
になっている。ところが、このようにしたＰＷＭ平滑復
調用抵抗群５では、抵抗素子の数が多いことからＩＣチ
ップ面積に対する抵抗素子群の占有面積が大きくなり、
ＩＣチップ内に効率的に収容できないことからチップの
小形化に支障を来すばかりか、コストの面でも高価にな
るという問題点があった。 【００１４】そこで、本発明の実施例では、ＰＷＭ平滑
復調用抵抗群５として、図４に示すように抵抗Ｒ７、Ｒ
８、Ｒ９、Ｒ１０を直列に接続し、この直列回路の一端
を接地するとともに、他端を電源ＶREF （３Ｖ）に接続
し、抵抗Ｒ７とＲ８、抵抗Ｒ８とＲ９、抵抗Ｒ９とＲ１
０の各接続点の電位を３通りのリファレンス電圧ｖ１、
ｖ２、ｖ３としてＰＷＭ平滑復調部２２に出力するよう
にしている。 【００１５】従って、このようにすれば、ＩＣチップ４
には、Ｓカーブ判定部４１、チューニング用ＰＷＭ作成
部４２、同期信号検出部４３、ＬＣＤコントローラ４４
の他に、ＰＷＭ平滑復調部２２とＰＷＭ平滑復調用抵抗
群５も取り込むようにして、チューニング用ＰＷＭ作成
部４２で作成されたＰＷＭ駆形波がＩＣチップ４の外部
に出力されるのをなくすようにしたので、従来のＰＷＭ
駆形波が液晶テレビセット基板上に配置されるリード線
ａを通るものと比べ、ＰＷＭ駆形波がチューナ１に対す
る不要輻射となって、テレビ画面上に妨害として現れる
という事態を未然に防止することができるようになる。 【００１６】また、ＰＷＭ平滑復調用抵抗群５は、抵抗
Ｒ７、Ｒ８、Ｒ９、Ｒ１０を直列に接続し、抵抗Ｒ７と
Ｒ８、抵抗Ｒ８とＲ９、抵抗Ｒ９とＲ１０の各接続点の
電位を基準電圧として出力するようにしているので、Ｐ
ＷＭ平滑復調用抵抗群５としてＩＣチップ４内に効率的
に収容することができ、ＩＣチップ４の小形化を可能に
するとともに、コストの面でも安価にできる。 【００１７】 【発明の効果】以上述べたように本発明によれば、ＰＷ
Ｍ駆形波作成手段、基準電圧出力手段およびチューニン
グ電圧生成手段を同一ＩＣチップ上に構成してＰＷＭ駆
形波作成手段て作成されるＰＷＭ駆形波がＩＣチップ外
部に出力しないようにしているので、ＰＷＭ駆形波がチ
ューナに対して不要輻射となるのを防止でき、テレビ画
面上に妨害として現れる事態を未然に防止することがで
きる。また、基準電圧出力手段は、複数の抵抗素子を直
列に接続し、各抵抗素子の接続点電位をそれぞれ基準電
圧として出力するようにしているので、ＩＣチップ内に
効率的に収容することができ、ＩＣチップの小形化を可
能にするとともに、コストの面でも安価にできる。
る受信選局装置に関するものである。 【０００２】 【従来の技術】従来、液晶テレビで使用される受信選局
装置の電子同調選局用のシステムとして、チューニング
電圧の発生に対し、外付けコンデンサの充放電を利用す
るアナログ方式のものと、アップダウンカウンタを用い
てＰＷＭで出力するデジタル方式のものが知られている
が、ＩＣチップのバラツキ、外付け部品の調整ポイン
ト、ＬＣＤ駆動コントローラ（各種タイミングパルス発
生用）との一体性を考慮すると、ＰＷＭで出力するデジ
タル方式が有利とされている。 【０００３】図５は、従来のデジタル方式の受信選局装
置の一例を示すもので、１はテレビ信号が与えられるチ
ューナで、このチューナ１には、電圧変換部２１、ＰＷ
Ｍ平滑復調部２２を構成するＩＣチップ２を接続し、ま
た、ビデオ検波の出力ラインにＡＦＴ検波器３を介して
Ｓカーブ判定部４１、チューニング用ＰＷＭ作成部４
２、同期信号検出部４３、ＬＣＤコントローラ４４を構
成するＩＣチップ４を接続している。 【０００４】また、ＩＣチップ２のＰＷＭ平滑復調部２
２には、外付けでＰＷＭ平滑復調用抵抗群５を接続し、
ＩＣチップ４の同期信号検出部４３には、ビデオ信号が
入力される同期信号分離部６を接続している。 【０００５】そして、ＩＣチップ４のチューニング用Ｐ
ＷＭ作成部４２で生成されるＰＷＭ駆形波をリード線ａ
を介してＩＣチップ２のＰＷＭ平滑復調部２２に与える
ようにしている。 【０００６】 【発明が解決しようとする課題】ところが、このような
従来の受信選局装置では、システムＩＣとして２つのＩ
Ｃチップ２、４に分割する構成からなっていて、ＩＣチ
ップ４のチューニング用ＰＷＭ作成部４２で作成される
ＰＷＭ駆形波を他のＩＣチップ２のＰＷＭ平滑復調部２
２に与えるようにしているため、ＰＷＭ駆形波が液晶テ
レビセット基板上に配置されるリード線ａを通ることに
なり、この時のＰＷＭ駆形波がチューナ１に対する不要
輻射となって、テレビ画面上に妨害として現れるという
問題点があった。 【０００７】本発明は、上記事情に鑑みてなされたもの
で、ＰＷＭ駆形波によるテレビ画面上への妨害を防止で
き、加えて、小形化と価格の低廉化を可能にした受信選
局装置を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明によれば、チュー
ニング命令により所望パルス幅のＰＷＭ駆形波を作成す
るＰＷＭ駆形波作成手段と、所定の基準電圧を出力する
基準電圧出力手段と、前記ＰＷＭ駆形波作成手段で作成
されるＰＷＭ駆形波より前記基準電圧出力手段の基準電
圧を用いてチューニング電圧を生成するチューニング電
圧生成手段とを具備し、前記ＰＷＭ駆形波作成手段、基
準電圧出力手段およびチューニング電圧生成手段は、前
記ＰＷＭ駆形波作成手段で作成されるＰＷＭ駆形波がＩ
Ｃチップ外部に出力しないように同一ＩＣチップ上に構
成し、前記基準電圧出力手段は、複数の抵抗素子を直列
に接続し、各抵抗素子の接続点電位をそれぞれ基準電圧
として出力する構成としている。 【０００９】 【作用】この結果、本発明によれば、ＰＷＭ駆形波作成
手段、基準電圧出力手段およびチューニング電圧生成手
段を同一ＩＣチップ上に構成してＰＷＭ駆形波作成手段
のＰＷＭ駆形波がＩＣチップ外部に出力しないようにし
ているので、ＰＷＭ駆形波がチューナに対して不要輻射
となるのを防止できる。また、基準電圧出力手段は、複
数の抵抗素子を直列に接続し、各抵抗素子の接続点電位
をそれぞれ基準電圧として出力するようにしているの
で、ＩＣチップ内に効率的に収容することができる。 【００１０】 【実施例】以下、本発明の一実施例を図面に従い説明す
る。図１は、同実施例の概略構成を示すもので、図５と
同一部分には、同符号を付している。この場合、チュー
ナ１に接続されるＩＣチップ２は、電圧変換部２１のみ
で構成し、一方、ＩＣチップ４は、Ｓカーブ判定部４
１、チューニング用ＰＷＭ作成部４２、同期信号検出部
４３、ＬＣＤコントローラ４４の他に、ＰＷＭ平滑復調
部２２とＰＷＭ平滑復調用抵抗群５についても内部に取
り込むようにしている。 【００１１】ここで、同実施例の細部を図２に示してい
る。この場合、チューニング用ＰＷＭ作成部４２は、Ｐ
ＷＭ駆形波のパルス幅を変化させるもので、カウンタ制
御部４２１、ＵＰ／ＤＯＷＮカウンタ４２２、ＰＷＭ変
換部４２３およびチューニング同期検出部４２４を有
し、外部からのチューニング命令によりカウンタ制御部
４２１でチューニングＵＰ／ＤＯＷＮを判別し、ＵＰ／
ＤＯＷＮカウンタ４２２のカウントをアップ・ダウンさ
せる。ＵＰ／ＤＯＷＮカウンタ４２２は、カウント値に
応じてチューニングバー出力を発生し、また、このカウ
ント値をＰＷＭ変換部４２３に送って、カウント値に応
じたパルス幅のＰＷＭ駆形波を発生させる。また、チュ
ーニング同期検出部４２４は、ＡＦＴ検波信号出力が与
えられるＳカーブ判別部４１のＳカーブ判別出力と同期
信号検出部４３での同期信号の有無の検出結果によりチ
ューニング同期を検出すると、カウンタ制御部４２１の
動作にストップをかけるようにしている。 【００１２】そして、このようなチューニング用ＰＷＭ
作成部４２のＰＷＭ変換部４２３よりＰＷＭ駆形波が入
力されるＰＷＭ平滑復調部２２は、ＰＷＭ駆形波を平滑
して所望のチューニング電圧に変換するもので、ＰＷＭ
駆形波によりＯＮ／ＯＦＦされるスイッチ２２１、バッ
ファ２２２、ＬＰＦ２２３およびテレビの各バンドＶＨ
Ｆ−Ｌ、ＶＨＦ−Ｈ、ＵＨＦの３通りに応じてＰＷＭ平
滑復調部２２のレベルを変化させるためのスイッチ２２
４を有し、スイッチ２２４の切換えに応じてＰＷＭ平滑
復調用抵抗群５より基準電圧としてテレビの各バンド３
通りのリファレンス電圧ｖ１、ｖ２、ｖ３を与えられる
ようにしている。これによりバッファ２２２の出力に
は、ＧＮＤからそれぞれのバンドのリファレンス電圧の
間の駆形波が現れ、これをＬＰＦ２２３で平滑すること
でチューニング電圧を出力するようにしている。そし
て、このチューニング電圧をリード線ｂを介して高耐圧
プロセスの電圧変換部２１に与える。電圧変換部２１
は、チューニング電圧をチューナ１のチューニングに必
要とされる０〜３０Ｖ程度の電圧まで増幅して、チュー
ナ１に与えるようにしている。 【００１３】ところで、ＰＷＭ平滑復調部２２とともに
ＩＣチップ４内部に取り込まれるＰＷＭ平滑復調用抵抗
群５は、これまで図３に示すように抵抗Ｒ１、Ｒ２の直
列回路、抵抗Ｒ３、Ｒ４の直列回路、抵抗Ｒ５とＲ６の
直列回路を使用し、これら直列回路の一端を接地すると
ともに、他端を共通接続して電源ＶREF （３Ｖ）に接続
し、各抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ４、抵抗Ｒ５、Ｒ
６の各接続点の電位を３通りのリファレンス電圧ｖ１、
ｖ２、ｖ３としてＰＷＭ平滑復調部２２に出力するよう
になっている。ところが、このようにしたＰＷＭ平滑復
調用抵抗群５では、抵抗素子の数が多いことからＩＣチ
ップ面積に対する抵抗素子群の占有面積が大きくなり、
ＩＣチップ内に効率的に収容できないことからチップの
小形化に支障を来すばかりか、コストの面でも高価にな
るという問題点があった。 【００１４】そこで、本発明の実施例では、ＰＷＭ平滑
復調用抵抗群５として、図４に示すように抵抗Ｒ７、Ｒ
８、Ｒ９、Ｒ１０を直列に接続し、この直列回路の一端
を接地するとともに、他端を電源ＶREF （３Ｖ）に接続
し、抵抗Ｒ７とＲ８、抵抗Ｒ８とＲ９、抵抗Ｒ９とＲ１
０の各接続点の電位を３通りのリファレンス電圧ｖ１、
ｖ２、ｖ３としてＰＷＭ平滑復調部２２に出力するよう
にしている。 【００１５】従って、このようにすれば、ＩＣチップ４
には、Ｓカーブ判定部４１、チューニング用ＰＷＭ作成
部４２、同期信号検出部４３、ＬＣＤコントローラ４４
の他に、ＰＷＭ平滑復調部２２とＰＷＭ平滑復調用抵抗
群５も取り込むようにして、チューニング用ＰＷＭ作成
部４２で作成されたＰＷＭ駆形波がＩＣチップ４の外部
に出力されるのをなくすようにしたので、従来のＰＷＭ
駆形波が液晶テレビセット基板上に配置されるリード線
ａを通るものと比べ、ＰＷＭ駆形波がチューナ１に対す
る不要輻射となって、テレビ画面上に妨害として現れる
という事態を未然に防止することができるようになる。 【００１６】また、ＰＷＭ平滑復調用抵抗群５は、抵抗
Ｒ７、Ｒ８、Ｒ９、Ｒ１０を直列に接続し、抵抗Ｒ７と
Ｒ８、抵抗Ｒ８とＲ９、抵抗Ｒ９とＲ１０の各接続点の
電位を基準電圧として出力するようにしているので、Ｐ
ＷＭ平滑復調用抵抗群５としてＩＣチップ４内に効率的
に収容することができ、ＩＣチップ４の小形化を可能に
するとともに、コストの面でも安価にできる。 【００１７】 【発明の効果】以上述べたように本発明によれば、ＰＷ
Ｍ駆形波作成手段、基準電圧出力手段およびチューニン
グ電圧生成手段を同一ＩＣチップ上に構成してＰＷＭ駆
形波作成手段て作成されるＰＷＭ駆形波がＩＣチップ外
部に出力しないようにしているので、ＰＷＭ駆形波がチ
ューナに対して不要輻射となるのを防止でき、テレビ画
面上に妨害として現れる事態を未然に防止することがで
きる。また、基準電圧出力手段は、複数の抵抗素子を直
列に接続し、各抵抗素子の接続点電位をそれぞれ基準電
圧として出力するようにしているので、ＩＣチップ内に
効率的に収容することができ、ＩＣチップの小形化を可
能にするとともに、コストの面でも安価にできる。
【図面の簡単な説明】
【図１】本発明の一実施例の概略構成を示す図。
【図２】一実施例の細部の概略構成を示す図。
【図３】一実施例のＰＷＭ平滑復調用抵抗群を説明する
ための図。 【図４】一実施例のＰＷＭ平滑復調用抵抗群を説明する
ための図。 【図５】従来の液晶テレビの受信選局装置の概略構成を
示す図。 【符号の説明】 １…チューナ、 ２…ＩＣチップ、 ２１…電圧変換部、 ２２…ＰＷＭ平滑復調部、 ３…ＡＦＴ検波器、 ４…ＩＣチップ、 ４１…Ｓカーブ判定部、 ４２…チューニング用ＰＷＭ作成部、 ４２１…カウンタ制御部、 ４２２…ＵＰ／ＤＯＷＮカウンタ、 ４２３…ＰＷＭ変換部、 ４２４…チューニング同期検出部、 ４３…同期信号検出部、 ４４…ＬＣＤコントローラ、 ５…ＰＷＭ平滑復調用抵抗群、 ６…同期信号分離部。
ための図。 【図４】一実施例のＰＷＭ平滑復調用抵抗群を説明する
ための図。 【図５】従来の液晶テレビの受信選局装置の概略構成を
示す図。 【符号の説明】 １…チューナ、 ２…ＩＣチップ、 ２１…電圧変換部、 ２２…ＰＷＭ平滑復調部、 ３…ＡＦＴ検波器、 ４…ＩＣチップ、 ４１…Ｓカーブ判定部、 ４２…チューニング用ＰＷＭ作成部、 ４２１…カウンタ制御部、 ４２２…ＵＰ／ＤＯＷＮカウンタ、 ４２３…ＰＷＭ変換部、 ４２４…チューニング同期検出部、 ４３…同期信号検出部、 ４４…ＬＣＤコントローラ、 ５…ＰＷＭ平滑復調用抵抗群、 ６…同期信号分離部。
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 チューニング命令により所望パルス幅の
ＰＷＭ駆形波を作成するＰＷＭ駆形波作成手段と、 所定の基準電圧を出力する基準電圧出力手段と、 前記ＰＷＭ駆形波作成手段で作成されるＰＷＭ駆形波よ
り前記基準電圧出力手段の基準電圧を用いてチューニン
グ電圧を生成するチューニング電圧生成手段とを具備
し、 前記ＰＷＭ駆形波作成手段、基準電圧出力手段およびチ
ューニング電圧生成手段は、前記ＰＷＭ駆形波作成手段
で作成されるＰＷＭ駆形波がＩＣチップ外部に出力しな
いように同一ＩＣチップ上に構成し、 前記基準電圧出力手段は、複数の抵抗素子を直列に接続
し、各抵抗素子の接続点電位をそれぞれ基準電圧として
出力する構成からなることを特徴とする液晶テレビの受
信選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32360793A JP3433352B2 (ja) | 1993-12-22 | 1993-12-22 | 液晶テレビの受信選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32360793A JP3433352B2 (ja) | 1993-12-22 | 1993-12-22 | 液晶テレビの受信選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07184149A JPH07184149A (ja) | 1995-07-21 |
| JP3433352B2 true JP3433352B2 (ja) | 2003-08-04 |
Family
ID=18156610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32360793A Expired - Fee Related JP3433352B2 (ja) | 1993-12-22 | 1993-12-22 | 液晶テレビの受信選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433352B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499455B1 (ko) * | 1997-12-30 | 2005-09-08 | 엘지전자 주식회사 | 디지탈방송수신기의디코더장치 |
-
1993
- 1993-12-22 JP JP32360793A patent/JP3433352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07184149A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0319661B1 (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
| US20020063534A1 (en) | Inverter for LCD backlight | |
| JPH03209910A (ja) | フィルタ時定数制御機能を備えたフィルタ回路 | |
| JP3433352B2 (ja) | 液晶テレビの受信選局装置 | |
| US6720946B2 (en) | Display device and interface circuit for the display device | |
| JPH09233806A (ja) | ソフトスタートパルス幅変調集積回路 | |
| US6052021A (en) | Signal processing integrated circuit having first and second buffers each connected in first and second paths between an analog signal processor and a digitial signal processor to prevent abnormal current flow | |
| US5754015A (en) | Horizontal deflection circuit for multiscan type display devices | |
| GB2154838A (en) | Frequency switching circuit for multiple scan rate video display apparatus | |
| US5770930A (en) | Vertical deflecting circuit using a raised source voltage | |
| KR960003034B1 (ko) | 비디오 신호 처리 시스템 | |
| JP3837260B2 (ja) | Ｃｃｄ駆動回路 | |
| JP3257439B2 (ja) | 水平位置調整回路 | |
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JP2573024B2 (ja) | マルチ走査形ｃｒｔ表示装置 | |
| JP2614512B2 (ja) | マルチ走査型ｃｒｔ表示装置 | |
| JP2549660B2 (ja) | 水平出力回路 | |
| JP2001223916A (ja) | スポットキラー回路、映像信号処理装置およびブラウン管表示システム | |
| JPH0417510B2 (ja) | ||
| KR0164527B1 (ko) | 동기신호의 입력 극성 제어 회로 | |
| JP3043242B2 (ja) | アナログ回路の制御装置 | |
| KR910007284Y1 (ko) | 다중 모드 디스플레이 장치의 모드 자동선택회로 | |
| JP2957867B2 (ja) | アナログ回路の制御装置 | |
| JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
| JPH046968A (ja) | Ｃｃｄ撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |