JP3430335B2

JP3430335B2 - 半導体装置の作製方法

Info

Publication number: JP3430335B2
Application number: JP2000203299A
Authority: JP
Inventors: 宏勇張; 直人楠本
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-05
Filing date: 2000-07-05
Publication date: 2003-07-28
Anticipated expiration: 2018-07-28
Also published as: JP2001068681A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多結晶（微結晶）
シリコン薄膜トランジスタの製造方法に関するものであ
る。

【０００２】

【従来の技術】多結晶（微結晶）シリコン膜を得る方法
の一つに、成膜されたアモルファスシリコン（以下「a-
Si」という）膜にレーザーを照射することによりa-Siを
結晶化させるという方法があり、一般によく知られてい
る。その技術を利用したレーザー結晶化薄膜トランジス
タは、アモルファスシリコン薄膜トランジスタ（以下
「a-SiＴＦＴ」という）に比べて電界効果移動度などの
電気特性が優れているため、アクティブ型液晶ディスプ
レイ（ＬＣＤ）やイメージセンサーなどの周辺駆動回路
に使われている。

【０００３】レーザー結晶化薄膜トランジスタの代表的
な作製方法は、先ず出発膜であるアモルファスシリコン
(a-si)膜をレーザーで照射することによって結晶化さ
せ、その後一連の製造プロセスによってデバイス構造を
加工するというものである。製造プロセスの最初または
途中で結晶化工程を行なうことは従来の製造方法の一番
の特徴である。

【０００４】

【発明が解決しようとする課題】このような製造方法に
よって薄膜トランジスタを作製した場合、次のような問
題点が生じる。（１）レーザー結晶化を製造工程の一環として行うこと
により、デバイス完成までＴＦＴの電気特性を評価でき
ず、それを制御することが困難である。（２）ＴＦＴ作製当初または途中でレーザー結晶化を行
うため、デバイス構造を完成した後に諸電気特性を修正
することが不可能であり、回路システム全体の歩留りが
悪くなる。

【０００５】本発明は、上記の問題点を解決するための
新しい多結晶（微結晶）薄膜トランジスタの作製方法を
提案するものである。

【０００６】

【課題を解決するための手段】本発明はデバイス構造完
成後のレーザー照射による、チャネル形成領域の結晶化
およびソース・ドレインのオーミックコンタクト領域の
活性化を可能とするために、チャネル形成領域およびソ
ース・ドレイン領域のチャネル形成領域側の一部が入射
するレーザー光に対して露呈している構造、またはソー
ス・ドレイン領域がソース・ドレイン電極に対してレー
ザー光入射側に位置し、かつ前記両領域の一部がチャネ
ル形成領域のレーザー光入射側に接する構造の薄膜トラ
ンジスタを用いる。

【０００７】ソース・ドレイン領域の活性化とは、真性
のa-Si膜に種々の方法によって３族または５族の不純物
原子を添加してＰ型またはＮ型の特性を得ようとすると
きに、より良好なＰ型またはＮ型の特性を得るために不
純物を添加した領域にエネルギーを与え不純物を活性化
させ、膜の導電率を向上させることをいう。

【０００８】図１に、デバイス構造完成後にソース・ド
レイン領域となる不純物a-Si層とチャネル形成領域とな
る真性a-Si層に対してレーザー照射によって結晶化及び
活性化を効果的に行うことを可能とする、本願発明のＴ
ＦＴの構造を示す。

【０００９】図１（ａ）においてはＴＦＴアイランド上
のソース電極９とドレイン電極１０間の距離をソース領
域１１とドレイン領域１２間の距離より大きくすること
により、基板上部からのレーザー照射によるソース・ド
レイン領域１１、１２およびチャネル形成領域５の活性
化および結晶化を可能にしている。

【００１０】この時、充分なエネルギー値をもつレーザ
ー光を照射することによりチャネル形成領域となる真性
a-Si層５のうちのソース領域およびドレイン領域の下側
の部分も結晶化し、良好な特性を持つチャネルを得るこ
とができる。またゲート絶縁膜４とチャネル形成領域と
の界面がチャネル形成領域の下側であるためレーザーの
入射によって界面特性が劣化することがないので、デバ
イスの特性を低下させることがない。

【００１１】レーザー光源によく用いられるＵＶ光はＳ
ｉＯ₂を透過することができるため、パシベイション膜
１３が酸化珪素（ＳｉＯ₂）であればパシベイション膜
上からレーザー照射を行なうことができる。

【００１２】またこれによりレーザー照射によるa-Si膜
上側表面の乱れを防ぐことができる。すなわち、パシベ
イション膜が酸化珪素であればそのパシベイション膜が
a-Si膜のレーザー結晶化をするときに一般に用いられる
キャップ層といわれる、レーザー照射時に膜上側表面の
乱れを防ぐためにレーザー照射対象となるa-Si膜上に成
膜する酸化珪素膜と同じ役割を果たし、高品質なレーザ
ー結晶化膜を得ることが可能である。

【００１３】またレーザーがガラス基板１を透過できる
ようにレーザーの波長またはガラス基板の材質を選ぶこ
とにより、ガラス基板上にガラス基板からの不純物混入
を防ぐ為に成膜した下地膜２とゲート絶縁膜がレーザー
を透過する材料（例えば酸化珪素）であれば、ゲート電
極３をソース・ドレイン電極間の幅より小さくすること
により基板下部からレーザーを照射してソース・ドレイ
ン電極の下側の不純物領域を結晶化および活性化させる
ことができ、諸特性のより大きな向上を得ることもでき
る。下地膜およびゲート絶縁膜が酸化珪素膜であれば、
それらは同時にキャップ層としても作用し、膜下側表面
の乱れを防ぐことができる。

【００１４】図１（ｂ）は図１（ａ）の構造をさらに発
展させ、より効果的なソース領域およびドレイン領域に
対するレーザー活性化を可能とするものである。

【００１５】図 1（ｂ）においては不純物領域であるソ
ース領域１１、ドレイン領域１２がソース電極９、ドレ
イン電極１０の上部にそれぞれ位置し、かつチャネル形
成領域５の上側に接する構造になっており、ソース・ド
レイン領域に対するレーザー照射は上部からの照射のみ
で完全に行うことができるので図１（ａ）に比べてより
大きな諸特性の向上と制御しうる値の幅を得ることがで
きる構造となっている。また図１（ａ）と同様に充分な
エネルギー値をもつレーザー光を照射することによりチ
ャネル形成領域となる真性a-Si層５のうちのソース領域
およびドレイン領域の下側の部分も結晶化し、良好な特
性を持つチャネルを得ることができる。またゲート絶縁
膜４とチャネル形成領域との界面がチャネル形成領域の
下側であるためレーザーの入射によって界面特性が劣化
することがないので、デバイスの特性を低下させる事が
ない。またパシベイション膜が酸化珪素であればレーザ
ー照射時におけるキャップ層として作用し、ソース・ド
レイン領域である不純物a-Si膜およびチャネル形成領域
である真性a-Si膜の上側表面のレーザー照射による乱れ
を防ぐことができる。

【００１６】図１（ｃ）、（ｄ）は図１（ａ）、（ｂ）
と全く上下逆の構造をしており、レーザーがガラス基板
を透過できるようにレーザーの波長またはガラス基板の
材質を選ぶことにより、主に基板下部からのレーザー照
射をすることによりチャネル形成領域およびソース・ド
レイン領域の結晶化、活性化を可能とするものである。

【００１７】図１（ｃ）は図１（ａ）を全く上下逆の構
造にしたものであり、図１（ａ）と同様にソース電極９
とドレイン電極１０間の距離をソース領域１１とドレイ
ン領域１２間の距離より大きくすることにより基板下部
からのレーザー照射によるソース・ドレイン領域および
チャネル形成領域５の活性化および結晶化を可能にして
いる。

【００１８】この時、充分なエネルギー値をもつレーザ
ー光を照射することによりチャネル形成領域となる真性
a-Si層５のうちのソース領域およびドレイン領域の下側
の部分も結晶化し、良好な特性を持つチャネルを得るこ
とができる。またゲート絶縁膜とチャネル形成領域との
界面がチャネル形成領域の上側であるため下側からのレ
ーザーの入射によって界面特性が劣化することがないの
で、デバイスの特性を低下させる事がない。

【００１９】さらにガラス基板１上にガラス基板からの
不純物混入を防ぐために成膜した下地膜２が酸化珪素膜
であればそれがキャップ層として作用し、ソース・ドレ
イン領域およびチャネル形成領域である各a-Si膜下側表
面の乱れを防ぐことができる。またパシベイション膜１
３とゲート絶縁膜４がレーザーを透過する材料、例えば
酸化珪素であれば、ゲート電極３をソース・ドレイン電
極間の幅より小さくすることにより基板上部からレーザ
ーを照射してソース・ドレイン電極の上側の不純物領域
を結晶化および活性化させることができ、諸特性のより
大きな向上を得ることもできる。その時パシベイション
膜およびゲート絶縁膜が酸化珪素であれば、それらは同
時にキャップ層としても作用し、レーザー照射によるa-
Si膜上側表面の乱れを防ぐ事ができる。

【００２０】図１（ｄ）は図１（ｃ）の構造をさらに発
展させ、より効果的なソース領域およびドレイン領域に
対するレーザー活性化を可能とするものである。

【００２１】図１（ｄ）においては不純物領域であるソ
ース領域１１、ドレイン領域１２がソース電極９、ドレ
イン電極１０の下部にそれぞれ位置し、かつチャネル形
成領域５の両脇下側に接する構造になっているので、ソ
ース・ドレイン領域に対するレーザー照射は下部からの
照射のみで完全に行うことができるので図１（ｃ）に比
べてより大きな諸特性の向上と制御しうる値の幅を得る
ことができる構造となっている。また図１（ｃ）と同様
に充分なエネルギー値をもつレーザー光を照射すること
によりチャネル形成領域となる真性a-Si層のうちのソー
ス領域およびドレイン領域の上側の部分も結晶化し、良
好な特性を持つチャネルを得ることができる。

【００２２】またゲート絶縁膜４とチャネル形成領域と
の界面がチャネル形成領域の上側であるためレーザーの
入射によって界面特性が劣化することがないので、デバ
イスの特性を低下させる事がない。また下地膜が酸化珪
素であればレーザー照射時におけるキャップ層として作
用し、ソース・ドレイン領域である不純物a-Si膜および
チャネル形成領域である真性a-Si膜の下側表面のレーザ
ー照射による乱れを防ぐことができる。

【００２３】以上のような構造をとることにより、a-Si
薄膜トランジスタのデバイス構造完成後のレーザー照射
によるソース・ドレイン領域およびチャネル形成領域の
活性化、結晶化を行うことができる。

【００２４】以上のように、デバイス構造を加工する前
あるいはその途中でレーザー照射を行なうのではなく、
完全なa-SiＴＦＴのプロセスでデバイスを加工し、デバ
イス構造が完成、すなわち不純物半導体層、真性半導体
層、ゲート絶縁膜の形成、ソース・ドレイン領域の形
成、ソース、ドレイン、ゲートの各電極、および保護膜
膜（パシベイション膜）の成膜まで、または回路配線の
形成までを含んだ工程を終了してから、任意の１つまた
は複数のa-SiＴＦＴのソース・ドレイン領域とチャネル
形成領域に対しレーザーを照射することによって薄膜ト
ランジスタのチャネル形成領域の結晶化またはソース・
ドレイン領域の活性化および結晶化を行なう。この時に
電極と配線ができていれば、基板上の任意のa-SiＴＦＴ
の電気特性をリアルタイムにモニターしながら最適値に
なるまでレーザー照射を行なう事が可能となる。あるい
はレーザー照射を行なった後電気特性を測定するという
工程を繰り返しながら、所望の特性を持つ薄膜トランジ
スタを得ることができる。

【００２５】これにより同一基板上に同一製造工程によ
る復数のa-SiＴＦＴを作製しそのデバイス構造が完成し
た後に、任意の１つまたは複数のa-SiＴＦＴを任意の電
気特性を持つＴＦＴにすることが可能となる。すなわち
同一基板上に異なる電気特性を持つＴＦＴを作製するこ
とが、デバイス構造完成後にレーザー照射をすることで
実現できる。

【００２６】またこれにより同一基板上に同一製造工程
による複数のa-SiＴＦＴを作製しそのデバイス構造が完
成した後、それらのa-SiＴＦＴのうち任意の１つまたは
復数のものをレーザー結晶化による多結晶シリコン薄膜
トランジスタ（以下「 poly-SiＴＦＴ」という）とする
ことができ、デバイス構造を作製する工程を分けること
なく同一基板上にa-SiＴＦＴと poly-SiＴＦＴの両方が
混在するシステムを作製することが可能となる。

【００２７】また、レーザー照射は極めて短い時間に行
われるため基板温度をほとんど上昇させることがなく、
poly-SiＴＦＴを低温（室温〜４００℃）で作製する事
が可能となり、これによって大面積の poly-SiＴＦＴシ
ステムを石英ガラスのような高価なガラスを用いること
なく安価に作製することが可能となる。

【００２８】以下に本発明を用いた実施例を示す。

【００２９】

【実施例】〔実施例１〕本実施例では一体化ＬＣＤ（液晶ディスブレイ）システ
ムにおけるa-SiＴＦＴと poly-SiＴＦＴ（多結晶シリコ
ン薄膜トランジスタ）の混合システムについて説明を行
なう。図２に示すような一体化ＬＣＤシステムには画素
マトリクス駆動用ＴＦＴ部分３０と周辺回路用ＴＦＴ部
分３１が必要である。２種類のＴＦＴに対して動作速度
の要求が完全に違っており、画素駆動用のものは移動度
が１cm²/Vs程度であればもう十分であるが、周辺回路用
のＴＦＴは高速動作（数ＭHZ）が要求される。このた
め、画素用ＴＦＴはa-Si材料で、周辺回路用ＴＦＴは p
oly-Si材料で構成するのが望ましい。

【００３０】本発明によれば図２に示すようなシステム
をデバイス構造を作製する工程をa-SiＴＦＴと poly-Si
ＴＦＴで分けることなく一度に作製することができる。

【００３１】図３はＴＦＴの製造方法を模式的に説明す
る概略図である。この実施例では図１（ａ）の構造、す
なわち逆スタガ型構造のＴＦＴを用いた。もちろん他の
構造でも良い。図３（Ａ）において石英ガラス等の高価
でない７００℃以下、例えば約６００℃の熱処理に耐え
うるガラス１上にマグネトロンＲＦ（高周波）スパッタ
法を用いて下地膜２としての酸化珪素（ＳｉＯ₂）膜を
１０００〜３０００Å、本実施例では２０００Åの厚さ
に形成する。成膜条件は酸素１００％雰囲気、成膜温度
１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとし
た。ターゲットに石英または単結晶シリコンを用いた。
成膜速度は３０〜１００Å／分であった。

【００３２】この上に公知のスパッタ法によりゲート電
極となるクロム（Ｃｒ）層３を成膜する。膜厚は８００
〜１０００Å、本実施例では１０００Åとした。これを
第１のフォトマスクＰ１にてパターニングし第３図
（Ｂ）を得た。またゲート電極材料にタンタル（Ｔａ）
を用いてもよい。

【００３３】またゲート電極材料としてアルミニウム
（Ａｌ）を用いた場合、これを第１のフォトマスクＰ１
にてパターニング後、その表面を陽極酸化してもよい。

【００３４】この上にゲート絶縁膜４として窒化珪素膜
（ＳｉＮ_x）をＰＣＶＤ法により作製する。膜厚は１０
００〜５０００Å、本実施例では３０００Åとした。原
料ガスにはシラン（ＳｉＨ₄）とアンモニアガス（Ｎ
Ｈ₃）を１：３の比で用いた。成膜条件は成膜温度２５
０〜３５０℃、本実施例においては２６０℃、ＲＦ周波
数は１３．５６ＭＨｚ、ＲＦ出力は８０Ｗ、圧力０．０
５Ｔｏｒｒ、成膜速度は８０Å／分であった。

【００３５】この上に真性a-Si層５をＰＣＶＤ法により
作製する。膜厚は２００〜１０００Å、本実施例では７
００Åとした。原料ガスにはシラン（ＳｉＨ₄）を用
い、成膜温度は１５０〜３００℃、本実施例においては
２００℃、ＲＦ周波数は１３．５６ＭＨｚ、ＲＦ出力は
３５Ｗ、圧力は０．５Ｔｏｒｒ、成膜速度は６０Å／分
であった。

【００３６】この上に不純物a-Si層、ここではｎ⁺型のa
-Si層６をＰＣＶＤ法により作製する。膜厚は３００〜
５００Å、本実施例では５００Åとした。原料ガスには
シランを用い、Ｎ型の不純物としてリンを添加するため
にホスフィン（ＰＨ₃）をシランの１％にあたる量を加
える。成膜温度は１５０〜３００℃、本実施例において
は２００℃、ＲＦ周波数は１３．５６ＭＨｚ、ＲＦ出力
は４０Ｗ、圧力は０．５Ｔｏｒｒ、成膜速度は６０Å／
分であった。

【００３７】以上のようにゲート絶縁膜４、真性a-Si層
５、ｎ⁺a-Si層６を成膜し、図３（Ｃ）を得た。これら
はいずれもＰＣＶＤ法で成膜しているので、マルチチャ
ンバ方式を用いて連続成膜することは有効である。ま
た、他の成膜方法、例えば減圧気相法、スパッタ法、光
ＣＶＤ法等を用いてもよい。その後、第２のフォトマス
クＰ２を用いてドライエッチングを行い図３（Ｄ）に示
すようなＴＦＴアイランド領域を形成する。

【００３８】次にスパッタ法を用いてソース・ドレイン
電極となるクロム（Ｃｒ）層７を形成し図３（Ｅ）を得
る。膜厚は５００〜１０００Å、本実施例では８００Å
とした。これを第３のフォトマスクＰ３にてパターニン
グする。このときレジスト８を剥離せずにｎ⁺a-Si層を
ドライエッチングにてパターニングしてチャネル形成領
域、ソース電極９、ドレイン電極１０、およびソース領
域１１、ドレイン１２領域を形成し、図３（Ｆ）を得
る。

【００３９】ここでレジストを剥離せずにウェットエッ
チングを行うことにより、ソース・ドレイン電極間をソ
ース・ドレイン領域間より大きくするためのオーバーエ
ッチングを行う。これにより上部からのレーザー照射に
よるソース・ドレイン領域の活性化および結晶化を行う
ことができる。この後レジストを剥離し、図３（Ｇ）を
得る。

【００４０】この上に図３（Ｈ）に示すようにパシベイ
ション膜として酸化珪素（ＳｉＯ₂）を前述のＲＦスパ
ッタ法を用いて１０００〜３０００Å、本実施例では２
０００Åの厚さに成膜した。ＰＣＶＤ法等を用いてもよ
い。以上でＴＦＴのデバイス構造が完成した。

【００４１】この後、配線を行い、測定器を接続してモ
ニターしながら上部からのレーザー照射を行った。測定
器にはＨＰ−４１４２Ｂを用いた。レーザーにはエキシ
マレーザー、ここでは波長２４８ｎｍのＫｒＦエキシマ
レーザーを用いた。この波長範囲内でＵＶ光がＴＦＴの
上部のパシベイション膜を透過することができる。エネ
ルギーＥは２００〜３５０ｍＪ／ｃｍ²、照射数１〜５
０ＳＨＯＴＳ、照射時の基板温度Ｔ_Sは室温〜４００
℃、であった。

【００４２】これによってモニターしながらチャネル形
成領域或いはソース・ドレイン領域又はその両方にレー
ザーを照射することにより結晶化、活性化を行うことが
でき、図２の３０の画素マトリクス駆動用のＴＦＴにお
いて思いどおりのＴＦＴの諸特性を得ることができた。
この画素マトリクス駆動用のＴＦＴは膨大な数、例えば
６４０×４００＝２５６，０００個ものＴＦＴを全て同
じ特性に作らなければならないので歩留りを良くするこ
とが大変困難であったが、本発明による方法を用いるこ
とにより、特性の大きく異なる不良ＴＦＴを大幅に減ら
すことができ、著しく歩留りを向上させることができ
た。

【００４３】また図２の３１の周辺回路用ＴＦＴ部分に
対し十分なレーザー照射をすることにより著しく特性が
向上し、レーザーを照射する前は電界効果移動度μ₁が
０．５〜０．８ｃｍ²／ｖｓ、スレッシュホルド電圧Ｖ
_th1が１０〜２０Ｖであったのに対し、レーザー照射後
は電界効果移動度μ₂が１０〜１００ｃｍ²／ｖｓ、スレ
ッシュホルド電圧Ｖ_th2が５〜７Ｖと大きな特性の向上
がみられ、液晶表示装置の周辺回路用ＴＦＴとして十分
な高速動作が得られた。a-Si膜で形成されたチャネル形
成領域が結晶化され、キャリア移動度の高い poly-Si膜
となっておりpoly-SiＴＦＴとして十分な特性を得てい
た。

【００４４】この後、基板上にＩＴＯ（インジューム・
錫酸化物）をスパッタ法により０．１μｍの厚みに形成
し、フォトマスクを用いて画素電極を形成した。このＩ
ＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸
素または大気中のアニールにより成就した。画素電極が
レーザーによって変質しないのであれば、画素電極形成
後にＴＦＴに対するレーザー照射を行ってもよい。

【００４５】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて３５０℃１時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。このようにして液晶表示装置の一方の基板を
得た。

【００４６】他方の基板は、ガラス基板の片側全体にＩ
ＴＯを１μｍ厚みにスパッタ法を用いて形成しフォトマ
スクを用いて対向電極を形成した。このＩＴＯは室温〜
１５０℃で成膜し、２００〜３００℃の酸素または大気
中のアニールにより成就し、第２の基板を得た。

【００４７】前記基板上に、オフセット法を用いて、ポ
リイミド前駆体を印刷し、非酸化性雰囲気たとえば窒素
中にて３５０℃１時間焼成を行った。その後、公知のラ
ビング法を用いて、ポリイミド表面を改質し、少なくと
も初期において、液晶分子を一定方向に配向させる手段
を設けた。

【００４８】その後ネマチック液晶組成物を前記２枚の
基板で挟持し、外部配線を行い、外側に偏光板をはり、
透過型の液晶表示装置を得た。得られた液晶表示装置は
画素マトリクス駆動用ＴＦＴと周辺駆動回路を別々に作
製した物と比較しても全く遜色の無いものであった。

【００４９】以上のようにデバイス構造完成後のレーザ
ー照射によりチャネル形成領域およびソース・ドレイン
領域の結晶化、活性化を行うためには、レーザー光入射
側、ここでは基板上部のパシベイション膜はＵＶ光を透
過するものであることが必要である。またチャネル形成
領域において実際にチャネルとして動作するのはゲート
絶縁膜との界面の部分であるので、チャネル形成領域と
なる真性a-Si層は充分な結晶化を行なうためになるべく
薄い方がよい。

【００５０】このようにしてデバイス構造完成後のa-Si
ＴＦＴのレーザー照射による諸特性の制御および poly-
SiＴＦＴ化が可能になった。また同一基板上の同一デバ
イス構造作製工程でありながらa-SiＴＦＴと poly-SiＴ
ＦＴとを作り分けることが可能となった。また、多くの
poly-SiＴＦＴを用いた回路システムを室温〜４００℃
といった低温で作製する事ができ、石英ガラスのような
高価なガラスを用いずに安価に作製する事が可能となっ
た。

【００５１】〔実施例２〕本発明の応用として冗長回路
構成を持つ poly-SiＴＦＴ型液晶表示装置を作製したの
で、これを説明する。

【００５２】poly-SiＴＦＴ型液晶表示装置のような非
常に多くの poly-SiＴＦＴを用いた回路システムでは全
てのＴＦＴが完全に動作するように作ることは非常に困
難で、現実には歩留り向上のために何らかの冗長構成を
とることが多い。a-SiＴＦＴ型液晶表示装置における画
素マトリクス駆動用a-SiＴＦＴの冗長構成の一つとして
複数の、例えば２つのＴＦＴを並列に接続し、２つのＴ
ＦＴをともに動作させることで、何らかの原因で一方が
動作しなくても、もう一方のＴＦＴが動作することで歩
留りを良くすることができるという方法がある。しかし
poly-SiＴＦＴのＯＮ電流はＴＦＴ１個につき約０．１
ｍＡもありa-SiＴＦＴの約１μＡの約１００倍であり、
冗長目的のために２倍の数のＴＦＴを動作させているこ
とは大変な電力の無駄となり、１画素につき１つのＴＦ
Ｔで動作させることが望まれる。

【００５３】また一方でレーザー結晶化 poly-SiＴＦＴ
回路システムにおいて、全く同じ回路を poly-SiＴＦＴ
で二つ作り、並列に接続できるようにしておき、当初は
一方の回路を動作させておき、それが正常に動作しなく
なったとき、あるいは動作チェック時に正常に動作しな
かったとき、他方の回路につなぎ変えるという冗長構成
をとっている場合、両方の回路をレーザー結晶化させた
poly-SiＴＦＴで構成しなければならず、レーザー照射
時間が２倍かかることになり、消費エネルギーも２倍と
なり、作業時間の伸長と製品のコスト高を招くことにな
る。

【００５４】本発明による方法を用いることにより以上
のような問題点を解決する事ができる。

【００５５】図４に本発明を用いて冗長構成を行った p
oly-SiＴＦＴ型液晶表示装置を示す。図４および図５に
示すように、この液晶表示装置では画素マトリクス駆動
用ＴＦＴ部分２０中の全てのＴＦＴと周辺回路中のシフ
トレジスタ回路２１について、冗長構成をとっている。
画素マトリクス駆動用ＴＦＴはＴＦＴが２つ、シフトレ
ジスタ回路は同じ回路が２つの冗長構成である。

【００５６】まず冗長の対象となる全てのＴＦＴを、図
１にあるような本発明による構造で作製し、デバイス構
造完成後にレーザーを照射することで poly-SiＴＦＴと
して動作することができるようにした。ＴＦＴの作製は
実施例１で述べたように図３に示した工程で行った。パ
シベイション膜を形成し、画素電極を形成する前の状
態、すなわち図３（Ｈ）まで工程を進めた。

【００５７】図５に画素マトリクス駆動用ＴＦＴの配置
図を示す。ここに示したように、ＴＦＴはa-SiＴＦＴで
あり、２つのＴＦＴは並列に接続されている。まずここ
で全ての画素電極に接続されている２つづつのＴＦＴの
うち、どちらか一方、ここでは２３のＴＦＴにレーザー
照射を行い poly-SiＴＦＴとする。ここで測定器を接続
し、動作チェックを行った。ここで異常が無ければ、次
の工程へとすすむ。冗長側のＴＦＴ２４はa-SiＴＦＴで
あるので動作電流が poly-SiＴＦＴに比べ約２桁小さい
のでその影響は実質上無視できる。また閾値電圧が pol
y-SiＴＦＴが０〜約１０Ｖであるのに対しa-SiＴＦＴは
約１０〜約２０Ｖであるので並列動作をすることがなく
レーザー結晶化された poly-SiＴＦＴだけが動作するこ
とになる。

【００５８】正常に動作しないＴＦＴがあった場合、そ
のＴＦＴの冗長側のa-SiＴＦＴ、ここでは２４のＴＦＴ
にレーザー照射を行い poly-SiＴＦＴとし、必要であれ
ば冗長側でない方のＴＦＴへの配線、ここではＡ点をレ
ーザーで焼き切ることで簡単に冗長側への切り替えを行
うことができた。

【００５９】このようにすることで冗長側に切り替える
必要が無かった場合において、２つのＴＦＴで冗長構成
をとっていながら１画素を駆動する poly-SiＴＦＴは実
質的に１つとなり、２つの poly-SiＴＦＴを並列に接続
して冗長構成を実現している方法に比べ約半分の消費電
力にすることができた。また冗長側のＴＦＴへの切替え
も１〜数回のレーザー照射で行うことができ、非常に簡
単で効率的な方法が実現できた。

【００６０】次にシフトレジスタの冗長回路はやはり２
つの同じ回路が並列に作られ、ＴＦＴは図３（Ｈ）の状
態のあとの、電極が接続された状態までa-SiＴＦＴとし
て作られた。コネクタ等で後から接続、切り替えをでき
るようにしておいてもよい。レーザー結晶化はまず一方
の回路、ここでは２１回路中の全てのＴＦＴに対して施
し、測定器を接続して動作チェックを行って、正常に動
作すれは次の工程へと進む。

【００６１】両方の回路が並列に接続されている場合、
冗長回路中のＴＦＴはa-SiＴＦＴであるので動作電流が
poly-SiＴＦＴに比べ約２桁小さいのでその影響は実質
上無視できる。また閾値電圧が poly-SiＴＦＴが０〜約
１０Ｖであるのに対しa-SiＴＦＴは約１０〜約２０Ｖで
あるので並列動作をすることがなくレーザー結晶化され
た poly-SiＴＦＴだけが動作することになる。

【００６２】回路が正常に動作しなかった場合、冗長回
路２２中のa-SiＴＦＴにレーザー照射を行い poly-SiＴ
ＦＴとし、必要であれば冗長側でない方の回路への配
線、ここではＢ点をレーザーで焼き切ることで簡単に冗
長側への切り替えを行うことができた。もちろんコネク
タ等で接続、切り替えを行っても良い。

【００６３】これによって、レーザー結晶化は冗長側へ
の切替えの必要が出てきた時のみに行えばよく、ＴＦＴ
製造工程の始めあるいは途中で全てのＴＦＴにレーザー
照射を行う製造工程に比較して、レーザー照射時間が半
分になり、無駄なエネルギーを使わないで済むので、作
業時間の短縮、コストダウン、省エネルギー等を実現す
ることができた。また冗長側への切替え操作は複雑な配
線作業を伴わず非常に簡単にすることができた。

【００６４】また、この方法は製造段階だけではなく、
使用中に故障となったものに対しても用いることがで
き、同様な方法で性能を回復することかできる。

【００６５】このように、本発明による構造を用いるこ
とにより、 poly-SiＴＦＴで構成された回路において、
小消費電力化、作業時間の短縮、コストダウン、省エネ
ルギー化といった、効果的な冗長方法を実現することが
可能となった。

【００６６】

【発明の効果】本発明より提案した作製法を採用するこ
とにより、下記に述べるような優れた効果が得られた。

【００６７】本発明によればデバイス構造完成後、電気
特性をモニターしながらレーザー照射することによって
回路システムを構成するための最適な薄膜トランジスタ
のバラメータを容易に制御することができた。それによ
って例えばＴＦＴ方式の液晶表示装置のような非常に多
くの数のＴＦＴが均一な特性を持つ必要があるものにお
いてＴＦＴの特性のバラツキが発生した時、本発明によ
る方法を用いることによりそれを修正することができ、
品質と歩留りを著しく向上できた。

【００６８】しかも、デバイス構造上に何ら難しい工程
を加えることなく品質と歩留まりを同時に向上させるこ
とができた。

【００６９】また本発明によれば同一基板上の薄膜トラ
ンジスタの移動度を始めとする諸電気特性を自由に制御
することができ、また必要なＴＦＴだけを結晶化させa-
SiＴＦＴと poly-SiＴＦＴの混合システムを実現するこ
とが可能になった

【００７０】また、レーザー照射はごく短時間に行われ
るため基板温度をほとんど上昇せさることがなく、 pol
y-SiＴＦＴを低温（室温〜４００℃）で作製する事が可
能となり、これによって大面積の poly-SiＴＦＴシステ
ムを石英ガラスのような高価なガラスを用いることなく
安価に作製することが可能となった。

【００７１】本発明によるＴＦＴ構造と一般のＴＦＴ構
造をa-Siにて同一基板上に作製し、本発明の構造をもっ
たＴＦＴに対してレーザー照射を行うことで、a-SiＴＦ
Ｔとpoly-SiＴＦＴの混合システムを実現することが可
能であることは言うまでもない。

【００７２】以上のように、本発明は薄膜トランジスタ
の作製方法において数多くのメリットをもたらすことが
でき、その工業上の効果は大きい。

【図面の簡単な説明】

【図１】・・・・本願発明の薄膜トランジスタの構造

【図２】・・・・液晶表示装置の構成

【図３】・・・・薄膜トランジスタの作製工程

【図４】・・・・冗長構成を持つ poly-SiＴＦＴ駆動型
液晶表示装置

【図５】・・・・図４の液晶表示装置の画素駆動用ＴＦ
Ｔの冗長構成

【符号の説明】

１・・・ガラス基板２・・・下地膜３・・・ゲート電極４・・・ゲート絶縁膜５・・・チャネル形成領域９・・・ソース電極１０・・・ドレイン電極１１・・・ソース領域１２・・・ドレイン領域１３・・・パシベイション膜２０・・・ poly-SiＴＦＴ駆動型液晶表示装置の画素マ
トリクス駆動用 poly-SiＴＦＴ部分２１・・・液晶表示装置の周辺回路中のシフトレジスタ
回路２２・・・液晶表示装置の周辺回路中の冗長用シフトレ
ジスタ回路２３・・・液晶表示装置の画素マトリクス駆動用 poly-
SiＴＦＴ２４・・・液晶表示装置の画素マトリクス駆動冗長用 p
oly-SiＴＦＴ３０・・・液晶表示装置の画素マトリクス駆動用ＴＦＴ
部分３１・・・液晶表示装置の周辺回路用ＴＦＴ部分

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/20 H01L 21/265 G02F 1/1368

Claims

(57)【特許請求の範囲】

【請求項１】画素回路および駆動回路を有するアクティ
ブマトリクス基板を有する半導体装置の作製方法であっ
て、基板の絶縁表面上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜上に一対の不純物アモルフ
ァスシリコン膜を形成し、前記一対の不純物アモルファ
スシリコン膜のそれぞれの一部に接してソース電極およ
びドレイン電極を形成することによって前記画素回路お
よび駆動回路の薄膜トランジスタを形成し、前記駆動回路の薄膜トランジスタに選択的にレーザー光
を照射し、前記一対の不純物アモルファスシリコン膜の
うち前記ソース電極に接していない部分および前記ドレ
イン電極に接していない部分を結晶化し且つ活性化する
と共に前記アモルファスシリコン膜のうちチャネル形成
領域を結晶化することを特徴とするアクティブマトリク
ス基板を有する半導体装置の作製方法。
【請求項２】前記レーザー光は、エキシマレーザー光で
あることを特徴とする請求項１に記載のアクティブマト
リクス基板を有する半導体装置の作製方法。