JP3429548B2 - Ｂｏｎ内蔵型平衡線路駆動回路及びこれを用いた加入者線終端装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、疑似線路（ＢＯＮ：Bu
ild-out Network)を内蔵した平衡線路駆動回路に関す
る。特に、ユニポーラ信号をバイポーラに変換し、平衡
線路に送出するＢＯＮ内蔵型平衡線路駆動回路に関す
る。更に本発明のＢＯＮ内蔵型平衡線路駆動回路を備え
た加入者線終端装置に関する。

【０００２】

【従来の技術】図３１及び図３２は、ＢＯＮ内蔵型平衡
線路駆動回路の第１及び第２の従来例回路である。特に
ユニポーラ信号をバイポーラ信号に変換し、平衡線路に
当該バイポーラ信号を送出する駆動回路であって、直流
分離とともに当該平衡線路の周波数特性に対する逆特性
を送出信号に与える回路である。

【０００３】図３１において、参照数字１及び２は、Ｎ
ＰＮ型トランジスタであり、それぞれ共通にエミッタが
接続され、交互に正側及び負側のユニポーラ信号（＋Ｐ
ＣＭ、−ＰＣＭ）がベースに付与され、オンとなるスイ
ッチ機能を有する。

【０００４】３は、一次側に中間タップ３２を持つ一次
巻線３１を有するトランスである。図３１の例では、ト
ランジスタ１、２の共通エミッタと中間タップ３２との
間にバイアス電源４が供給されている。

【０００５】トランス３の二次側巻線３３は、同一のイ
ンピーダンス特性（ＺA ＝ＺB ）のインピーダンス回路
８、９を通して、平衡線路５に接続される。平衡線路５
の先は、負荷インピーダンス（ＺL ）６に繋がる。

【０００６】上記構成において、トランジスタ１、２
は、交互にユニポーラ信号（＋ＰＣＭ、−ＰＣＭ）がベ
ースに付与され、オンとなるので、トランス３の二次側
巻線３３には、対応するバイポーラ信号が出力される。

【０００７】一方、平衡線路５は、その線路長に対応し
て高域周波数成分の減衰量が大きくなる所謂ローパスフ
ィルタ特性を有する。したがって、負荷側でパルス信号
の歪みを小さい状態で受信させるために、当該ローパス
フィルタ特性である平衡線路特性と逆の特性を予め付与
して補償することが必要である。

【０００８】インピーダンス回路８、９は、かかる平衡
線路特性と逆の特性を付与するものであり、平衡性を保
つために、一対の形式で二次巻線３３と平衡線路５との
間に備えられることが必要である。

【０００９】図３２の従来構成は、図３１において、一
対の形式で必要とする同一のインピーダンス回路８、９
を一つのインピーダンス回路１１とするようにしたもの
である。したがって、図３１の構成と異なり、更に不平
衡／平衡変換トランス１０を備えている。

【００１０】この不平衡／平衡変換トランス１０によ
り、平衡線路特性と逆の特性を与えるインピーダンス回
路１１を一つにする場合であっても、バイポーラ信号を
平衡線路５に平衡を保って送出することが可能である。
但し、インピーダンス回路１１のインピーダンス特性
は、２ＺA とすることが必要である。

【００１１】次に、かかるインピーダンス回路１１につ
いて、更に詳細に検討をする。図３３は、従来例回路の
機能図であり、図において、Ｕ／Ｂ変換部７１は、図３
１及び図３２において、トランジスタ１、２及びトラン
ス３で構成される部分であり、ユニポーラ信号とバイポ
ーラ信号の変換部である。

【００１２】ＥＱＬ部７２及びＢＯＮ／ＳＷ部７３は、
図３１及び図３２のインピーダンス回路８、９又はイン
ピーダンス回路１１で構成される部分である。

【００１３】即ち、ＥＱＬ部７２は、接続される平衡線
路長の最大時の線路の周波数特性と逆の特性を与える等
化回路である。図示のように、周波数大となる程、ロス
（損失）が小さくなるようなハイパスフィルタ特性を有
する。更に、例えば、ネットワークのスペックにより、
等化波形が決められている場合は、当該スペックに合う
ようにパルス波形を等化することが必要である。

【００１４】図３４は、Ｂｅｌｌスペックで決められた
北米ＤＳ─１装置に対するパルステンプレートの一例で
ある。等化波形がかかるパルステンプレート内に入るよ
うに波形等化されることが必要である。図３４の例で
は、特にパルスのオーバーシュート８０、及びアンダー
シュート８１を要することが特徴である。

【００１５】再び、図３３に戻り説明する。ＢＯＮ／Ｓ
Ｗ７３は、複数の疑似線路７３１〜７３２を有し、これ
をスイッチ７３２により切替え選択して平衡線路５に接
続する低域ろ波特性を有する回路である。

【００１６】即ち、インピーダンス回路８、９及びイン
ピーダンス回路１１のダイナミックレンジを補うため
に、接続される平衡線路長に応じて低域ろ波特性の疑似
線路特性を切り換え付加するようにしている。

【００１７】例えば、ＢＯＮ０（７３１）は、最大線路
長例えば、５００〜７５０フィート(feet)長の線路が接
続される時に、挿入される疑似線路であり、その周波数
特性は、平坦である。何故ならば、ＥＱＬ部７２が平衡
線路長の最大時の線路の周波数特性と逆の特性を与える
等価特性を持つように設計されているからである。

【００１８】ＢＯＮ２５０（７３２）は、中間線路長
（２５０〜５００フィート）が接続される時に挿入され
る疑似線路である。ＢＯＮ５００（７３３）は、最短の
線路長（０〜２５０フィート）が接続される時に挿入さ
れる疑似線路である。

【００１９】図３３において、５は、図３１において説
明した平衡線路であり、その長さに応じた低域ろ波特性
を有する。６は、負荷回路であり、例えば後に言及する
クロスコネクト回路である。

【００２０】図３５は、従来例回路の詳細図であり、図
３２の第２の従来例回路構成に対応するものである。図
３６は、図３５における各スイッチのＯＮ、ＯＦＦ組合
せとＢＯＮの種類との関係を示す図である。尚、図３１
乃至図３４と同一及び類似のものには同一の参照番号及
び記号を付してある。

【００２１】図３５において、トランス３は、バイアス
回路が省略して示されている。 Ｔ及びＲは、平衡線路
５に接続される２端子である。ＥＱＬ部７２は、容量Ｃ
1 乃至Ｃ4 、抵抗Ｒ1 乃至Ｒ3 及びインダクタＬ1 で構
成される高域通過フイルターである。

【００２２】ＢＯＮ／ＳＷ部７３は、ＢＯＮを構成する
素子として抵抗Ｒ5 乃至Ｒ12、インダクタＬ2 乃至Ｌ3
及びコンデンサＣ5 乃至Ｃ6 を有し、スイッチ７３２
は、ＳＷ1 乃至ＳＷ5 を有する。

【００２３】これらスイッチ７３４の組み合わせにより
ＢＯＮ０（７３１）乃至ＢＯＮ５００（７３３）が構成
される。この組み合わせは、図３６の表に示される。例
えば、ＢＯＮ０（７３１）は、ＳＷ3 及びＳＷ5 をオン
とし、ＳＷ1 、ＳＷ2 及びＳＷ4 をオフとすることによ
り構成される。

【００２４】

【発明が解決しようとする課題】以上図３１乃至図３６
において、検討して来たように、従来例回路は、次のよ
うな問題を有している。

【００２５】即ち、図３１の構成では、平衡を保つた
め、平衡線路５に接続されるチップリング両線に同じイ
ンピーダンス補償回路８、９（ＺA 、ＺB ）が必要であ
る。又、図３２の回路では、補償インピーダンス回路１
１のみとなるが、不平衡／平衡変換トランス１０が必要
となる。

【００２６】一方、ユニポーラ／バイポーラ信号変換回
路を有するＢＯＮ内蔵型平衡線路駆動回路は、低次群の
チャネルユニットに備えられるため、チャネル数分必要
である。したがって、従来例回路では、同じインピーダ
ンス補償回路が一対必要であり、或いは不平衡／平衡変
換トランスが必要である。いずれの場合も、回路規模が
大きくなる。このため、装置の小型化、経済化に対する
支障となっている。

【００２７】したがって、本発明の目的は、重複するイ
ンピーダンス補償回路を削除し、且つ不平衡／平衡変換
トランスを不要として、装置の小型化、経済化を図るＢ
ＯＮ内蔵型平衡線路駆動回路を提供することにある。

【００２８】本発明の更なる目的は、平衡線路の周波数
特性に対する補償回路としてのインピーダンス回路を１
つ備え、且つ不平衡トランスを不要としたＢＯＮ内蔵型
平衡線路駆動回路を提供することにある。

【００２９】また本発明の目的は、装置の小型化、経済
化を図るＢＯＮ内蔵型平衡線路駆動回路を適用した加入
者線終端装置を提供することにある。

【００３０】

【課題を解決するための手段】本発明に従うＢＯＮ内蔵
型平衡線路駆動回路は、中間タップを有する一次側巻線
と平衡線路に接続される二次側巻線を含むＵ／Ｂ変換ト
ランスと、このＵ／Ｂ変換トランスの一次側巻線の両端
子間に接続された第一及び第二のスイッチ回路と、前記
中間タップと第一及び第二のスイッチ回路の接続点との
間に挿入されたインピーダンス回路を有し、このインピ
ーダンス回路は、平衡線路の周波数特性と逆の周波数特
性を有し、前記第一及び第二のスイッチ回路が、交互に
ユニポーラパルス信号で導通状態とされることより、Ｕ
／Ｂ変換トランスの二次側巻線から逆の周波数特性を付
与されたバイポーラパルスを出力するように構成され
る。

【００３１】更に、本発明の一態様では、高次群の光多
重化信号を低次群のバイポーラ電気信号に変換し、この
低次群のバイポーラ電気信号を光多重化信号に変換する
加入者線終端装置において、前記したＢＯＮ内蔵型平衡
線路駆動回路をチャネルユニットに備えるように構成さ
れる。

【００３２】また本発明の別の態様では、エミッタを共
通とする一対のトランジスタを有し、これらのコレクタ
にインピーダンス回路を備え、このインピーダンス回路
を接続される平衡線路長に対応して、固定または切り換
えて接続される。

【００３３】更にまた本発明の別の態様では、トランジ
スタにより構成し、全てのトランスを排除すべく、共通
にエミッタが接続された一対のトランジスタと、この一
対のトランジスタのそれぞれのコレクタ間に平衡線路が
接続され、更に前記一対のトランジスタのそれぞれのコ
レクタと電源との間に接続された、前記平衡線路の線路
特性と逆特性を有するインピーダンス回路を有し、且つ
前記一対のトランジスタのそれぞれのベースにユニポー
ラデータパルス（＋DATA、−DATA）が入力される。

【００３４】

【作用】本発明は、基本的構成として中間タップを有す
る一次側巻線と平衡線路に接続される二次側巻線を含む
Ｕ／Ｂ変換トランスと、このＵ／Ｂ変換トランスの一次
側巻線の両端子間に接続された第一及び第二のスイッチ
回路と、前記中間タップと第一及び第二のスイッチ回路
の接続点との間に挿入されたインピーダンス回路を有す
る。

【００３５】これにより、第一及び第二のスイッチ回路
が、交互にユニポーラパルス信号で導通状態とされるこ
とより、Ｕ／Ｂ変換トランスの二次側巻線から逆の周波
数特性を付与されたバイポーラパルスを出力するように
構成される。

【００３６】したがって、前記インピーダンス回路の特
性は、容易に切替え可能であり、接続される平衡線路の
周波数特性に対応してこれを補償する逆の周波数特性を
付与することが可能である。

【００３７】更に、共通にエミッタが接続された一対の
トランジスタと、この一対のトランジスタのそれぞれの
コレクタ間に平衡線路が接続され、更に前記一対のトラ
ンジスタのそれぞれのコレクタと電源との間に接続され
た、前記平衡線路の線路特性と逆特性を有するインピー
ダンス回路を有した構成にすることにより、Ｕ／Ｂ変換
トランスも不要とできる。

【００３８】

【実施例】図１は本発明の基本概念を説明する図であ
る。図において１及び２は第一及び第二のスイッチ回路
となるトランジスタである。図１において、これらトラ
ンジスタはＮＰＮ型トランジスタとして示されている
が、本発明の原理は、トランジスタの型は限定されるも
のではない。

【００３９】３は一次側巻線３１に中間タップ３２を有
し二次側巻線３３を有するＵ／Ｂ変換トランスである。
Ｕ／Ｂ変換トランス３の一次側巻線３１の中間タップ３
２にはインピーダンス回路７が接続されている。

【００４０】更にＵ／Ｂ変換トランス３の二次側巻線３
３は平衡線路５のチップリング両線に接続されている。

【００４１】４はバイアス直流電源であってインピーダ
ンス回路７と第一及び第二のスイッチ回路１、２の共通
接続点１０、（図においては共通エミッタである）、と
の間に接続されている。６は負荷インピーダンスであっ
て例えばクロスコネクトスイッチが対応する。

【００４２】図１の回路動作を説明すると次の通りであ
る。スイッチ回路１、２となる両トランジスタのベース
にはそれぞれ正側のパルス信号＋ＰＣＭ、負側のパルス
信号（−ＰＣＭ）に対応するユニポーラパルスが交互に
入力される。

【００４３】今第一のスイッチ回路となるトランジスタ
１のベースに正側のパルス信号（＋ＰＣＭ）が入力され
たと考える。トランジスタ１は導通となり、電源４から
供給される電流は、インピーダンス回路７を通しトラン
ス３の一次側巻線３１の中間タップ３２からトランジス
タ１のコレクタに流れる。

【００４４】これによりＵ／Ｂ変換トランス３の二次側
巻線３３には＋側のパルス信号が出力される。一方正側
のパルス信号（＋ＰＣＭ）が終了し両トランジスタ１、
２が非導通となり、次いで負側のパルス信号（−ＰＣ
Ｍ）がトランジスタ２のベースに入力される。

【００４５】これによりトランジスタ２は導通となり、
電源４からの電流はインピーダンス回路７を介してＵ／
Ｂ変換トランス３の一次側巻線３１の中間タップ３２を
介してトランジスタ２のコレクタに流れる。この時Ｕ／
Ｂ変換トランス３の二次側巻線３３には−側のパルス信
号が出力される。

【００４６】このようにしてＵ／Ｂ変換トランス３の二
次側巻線３３にはバイポーラパルス信号が出力されるこ
とになる。この出力されたバイポーラパルス信号は平衡
線路５のチップリング両線に接続され負荷６に伝達され
る。

【００４７】ここでインピーダンス回路７は、既に従来
例回路に関連して説明した通り平衡線路５の持つ周波数
特性を補償すべくこれに対し逆の特性となるインピーダ
ンス特性を与える回路である。

【００４８】したがって、電源４から流れるパルス電流
はインピーダンス回路７により平衡線路５の周波数特性
と逆の周波数特性によって整形されたパルス電流となり
Ｕ／Ｂ変換トランス３の二次側巻線３３に対応するパル
ス信号として出力されることになる。

【００４９】インピーダンス回路７により特性付けられ
た周波数特性は平衡線路５によって逆方向に更に特性付
けられ結局負荷６においては平衡線路５の周波数特性が
補償された形で元の入力ユニポーラ信号に対応したバイ
ポーラ信号が負荷側において受信される。

【００５０】図１に示されるように本発明はインピーダ
ンス回路７をＵ／Ｂ変換トランス３の一次側巻線と第一
及び第二のスイッチ回路１、２との間に設けている。

【００５１】したがって、Ｕ／Ｂ変換トランスにより不
平衡回路が平衡回路に変換されてバイポーラ信号を出力
することができる。

【００５２】図２は本発明の第１の実施例であって図２
は、図１のインピーダンス回路の具体的実施例を含む回
路図である。

【００５３】図２に示す第１の実施例におけるインピー
ダンス回路７は第一の抵抗Ｒ₁ とコンデンサＣ₁ の第一
の直列接続、第二の抵抗Ｒ₂ とコンデンサＣ₂ の第二の
直列接続及び第三の抵抗Ｒ₃ を有している。第三の抵抗
Ｒ₃ はＵ／Ｂ変換トランス３の一次側巻線３１の中間タ
ップ３２と直流電源４との間に挿入されている。

【００５４】更に第一の直列接続及び第二の直列接続は
それぞれスイッチＳＷ１、ＳＷ２により選択的に第三の
抵抗Ｒ₃ に並列接続されるように構成されている。

【００５５】図２に示すインピーダンス回路の上記構成
は基本的にはハイパスフィルタを構成するものである。
したがって、図３に示されるようなスイッチＳＷ１、Ｓ
Ｗ２の組み合わせにより平衡線路５の長さに対応する補
償インピーダンス回路が構成される。

【００５６】即ち、平衡線路５が最短の範囲、即ち０乃
至２５０フィート(feet)の長さの範囲である場合にはス
イッチＳＷ１、ＳＷ２共にオフ状態とされ、したがって
第三の抵抗Ｒ₃ のみがインピーダンス回路７を構成する
素子となる。

【００５７】次いで平衡線路５が中間の距離、即ち２５
０乃至５００フィート(feet)の範囲にある場合にはスイ
ッチＳＷ１のみオンとされる。又、最大の線路長範囲、
即ち５００乃至７５０フィートである場合にはスイッチ
ＳＷ１及びＳＷ２共にオン状態とされる。

【００５８】したがって、インピーダンス回路７は平衡
線路５が最大長範囲にある場合にはより高い周波数に対
し等価特性を有するようにハイパスフィルタ回路として
構成される。

【００５９】図２のＵ／Ｂ変換トランス３の二次側巻線
３３に現れるバイポーラパルスの波形は図の右上に示さ
れる通りである。即ちＵ／Ｂ変換トランス３の一次側巻
線３１を励磁するための励磁電流がパルス電流に加わる
ため二次側巻線３３に現れる波形はバイポーラパルスの
立ち上がり部分において急峻なオーバシュート部分を有
するものとなる。

【００６０】このバイポーラパルス信号は平衡線路５を
介し負荷６に到達する際には、平衡線路５のローパスフ
ィルタ特性によりオーバシュート部分が平滑され図２に
示すように負荷６に供給されることになる。

【００６１】ここでコンデンサＣ₁ 、Ｃ₂ 及び抵抗Ｒ
₁ 、Ｒ₂ 、Ｒ₃ の設計値は、スイッチＳＷ１、ＳＷ２に
よって図３のように線路長範囲を選択した時、当該線路
長範囲の中心値における補償量となるように考慮され
る。

【００６２】図２は以上説明したようにＣＲの並列接続
によりインピーダンス回路を構成している。これに対し
図４に示す本発明の第２の実施例におけるインピーダン
ス回路７の構成はインダクタを使用するものである。

【００６３】即ち図４に回路が示されるようにＵ／Ｂ変
換トランス回路３の一次側巻線３１の両端間にはインダ
クタＬ₁ が挿入されている。

【００６４】更に一次巻線３１の中間タップ３２と直流
電源４との間には抵抗Ｒ₅ が挿入され、この抵抗Ｒ₅ に
並列に接続可能のようにスイッチＳＷ１及びスイッチＳ
Ｗ２と抵抗Ｒ₄ の直列回路が存在する。

【００６５】そしてこれらスイッチＳＷ１、ＳＷ２の組
み合わせが、図２に関して説明したと同様に平衡線路５
の長さに対応して選択される。

【００６６】即ち、図５に示すように今、中間の長さ
（２５０〜５００feet）の平衡線路５が使用される場合
にはスイッチＳＷ１をオフとし、スイッチＳＷ２をオン
の状態とする。尚スイッチＳＷ１をオンとする状態、即
ち平衡線路５が最長範囲（５００〜７５０feet）にある
場合には抵抗Ｒ₅ は短絡された形となる。

【００６７】図４の実施例の特徴は、先に図３４のパル
ステンプレートの一例において説明したように出力のバ
イポーラパルスがオーバシュート８０及び更にアンダシ
ュート８１も必要とされる場合にこれを可能とするもの
である。

【００６８】即ち今、トランジスタ１のベースに正側の
パルス（＋ＰＣＭ）が印加されるとトランジスタ１がオ
ンとなり、したがってバッテリ４からの電流がＵ／Ｂ変
換トランス３の一次側巻線３１の中間タップ３２の上側
巻線を通して流れ、トランジスタ１のコレクタに至る。
この時図２に関して説明したように励磁電流がパルス電
流に対して重畳されることが必要であるので図示のよう
にオーバシュートの電流が流れる。

【００６９】更に、インダクタＬ₁ に蓄積された逆起電
力が、トランジスタ１及び２共にオフ状態である期間中
にＵ／Ｂ変換トランス３の一次側巻線に流れる。これに
より図４の二次側巻線３３の出力において示されるよう
にバイポーラパルス信号は、更にその立ち上がりにオー
バシュート部分を有するとともに立ち下がりにおいてア
ンダシュートの部分を有するものとなる。

【００７０】そしてこのバイポーラパルス信号は平衡線
路５を介して負荷６に送られると平衡線路５のローパス
フィルタ特性により図４に示されるようにバイポーラパ
ルス信号の立ち上がり部分におけるオーバシュートが平
滑された信号となり負荷６に入力されることになる。

【００７１】図６は、更に本発明の第３の実施例として
のインピーダンス回路７の具体的構成を示す回路図であ
る。この第３の実施例においては、よりきめ細かな近似
補償を可能とすべく考慮されている。

【００７２】即ちＵ／Ｂ変換トランス３の一次側巻線の
両端に挿入されるインダクタＬ₁ はそれに直列接続され
る抵抗Ｒ₄ 及び当該抵抗Ｒ₄ に並列にスイッチＳＷ３に
より接続又は切り離し可能な抵抗Ｒ₅ が存在する。

【００７３】更にＵ／Ｂ変換トランス３の一次側巻線３
１の中間タップ３２と直流電源４との間に挿入される素
子は図８において示したと同様であってＣＲの並列回路
を構成する如くに切り換えスイッチＳＷ１及びＳＷ２を
含んで構成されている。

【００７４】かかる第３の実施例においては図において
示されるようにオーバシュート並びにアンダシュートを
有するバイポーラパルス信号がＵ／Ｂ変換トランス３の
二次側巻線３３に出力され平衡線路５を通して負荷６に
送られる。

【００７５】したがって既に本発明の第１及び第２の実
施例に関連して説明したように平衡線路５のローパスフ
ィルタ特性により二次側巻線３３に現れるバイポーラ信
号は負荷６において図示されるように立ち上がり及び立
ち下がりが平滑されたパルス信号となる。

【００７６】先に説明したように第３の実施例において
はよりきめ細かな近似補償を行うためスイッチＳＷ１、
ＳＷ２、ＳＷ３を有し、それらのオン、オフの組み合わ
せは図７のように示される。

【００７７】即ち、平衡線路５が最大長（５００〜７５
０feet）の範囲にある場合にはスイッチＳＷ１、ＳＷ２
及びＳＷ３が共にオン状態となる。

【００７８】そしてＵ／Ｂ変換トランス３の一次側巻線
３１に流れる電流及び二次側巻線３３に現れるバイポー
ラパルス電流の波形は図３において説明したと同様のも
のとなる。

【００７９】更に図２の第一の実施例に関して説明した
ように、インダクタ、抵抗、コンデンサの設計値は、図
４及び図６の実施例においても同様に、選択した線路長
範囲の中心値における補償量となるべく決められる。

【００８０】図８は、本発明の第４の実施例であり、特
に、第３の実施例におけるスイッチＳＷ１乃至ＳＷ３の
具体的構成例である。スイッチＳＷ１乃至ＳＷ３は、そ
れぞれバイポーラトランジスタを使用して電子化されて
いる。

【００８１】図８の例では、スイッチＳＷ１乃至ＳＷ３
となるバイポーラトランジスタの共通エミッタが電源＋
Ｖに接続されている。端子Ａ、Ｂ、Ｃに入力される制御
信号により各々の導通が制御される。

【００８２】スイッチＳＷ３に相当するトランジスタの
コレクタは、ダイオードＤ1 、Ｄ2を通してインダクタ
Ｌ₁ の両端に接続されている。このＢＯＮ設定回路が接
続される線路の線路長が短い場合は、スイッチＳＷ３の
ベースにある制御信号Ａが入力され、この信号のレベル
が低い時にスイッチＳＷ３のトランジスタは、オンとな
りダイオードＤ1 、Ｄ2 をオンとするように電源＋Ｖが
供給される。

【００８３】この状態において、電流が抵抗Ｒ4 、Ｒ5
に流れ、図６において、抵抗Ｒ5 が短絡されたものと等
価になる。図９は、各線路長に対応して各端子Ａ、Ｂ、
Ｃに入力される制御信号のレベルの関係を示す図であ
る。

【００８４】図９において、各端子Ａ、Ｂ、Ｃに入力さ
れる制御信号のレベルがＬｏｗの時、対応するトランジ
スタは、オン即ちスイッチがオンとされ、Ｈｉｇｈの
時、対応するトランジスタは、オフ即ちスイッチがオフ
とされる。したがって、端子Ａ、Ｂ、Ｃに入力される図
９の制御信号のレベルの関係は、図７のスイッチＳＷ１
乃至ＳＷ３のオン／オフの関係と対応していることが理
解される。

【００８５】従来、装置保守者が装置にカード状の形態
で収容されているパネルを装置より取り出し、接続され
る線路長に対応させるべくスイッチＳＷ１乃至ＳＷ３を
構成するデップ（Ｄｉｐ）スイッチを操作（オン／オフ
の組み合わせを選択）していた。

【００８６】これに対し、かかる図８におけるＳＷ１乃
至ＳＷ３の構成により、例えば、マイコン制御により自
動的に端子Ａ、Ｂ、Ｃ毎に所定の制御信号のレベルを自
動的に与えることが可能である。したがって、保守者の
負担が軽減され、保守性が著しく向上される。

【００８７】図１０は、本発明の第１乃至第４の実施例
に従うＢＯＮ内蔵型平衡線路駆動回路の第一の適用例を
示すブロックダイヤグラムである。図１０に示されるの
は光多重伝送装置における加入者線終端装置（ＬＴＥ：
Line Termination Equipment）の構成を示す図である。

【００８８】５０は１５０ＭＨ_Z の光多重信号を伝送す
る伝送路に繋がる部分である。ここにはインターフェー
ス装置５０１、５０３が備えられ、そのインターフェー
ス装置の間にクロスコネクト装置５０２が備えられる。

【００８９】更にクロック供給装置５０４からインター
フェース装置５０３及びクロスコネクト装置５０２にク
ロックが供給される。これら各装置は現用装置Ｗと予備
装置Ｐとの二重化構成とされている。５００はこれら現
用及び予備装置を切り換えるスイッチ制御部である。

【００９０】ここでクロスコネクト装置５０２は５０Ｍ
Ｈ_Z のビット速度で時間軸入れ替えを行う装置である。

【００９１】一方、インターフェース装置５０１、５０
３はクロスコネクト装置５０２から出力される５０ＭＨ
_Z の信号を多重化し、１５０ＭＨ_Z の信号に変換し、及
び１５０ＭＨ_Z を５０ＭＨ_Z に多重分離する装置であ
る。

【００９２】５１はクロスコネクト装置５０２に対し５
０ＭＨ_Z の信号を供給し、又クロスコネクト装置５０２
から５０ＭＨ_Z の信号を受けて、低次群の６ＭＨ_Z の信
号に変換するマルチプレクサ／ディマルチプレクサ装置
５１１、５１２、５１３を含む中位群装置である。

【００９３】これらマルチプレクサ／ディマルチプレク
サ装置５１１、５１２及び５１３は高次群装置と同様に
現用装置Ｗと予備装置Ｐとの二重化構成とされている。
そして５１０はこれら現用及び予備装置を切り換えるス
イッチ制御部である。

【００９４】一方５２は低次群装置であり、中位群装置
５１との間で６ＭＨ_Z の信号を送受し、更に図示省略さ
れている端末装置との間で送受される１．５ＭＨ_Z の信
号に変換するものである。

【００９５】５２１は６ＭＨ_Z の信号と１．５ＭＨ_Z の
信号を変換する低次群チャネルパネルである。この低次
群チャネルパネル５２１は複数の現用パネル（Ｗ）と１
枚の予備パネル（Ｐ）から構成されるＮ対１の構成であ
る。５２０はこの現用のチャネルパネルと予備用のチャ
ネルパネルＰとを切り換えるスイッチ制御部である。

【００９６】本発明にしたがうＢＯＮ内蔵型平衡線路駆
動回路は、かかる低次群チャネルパネルに一例として適
用されるものである。

【００９７】具体的には低次群チャネルパネルは現用パ
ネルとして７枚、予備用パネルとして１枚計８枚のチャ
ネルパネルで構成され、１枚のチャネルパネルには４チ
ャンネル分の回路が収納される。そしてこの１チャンネ
ルに対して本発明にしたがうＢＯＮ内蔵型平衡線路駆動
回路が１つ収容される。

【００９８】したがってより低次群チャネルパネル５２
１を小型にするためには、本発明によってＢＯＮ内蔵型
平衡線路駆動回路が小型化されることによるメリットは
大きいことが理解される。

【００９９】図１１は、本発明の第５の実施例を示す図
である。図１１において本発明回路の第１の適用例とし
て現用（Ｗ）と予備（Ｐ）の冗長システムについて説明
したが、かかる場合各チャネル（ＣＨ）の伝送路長は同
じである。従ってボン（ＢＯＮ）の設定も同じになる。

【０１００】従って、図１１に示す実施例ではかかる特
性に考慮して、各チャネルに対するボン設定のためのス
イッチ回路を共通化するための構成である。図１１にお
いて、チャネルＣＨ１乃至ＣＨｎに対して、各々共通構
成のボン設定回路が備えられている。

【０１０１】今チャネル１（ＣＨ１）の構成を代表して
みると、トランジスタ１及び２は、ユニポーラ入力＋Ｐ
ＣＭ，−ＰＣＭに対してそれぞれオン・オフされるトラ
ンジスタである。

【０１０２】トランス３の一次側巻線３１に中間タップ
３２を有し、これにそれぞれボン０回路９１，ボン２５
０回路９２及びボン５００回路９３が接続されている。
トランジスタ３の二次側巻線３３には端子Ｔ1 、Ｔ2 を
介して、平衡線路が接続される。

【０１０３】更にボン回路９１乃至９３は一端が共通に
中間タップ３２に接続され、他端は共通のスイッチ回路
９０に繋げられている。

【０１０４】この共通のスイッチ回路９０はスイッチＳ
Ｗ１乃至ＳＷ３を有し、それらの一端は共通にプラス電
源４０に接続されている。他端は対応するボン回路９１
乃至９３に接続されている。

【０１０５】ここでボン回路９１〜９３は各々、所定長
の伝送路特性と逆特性を与えるためのインピーダンス回
路である。スイッチ回路９０の各スイッチＳＷ１ないし
ＳＷ３のいずれかをオン状態とすると、ボン回路９１乃
至９３のうち対応するボン回路に電源４０が供給され
る。

【０１０６】このような図１１の構成により各チャネル
に対するボン設定のためのスイッチ回路が共通化され、
本発明の本質的目的であるボン設定回路の構成を小さく
するという目的に対し、より効果を与えることが可能で
ある。

【０１０７】図１２は図１１におけるスイッチ回路９０
の具体的な第１の構成例を示す図である。各チャネルの
ボン設定回路の構成は図１２においては省略され、ボン
設定回路の一部構成すなわちボン０回路９１乃至ボン５
００回路９３の一部が示されている。

【０１０８】図１２において、スイッチＳＷ１はトラン
ジスタ９０３、９０６及び抵抗Ｒ３、Ｒ６を有して構成
される。

【０１０９】トランジスタ９０３のコレクタはトランジ
スタ９０６のベース抵抗Ｒ６を介して、トランジスタ９
０６のベースに接続されている。

【０１１０】同様にスイッチＳＷ２を構成するトランジ
スタ９０２及び９０５の各々のベースには抵抗Ｒ２及び
抵抗Ｒ５が接続され、トランジスタ９０２のコレクタは
ベース抵抗Ｒ５を介してトランジスタ９０５のベースに
接続されている。

【０１１１】さらに同様にスイッチＳＷ３はトランジス
タ９０１及び９０４を有し、それぞれのベース抵抗Ｒ
１、Ｒ４を有する。

【０１１２】トランジスタ９０１のコレクタは抵抗Ｒ４
を介してトランジスタ９０４のベースに入力する。そし
てトランジスタ９０６、９０５及び９０４は、それぞれ
のエミッタが共通に接続されて電源４０に接続されてい
る。

【０１１３】一方、トランジスタ９０３、９０２、及び
９０１のベースはそれぞれのベース抵抗Ｒ３乃至Ｒ１を
介して、ボン制御信号、すなわちボン０，ボン２５０，
ボン５００の選択回路（図示せず）に接続されている。

【０１１４】いまボン２５０回路９２が設定される場合
を考えると、トランジスタ９０２のベース抵抗Ｒ２につ
ながるボン２５０の制御信号か印加される。従ってトラ
ンジスタ９０２はオン状態となり、抵抗Ｒ５を介しトラ
ンジスタ９０５も同様にオン状態となる。これにより各
チャネルのボン２５０回路９２に共通に電源４０が与え
られ、各チャネルともボン設定回路はボン２５０に設定
されることになる。

【０１１５】図１３は図１１におけるスイッチ回路９０
の更に第２の構成例を示す図である。この図１３の構成
例は、図１２の実施例と比較するとスイッチ回路９０に
ボン制御信号として負極性の信号が付与されることを特
徴とする。

【０１１６】かかる場合図１２において説明したトラン
ジスタ９０３，９０２及び９０１並びにそれらのベース
抵抗Ｒ３乃至Ｒ１が省略できる。従って、よりスイッチ
回路は構成が簡略化される。

【０１１７】いまボン２５０回路に信号を設定する場合
トランジスタ９０５のベース抵抗Ｒ５につながる入力
に、負極性の制御信号が印加される。これが与えられる
とトランジスタ９０５はオン状態となる。従って２５０
回路９２に電源４０が各チャネル共通に供給されること
になる。

【０１１８】図１４は、図１１におけるスイッチ回路９
０及びボン回路９１〜９３を含めた本発明の第６の実施
例を示す図である。

【０１１９】この図１４の実施例は、先に説明した図８
の平衡線駆動回路の構成を複数チャネルの各々に適用し
た例である。したがって、その動作と特徴は、図８につ
いて説明したと同様であり、重複することとなるので、
再度の説明は省略する。

【０１２０】図１５は本発明の第７の実施例回路であ
る。図１５において、各チャネルのボン設定回路は抵抗
Ｒ１２１乃至Ｒ１２７，キャパシタＣ１乃至Ｃ３及びイ
ンダクタＬ１及びＬ２により構成される。

【０１２１】そしてこれらは図示されるように４本の共
通導線によりスイッチ回路９０のスイッチＳＷ１乃至Ｓ
Ｗ４に接続される。スイッチ回路９０は、図１２および
図１３に示した構成例と同様に構成される。

【０１２２】かかる図１５の構成においてスイッチ回路
９０を構成する各スイッチＳＷ１乃至ＳＷ４の組み合わ
せにより、ボン０，２５０及び５００回路９１、９２、
９３を構成する組み合わせ例が図１６に示される。

【０１２３】すなわち例えば、ボン２５０回路９２の場
合スイッチＳＷ３のみオンとし、ＳＷ１，ＳＷ２及びＳ
Ｗ４をオフ状態とすることにより設定できる。

【０１２４】図１７は本発明回路の第２の適用例であっ
て、図１０に示す第１の適用例と同様に複数のチャネル
に対し、ボン設定回路を有するＢＯＮ内蔵型平衡線路駆
動回路の適用例である。その詳細は図１０について説明
したとおりであるので再度の説明は省略する。

【０１２５】図１０では、低次群チャネルパネル５２１
が７枚の現用パネル（Ｗ）と一枚の予備パネル（Ｐ）を
有し、一枚のチャネルパネルには４つのチャネル分の回
路が収納され、その１チャネルに対して本発明に従うＢ
ＯＮ内蔵平衡線路駆動回路が１つ収容される旨説明され
た。

【０１２６】ここで４つのチャネル分の回路は、対向す
る局と伝送線路で結ばれ、その距離は等しい。従って伝
送路歪調整のため挿入されるボン回路は等しいものとな
る。

【０１２７】そこで第２の適用例では、図１１乃至図１
５に示す回路を４つのチャネル毎、即ち各チャネルパネ
ル毎に適用するようにしたものである。

【０１２８】これにより、同一チャネルパネル内の各チ
ャネルに対するボン設定回路用のスイッチは共通化でき
る。これにより平衡線路駆動回路の構成が簡素化され
る。

【０１２９】図１８は、かかる構成をより具体的に図示
説明するものである。具体的には対向するＡ局とＢ局と
の接続関係を示している。

【０１３０】Ａ局、Ｂ局それぞれにおいて現用のチャネ
ルパネルＬＣ（Ｗ１〜Ｗ７）と予備チャネルパネルＬＣ
（Ｐ）が６Ｍの多重化信号を受け、４つのチャネル（Ｃ
Ｈ１〜ＣＨ４）に信号分離し、低速度スイッチ回路ＬＳ
を通して対向する局の低速度スイッチ回路ＬＳに接続さ
れる。

【０１３１】対向する局も同様構成であって、低速度ス
イッチ回路ＬＳにより受信した４つのチャネル分の信号
はチャネルパネルで６Ｍの信号に多重化される。

【０１３２】かかる構成において、本発明の図１１乃至
図１５の回路構成がチャネルパネルＬＣにおいて適用さ
れると、各々のチャネルパネルＬＣのスイッチ回路は簡
素化されることが可能となる。

【０１３３】尚、以上の実施例説明では特にスイッチ回
路１及び２としてトランジスタを用い、それらのエミッ
タを共通接続する例を示したが、本発明は、これに限定
されず、両トランジスタのコレクタ側を共通接続するよ
うに構成することも可能である。

【０１３４】図１９は本発明の第８の実施例を説明する
図である。尚、以下に説明する本発明の実施例では、回
路構成に特徴を有し、トランスを全て排除できるように
したものである。これにより、一層の小型化が可能とな
る。

【０１３５】図１９においてＴＲ1 及びＴＲ2 は、共通
エミッタを有する一対のトランジスタである。図１９に
おいてはこれらトランジスタはＮＰＮ型トランジスタと
して示されている。

【０１３６】２１、２２は、一対のトランジスタＴＲ1
及びＴＲ2 のコレクタと電源Ｖccとの間に備えられるＢ
ＯＮ設定用のインピーダンス回路である。図１９の実施
例では、これらインピーダンス回路２１、２２は、同一
の特性である。更に接続される平衡線路特性が低域通過
特性を有するので、インピーダンス回路２１、２２はこ
れと逆の特性、即ち、高域通過特性を有して、線路特性
を改善するように構成される。

【０１３７】２３は、負荷インピーダンスであり、接続
される平衡線路のインピーダンスである。２４、２５
は、一対のトランジスタＴＲ1 及びＴＲ2 のベース抵抗
である。２６、２７は、直流阻止用コンデンサである。

【０１３８】図２０は、図１９の回路の動作タイムチャ
ートである。図２０を参照しながら、図１９の動作を以
下に説明する。

【０１３９】一対のトランジスタＴＲ1 及びＴＲ2 のベ
ースには、ユニポーラ信号である＋DATA及び−DATA が
図２０のＳINで示すタイミングで交互に入力される。
今、＋DATAがベース抵抗を通して、トランジスタＴＲ1
のベースに入力するとトランジスタＴＲ1 は、ＯＮ状態
となる。そして、電源Ｖccからの電流ｉ+ がＢＯＮ設定
用のインピーダンス回路２２、コンデンサ２６、負荷イ
ンピーダンス２３、コンデンサ２７を通り、トランジス
タＴＲ1 を流れる。

【０１４０】この時、流れる電流ｉ+ の特性は、ＢＯＮ
設定用のインピーダンス回路２２により特徴付けられ
る。

【０１４１】更に、反対に−DATAがベース抵抗を通し
て、トランジスタＴＲ2 のベースに入力するとトランジ
スタＴＲ2 が、ＯＮ状態となる。そして、電源Ｖccから
の電流ｉ+ がＢＯＮ設定用のインピーダンス回路２１、
コンデンサ２７、負荷インピーダンス２３、コンデンサ
２６を通り、トランジスタＴＲ2 を流れる。

【０１４２】ここで、インピーダンス回路２１、２２
は、既に従来例回路に関連して説明した通り平衡線路５
の持つ周波数特性を補償すべく、これに対し逆の特性と
なるインピーダンス特性を与える回路である。したがっ
て、高域通過特性を有するので図１９の負荷インピーダ
ンス２３を流れる出力電流は、図２０のＳOUT に示され
るごとくのパイポーラ信号となる。

【０１４３】ここで、図１９の回路は、例えばトランジ
スタＴＲ1 がＯＮ状態にある時、負荷に流れる電流ｉ+
の他にダミー電流ｉαが流れる。したがって、消費電力
において有利ではない。

【０１４４】図２１の第９の実施例は、したがってかか
る図１９の実施例の問題を解消するための構成である。
図２１の回路において、図１９と同一の数字及び記号は
同一または類似のものを示している。

【０１４５】図２１の回路は、エミッタ共通の一対のト
ランジスタＴＲ1 、ＴＲ2 のコレクタとインピーダンス
回路２１、２２との間にトランジスタＴＲ3 、ＴＲ4 が
挿入されていることに特徴を有する。

【０１４６】これらトランジスタＴＲ3 、ＴＲ4 のベー
スは、一対のトランジスタＴＲ1 、ＴＲ2 の接続される
トランジスタＴＲ1 またはＴＲ2 に対向するトランジス
タのベースに、即ちトランジスタＴＲ1 に接続されるト
ランジスタＴＲ3 のベースは、トランジスタＴＲ2 のベ
ースに接続される。一方、トランジスタＴＲ2 に接続さ
れるトランジスタＴＲ4 のベースは、トランジスタＴＲ
1 のベースに接続される。

【０１４７】このような構成により、今、トランジスタ
ＴＲ1 がＯＮとなる場合、トランジスタＴＲ3 は、ＯＦ
Ｆとされる。したがって、インピーダンス回路２１を通
って、トランジスタＴＲ1 に流れようとするダミー電流
ｉαは、トランジスタＴＲ3により阻止される。このよ
うに図２１の回路により、図１９の問題が解消される。

【０１４８】図２２は、本発明の第１０の実施例回路で
ある。図２１と同様に図１９のダミー電流ｉαを阻止す
るための回路構成である。図２２に示す回路の特徴は、
インピーダンス回路２１、２２と電源ＶCCとの間に、一
対のトランジスタＴＲ1 、ＴＲ2 と反対導電型のトラン
ジスタＴＲ3 、ＴＲ4 を挿入されている点にある。

【０１４９】即ち、図２２の実施例では、一対のトラン
ジスタＴＲ1 、ＴＲ2 は、ＮＰＮ型であり、したがって
トランジスタＴＲ3 、ＴＲ4 は、これと反対導電型のＰ
ＮＰ型である。そして、トランジスタＴＲ3 、ＴＲ4 の
ベースは、それが接続される同じ側のトランジスタＴＲ
1 またはＴＲ2 のベースに接続されている点に特徴を有
する。

【０１５０】したがって今、トランジスタＴＲ1 のベー
スに、＋DATAが入力されると、トランジスタＴＲ1 は、
ＯＮ状態とされるがトランジスタＴＲ3 は、ＯＦＦ状態
とされる。したがって、インピーダンス回路２１を通っ
てトランジスタＴＲ1 に流れるダミー電流は、阻止され
る

【０１５１】図２３は、本発明の第１１の実施例であ
り、図２１に示す第９の実施例を前提としてトランジス
タＴＲ3 、ＴＲ4 のコレクタを共通に接続し、更にイン
ピーダンス回路２１、２２を共通のインピーダンス回路
４０としている構成である。

【０１５２】この構成により、図２１の実施例ではイン
ピーダンス回路２１、２２の特性が共通であるので、共
通の１のインピーダンス回路４０のみで同様機能を得る
ことが可能である。したがって、回路規模が小さく構成
可能である。他の機能、動作は、図２１に示す回路と同
様であるので、再度の説明は省略する。

【０１５３】図２４は、本発明の第１２の実施例の回路
である。先に説明した通り本実施例の回路もトランスレ
スとした構造である。したがって、昇圧機能を有しな
い。そのため出力信号の振幅が十分で無い場合が生じ
る。図２４は、かかる問題を解消する実施例である。

【０１５４】図２５は、図２４の回路の動作を説明する
図であり、図２６は、図２４の回路の動作タイムチャー
トである。即ち、図２４の回路は、共通のインピーダン
ス回路４０と電源との間にブースターコイル４１を有し
ている。

【０１５５】即ち、図２４の構成は、ブースターコイル
４１に生じる逆起電力ＶL を電源電圧Ｖccに加えること
により、出力信号振幅の不足を補うようにしたものであ
る。

【０１５６】今、トランジスタＴＲ５がＯＮからＯＦＦ
へ、ＴＲ１／ＴＲ４あるいはＴＲ２／ＴＲ３がＯＦＦか
らＯＮへ遷移する状態を考える。この時、トランジスタ
ＴＲ５に流れている電流をＩf 、トランジスタＴＲ１／
ＴＲ４あるいはＴＲ２／ＴＲ３に流れる電流をＩr と
し、Ｉf ＞Ｉr の条件を保てば、ブースターコイル４１
に流れる電流が減少することになり逆起電力ＶL が生
じ、図２４のＡ点の電位は、図２６に示されるごとくに
なる。

【０１５７】したがって、トランジスタＴＲ１／ＴＲ４
あるいはトランジスタＴＲ2 及びＴＲ3 がＯＮの時は、
図２５に示すように電源電圧Ｖccと逆起電力ＶL が加算
された値の電圧がボン回路であるインピーダンス回路４
０に印加される。これにより、図２６のＳOUT に示され
る様に大きな出力信号の振幅が得られるようになる。

【０１５８】尚、ダイオード４２〜４４は、図２４にお
いて逆電圧阻止の機能を果たすものである。

【０１５９】図２７は、本発明の第１３の実施例回路で
ある。この実施例は、図２３の実施例を前提に異なる平
衡線路に接続される場合に、ＢＯＮ設定回路となるイン
ピーダンス回路を選択接続するようにしたものである。

【０１６０】したがって、図２３の共通のインピーダン
ス回路４０は、複数のインピーダンス回路１０１〜１０
３となるように構成されている。さらに各々のインピー
ダンス回路１０１〜１０３は、別個のスイッチＳＷ1 〜
ＳＷ3 により電源Ｖccに接続される。

【０１６１】そして、接続される平衡線路長により、イ
ンピーダンス回路１０１〜１０３のいずれかが選択さ
れ、スイッチＳＷ1 〜ＳＷ3 により電源Ｖccに接続され
る。たの機能、動作は、図２３において説明したとおり
である。

【０１６２】図２８は、本発明の第１４の実施例回路で
ある。これは、複数のチャネルが平衡伝送線路に接続さ
れるような加入者線終端装置に適用した場合の実施例で
あり、図２７のスイッチＳＷ1 〜ＳＷ3 を各チャネルに
対し共通にすることにより装置規模を小さくする構成で
ある。

【０１６３】即ち、各チャネルに対するＢＯＮ設定回路
は、図２７の回路を基本として共通であり、各々のＢＯ
Ｎ設定回路のインピーダンス回路１０１〜１０３は、共
通のスイッチ回路１００に接続される。共通のスイッチ
回路１００は、複数のスイッチＳＷ1 〜ＳＷ3 を有し、
各々のスイッチは、各チャネルの対応するインピーダン
ス回路１０１〜１０３に接続される。

【０１６４】図２９は更に本発明の第１５の実施例とし
ての加入者線終端装置に本発明を適用した時の具体的構
成を示す図である。加入者線終端装置に本発明を適用す
る場合の基本的構成は、図２８において説明したと同様
である。更に、この実施例においては、図２４において
説明したブースターコイル６１およびトランジスタＴＲ
5 等を有して、出力の振幅を大きくしている。

【０１６５】また、第１５の実施例においては、よりき
め細かな近似補償を可能とすべく考慮されている。即ち
図２８の本発明の第１４の実施例との比較により理解さ
れるように、スイッチ回路１００は、スイッチＳＷ1 〜
ＳＷ4 を有し、スイッチＳＷ2 〜ＳＷ4 は、図２８の実
施例と同様にトランジスタＴＲ3 、ＴＲ4 の共通コレク
タとスイッチ回路１００との間のインピーダンス回路
（抵抗６６、６７、抵抗／コンデンサ並列回路６８で構
成されている。）に接続されている。

【０１６６】一方、図２９において、トランジスタＴＲ
3 、ＴＲ4 のエミッタ間に挿入されたインピーダンス回
路７１、７２を有し、更にスイッチＳＷ1 は、インピー
ダンス回路７１とスイッチＳＷ1 との間に挿入されるイ
ンピーダンス回路７０に接続されている。

【０１６７】このような回路構成において、スイッチＳ
Ｗ1 〜ＳＷ4 の組み合わせにより接続される平衡線路長
合わせ、インピーダンス回路が選択され、当該平衡線路
の線路特性を補償することが可能となる。

【０１６８】図３０は、かかる図２９の構成において、
スイッチＳＷ1 〜ＳＷ4 の組み合わせと平衡線路長との
関係を示す一例である。即ち、図３０から、２５０ｆｅ
ｅｔまでの線路長の線路が接続される場合は、スイッチ
ＳＷ1 及びＳＷ2 がＯＮとされる。

【０１６９】また、２５０〜５００ｆｅｅｔの線路長に
接続される場合は、スイッチＳＷ3のみがＯＮとされ
る。更に５００〜７５０ｆｅｅｔの線路長に接続される
場合は、スイッチＳＷ4 のみがＯＮとされる。

【０１７０】尚、図１９以降に説明した本発明のトラン
スレス型のＢＯＮ内蔵型平衡線路駆動回路であっても、
先に説明した図１０及び図１７における適用例と同様に
加入者線終端装置に適用することが可能である。

【０１７１】尚、以上の第１乃至第７の実施例説明では
特にスイッチ回路１及び２としてトランジスタを用い、
それらのエミッタを共通接続する例を示したが、本発明
は、これに限定されず、両トランジスタのコレクタ側を
共通接続するように構成することも可能である。

【０１７２】本明細書に記載した好ましい実施例は例示
的なものであり、限定的なものではない。発明の範囲
は、添付のクレームによって示されており、それらのク
レームの意味の中に入る全ての変形例は、本発明に含ま
れるものである。

【０１７３】

【発明の効果】本発明にしたがうＢＯＮ内蔵型平衡線路
駆動回路は、平衡線路５の周波数特性に対する補償回路
としてのインピーダンス回路を１つ備えることで良く、
且つ不平衡トランスを不要とする。

【０１７４】したがってチャネルユニットに本発明にし
たがう平衡線路駆動回路を適用する場合には、より小型
の装置を提供することが可能である。

【図面の簡単な説明】

【図１】本発明の基本概念図である。

【図２】本発明の第１の実施例を示す図である。

【図３】第１の実施例のスイッチ組合せ例を示す図であ
る。

【図４】本発明の第２の実施例を示す図である。

【図５】第２の実施例のスイッチ組合せ例を示す図であ
る。

【図６】本発明の第３の実施例を示す図である。

【図７】第３の実施例のスイッチ組合せ例を示す図であ
る。

【図８】本発明の第４の実施例を示す図である。

【図９】第４の実施例のスイッチ組合せ例を示す図であ
る。

【図１０】本発明回路の第１の適用例を説明する図であ
る。

【図１１】本発明の第５の実施例を示す図である。

【図１２】スイッチ回路の第１の構成例を示す図であ
る。

【図１３】スイッチ回路の第２の構成例を示す図であ
る。

【図１４】本発明の第６の実施例を示す図である。

【図１５】本発明の第７の実施例を示す図である。

【図１６】第７の実施例のスイッチ組合せ例を示す図で
ある。

【図１７】本発明回路の第２の適用例を示す図である。

【図１８】ＬＣとＬＳとの関係を示す図である。

【図１９】本発明の第８の実施例を示す図である。

【図２０】第８の実施例動作タイムチャートを説明する
図である。

【図２１】本発明の第９の実施例を示す図である。

【図２２】本発明の第１０の実施例を示す図である。

【図２３】本発明の第１１の実施例を示す図である。

【図２４】本発明の第１２の実施例を示す図である。

【図２５】第１２の実施例動作を説明する図である。

【図２６】第１２の実施例動作タイムチャートを説明す
る図である。

【図２７】本発明の第１３の実施例を示す図である。

【図２８】本発明の第１４の実施例を示す図である。

【図２９】本発明の第１５の実施例を示す図である。

【図３０】第１５の実施例のスイッチ組合せ例を示す図
である。

【図３１】第１の従来例回路図である。

【図３２】第２の従来例回路図である。

【図３３】従来例回路の機能を説明する図である。

【図３４】パルステンプレートの一例を示す図である。

【図３５】従来例回路の詳細を示す図である。

【図３６】従来例回路のスイッチ組合せ例を示す図であ
る。

【符号の説明】

１ 第１のスイッチ回路 ２ 第２のスイッチ回路 ３ Ｕ／Ｂ変換トランス ４、４０ 直流電流 ５ 平衡線路 ６ 負荷 ７ インピーダンス回路 ３１ Ｕ／Ｂ変換トランス３の一次側巻線 ３２ 中間タップ ３３ Ｕ／Ｂ変換トランス３の二次側巻線 ９０ スイッチ回路 ９１〜９３ ボン回路 ２１、２２ ＢＯＮ設定用インピーダンス回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 25/49 H04B 3/40 H04L 25/02 H04L 25/03

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】中間タップを有する一次側巻線と平衡線路
   に接続される二次側巻線を含むＵ／Ｂ変換トランスと、 該Ｕ／Ｂ変換トランスの一次側巻線の両端子間に接続さ
   れた第一及び第二のスイッチ回路と、前記 中間タップと前記第一及び第二のスイッチ回路の接
   続点との間に挿入されたインピーダンス回路とを有し、該 インピーダンス回路は、前記平衡線路の周波数特性と
   逆の周波数特性を有し、第一の抵抗とコンデンサの第一の直列接続、第二の抵抗
   とコンデンサの第二の直列接続及び第三の抵抗を有し、
   前記第一の直列接続及び前記第二の直列接続は、前記平
   衡線路の長さに応じて、前記第三の抵抗に並列接続され
   るように構成され、 更に、前記Ｕ／Ｂ変換トランスの一次側巻線の両端子間
   にインダクタと第四の抵抗の直列接続を備え、第五の抵
   抗と第三のスイッチの直列接続を該第四の抵抗に並列に
   接続し、前記平衡線路の長さに応じて、前記第一のスイ
   ッチ、第二のスイッチ及び該第三のスイッチの開閉状態
   の組み合わせを決定し、 前記 第一及び第二のスイッチ回路が、交互にユニポーラ
   パルス信号で導通状態とされることより、前記Ｕ／Ｂ変
   換トランスの二次側巻線から前記逆の周波数特性を付与
   されたバイポーラパルスを出力することを特徴とするＢ
   ＯＮ内蔵型平衡線路駆動回路。
2. 【請求項２】請求項１において、 前記第一の直列接続には、第一のスイッチを接続し、前
   記第二の直列接続には、第二のスイッチを接続し、前記
   平衡線路の長さに応じて、前記第一のスイッチ及び第二
   のスイッチの開閉状態の組み合わせを決定することを特
   徴とするＢＯＮ内蔵型平衡線路駆動回路。
3. 【請求項３】中間タップを有する一次側巻線と平衡線路
   に接続される二次側巻線を含むＵ／Ｂ変換トランスと、 該Ｕ／Ｂ変換トランスの一次側巻線の両端子間に接続さ
   れた第一及び第二のスイッチ回路と、 前記中間タップと前記第一及び第二のスイッチ回路の接
   続点との間に挿入されたインピーダンス回路とを有し、 該インピーダンス回路は、前記平衡線路の周波数特性と
   逆の周波数特性を有し、 更に、前記Ｕ／Ｂ変換トランスの一次側巻線の両端子間
   にインダクタを備え、 前記インピーダンス回路は、第一のスイッチ、第二のス
   イッチと第一の抵抗の直列接続及び第二の抵抗との並列
   接続であって、 前記平衡線路の長さに応じて、前記第
   一のスイッチ及び前記第二のスイッチの開閉の組み合わ
   せを決定し、 前記第一及び第二のスイッチ回路が、交互にユニポーラ
   パルス信号で導通状態とされることより、前記Ｕ／Ｂ変
   換トランスの二次側巻線から前記逆の周波数特性を付与
   されたバイポーラパルスを出力し、 することを特徴とす
   るＢＯＮ内蔵型平衡線路駆動回路。
4. 【請求項４】請求項１乃至３の何れか１項において、 前記第一及び第二のスイッチ回路は、エミッタ又はコレ
   クタが共通に接続された第一及び第二のトランジスタで
   あり、該共通接続されたエミッタ又はコレクタを前記共
   通接続点とすることを特徴とするＢＯＮ内蔵型平衡線路
   駆動回路。
5. 【請求項５】請求項１又は、３において、 前記第一及び第二のスイッチ回路を交互に導通状態とす
   るユニポーラパルスを、ＲＺ信号とし、該第一及び第二
   のスイッチ回路が共に非導通とされる時、前記インダク
   タに生じる逆起電力による電流を前記Ｕ／Ｂ変換トラン
   スの一次側巻線に流すことを特徴とするＢＯＮ内蔵型平
   衡線路駆動回路。
6. 【請求項６】高次群の光多重化信号を低次群のバイポー
   ラ電気信号に変換し、該低次群のバイポーラ電気信号を
   光多重化信号に変換する加入者線終端装置において、請
   求項１乃至５のいずれか１項に記載のＢＯＮ内蔵型平衡
   線路駆動回路をチャネルユニットに備えることを特徴と
   する加入者線終端装置。
7. 【請求項７】共通にエミッタが接続された一対のトラン
   ジスタと、 該一対のトランジスタのそれぞれのコレクタ間に平衡線
   路が接続され、更に前 記一対のトランジスタのそれぞれ
   のコレクタと電源との間に接続された、前記平衡線路の
   線路特性と逆特性を有するインピーダンス回路を有し、 且つ前記一対のトランジスタのそれぞれのベースにユニ
   ポーラデータパルス（＋DATA、−DATA）が入力されるこ
   とを特徴とするＢＯＮ内蔵型平衡線路駆動回路。
8. 【請求項８】請求項７において、 更に、前記一対のトランジスタのそれぞれのコレクタと
   インピーダンス回路との間に挿入された第三、第四のト
   ランジスタを有し、 該第三、第四のトランジスタのそれぞれのベースは、前
   記一対のトランジスタの挿入される側と反対側のトラン
   ジスタのベースに接続されることを特徴とするＢＯＮ内
   蔵型平衡線路駆動回路。
9. 【請求項９】請求項７において、 更に、前記一対のトランジスタのそれぞれのコレクタと
   電源との間に該一対のトランジスタと反対導電型のトラ
   ンジスタが挿入され、 該反対導電型のトランジスタのベースを一対のトランジ
   スタのそれぞれが挿入される側のトランジスタのベース
   に接続されることを特徴とするＢＯＮ内蔵型平衡線路駆
   動回路。
10. 【請求項１０】請求項８において、 前記インピーダンス回路を共通の一個のインピーダンス
    回路とし、更に、第三、第四のトランジスタのコレクタ
    を共通接続し、該共通の一個のインピーダンス回路が該
    共通コレクタと電源との間に接続されることを特徴とす
    るＢＯＮ内蔵型平衡線路駆動回路。
11. 【請求項１１】請求項１０において、 更に、前記共通の一個のインピーダンス回路と電源との
    間にブースターコイルＬを備えたことを特徴とするＢＯ
    Ｎ内蔵型平衡線路駆動回路。
12. 【請求項１２】請求項１１において、 前記共通の一個のインピーダンス回路をそれぞれ異なる
    平衡線路長の線路特性と逆の特性を有する複数のインピ
    ーダンス回路とし、更に該複数のインピーダンス回路の
    各々と電源との間にスイッチを備え、該スイッチの選択
    により、接続される平衡線路長の線路特性の逆特性を与
    えるように構成されたことを特徴とするＢＯＮ内蔵型平
    衡線路駆動回路。
13. 【請求項１３】共通にエミッタが接続された一対のトラ
    ンジスタと、 共通にコレクタが接続された一対のトランジスタを有
    し、前記 共通にエミッタが接続された一対のトランジスタの
    コレクタと前記共通にコレクタが接続された一対のトラ
    ンジスタのエミッタを接続し、前記 共通にコレクタが接続された一対のトランジスタの
    ベースを前記共通にエミッタが接続された一対のトラン
    ジスタのコレクタと接続されない側のトランジスタのベ
    ース側に接続し、 更に、前記共通にコレクタが接続された一対のトランジ
    スタの前記コレクタに一端が共通に接続された複数のイ
    ンピーダンス回路を有して構成され、 更に、前記複数のインピーダンス回路と電源との間に備
    えられる複数のスイッチを有する共通のスイッチ回路を
    備えたことを特徴とするＢＯＮ内蔵型平衡線路駆動回
    路。
14. 【請求項１４】高次群の光多重化信号を低次群のバイポ
    ーラ電気信号に変換し、該低次群のバイポーラ電気信号
    を光多重化信号に変換する加入者線終端装置のおいて、
    請求項１３のＢＯＮ内蔵型平衡線路駆動回路をチャネル
    ユニットに備えたことを特徴とする加入者線終端装置。