KR920007095B1 - 변환기 회로 - Google Patents

변환기 회로 Download PDF

Info

Publication number
KR920007095B1
KR920007095B1 KR1019850700193A KR850700193A KR920007095B1 KR 920007095 B1 KR920007095 B1 KR 920007095B1 KR 1019850700193 A KR1019850700193 A KR 1019850700193A KR 850700193 A KR850700193 A KR 850700193A KR 920007095 B1 KR920007095 B1 KR 920007095B1
Authority
KR
South Korea
Prior art keywords
current
output
logic
signal
input
Prior art date
Application number
KR1019850700193A
Other languages
English (en)
Other versions
KR850700197A (ko
Inventor
죠셉 루드윅 죤
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 와이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 와이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR850700197A publication Critical patent/KR850700197A/ko
Application granted granted Critical
Publication of KR920007095B1 publication Critical patent/KR920007095B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/02—Channels characterised by the type of signal
    • H04L5/04—Channels characterised by the type of signal the signals being represented by different amplitudes or polarities, e.g. quadriplex

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
변환기 회로
[도면의 간단한 설명]
이하 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하고자 한다.
제1도는 정밀 N레벨 신호를 발생하기 위한 변환기 회로의 개략선도.
제2도는 제1도의 회로에 의해 발생된 4레벨신호를 표시하는 선도.
제3도는 4레벨 신호에 대한 아이(eye)선도.
제4도는 각각의 명백한 레벨을 발생하는 여러가지 동작 조건을 선택하기 위해 제1도의 회로에서 발생하는 논리상태를 도시한 표.
제5도는 정밀 2레벨 신호를 발생하기 위한 변환기 회로의 개략선도.
제6도는 제5도의 회로에 의해 발생된 2레벨신호를 표시하는 선도.
제7도는 제6도에서 도시된 2레벨 신호를 발생하기 위해 제5도의 회로에서 발생하는 논리상태를 도시한 표.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 디지탈 라인 리피터(repeater)용 변환기 회로에 관한 것으로, 이 변환기 회로는 특히 정밀 N레벨 신호를 발생하는 변환기로서 기술된다.
디지탈 전송 라인은 여러 전송매체용으로 개발되어져 왔다. 특히, T1, TIC 및 T2의 세가지 시스템이 와이어쌍으로 작동하도록 설계되어져 있다.
T1은 교환급 케이블에서 1.54Mb/S로 작동하는 24개의 채널 시스템이다. 리피터의 최대 간격은 22-게이지 구리쌍에서 6000피트를 초과한다. T1시스템의 길이는 50마일로 제한된다.
TIC는 펄크, PIC 및 MAT교환급 케이블에서 3.152Mb/S로 작동하는 48개의 채널 시스템이다. 리미터의 최대 간격은 22-게이지 구리쌍에서 6000피트 이상이며 이 시스템의 길이는 50마일로 제한된다.
T2는 저용량성 PIC케이블에서 6.312Mb/S로 작동하는 96개의 채널 시스템이다. 리피터의 최대 간격은 14,800피트이다. T2시스템은 길이가 500마일의 도시간(intercity)루트에서 사용된다.
디지탈 전송 시설의 이용에 대한 증가가 새로운 계획과 새로운 시스템 설계의 요구를 자극시켜왔다. 예를 들면, TIC시스템에서 배열된 교환급 케이블을 갖는 많은 단(短)시스템 루트는, 그들 케이블의 용량에 도달한다.
추가의 디지탈 전송시설은 다른 케이블을 설치하거나 현존 케이블의 용량을 증가시킴으로써 제공될 수 있다. 그러나, 이러한 새로운 케이블의 설치는 종종 극히 비경제적이었다. 효율적인 대안은 새로운 케이블을 설치하지 않고 현존 케이블로 작동하는 전자장치의 용량을 증가시키는 것이다. 전자장치의 용량은 TIC시스템에서 사용된 표준 바이폴라 신호가 아닌 비제한 4레벨 펄스 진폭 변조신호를 전달함으로써 48개 채널에서 96개 채널까지 증가될 수 있다.
케이블에서 와이어쌍을 따라 전달되어질 4레벨신호를 발생하기 위해서는 새로운 변환기가 필요하게 된다. 종래의 4레벨 신호 발생용 변환기는 반대 도전성형의 트랜지스터와 정 및 부극성의 바이어스원을 포함하고 있다. 장시간 및 바이어스원간의 부정합은 케이블 루트를 따라 제어되지 않은 환경에서 리피터 회로에서 전개된 변환기를 갖는 시스템을 제어하는데 곤란하거나 비경제적인 작동상의 문제점을 일으킨다.
[발명의 요약]
상기 이들 및 다른 문제점들은 N-레일 논리신호를 수신하여 정밀 N-레벨 신호로 변환하도록 배열된 변환기 회로로써 해결된다. 한쌍의 라인 구동기가 평형 출력장치에서 출력 변압기의 1차 권선에 접속된다. N-레일논리 신호에서 응답하여, 라인 구동기에 접속된 입력 임피던스를 통하여 가중 전류가 접지로 도통된다. 즉, 라인 구동기는 출력 변압기의 1차 권선 전체를 통하여 서로다른 전류 레벨과 전류의 극성을 도통시킨다. 그럼으로써 출력 변압기의 2차권선과 변환기의 출력단자에서 정밀 N레벨 신호가 발생된다.
제1도를 참조하면, 입력 리드 IN1,IN2,IN3및 IN4에서 4-레일 논리정보를 수신하여 한쌍의 출력리드 OUT에서 정밀 4레벨 출력신호로 변환하도록 배열된 변환기 회로(10)를 도시하고 있다. 유리하게도, 회로(10)는 모노리딕 집적회로로서 쉽사리 제조될 수 있다. 모든 활성장치는 동일한 도전형이다. 단지 단일 극성 바이어스 원이 사용된다. 제1도에서는 비록 PNP장치만을 도시하고는 있지만, 극성이 적절히 변화하는 한은 NPN장치로 대치될 수 있다.
제2도에서는 4레벨 신호를 나타내는 파형을 도시한다. 두개의 상이한 전위 레벨중 하나를 갖는 정극성 펄스가 제공된다. 부극성 펄스도 또한 두개의 상이한 전위 레벨중 하나를 갖는다. 4개의 전위 레벨은 +3, +1, -1, -3이 되도록 선택되어져 인접 레벨간에는 일정한 간격이 존재한다.
제3도에서는, 전송 라인을 따라 리피터내의 판단지점에서 나타날때의 4레벨 신호에 대한 아이선도를 도시하고 있다. 상기 아이선도는 여러 레벨이 실제로 제때에 순차적으로 나타남에 따라 4레벨 신호의 단일 펄스시간 슬롯에 대한 반복궤적이다. 상기 아이선도에서 도시된 신호는 어떠한 임의 펄스와 그다음 후속 펄스 사이에서 나타날 수 있는 여러가지의 모든 레벨천이를 트래버스한다 신호가 전달되지 않프면, 출력 라인상에서 0전위 레벨이 나타난다. 0레벨 신호는 제2도에서 도시된 펄스열의 우측단의 수평축상에서 도시되며 제3도의 아이선도의 중심을 교차하여 도시된다.
제1도의 변환기 회로에서, 동작중에 연속적으로 가중 전류를 공급하도록 4개의 전류원(11, 12, 13 및 14) 이 배열되어 있다. 전류원(11, 12, 13 및 14) 각각은 공통 에미터 구성으로 접속된 PNP도전형 트랜지스터를 하나 이상 포함하고 있다. 바이어스 전위원(15)의 정극성 원과 에미터 전극사이에 에미터 저항이 연결된다. 에미터 저항은 동일한 저항을 갖는다.
전류원(12 및 14) 각각은 동작중에 리드(22 및 24)를 통하여 전류 I의 단일 유닛을 공급하는 단일 PNP 트랜지스터를 포함한다.
전류원(11 및 13) 각각은 동작중에 피드(21 및 23)를 통하여 전류 3I의 3유닛을 공급하는 세개의 PNP트랜지스터를 포함한다.
전류원(11, 12, 13 및 14)의 모든 트랜지스터는 서로 정합하도록 설계되어 있다. 트랜지스터와 에미터 저항이 모노리딕 집적회로로 제조되어 있기 때문에, 장치는 꼭맞게 정합된다. 전류원(11, 12, 13 및 14)내의 모든 트랜지스터의 베이스 전극에 공통으로 기준 전압 VR이 인가된다. 전류원 각각에 의해 발생된 전류는 에미 터 저항 각각을 통하는 전압에 의해 결정되며 기준 전압 VR로 제어된다. 기준전압 VR의 크기는 바이어스 전위원 공급(15)의 전압크기의 임의 변화와 시간 및 온도에 대하여 베이스-에미터 전압의 임의 변화라도 트랙(track)한다.
실제는 에미터 저항 양단의 정전압에 의해 실행된다. 즉 전류원에 의해 발생된 전류는 동일하며 온도와는 무관하다.
리드(21, 22, 23 및 24)를 통해 공급된 연속전류는 4개의 전류 스위치(26, 27, 28 및 29)용 전류원이다. 전류 스위치(26, 27, 28 및 29) 각각은 에미터 결합된 쌍으로써 상호 접속된 한쌍의 PNP도전형을 포함한다. 기준전위 VLR는 각 전류 스위치의 트랜지스터중 하나의 입력 베이스 전극에 인가된다. 이러한 점에어, 기준전 위 VLR을 공급하는 리드는 트랜지스터(32, 33, 36 및 37)의 베이스 전극에 연결된다.
입력 리드 IN1, IN2, IN3및 IN4각각은 전류 스위치중 독립 스위치의 다른 트랜지스터의 입력 베이스 전극에 연결된다. 따라서 입력 리드 IN1은 전류 스위치 (26)내의 트랜지스터(31)의 입력 베이스 전극에 연결 된다. 입력리드 IN2, IN3, IN4는 각각 트랜지스터(34, 35 및 38)의 입력 베이스 전극에 각각 연결된다.
지금부터 제4도를 참조하면, 입력리드 IN1, IN2, IN3및 IN4에 선택적으로 인가되는 입력논리 정보의 표가 도시된다. 각 신호 레벨은 제4도에서 분리된 선으로 도시된 입력 논리신호를 필요로 한다. 이것은 하나의 0논리와 세개의 1논리를 필요로 한다. 4개의 입력논리신호는 병렬로 입력 리드에서 인가된다. 논리 1은 제1도의 전류 스위치에 인가되는 기준 전위 VLR의 전위보다도 높은 포지티브이다. 각각의 논리 0는 기준 전위 VLR보다 충분히 더 적은 포지티브인 전위를 가져 한 출력 콜렉터 회로에서 다른 콜렉터 회로까지 어떠한 전류 스위치라도 그것의 전류를 스위치하게 된다.
전류 스위치(26, 27, 28 및 29)와 함께 두개의 출력버스(41 및 42)가 제공된다. 각 전류 스위치로부터의 두 콜렉터 출력 리드는 버스(41 및 42)의 대향 버스에 연결된다. 이와 같이 트랜지스터(32, 33, 35 및 38)의 콜렉터는 버스(41)에 연결된다. 트랜지스터(31, 34, 36 및 37)의 콜렉터는 버스(42)에 연결된다.
상술한 바와 같이, 4개의 입력 논리신호는 4개의 모든 입력 리드에 동시에 즉 병렬로 인가된다. 이와 같이 각각의 신호 레벨에 대하여, 전류 스위치중 셋은 이들의 입력리드를 통하여 인가된 논리 1을 갖을 것이며 나머지 한 전류 스위치는 이것의 입력 리드에 인가된 논리 0를 갖을 것이다. 논리 1이 그들의 입력에 인가되면, 전류스위치(26 및 27)는 그들의 모든 에미터 전류를 정규의 출력버스(41)로 도통시킨다. 또한 전류 스위치 (28 및 29)는 논리 1이 입력 리드 각각에 인가되면 정규버스(42)로 그들의 에미터 전류를 도통시킨다. 논리 0가 한 입력 리드에 인가될때마다, 활성된 전류 스위치내의 에미터 전류는 정류 출력 버스에서 다른 출력 버스로 도통된다. 이와 같이 논리표의 상단열에서, 입력리드 IN1상의 논리 0에 의해 트랜지스터(31)는 에미터 리드(21)에서 출력버스(42)로 전류 3I의 3유닛을 도통시킨다. 입력 리드 IN2를 거쳐 전류 스위치(27)에 인가되는 논리 1은 리드(22)의 에미터 전류가 정류 출력버스(41)를 통하여 연속 도통되는 것을 허용한다. 또한 입력 리드 IN3및 IN4를 거쳐 전류 스위치(28 및 29)에 인가된 논리 1은 리드(23 및 24)*입력 리드 IN1상의 논리 0와 입력리드 IN2, IN3및 IN4상의 논리 1의 결과로, 제4도의 상단열에서 도시된 바와 같이, 버스(42)로 도통된 전류 3I+I+1+3I의 7유닛과 버스(41)로 도통된 전류 I의 1유닛이 있다.
입력논리 신호의 다른 조합으로 제4도의 논리표중 다른 열에서 도시된 바와 같은 출력버스 전류를 만든다.
제4도의 중간열에서 도시된 논리 1의 모든 조합은 변환기(10)가 동작중인 전송 라인에서 신호가 발생되지 않을때 제1도의 변환기(10)의 동작을 나타낸 것이다.
이러한 무신호 동작중에, 출력버스(41 및 42)의 각각에 도통된 전류 I+3I의 4유닛이 있다.
평형된 부하 임피던스는 출력버스(41 및 42)에서 접지로서 도시된 기준전위 (46)가지의 여러 조합의 전류를 도통시킨다. 부하 임피던스는, 출력버스(41 및 42)와 노드가의 브랜치에서 연결된 한쌍의 정합된 저항 RL1및 RL2가 제공된다. 다른 저항 Rp는 저항 RL1과 RL2사이의 노드에서 기준전원(46)까지 연결된다. 언제든지, 저항 Rp의 전류는 4개의 전류원에서 나온 모든 전류의 합이다. 이것은 정전류이다. 브랜치 저항 RL1및 RL2가 서로 정밀하게 정합되어질 필요는 없다. 이 부하 임피던스는 버스(41 및 42)에 각각 연결된 입력을 갖는 한쌍의 라인구동기(47 및 48)에 대한 평형된 입력 임피던스로서의 기능을 갖는다. 라인 구동기(47 및 48)는 평형된 차동 모드로 동작하는 전원 폴로워 증폭기이며 평형된 전송 라인내로 충분한 전류를 구동시킬 수 있다. 저항 Rp의 값은 입력에 인가된 논리 신호없이 라인 구동기에 인가된 최종 전압이 중간 영역의 동작점에 있도록 선택된다.
제4도의 논리표에서 나타난 입력 논리신호의 다섯가지 조합은 제1도의 변환기 회로(10)의 출력장치에 대한 서로다른 동작 조건을 표시한다. 예를들어 모든 논리 1이 무신호 상태로 인가되면, 버스(42)와 부하저항 RL1및 Rp를 통하여 접지된 기준전위(46)로 도통되는 전류 I+3I의 4유닛이 있다. 동시에 버스(41)와 부하저항 RL2및 Rp를 통하여 접지된 기준전위(46)로 도통되는 4유닛전류가 있다. 라인 구동기 (47 및 48)의 입력 임피던스의 평형된 브랜치를 통하여 도통되는 등가인 이들 전류로 인해 등가의 출력신호 전류가 발생된다.
다레벨 출력신호를 발생시킬 목적으로, 라인 구동기(47 및 48)는 차동 평형 출력장치에 연결한다. 라인 구동기(47)의 출력은 캐패시터(51)를 통하여 출력변압기(55)의 1차권선(52)의 한 단자에 결합된다. 라인 구동기(48)의 출력단자는 1차 권선(52)의 다른 단자에 결합된다. 입력 신호가 없으면, 라인 구동기(47 및 48)로부터 나온 등가의 신호 전류는 출력변압기(55)의 1차 권선(52)에서 반대 극성으로 되어있다. 즉 두 신호는 2차 권선(60)에서 0레벨 기준신호를 발생시키는 1차권선(52)에서와 변환기(10)의 출력단자(62)에서 서로 옵셋된다.
입력신호가 인가되면, 논리 입력신호중 한 신호는 논리 0로 변화하며 다른 입력은 논리 1상태로 남아있는다. 한 전류원으로부터 나온 전류는 대향 출력버스와 임피던스 RL1, RL2및 Rp의 대향측으로 스위치된다. 예를들어, 입력 리드 IN2가 0로 진행되면, 리드(22)내 전류 I의 1유닛은 트랜지스터(33) 및 버스(41)에서 트랜지스터(34) 및 버스(42)로 스위치된다. 즉, 전류 3I의 3유닛은 버스(41) 및 저항(RL2)을 포함한 브랜치에서 남아있는 반면 I+I+3I의 5유닛은 버스(42) 및 저항(RL1을 포함한 브랜치를 통해 도통된다. 이것으로 라인 구동기(47 및 48)로부터의 출력신호 전류는 당연히 각각 3유닛과 5유닛이 된다는 결론을 얻을 수 있다.
이들 전류가 서로 겹쳐있고 1차권선(52)에서 반대 극성으로 되어 있으므로, 1차 권선에는 2유닛의 실제 전류가 있다. 이 실제 전류는 화살표 방향(65)의 극성을 갖으며, 이 극성은 포지티브인 것으로 간주된다. 1차 권선(52)내의 이들 2유닛의 전류는 제4도의 상단 제2행의 우측란에서 도시된 바와 같이 1의 레벨을 갖는 정극성 출력신호로서 2차 권선(60)으로 변환된다.
또한 제1도에서, 논리 0가 입력 IN1에 인가되면, 0논리가 입력 IN1에 인가되면, 제4도의 상단행에서 도시된 바와 같이, 전류 3I의 3유닛이 버스(41)에서 버스(42)로 스위치되며 한편으로 다른 입력상의 논리 1은 정규 출력버스로 도통을 유지하게 된다. 버스(41 및 42)를 통하여 생성된 전류는 전류 I의 1유닛과 전류 3I+I+3I의 7유닛이다. 1차 권선에서의 상관 전류는 6유닛의 순수 전류를 발생시킨다. 순 전류의 극성은 화살표(65)의 방향이며 정으로 간주된다. 2차 권선에는, 제4도의 상단행의 우측란에서 도시된 바와 같이, 정극성 및 3의 레벨을 갖는 출력신호가 제공된다.
리드 IN3및 IN에 순차적으로 인가된 논리0에 의한 동작은 제4도의 논리표의 하단 두행에 따라 분석될 수 있다. 이들 논리레벨은 제4도의 논리표에서 우측란에서 도시된 바와 같이 부극성과 1 및 3의 레벨을 갖는 출력 신호를 발생시킨다.
지금부터 제5도를 참조하면, 제1도의 변환기 회로(100)와 동일하지만 입력 IN1및 IN2상의 2-레일 논리신호를 수신하도록 변형되어진 다른 변환기 회로(100)가 도시되어 있다. 이들 신호는 변환기(100)의 출력 리드쌍 OUT상에서 정밀 2레벨 출력신호로 변환된다.
제1도의 회로와 같이, 제5도의 변환기 회로(100)는 모노리딕 집적회로로서 쉽사리 제조될 수 있다. 모든 트랜지스터는 동일한 도전형으로 되어 있다. 단지 단일 극성의 바이어스 전위원이 사용된다.
제6도는 2레벨 신호를 표시하는 파형이다. 정극성 펄스의 1레벨과 부극성 펄스의 1레벨이 펄스 스트림에서 발생하다.
제5도의 회로에서는, 단지 두개의 전류원(101 및 102)만이 있는데, 이들 각각은 리드(103 및 104)에서 전류 I의 1유닛을 발생한다. 이들 전류는 전류 스위치(111 및 112)에 의해 두 출력 버스(107 및 108)중 하나 또는 나머지로 스위치된다. 버스(107 및 108)에서 발생하는 전류는 저항 RL2, R, Pp를 포함하는 임피던 스의 평형된 브랭치를 통하여 접지 기준 전위(46)로 도통된다.
제7도는 제5도의 변환기 회로(100)의 동작을 기술하는 동작 조건에 대한 논리표를 나타낸다. 입력신호가 인가되지 않으면, 논리 1이 입력단자 IN1및 IN2에 인가된다. 이러한 동작조건은 제7도의 표의 중심행에서 도시된다. 전류 I의 1유닛은 버스(107 및 108)와 입력 임피던스의 각 평형형 브랜치를 통하여 접지로 도통된다. 버스의 생성신호는 라인 구동기(113 및 114)로부터 동일 전류를 발생시킨다. 출력 변압기의 1차 권선(115)을 통하여 평형된 출력장치로 인해 생성된 등가의 출력전류는 서로 옵셋된다. 즉 기준 0레벨의 출력신호는 출력 변압기의 2차 권선(116)에서와 변환기 회로의 출력단자 OUT양단간에서 발생된다.
입력신호가 인가되면, 정 또는 부의 출력신호는 제5도에서 변환기 회로(100)의 출력단자 OUT에서 발생한다. 예를들면, 제7도의 표의 상단 행에서 도시된 바와 같이, 논리 1이 입력 IN2에 인가되므로 입력 IN1에 인가된 논리 0는 출력 버스(108)에서 전류 I+I의 2유닛과 버스(107)에서 전류의 0유닛을 발생시킨다. 1차 권선에는 화살표(120)의 방향으로 극성을 갖는 순수 2유닛의 전류가 있다. 이것은 2차 권선(116)에서 1의 레벨을 갖는 정극성의 출력신호를 발생시킨다. 또한 논리 0가 입력 IN2에 인가되고 논리 1이 입력 IN1에 인가되면 변환기 회로(100)는 제7도의 표에서 하단선에서 도시된 바와 같이 1의 레벨을 갖는 부극성의 출력신호를 발생시킨다. 이와 같이 변환기 회로(100)는 입력리드 IN1및 IN2에 인가된 2-레일 논리정보에 응답하여 정밀 2레벨 신호를 발생시킨다.
이와 같이 변환기 회로(10 및 100)가 정밀 N레벨 출력신호를 발생하기 위해 N-레일 논리신호에 응답한다는 것을 알 수 있다. 즉 변화기(10)는 정밀 4레벨(N=4)출력신호를 발생하기 위해 4-레일(N=4) 논리 정보에 응답한다. 변환기(100)는 정밀 2레벨(N=2) 출력신호를 발생하기 위해 2-레일(N=2) 논리 정보에 응답한다. 본 발명의 원리를 이용하여 N=6 등등에 대한 다른 변환기도 도시될 수 있다. N=6인 변환기에서, 추가 전류원은 전류 5I의 5유닛을 공급할 것이다.
동일한 도전형의 트랜지스터만을 포함하는 변환기 회로에 의해서 코드 변환이 달성될 수 있다는 것에 주목된다. 바이어스 전위원은 단지 한 극성으로 되어 있다. 버스, 임피던스, 라인구동기 및 출력변압기를 통하여 전류 스위치로 평형된 출력장치는 가중 전류훤의 논리적 조합을 유리하게 이용할 수 있다.
상기에서는 본 발명의 특정한 실시예를 기술하였다. 본 발명의 청구범위를 벗어나지 않는한은 상기 실시예에 대한 변형 및 수정은 물론 다른 실시예도 가능하다.

Claims (4)

  1. N-레일 논리신호를 수신하여 정밀 N레벨 신호로 변환하도록 배열된 변환기 회로에 있어서, 1차 권선(52) 및 2차 권선(60)을 출력 변압기(55)와, 입력단자 및 출력단자를 갖는 제1(47) 및 제2(42) 라인 구동기와, 상기 제1 및 제2라인 구동기의 출력단자는 평형된 출력장치에서 출력 변압기의 1차 권선에 결합되며, 제1 및 제2라인 구동기의 입력단자를 기준전위에 결합하는 브랜치를 포함한 임피던스(RL1, RL2, Rp)와, N-레일 논리신호에 응답하여 제1 및 제2라인 구동기가 출력 변압기의 2차 권선에서 정밀 N레벨신호를 발생하기 위해 출력변압기의 1차 권선 전체를 통하여 전류의 여러 레벨 및 극성을 도통시키도록 선택된 크기를 갖는 전류를 적어도 두개 이상의 임피던스의 브랜치를 통하여 선택적으로 도통시키는 수단(21, 22, 23, 24, 26, 28, 29, 41, 42)을 구비하는 것을 특징으로 하는 변환기 회로.
  2. 제1항에 있어서, 상기 선택적으로 도통하는 수단은 N가중 전류원(21, 22, 23, 24)과, N-레일 논리신호에 응답하여, 임피던스의 브랜치를 통하여 전류원에서 나온 가중 전류를 선택적으로 스위칭시키는 수단을 구비하는 것을 특징으로 하는 변환기 회로.
  3. 제2항에 있어서, 상기 가중 전류원 및 선택적으로 스위칭하는 수단은 동일한 도전형의 트랜지스터로 구비하는 것을 특징으로 하는 변환기 회로.
  4. 제3항에 있어서, 상기 가중 전류원, 선택적으로 스위칭하는 수단, 제1 및 제2라인 구동기는 기준 전위에 대하여 한 극성을 갖는 전위원(15)으로부터 바이어스되는 것을 특징으로 하는 변환기 회로.
KR1019850700193A 1983-12-27 1984-10-24 변환기 회로 KR920007095B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US06/565,723 US4606046A (en) 1983-12-27 1983-12-27 Converter/line driver circuit for a line repeater
US565723 1983-12-27
US565,723 1983-12-27
PCT/US1984/001716 WO1985002960A1 (en) 1983-12-27 1984-10-24 Converter/line driver circuit for a line repeater

Publications (2)

Publication Number Publication Date
KR850700197A KR850700197A (ko) 1985-10-25
KR920007095B1 true KR920007095B1 (ko) 1992-08-24

Family

ID=24259839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850700193A KR920007095B1 (ko) 1983-12-27 1984-10-24 변환기 회로

Country Status (6)

Country Link
US (1) US4606046A (ko)
EP (1) EP0167539B1 (ko)
KR (1) KR920007095B1 (ko)
CA (1) CA1267730A (ko)
DE (1) DE3474493D1 (ko)
WO (1) WO1985002960A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8601331A (nl) * 1986-05-26 1987-12-16 At & T & Philips Telecomm Zender voor isdn s-bus koppelvlakcircuit.
US4821286A (en) * 1986-05-27 1989-04-11 American Telephone And Telegraph Company Quaternary signal regenerator
US5166956A (en) * 1990-05-21 1992-11-24 North American Philips Corporation Data transmission system and apparatus providing multi-level differential signal transmission
US5235617A (en) * 1991-06-11 1993-08-10 Digital Equipment Corporation Transmission media driving system
US5255287A (en) * 1991-06-28 1993-10-19 Digital Equipment Corporation Transceiver apparatus and methods
US5740201A (en) * 1993-12-10 1998-04-14 International Business Machines Corporation Dual differential and binary data transmission arrangement
US5668814A (en) * 1995-03-20 1997-09-16 Raychem Corporation Dual DDS data multiplexer
US5691718A (en) * 1995-06-07 1997-11-25 Raychem Corporation Dual 4-wire analog data multiplexer
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6282204B1 (en) 1997-12-19 2001-08-28 Terayon Communication Systems, Inc. ISDN plus voice multiplexer system
DE19815011A1 (de) * 1998-04-03 1999-10-14 Temic Semiconductor Gmbh Verfahren zur Übertragung von digitalen Sendesignalen
US7221711B2 (en) 2002-03-27 2007-05-22 Woodworth John R Multilevel data encoding and modulation technique
WO2006129426A1 (ja) * 2005-05-31 2006-12-07 Sanyo Electric Co., Ltd. 電子式鍵システム及びそれを用いた自動二輪車
US8026775B2 (en) * 2007-02-20 2011-09-27 Bae Systems Information And Electronic Systems Integration Inc. Decade bandwidth planar MMIC four port transformer
US7592866B2 (en) * 2006-02-17 2009-09-22 Bae Systems Information And Electronic Systems Integration Inc. Widebrand differential amplifier including single-ended amplifiers coupled to a four-port transformer
US8362835B2 (en) 2006-02-17 2013-01-29 Gradual Tech Software L.L.C. Decade bandwidth planar MMIC four port transformer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149323A (en) * 1962-07-25 1964-09-15 Bell Telephone Labor Inc Three-level binary code transmission
US3502810A (en) * 1966-08-15 1970-03-24 Bell Telephone Labor Inc Bipolar pulse transmission system with self-derived timing and drift compensation
US3876944A (en) * 1967-07-27 1975-04-08 Xerox Corp Dibinary encoding technique
JPS5125283B1 (ko) * 1971-04-30 1976-07-30
US3744051A (en) * 1971-08-31 1973-07-03 Computer Transmission Corp Computer interface coding and decoding apparatus
GB1379559A (en) * 1971-11-02 1975-01-02 Int Computers Ltd Modulation circuits
US3980826A (en) * 1973-09-12 1976-09-14 International Business Machines Corporation Means of predistorting digital signals
US4309693A (en) * 1974-09-12 1982-01-05 Analog Devices, Incorporated Solid state digital to analog converter
US3943284A (en) * 1975-02-18 1976-03-09 Burroughs Corporation Digital data communication system featuring multi level asynchronous duplex operation
JPS524103A (en) * 1975-05-29 1977-01-13 Tokai Rika Co Ltd Digital signal transmission system and its equipment
US4083005A (en) * 1976-11-01 1978-04-04 Burroughs Corporation Three-level serial digital data communication system
US4101734A (en) * 1976-11-15 1978-07-18 Signetics Corporation Binary to multistate bus driver, receiver and method
JPS5444461A (en) * 1977-09-14 1979-04-07 Nec Corp Generation circuit of multi-pulse
JPS5831136B2 (ja) * 1978-01-20 1983-07-04 株式会社日立製作所 ディジタル信号伝送方式
JPS5597763A (en) * 1979-01-19 1980-07-25 Nec Corp Ternary pulse generating circuit
DE3030172A1 (de) * 1980-08-08 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Regenerator fuer mehrstufige digitale signale
DE3218318A1 (de) * 1982-05-14 1983-11-17 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung quaternaerer signale

Also Published As

Publication number Publication date
EP0167539B1 (en) 1988-10-05
US4606046A (en) 1986-08-12
EP0167539A1 (en) 1986-01-15
WO1985002960A1 (en) 1985-07-04
KR850700197A (ko) 1985-10-25
CA1267730A (en) 1990-04-10
DE3474493D1 (en) 1988-11-10

Similar Documents

Publication Publication Date Title
KR920007095B1 (ko) 변환기 회로
US4751497A (en) Digital to analog converter with high output compliance
EP0097857B1 (en) Current switch emitter follower
KR100386929B1 (ko) 일반적인송신기장치
US3329835A (en) Logic arrangement
US3955188A (en) Encoding technique for enabling a device to process different types of digital information transmitted along a single information channel
MXPA98000634A (en) Univer issuing device
US2998487A (en) Transistor switching arrangements
US3934209A (en) High voltage DC coupled amplifier
US4083036A (en) Arrangement for producing pulse-shaped signals
US4461960A (en) High speed switching circuit
US4525836A (en) Circuit for converting a logical signal into two balanced logical signals
US5402013A (en) Common mode logic multiplexer configuration
US3339022A (en) Transistor circuit for receiving data pulses
US5422668A (en) Television signal switching device for a cable distribution system
EP0156813A1 (en) A low power wideband switching array element
JPS593059B2 (ja) 信号供給回路
US4264786A (en) A.C. Signal current transmission trunk circuit for telephone exchange systems
JPH05504832A (ja) 双方向送受信半導体製品用のドライバ回路
US5001474A (en) Switching matrix for telecommunication exchanges
US4063197A (en) Plural transistor oscillator phase continuous frequency encoder circuit
SU869042A1 (ru) Электронный ключ (его варианты)
JP3429548B2 (ja) Ｂｏｎ内蔵型平衡線路駆動回路及びこれを用いた加入者線終端装置
JPH0455006B2 (ko)
JPH0514279A (ja) 光配線方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010731

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee