JP3424926B2 - マイクロメカニカルパッケージング装置 - Google Patents
マイクロメカニカルパッケージング装置Info
- Publication number
- JP3424926B2 JP3424926B2 JP2001151776A JP2001151776A JP3424926B2 JP 3424926 B2 JP3424926 B2 JP 3424926B2 JP 2001151776 A JP2001151776 A JP 2001151776A JP 2001151776 A JP2001151776 A JP 2001151776A JP 3424926 B2 JP3424926 B2 JP 3424926B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- mems
- assembly
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
- B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
- B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Light Receiving Elements (AREA)
- Packaging Frangible Articles (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子組立技術に関
し、特にマイクロエレクトロメカニカルシステム（ＭＥ
ＭＳ）のパッケージングに関する。
し、特にマイクロエレクトロメカニカルシステム（ＭＥ
ＭＳ）のパッケージングに関する。
【０００２】
【従来の技術】マイクロメカニカル素子を用いる新しい
光デバイスが開発されている。原理上、マイクロメカニ
カル素子は、各種のプラットフォーム上に構築可能であ
る。しかし、選択される基板は通常半導体ウェハ、たと
えばシリコンである。高度にかつ多くはエレガントにエ
ンジニアリングされるシリコン加工を用いて、シリコン
の機械的特性および光学的特性を組み合わせた新しいデ
バイス構造を製造することができる。この方法を改善す
るために、先進技術であるシリコン光ベンチ技術が開発
されてきた。通常、マイクロメカニカルデバイスまたは
サブアセンブリを本明細書ではＭＥＭＳと呼ぶ大型の集
積アレイに形成し、並列モードで共通の機能を実行す
る。アレイの基板は、通常シリコンウェハまたは大型の
シリコンチップである。殆どの例では、ＭＥＭＳデバイ
スアレイは光デバイスを備え、光Ｉ／Ｏ信号を用いてア
クセスされる。
光デバイスが開発されている。原理上、マイクロメカニ
カル素子は、各種のプラットフォーム上に構築可能であ
る。しかし、選択される基板は通常半導体ウェハ、たと
えばシリコンである。高度にかつ多くはエレガントにエ
ンジニアリングされるシリコン加工を用いて、シリコン
の機械的特性および光学的特性を組み合わせた新しいデ
バイス構造を製造することができる。この方法を改善す
るために、先進技術であるシリコン光ベンチ技術が開発
されてきた。通常、マイクロメカニカルデバイスまたは
サブアセンブリを本明細書ではＭＥＭＳと呼ぶ大型の集
積アレイに形成し、並列モードで共通の機能を実行す
る。アレイの基板は、通常シリコンウェハまたは大型の
シリコンチップである。殆どの例では、ＭＥＭＳデバイ
スアレイは光デバイスを備え、光Ｉ／Ｏ信号を用いてア
クセスされる。
【０００３】最も前途有望な光ＭＥＭＳデバイスの１つ
は、光クロスチャネルデバイスである。これらは、光ネ
ットワーキングにおいて、光信号を光チャネルのあるア
レイから別のアレイにルーティングするために用いるこ
とができる。光クロスコネクトは通常、マイクロメカニ
カルミラーのコンパクトなアレイの形態で製造される。
光導波路の入力アレイ、通常線形アレイは、光ビームを
入力アレイから光導波路の対応する出力アレイにステア
リングするミラーアレイをアドレスするよう配置され
る。入力および出力光チャネルは、光集積回路における
光導波路でも、または光ファイバのアレイであってもよ
い。
は、光クロスチャネルデバイスである。これらは、光ネ
ットワーキングにおいて、光信号を光チャネルのあるア
レイから別のアレイにルーティングするために用いるこ
とができる。光クロスコネクトは通常、マイクロメカニ
カルミラーのコンパクトなアレイの形態で製造される。
光導波路の入力アレイ、通常線形アレイは、光ビームを
入力アレイから光導波路の対応する出力アレイにステア
リングするミラーアレイをアドレスするよう配置され
る。入力および出力光チャネルは、光集積回路における
光導波路でも、または光ファイバのアレイであってもよ
い。
【０００４】これらの光クロスコネクトデバイスは、多
数の光入力のうちの１つを、多数の光出力のうちの選択
した１つに切り替える。たとえば、１０個のファイバ出
力アレイと併せて使用する１０個の光ファイバ入力アレ
イは、１０００個の個別接続を行う容量を有する。各チ
ャネルは、通常では数十の、将来のシステムでは数百の
波長多重化した（ＷＤＭ）チャネルを共に有する。かか
るスイッチの情報処理容量は、極めて大きい。
数の光入力のうちの１つを、多数の光出力のうちの選択
した１つに切り替える。たとえば、１０個のファイバ出
力アレイと併せて使用する１０個の光ファイバ入力アレ
イは、１０００個の個別接続を行う容量を有する。各チ
ャネルは、通常では数十の、将来のシステムでは数百の
波長多重化した（ＷＤＭ）チャネルを共に有する。かか
るスイッチの情報処理容量は、極めて大きい。
【０００５】最新技術の光ネットワーキングシステム
は、マイクロメカニカルミラーのコンパクトなアレイを
多数必要とする。マイクロメカニカルミラーは電気的に
アドレスされ、かつミラーの傾きは静電界を選択的に印
加することで制御される。標準的な光ネットワーキング
システムでは、ｎ個の入力ファイバについてｎ２個のミ
ラーアレイを使用する。各入力ファイバは、たとえば１
０個のミラーのうちの関連する行にアクセスし、かつ該
１０個のミラーはそれぞれ１０個の出力ファイバのうち
の１つをアドレスする。典型的に動作するクロスコネク
トでは、たとえば最初の３個のミラーがアクティブ化さ
れず、すなわちビーム経路と交差せず、４個目のミラー
が電気的に傾けられてビーム経路と交差し、ビームをそ
れに関連するファイバにステアリングする。このように
して、最初のファイバが１０個のミラーのうちの選択し
た１個、したがって１０本のファイバのうちの選択した
１本をアドレスできる。このｎ２ミラーアレイは、２つ
の傾斜位置、すなわちオンおよびオフを必要とする。よ
り効果的なミラー構成では、同じ１０×１０スイッチに
対して２ｎミラーを使用する。これは、１０個の位置の
うちの１つに光ビームをステアリングすることで動作
し、２方向での傾斜能力を有する。
は、マイクロメカニカルミラーのコンパクトなアレイを
多数必要とする。マイクロメカニカルミラーは電気的に
アドレスされ、かつミラーの傾きは静電界を選択的に印
加することで制御される。標準的な光ネットワーキング
システムでは、ｎ個の入力ファイバについてｎ２個のミ
ラーアレイを使用する。各入力ファイバは、たとえば１
０個のミラーのうちの関連する行にアクセスし、かつ該
１０個のミラーはそれぞれ１０個の出力ファイバのうち
の１つをアドレスする。典型的に動作するクロスコネク
トでは、たとえば最初の３個のミラーがアクティブ化さ
れず、すなわちビーム経路と交差せず、４個目のミラー
が電気的に傾けられてビーム経路と交差し、ビームをそ
れに関連するファイバにステアリングする。このように
して、最初のファイバが１０個のミラーのうちの選択し
た１個、したがって１０本のファイバのうちの選択した
１本をアドレスできる。このｎ２ミラーアレイは、２つ
の傾斜位置、すなわちオンおよびオフを必要とする。よ
り効果的なミラー構成では、同じ１０×１０スイッチに
対して２ｎミラーを使用する。これは、１０個の位置の
うちの１つに光ビームをステアリングすることで動作
し、２方向での傾斜能力を有する。
【０００６】現時点で最新技術の装置における光クロス
コネクト用ミラーは、上述したシリコンベンチ技術を用
いて形成することができる。シリコンウェハプラットフ
ォームを支持基板として用い、かつミラーは、既知のマ
イクロメカニカルデバイス製造技術を用いてシリコンプ
ラットフォーム上で製造される。こういった技術のいく
つかは、メカニカル反射防止スイッチ（ＭＡＲＳ）デバ
イス等の光変調器デバイスのために開発された。たとえ
ば、１９９９年８月２４日付けで発行された米国特許第
５，９４３，１５５号および１９９９年９月７日付けで
発行された米国特許第５，９４３，５７１号を参照され
たい。この技術で使用される製造方法は、シリコン基板
上に最上層が反射材料である状態の積層構造を製造し、
中間層を溶解して懸垂された（suspended）反射器を残
すというものである。
コネクト用ミラーは、上述したシリコンベンチ技術を用
いて形成することができる。シリコンウェハプラットフ
ォームを支持基板として用い、かつミラーは、既知のマ
イクロメカニカルデバイス製造技術を用いてシリコンプ
ラットフォーム上で製造される。こういった技術のいく
つかは、メカニカル反射防止スイッチ（ＭＡＲＳ）デバ
イス等の光変調器デバイスのために開発された。たとえ
ば、１９９９年８月２４日付けで発行された米国特許第
５，９４３，１５５号および１９９９年９月７日付けで
発行された米国特許第５，９４３，５７１号を参照され
たい。この技術で使用される製造方法は、シリコン基板
上に最上層が反射材料である状態の積層構造を製造し、
中間層を溶解して懸垂された（suspended）反射器を残
すというものである。
【０００７】
【発明が解決しようとする課題】上記説明から、ＭＥＭ
Ｓアセンブリ、すなわちパッケージされたＭＥＭＳデバ
イスアレイにおける光学的な位置合わせが極めて重要で
あることが分かるはずである。位置合わせの欠陥は、製
造中に生じると共に、使用環境すなわち製造後において
も生じる。前者には、加工制御およびテストを通して対
処することができる。しかし後者は、より奥が深くかつ
予測不可能である。これらは、たとえば取り扱いに起因
するアセンブリにおける機械的な摂動により生じること
がある。より典型的に、これらは使用環境における温度
変化による熱膨張の相違によって生じる。これは、アセ
ンブリ内の精密な光学素子の位置合わせに影響を及ぼし
うる歪みを発生する。極めて重要な位置合わせを保持す
るために、ＭＥＭＳデバイスアレイは、光信号を用いて
のアレイへのアクセスに適した透明開口部を備える頑強
な容器内に搭載することができる。多くの場合には、こ
れらを気密形パッケージに搭載することが望ましい。し
かし、こういった保護パッケージは、熱膨張の相違に起
因する熱力学問題を悪化させることが多い。
Ｓアセンブリ、すなわちパッケージされたＭＥＭＳデバ
イスアレイにおける光学的な位置合わせが極めて重要で
あることが分かるはずである。位置合わせの欠陥は、製
造中に生じると共に、使用環境すなわち製造後において
も生じる。前者には、加工制御およびテストを通して対
処することができる。しかし後者は、より奥が深くかつ
予測不可能である。これらは、たとえば取り扱いに起因
するアセンブリにおける機械的な摂動により生じること
がある。より典型的に、これらは使用環境における温度
変化による熱膨張の相違によって生じる。これは、アセ
ンブリ内の精密な光学素子の位置合わせに影響を及ぼし
うる歪みを発生する。極めて重要な位置合わせを保持す
るために、ＭＥＭＳデバイスアレイは、光信号を用いて
のアレイへのアクセスに適した透明開口部を備える頑強
な容器内に搭載することができる。多くの場合には、こ
れらを気密形パッケージに搭載することが望ましい。し
かし、こういった保護パッケージは、熱膨張の相違に起
因する熱力学問題を悪化させることが多い。
【０００８】
【課題を解決するための手段】ＭＥＭＳデバイスアレイ
をシリコンウェハプラットフォーム上に搭載し、好まし
い実施形態ではＭＥＭＳデバイスをシリコンチャンバ内
に包含する、ＭＥＭＳアセンブリのためのパッケージン
グ技術を開発した。シリコンチャンバは、気密封止して
もよい。ＭＥＭＳデバイスアレイに対してすべてシリコ
ンパッケージを用いることで、熱力学の不安定性が実質
的になくなる。機械的な不安定性はまた、ＭＥＭＳデバ
イス用のシリコン支持基板を次の相互接続レベルに相互
接続するために接触ピンアレイを用いることでも低減す
る。接触ピンアレイの使用により、交換または修理のた
めにＭＥＭＳデバイスを容易に取り外し可能とすること
ができる。
をシリコンウェハプラットフォーム上に搭載し、好まし
い実施形態ではＭＥＭＳデバイスをシリコンチャンバ内
に包含する、ＭＥＭＳアセンブリのためのパッケージン
グ技術を開発した。シリコンチャンバは、気密封止して
もよい。ＭＥＭＳデバイスアレイに対してすべてシリコ
ンパッケージを用いることで、熱力学の不安定性が実質
的になくなる。機械的な不安定性はまた、ＭＥＭＳデバ
イス用のシリコン支持基板を次の相互接続レベルに相互
接続するために接触ピンアレイを用いることでも低減す
る。接触ピンアレイの使用により、交換または修理のた
めにＭＥＭＳデバイスを容易に取り外し可能とすること
ができる。
【０００９】
【発明の詳細な説明】図１を参照して、本発明に従って
有利にパッケージングされたＭＥＭＳデバイスアレイの
例として、３×３マイクロメカニカルミラーアレイを図
示する。マイクロメカニカルデバイスの３×３アレイ
は、シリコン基板１２上に搭載される、１１ａ〜１１ｉ
として示された９個のマイクロメカニカルミラーを備え
る。アレイにおける個々のミラーデバイスは、４方向傾
斜能力を有するミラー表面１４と、ファントムで示す駆
動電極１５〜１８とを備える。傾きの制御は、電圧を選
択的に電極１５〜１８に印加することで静電気的に行わ
れる。これは通常、４個の電極がそれぞれ独立してアド
レス可能なことが要求される。ランナー２１は、各デバ
イス１１ａ〜１１ｉについての４個の電極を接触パッド
２３に相互接続する。ｎ個のデバイスのアレイには、４
ｎ個の別個の電気的相互接続が必要である。原理上、よ
り少数の電気接続を使用してもよいが、好ましい選択は
図示のものである。この相互接続には、３×３アレイの
場合、総計で３６個の別個のランナーおよび接触パッド
が必要である。
有利にパッケージングされたＭＥＭＳデバイスアレイの
例として、３×３マイクロメカニカルミラーアレイを図
示する。マイクロメカニカルデバイスの３×３アレイ
は、シリコン基板１２上に搭載される、１１ａ〜１１ｉ
として示された９個のマイクロメカニカルミラーを備え
る。アレイにおける個々のミラーデバイスは、４方向傾
斜能力を有するミラー表面１４と、ファントムで示す駆
動電極１５〜１８とを備える。傾きの制御は、電圧を選
択的に電極１５〜１８に印加することで静電気的に行わ
れる。これは通常、４個の電極がそれぞれ独立してアド
レス可能なことが要求される。ランナー２１は、各デバ
イス１１ａ〜１１ｉについての４個の電極を接触パッド
２３に相互接続する。ｎ個のデバイスのアレイには、４
ｎ個の別個の電気的相互接続が必要である。原理上、よ
り少数の電気接続を使用してもよいが、好ましい選択は
図示のものである。この相互接続には、３×３アレイの
場合、総計で３６個の別個のランナーおよび接触パッド
が必要である。
【００１０】光クロスコネクトにおいて、アレイにおけ
るミラーは、光導波路における光ビームと連絡する。導
波路および全体的なシステムアーキテクチャは、本発明
の一部ではなく、簡略化のために本発明の提示には図示
されない。しかし、ミラーアレイの形態での光クロスコ
ネクトは、システム全体の効率的な設計のために、コン
パクトなミラーアレイが必要なこと、すなわちミラーを
密に詰め込む必要があることは周知である。
るミラーは、光導波路における光ビームと連絡する。導
波路および全体的なシステムアーキテクチャは、本発明
の一部ではなく、簡略化のために本発明の提示には図示
されない。しかし、ミラーアレイの形態での光クロスコ
ネクトは、システム全体の効率的な設計のために、コン
パクトなミラーアレイが必要なこと、すなわちミラーを
密に詰め込む必要があることは周知である。
【００１１】ここで、アレイのサイズ３×３は、大型の
マイクロメカニカルデバイスアレイの複雑性および極め
て重要な位置合わせの必要性を例示するに当たっての便
宜上選ばれたものである。本発明のデバイスアレイは、
単一のシリコンプラットフォーム上に、数百さらには数
千ものマイクロメカニカルミラーを有しうる。マイクロ
メカニカルデバイスの数が増えるにつれ、位置合わせ問
題および他の機械的な欠陥が生じる潜在性は劇的に増大
する。
マイクロメカニカルデバイスアレイの複雑性および極め
て重要な位置合わせの必要性を例示するに当たっての便
宜上選ばれたものである。本発明のデバイスアレイは、
単一のシリコンプラットフォーム上に、数百さらには数
千ものマイクロメカニカルミラーを有しうる。マイクロ
メカニカルデバイスの数が増えるにつれ、位置合わせ問
題および他の機械的な欠陥が生じる潜在性は劇的に増大
する。
【００１２】マイクロメカニカルミラーデバイスは、共
通の基板上の大型アレイに製造しうる広範な電気駆動式
マイクロメカニカル素子の例としてのみ与えられる。こ
れは、機械的な移動および光アクセスを必要とする大型
マクロメカニカルデバイスアレイの集積に関連する問題
を例示するために提示される。
通の基板上の大型アレイに製造しうる広範な電気駆動式
マイクロメカニカル素子の例としてのみ与えられる。こ
れは、機械的な移動および光アクセスを必要とする大型
マクロメカニカルデバイスアレイの集積に関連する問題
を例示するために提示される。
【００１３】ＭＥＭＳデバイスの明白な脆弱性により、
ＭＥＭＳデバイスを劣悪な環境から良好に保護すべきで
ある。通常のサービス環境の場合、光アクセスを依然と
して許容しながら、ＭＥＭＳデバイスを全体的に包含
し、かつ好ましくは気密封止すべきである。ＭＥＭＳデ
バイス機械的性質から、パッケージは機械的保全性およ
び寸法的な安定性を提供すべきである。これらの特性を
提供するパッケージ設計を図２に示す。
ＭＥＭＳデバイスを劣悪な環境から良好に保護すべきで
ある。通常のサービス環境の場合、光アクセスを依然と
して許容しながら、ＭＥＭＳデバイスを全体的に包含
し、かつ好ましくは気密封止すべきである。ＭＥＭＳデ
バイス機械的性質から、パッケージは機械的保全性およ
び寸法的な安定性を提供すべきである。これらの特性を
提供するパッケージ設計を図２に示す。
【００１４】図２において、シリコン基板上にＭＥＭＳ
デバイス３１を搭載した状態のシリコン基板３２を示
す。シリコン基板は、単結晶、多結晶（ポリシリコ
ン）、または非晶質シリコンでありうる。ＭＥＭＳデバ
イスは、基板３２に接合され、ワイヤ接合３３を用いて
相互接続されたダイでありうる。ワイヤ接合は、接合パ
ッド（図１における２３）を基板パッド（図示せず）に
相互接続する。当業者は、ＭＥＭＳデバイスの熱膨張係
数ｔｃを、ＭＥＭＳデバイスが置載した基板に合わせる
ことを主目的として、様々な搭載方式のいずれを用いて
もよいことが分かろう。ＭＥＭＳデバイス３１と基板３
２の間の電気的相互接続は、多くの形態をとることがで
きる。シリコン基板を用いる場合、標準的なＩＣ相互接
続技術の使用が便利である。通常、これは、成長または
溶着した酸化物と、該酸化物上にフォトリソグラフィで
形成されたアルミニウム金属化相互接続パターンとを含
む。本発明の一実施形態によれば、ＭＥＭＳデバイスを
包含するために、シリコンチャンバが設けられる。図２
に示す構成において、チャンバの側壁はシリコンウェハ
３４、３５、および３６を備えるよう構築される。個々
のウェハには、ＭＥＭＳデバイスを図示のように収容す
るための大型の開口部を備えて用意される。開口部は、
ＲＩＥ等の強腐食技術を用いて形成しても、レーザドリ
ルしても、または他の適切な方法で生成してもよい。開
口部を形成した後、標準的なウェハ接合方法を用いてウ
ェハを共に固定する。たとえば、ウェハの表面を酸化し
て、非常に薄い、たとえば０．１〜５ミクロンの酸化物
を形成し、熱圧着を用いて共にウェハを接合する。シリ
コンチャンバの側壁および底部を構築する際に「異」物
（先の例では、非常に薄いＳｉＯ２層以外）を用いない
ことが好ましい。これは、材料の均一性およびアセンブ
リ全体についての付随して生じる均一な熱力学特性を保
つ。
デバイス３１を搭載した状態のシリコン基板３２を示
す。シリコン基板は、単結晶、多結晶（ポリシリコ
ン）、または非晶質シリコンでありうる。ＭＥＭＳデバ
イスは、基板３２に接合され、ワイヤ接合３３を用いて
相互接続されたダイでありうる。ワイヤ接合は、接合パ
ッド（図１における２３）を基板パッド（図示せず）に
相互接続する。当業者は、ＭＥＭＳデバイスの熱膨張係
数ｔｃを、ＭＥＭＳデバイスが置載した基板に合わせる
ことを主目的として、様々な搭載方式のいずれを用いて
もよいことが分かろう。ＭＥＭＳデバイス３１と基板３
２の間の電気的相互接続は、多くの形態をとることがで
きる。シリコン基板を用いる場合、標準的なＩＣ相互接
続技術の使用が便利である。通常、これは、成長または
溶着した酸化物と、該酸化物上にフォトリソグラフィで
形成されたアルミニウム金属化相互接続パターンとを含
む。本発明の一実施形態によれば、ＭＥＭＳデバイスを
包含するために、シリコンチャンバが設けられる。図２
に示す構成において、チャンバの側壁はシリコンウェハ
３４、３５、および３６を備えるよう構築される。個々
のウェハには、ＭＥＭＳデバイスを図示のように収容す
るための大型の開口部を備えて用意される。開口部は、
ＲＩＥ等の強腐食技術を用いて形成しても、レーザドリ
ルしても、または他の適切な方法で生成してもよい。開
口部を形成した後、標準的なウェハ接合方法を用いてウ
ェハを共に固定する。たとえば、ウェハの表面を酸化し
て、非常に薄い、たとえば０．１〜５ミクロンの酸化物
を形成し、熱圧着を用いて共にウェハを接合する。シリ
コンチャンバの側壁および底部を構築する際に「異」物
（先の例では、非常に薄いＳｉＯ２層以外）を用いない
ことが好ましい。これは、材料の均一性およびアセンブ
リ全体についての付随して生じる均一な熱力学特性を保
つ。
【００１５】チャンバ４０のトップは、透明窓３８でキ
ャップされる。窓は、溶融した石英またはＭＥＭＳデバ
イスにおいて偏光されている光ビームに用いる波長に対
して透明な他の適した材料でありうる。通常、この波長
は１．３ｎｍまたは１．５５ｎｍである。図２におい
て、トップのシリコンウェハ３６における開口部の側壁
３７はチャンバ４０から窪み、窓３８の枠（ledge）を
設ける。ウェハ３６における開口部は窓の幅よりも大き
いことが好ましい。これにより、熱力学的に精密には整
合しないチャンバを形成する唯一の材料を含有する窓が
「浮動」できるようにする。したがって、チャンバ壁と
窓の間の熱膨張の相違が、窓シートにおけるチャンバ壁
と窓自体の間の空間により抱き込まれる。たとえば各種
のシリコン材料から選択できる弾性充填材／接着材を用
いて、窓をチャンバに封止することができる。
ャップされる。窓は、溶融した石英またはＭＥＭＳデバ
イスにおいて偏光されている光ビームに用いる波長に対
して透明な他の適した材料でありうる。通常、この波長
は１．３ｎｍまたは１．５５ｎｍである。図２におい
て、トップのシリコンウェハ３６における開口部の側壁
３７はチャンバ４０から窪み、窓３８の枠（ledge）を
設ける。ウェハ３６における開口部は窓の幅よりも大き
いことが好ましい。これにより、熱力学的に精密には整
合しないチャンバを形成する唯一の材料を含有する窓が
「浮動」できるようにする。したがって、チャンバ壁と
窓の間の熱膨張の相違が、窓シートにおけるチャンバ壁
と窓自体の間の空間により抱き込まれる。たとえば各種
のシリコン材料から選択できる弾性充填材／接着材を用
いて、窓をチャンバに封止することができる。
【００１６】図２では、封止されたチャンバ４０の側壁
を形成する際に、３つのシリコンウェハを用いる。必要
なウェハの数は、ウェハの厚さ、ＭＥＭＳデバイスの高
さ、およびＭＥＭＳデバイスのトップと窓３８の間に望
ましい離隔距離によって決まる。ＭＥＭＳデバイスの基
板が従来の薄化技術により薄化される場合、チャンバ側
壁の構築には単一の標準２０〜３０ミル厚のウェハで十
分でありうる。
を形成する際に、３つのシリコンウェハを用いる。必要
なウェハの数は、ウェハの厚さ、ＭＥＭＳデバイスの高
さ、およびＭＥＭＳデバイスのトップと窓３８の間に望
ましい離隔距離によって決まる。ＭＥＭＳデバイスの基
板が従来の薄化技術により薄化される場合、チャンバ側
壁の構築には単一の標準２０〜３０ミル厚のウェハで十
分でありうる。
【００１７】しかし、チャンバ側壁の形成にシリコンウ
ェハを用いることは、当業者が思いつくであろういくつ
かのオプションのうちの一例である。あるいは、シリコ
ンのカラー（collar）をシリコン基板３２に取り付けて
もよい。また、カラーを加工して、窓用の枠を設けても
よい。また、同様の結果をもたらすために、窓をカラー
のトップに置載しても、または図２におけるトップウェ
ハ３６上にすなわちシートなしで置載してもよい。
ェハを用いることは、当業者が思いつくであろういくつ
かのオプションのうちの一例である。あるいは、シリコ
ンのカラー（collar）をシリコン基板３２に取り付けて
もよい。また、カラーを加工して、窓用の枠を設けても
よい。また、同様の結果をもたらすために、窓をカラー
のトップに置載しても、または図２におけるトップウェ
ハ３６上にすなわちシートなしで置載してもよい。
【００１８】当業者には、これらの図における各種要素
のサイズは、本発明の原理を示すに当たっての便宜上の
ものであり、必ずしも一定の比率で縮尺したものではな
いことが明らかなはずである。図示の３×３アレイは、
説明に当たっての便宜上のものである。より典型的なア
レイは、上述したように、３．２ｃｍ基板上の３２×３
２マイクロメカニカルデバイスであり、これはおおよそ
の単一デバイスサイズ１ｍｍ２を許容する。また、ｘお
よびｙ行を有するアレイ構成は例としてのみのものであ
る。他の構成、たとえば行が交互にずれたり、行がイン
タリーブされたものを用いてもよい。
のサイズは、本発明の原理を示すに当たっての便宜上の
ものであり、必ずしも一定の比率で縮尺したものではな
いことが明らかなはずである。図示の３×３アレイは、
説明に当たっての便宜上のものである。より典型的なア
レイは、上述したように、３．２ｃｍ基板上の３２×３
２マイクロメカニカルデバイスであり、これはおおよそ
の単一デバイスサイズ１ｍｍ２を許容する。また、ｘお
よびｙ行を有するアレイ構成は例としてのみのものであ
る。他の構成、たとえば行が交互にずれたり、行がイン
タリーブされたものを用いてもよい。
【００１９】基板３２は、通常、次の相互接続レベルに
相互接続するために配置される接合パッドのアレイを有
する。ＭＥＭＳデバイスを相互接続するために、いくつ
かのオプションが利用可能である。基板３２は、標準的
な単一レベルプリント回路を含みうる。マルチレベル相
互接続を用いてクロスオーバを可能にすることもでき
る。基板３２は、双方とも１９９８年９月８日付けで出
願された米国特許出願第０９／１４９，８０３号および
同第０９／１４９，８０４号に記載かつ特許請求された
ように、シリコン中間相互接続基板であっても、または
トランスレータ基板であってもよい。
相互接続するために配置される接合パッドのアレイを有
する。ＭＥＭＳデバイスを相互接続するために、いくつ
かのオプションが利用可能である。基板３２は、標準的
な単一レベルプリント回路を含みうる。マルチレベル相
互接続を用いてクロスオーバを可能にすることもでき
る。基板３２は、双方とも１９９８年９月８日付けで出
願された米国特許出願第０９／１４９，８０３号および
同第０９／１４９，８０４号に記載かつ特許請求された
ように、シリコン中間相互接続基板であっても、または
トランスレータ基板であってもよい。
【００２０】ＭＥＭＳデバイスの個々の要素、すなわち
図示の実施形態におけるミラーは、円形の構成で示され
ている。あるいは、ミラーは正方形または長方形であっ
てもよい。
図示の実施形態におけるミラーは、円形の構成で示され
ている。あるいは、ミラーは正方形または長方形であっ
てもよい。
【００２１】図２のチャンバアセンブリの外部機械応力
からの機械的分離をさらに強化するため、浮動する接触
ピンアレイを用いてチャンバアセンブリへの相互接続を
行うことができる。この実施形態を図３に示す。概して
５１で示すシリコンチャンバアセンブリは、相互接続基
板５２によって支持される。相互接続基板５２の材料は
シリコンであってもよいが、セラミックまたはエポキシ
である傾向がより高い。接触パッド５４がチャンバアセ
ンブリ５１の底部に示されており、これはチャンバ内で
ＭＥＭＳデバイスを相互接続する。後者の相互接続は、
チャンバアセンブリの底部を貫通するバイア等の任意の
適した構成により行うことができる。相互接続基板５２
には、接触パッド５４を支えるが、接触パッド５４に取
り付けられていない複数のばね負荷接触ピン５６が備え
られる。これにより、電気接続が機械的に浮動できるよ
うになり、相互接続基板５２上または次の相互接続レベ
ル上での熱膨張または他の機械的応力の相違が、チャン
バセンブリ５１に伝達されないようにする。相互接続基
板５２には、チャンバアセンブリを挿入する凹部５８が
備えられる。凹部におけるチャンバアセンブリの周囲に
は空間が設けられ、それによってチャンバアセンブリは
相互接続基板５２上で浮動できるため、相互接続基板５
２の歪みはチャンバアセンブリに応力を加えない。該空
間は、歪みリリーフの抱き込みには十分大きく、かつ接
触パッド５４のいずれも関連する接触ピン５６からの移
動を防止するには十分小さい。接触ピンアレイの底部
は、プリント配線基板または他の相互接続基板に電気的
に接続される。図示の実施形態において、ピン５６の底
部は、頂部接触ピンと同様の接触ピンを備え、上述した
のと同じ方法で次の相互接続基板上の接続パッドを支え
る。あるいは、接触ピンの底部を接触パッドに固定し、
かつ接触パッドを用いてＭＥＭＳアセンブリをプリント
配線基板または他の支持／相互接続アセンブリの次のレ
ベルにたとえばはんだバンプにより相互接続してもよ
い。次のレベルは、セラミック、エポキシ、またはシリ
コンの相互接続基板でありうる。
からの機械的分離をさらに強化するため、浮動する接触
ピンアレイを用いてチャンバアセンブリへの相互接続を
行うことができる。この実施形態を図３に示す。概して
５１で示すシリコンチャンバアセンブリは、相互接続基
板５２によって支持される。相互接続基板５２の材料は
シリコンであってもよいが、セラミックまたはエポキシ
である傾向がより高い。接触パッド５４がチャンバアセ
ンブリ５１の底部に示されており、これはチャンバ内で
ＭＥＭＳデバイスを相互接続する。後者の相互接続は、
チャンバアセンブリの底部を貫通するバイア等の任意の
適した構成により行うことができる。相互接続基板５２
には、接触パッド５４を支えるが、接触パッド５４に取
り付けられていない複数のばね負荷接触ピン５６が備え
られる。これにより、電気接続が機械的に浮動できるよ
うになり、相互接続基板５２上または次の相互接続レベ
ル上での熱膨張または他の機械的応力の相違が、チャン
バセンブリ５１に伝達されないようにする。相互接続基
板５２には、チャンバアセンブリを挿入する凹部５８が
備えられる。凹部におけるチャンバアセンブリの周囲に
は空間が設けられ、それによってチャンバアセンブリは
相互接続基板５２上で浮動できるため、相互接続基板５
２の歪みはチャンバアセンブリに応力を加えない。該空
間は、歪みリリーフの抱き込みには十分大きく、かつ接
触パッド５４のいずれも関連する接触ピン５６からの移
動を防止するには十分小さい。接触ピンアレイの底部
は、プリント配線基板または他の相互接続基板に電気的
に接続される。図示の実施形態において、ピン５６の底
部は、頂部接触ピンと同様の接触ピンを備え、上述した
のと同じ方法で次の相互接続基板上の接続パッドを支え
る。あるいは、接触ピンの底部を接触パッドに固定し、
かつ接触パッドを用いてＭＥＭＳアセンブリをプリント
配線基板または他の支持／相互接続アセンブリの次のレ
ベルにたとえばはんだバンプにより相互接続してもよ
い。次のレベルは、セラミック、エポキシ、またはシリ
コンの相互接続基板でありうる。
【００２２】図３のＭＥＭＳアセンブリの重要な利点
は、シリコンチャンバアセンブリ５１が容易に搭載かつ
修理されることである。典型的な最新技術のシステムに
おいて、システム全体は、２つ以上のＭＥＭＳデバイス
を備えうる。またこれは、いくつかの機能のための多く
の集積回路、たとえばＭＥＭＳ用の駆動回路、増幅器、
デジタル／アナログコンバータ（ＤＡＣ）等も含む。こ
れら複数の要素は、大きく複雑な相互接続システムにお
いて電気的に接続される。システムにおけるモジュール
の故障にはいずれも、迅速な修復機能で有利に対応す
る。したがって、図示のＭＥＭＳアセンブリにおいて、
ＭＥＭＳデバイスは、迅速な応答での修復または交換の
ために取り外し可能である。
は、シリコンチャンバアセンブリ５１が容易に搭載かつ
修理されることである。典型的な最新技術のシステムに
おいて、システム全体は、２つ以上のＭＥＭＳデバイス
を備えうる。またこれは、いくつかの機能のための多く
の集積回路、たとえばＭＥＭＳ用の駆動回路、増幅器、
デジタル／アナログコンバータ（ＤＡＣ）等も含む。こ
れら複数の要素は、大きく複雑な相互接続システムにお
いて電気的に接続される。システムにおけるモジュール
の故障にはいずれも、迅速な修復機能で有利に対応す
る。したがって、図示のＭＥＭＳアセンブリにおいて、
ＭＥＭＳデバイスは、迅速な応答での修復または交換の
ために取り外し可能である。
【００２３】シリコンチャンバアセンブリを装置の残り
の部分から機械的に分離するために、かつ今述べた取り
外し特徴のために図３に用いたのと同じ機構はまた、チ
ャンバアセンブリ内のＭＥＭＳデバイスをＩ／Ｏ光ビー
ムと容易に位置合わせおよび再位置合わせできるように
することを認識するであろう。一方法を図４に示す。概
して６４で示す基本格子が、ＭＥＭＳデバイス６１の表
面上に形成される。ＭＥＭＳデバイスは、図１に関して
説明したものと同様のミラー６２のアレイを備える。基
本格子は、ＭＥＭＳをアドレスする光ビームの位置変化
を検出するために配置される一群の光電池７１〜７４を
含む。入力ビームの小さな部分は、従来のスプリッタ
（図示せず）を用いてタッピングされ、図示のように個
々の光電池間の光電池アレイの中心で合焦する。適切に
位置合わせされている場合のビームの位置を丸７６で示
す。ミラーアレイに対する入力ビームの位置が逸れてい
る場合、１つまたは複数の光電池７１〜７４がアクティ
ブ化される。アクティブ化された光電池からの電圧を用
いて、ＭＥＭＳデバイスまたはチャンバアセンブリのい
ずれかに取り付けられたサーボモータ７９を駆動し、適
切な位置合わせを再確立する。図４において、光ビーム
の位置が丸７６と一致する、すなわち適切に位置合わせ
されている場合、光は光電池７１〜７４のいずれにも衝
突せず、機械的位置合わせ手段、サーボモータ７９は非
アクティブである。ビームが丸７７で示す位置に逸れる
場合、光は光電池７２および７３に入射し、これにより
サーボモータがアクティブ化され、ビームが丸７６に再
度位置決めされるまで基板６１を移動させる。光電池７
２および７４は、ｘ座標上のプラスおよびマイナス移動
を制御し、光電池７１および７３はｙ座標上のプラスお
よびマイナス移動を制御する。入力光ビームは、入力ビ
ームを制御しているオプティクスの望ましくない変化、
または上述したように、チャンバアセンブリの位置の機
械的な変化に起因して、中心位置から逸れうる。ＭＥＭ
Ｓデバイスがシリコン基板上に構築される場合、光電池
アレイを該基板に容易に集積することができる。あるい
は、光電池アレイを図２に示すシリコンプラットフォー
ム３２上に形成してもよい。
の部分から機械的に分離するために、かつ今述べた取り
外し特徴のために図３に用いたのと同じ機構はまた、チ
ャンバアセンブリ内のＭＥＭＳデバイスをＩ／Ｏ光ビー
ムと容易に位置合わせおよび再位置合わせできるように
することを認識するであろう。一方法を図４に示す。概
して６４で示す基本格子が、ＭＥＭＳデバイス６１の表
面上に形成される。ＭＥＭＳデバイスは、図１に関して
説明したものと同様のミラー６２のアレイを備える。基
本格子は、ＭＥＭＳをアドレスする光ビームの位置変化
を検出するために配置される一群の光電池７１〜７４を
含む。入力ビームの小さな部分は、従来のスプリッタ
（図示せず）を用いてタッピングされ、図示のように個
々の光電池間の光電池アレイの中心で合焦する。適切に
位置合わせされている場合のビームの位置を丸７６で示
す。ミラーアレイに対する入力ビームの位置が逸れてい
る場合、１つまたは複数の光電池７１〜７４がアクティ
ブ化される。アクティブ化された光電池からの電圧を用
いて、ＭＥＭＳデバイスまたはチャンバアセンブリのい
ずれかに取り付けられたサーボモータ７９を駆動し、適
切な位置合わせを再確立する。図４において、光ビーム
の位置が丸７６と一致する、すなわち適切に位置合わせ
されている場合、光は光電池７１〜７４のいずれにも衝
突せず、機械的位置合わせ手段、サーボモータ７９は非
アクティブである。ビームが丸７７で示す位置に逸れる
場合、光は光電池７２および７３に入射し、これにより
サーボモータがアクティブ化され、ビームが丸７６に再
度位置決めされるまで基板６１を移動させる。光電池７
２および７４は、ｘ座標上のプラスおよびマイナス移動
を制御し、光電池７１および７３はｙ座標上のプラスお
よびマイナス移動を制御する。入力光ビームは、入力ビ
ームを制御しているオプティクスの望ましくない変化、
または上述したように、チャンバアセンブリの位置の機
械的な変化に起因して、中心位置から逸れうる。ＭＥＭ
Ｓデバイスがシリコン基板上に構築される場合、光電池
アレイを該基板に容易に集積することができる。あるい
は、光電池アレイを図２に示すシリコンプラットフォー
ム３２上に形成してもよい。
【００２４】図３に関して説明したように接触ピンアレ
イを使用すると、基板（図３における５２）の一部を用
いて、ＭＥＭＳデバイスを包含するチャンバを簡易化で
きる代替の構成が可能になる。このような実施形態を図
５に示す。図５では、シリコン基板８２により支持され
るＭＥＭＳデバイスを８１で示す。浮動接触ピンアレイ
を備える基板を８４で示す。チャンバのシリコン側壁
は、基板８４の側壁で置換されている。スルーホールす
なわちバイアと、バイアに接続されたはんだバンプとを
用いて、ＭＥＭＳミラー駆動電極をＭＥＭＳデバイス支
持基板を通して相互接続するというオプションを示すた
め、ＭＥＭＳデバイスは、図３のものよりも大きく示さ
れ、ワイヤ接合をはんだバンプ８５で置換して示されて
いる。窓８６は基板８４によって支持されると共に、窓
８６は図２の実施形態でのようにＭＥＭＳアセンブリに
一体化されていないため、基板８４にしっかりと固定す
ることができる。この実施形態において、窓材料の熱膨
張の相違に起因する機械的応力は、浮動する接触ピンア
レイを通してＭＥＭＳデバイスから分離される。脆弱な
ＭＥＭＳデバイスを包含するチャンバ８７は、劣悪な環
境に対して封止することができる。接触ピンが相互接続
基板８４の上面からのみ延出する図５に示す構成の利点
は、接触ピンを収容する基板を通る開口部の底部を接触
パッド９１で封止することができ、したがってＭＥＭＳ
デバイスおよびまた接触ピンの気密封止されたパッケー
ジを形成するということである。接触ピンアレイの使用
は、上述したように機械的分離および便利な取り外しに
有効であるが、取り付けられていないピン／パッド配列
の信頼性は所望のものに満たないことが多い。これは頻
繁に、接触界面におけるピン／パッドの腐食または汚染
によるものである。この界面を環境から封止すると、接
触の長期的な信頼性が改善される。
イを使用すると、基板（図３における５２）の一部を用
いて、ＭＥＭＳデバイスを包含するチャンバを簡易化で
きる代替の構成が可能になる。このような実施形態を図
５に示す。図５では、シリコン基板８２により支持され
るＭＥＭＳデバイスを８１で示す。浮動接触ピンアレイ
を備える基板を８４で示す。チャンバのシリコン側壁
は、基板８４の側壁で置換されている。スルーホールす
なわちバイアと、バイアに接続されたはんだバンプとを
用いて、ＭＥＭＳミラー駆動電極をＭＥＭＳデバイス支
持基板を通して相互接続するというオプションを示すた
め、ＭＥＭＳデバイスは、図３のものよりも大きく示さ
れ、ワイヤ接合をはんだバンプ８５で置換して示されて
いる。窓８６は基板８４によって支持されると共に、窓
８６は図２の実施形態でのようにＭＥＭＳアセンブリに
一体化されていないため、基板８４にしっかりと固定す
ることができる。この実施形態において、窓材料の熱膨
張の相違に起因する機械的応力は、浮動する接触ピンア
レイを通してＭＥＭＳデバイスから分離される。脆弱な
ＭＥＭＳデバイスを包含するチャンバ８７は、劣悪な環
境に対して封止することができる。接触ピンが相互接続
基板８４の上面からのみ延出する図５に示す構成の利点
は、接触ピンを収容する基板を通る開口部の底部を接触
パッド９１で封止することができ、したがってＭＥＭＳ
デバイスおよびまた接触ピンの気密封止されたパッケー
ジを形成するということである。接触ピンアレイの使用
は、上述したように機械的分離および便利な取り外しに
有効であるが、取り付けられていないピン／パッド配列
の信頼性は所望のものに満たないことが多い。これは頻
繁に、接触界面におけるピン／パッドの腐食または汚染
によるものである。この界面を環境から封止すると、接
触の長期的な信頼性が改善される。
【００２５】上述した実施形態では、単一のマイクロメ
カニカルデバイスアレイチップを示す。しかし、当業者
が思いつくように、たとえば図５の基板８２は、アセン
ブリのサイズおよび各種要素のサイズに応じて、マイク
ロメカニカルデバイスアレイチップについていくつかま
たは多くのサイトを含みうる。
カニカルデバイスアレイチップを示す。しかし、当業者
が思いつくように、たとえば図５の基板８２は、アセン
ブリのサイズおよび各種要素のサイズに応じて、マイク
ロメカニカルデバイスアレイチップについていくつかま
たは多くのサイトを含みうる。
【００２６】図１で表した実施形態において、ＭＥＭＳ
アレイ、ここではミラーアレイがシリコン基板の上面に
形成すなわち搭載される。デバイスアレイによっては、
本質的に既に完了されたデバイスを基板に取り付けるも
のもある。他の実施形態において、デバイスアレイを基
板上に形成すなわち構築してもよい。基板の上側へのＭ
ＥＭＳデバイスの形成と総称したいずれの場合であって
も、デバイスアレイに関連する電気接点は、通常、プリ
ント回路のランナーにより基板の上側の導電性バイアに
相互接続される。基板の底側に形成される相互接続パタ
ーンは、バイアの底側に相互接続される。
アレイ、ここではミラーアレイがシリコン基板の上面に
形成すなわち搭載される。デバイスアレイによっては、
本質的に既に完了されたデバイスを基板に取り付けるも
のもある。他の実施形態において、デバイスアレイを基
板上に形成すなわち構築してもよい。基板の上側へのＭ
ＥＭＳデバイスの形成と総称したいずれの場合であって
も、デバイスアレイに関連する電気接点は、通常、プリ
ント回路のランナーにより基板の上側の導電性バイアに
相互接続される。基板の底側に形成される相互接続パタ
ーンは、バイアの底側に相互接続される。
【００２７】上述した実施形態において、ＭＥＭＳデバ
イスは基板の片側のみに形成され、基板の他方の側は相
互接続手段を含む。しかし、マイクロメカニカル要素を
基板の両側に設けた実施形態を具現することができる。
また、上述したマイクロメカニカルアレイを備える２枚
の基板をチップオンチップ構成で配列してもよい。マイ
クロメカニカルアレイが光学的にアクティブな場合、す
なわち光入力／出力を有する場合には、光デバイスアレ
イに光アクセスできるようにチップオンチップ配列を構
成すべきである。
イスは基板の片側のみに形成され、基板の他方の側は相
互接続手段を含む。しかし、マイクロメカニカル要素を
基板の両側に設けた実施形態を具現することができる。
また、上述したマイクロメカニカルアレイを備える２枚
の基板をチップオンチップ構成で配列してもよい。マイ
クロメカニカルアレイが光学的にアクティブな場合、す
なわち光入力／出力を有する場合には、光デバイスアレ
イに光アクセスできるようにチップオンチップ配列を構
成すべきである。
【００２８】シリコンという語は、本明細書においてＭ
ＥＭＳアセンブリの要素の材料の記述に用いる場合、単
結晶シリコン、多結晶シリコン（ポリシリコン）、また
は非晶質シリコンを包含するものと意図される。
ＥＭＳアセンブリの要素の材料の記述に用いる場合、単
結晶シリコン、多結晶シリコン（ポリシリコン）、また
は非晶質シリコンを包含するものと意図される。
【００２９】当業者は、この発明の様々な付加変更を思
い付くであろう。当分野を先進させた原理およびその同
等物に基本的に依拠する、本明細書の具体的な教示から
のすべての考案は、記載されかつ特許請求される本発明
の範囲内にあるものと適宜考慮される。
い付くであろう。当分野を先進させた原理およびその同
等物に基本的に依拠する、本明細書の具体的な教示から
のすべての考案は、記載されかつ特許請求される本発明
の範囲内にあるものと適宜考慮される。
【図１】本発明を用いてパッケージングしうるデバイス
の例として提示する、この実施形態では、光クロスコネ
クトのために４方向傾斜を有するミラーである、ＭＥＭ
Ｓデバイスアレイの概略図である。
の例として提示する、この実施形態では、光クロスコネ
クトのために４方向傾斜を有するミラーである、ＭＥＭ
Ｓデバイスアレイの概略図である。
【図２】シリコンウェハプラットフォームと、図１のＭ
ＥＭＳデバイスアレイを包含するためのシリコンチャン
バとを備えるＭＥＭＳアセンブリの概略図である。
ＥＭＳデバイスアレイを包含するためのシリコンチャン
バとを備えるＭＥＭＳアセンブリの概略図である。
【図３】シリコンチャンバとＭＥＭＳアセンブリを相互
接続するための相互接続基板との組み合わせを示す、図
２の概略図と同様の概略図である。
接続するための相互接続基板との組み合わせを示す、図
２の概略図と同様の概略図である。
【図４】ＭＥＭＳデバイスをＩ／Ｏ光ビームに関して動
的に位置決めする手段を備えるＭＥＭＳデバイスの概略
図である。
的に位置決めする手段を備えるＭＥＭＳデバイスの概略
図である。
【図５】代替のＭＥＭＳアセンブリを示す、図３の概略
図と同様の図である。
図と同様の図である。
３１ ＭＥＭＳデバイス
３２ 基板
３３ ワイヤ接合
３４，３５，３６ シリコンウエハ
３７ 側壁
３８ 透明窓
４０ チャンバ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 31/02 Ｈ０１Ｌ 31/02 Ｂ
(72)発明者 トーマス デー．ダッデラー
アメリカ合衆国 07928 ニュージャー
シィ，チャットハム，スクール アヴェ
ニュー 30
(72)発明者 キング エル．タイ
アメリカ合衆国 07922 ニュージャー
シィ，バークレー ハイツ，ハイランド
サークル 95
(56)参考文献 特開2000−19042（ＪＰ，Ａ)
特開2000−10029（ＪＰ，Ａ)
特開 平３−262972（ＪＰ，Ａ)
特開 平７−169802（ＪＰ，Ａ)
特開2001−308225（ＪＰ，Ａ)
特開2001−15625（ＪＰ，Ａ)
米国特許5610431（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
B81B 7/00
H01L 23/02
H01L 23/06
H01L 31/02
Claims (10)
- 【請求項１】 (a) シリコン基板と、 (b) 前記シリコン基板にしっかりと取り付けられてシリ
コンチャンバを形成するシリコン側壁とからなり、前記
側壁の頂部は枠を含み、さらに、 (c) 前記シリコン基板上に搭載されたマイクロエレクト
ロメカニカルシステム（ＭＥＭＳ）デバイスと、 (d) 前記シリコンチェンバの前記枠に搭載されたカバー
とからなり、前記カバーは、前記シリコン基板の膨張や
収縮に対して前記枠上を自由に滑動することを特徴とす
る ＭＥＭＳアセンブリ。 - 【請求項２】 前記ＭＥＭＳデバイスは光子デバイスで
あり、前記カバーが透明な窓からなることを特徴とする
請求項１に記載のアセンブリ。 - 【請求項３】 前記シリコン基板と前記シリコン側壁と
前記カバーとが、気密封止された容器を形成することを
特徴とする請求項２に記載のアセンブリ。 - 【請求項４】 (a) 上面および底面を有する相互接続基
板であって、前記相互接続基板の前記上面からは接触ピ
ンのアレイが延出する、相互接続基板と、 (b) 前記相互接続基板上に搭載されたチャンバアセンブ
リであって、 (i) 上面および底面を有するシリコン基板と、 (ii) 前記シリコン基板の前記上面にしっかりと取り付
けられ、前記シリコン基板と組み合わせてシリコンチャ
ンバを形成するシリコン側壁と、 (iii) 前記シリコンチャンバ内の前記シリコン基板の上
面に搭載されたマイクロエレクトロメカニカルシステム
（ＭＥＭＳ）デバイスと、 (iv) 前記シリコン基板の底面のみの上の複数の電気接
触パッドであって、前記複数の電気接触パッドの各々
は、前記相互接続基板の上面から延出する接触ピン上に
置かれてはいるが取り付けられてはいない複数の電気接
触パッドとを含むチャンバアセンブリ、 を備えることを特徴とするＭＥＭＳアセンブリ。 - 【請求項５】 (a) 上面および底面を有する相互接続基
板であって、前記相互接続基板の前記上面からは接触ピ
ンのアレイが延出する、相互接続基板と、 (b) 前記相互接続基板上に搭載された、上面と底面とを
有するシリコン基板と、 (c) 前記シリコン基板の上面に搭載されたＭＥＭＳデバ
イスと、 (d) 前記シリコン基板の底面上の複数の電気接触パッド
であって、前記複数の電気接触パッドの各々は、前記相
互接続基板の上面から延出する接触ピン上に置かれては
いるが取り付けられてはいない、複数の電気接触パッド
と、 を備えることを特徴とするとするＭＥＭＳアセンブリ。 - 【請求項６】 前記相互接続基板は中心領域に形成され
た凹部を有し、前記シリコン基板と前記ＭＥＭＳデバイ
スとが前記凹部内に包含されることを特徴とする請求項
５に記載のアセンブリ。 - 【請求項７】 前記凹部をカバーするトップをさらに備
え、前記トップは透明な窓を備えることを特徴とする請
求項６に記載のアセンブリ。 - 【請求項８】 前記相互接続基板と前記相互接続基板に
おける前記凹部をカバーするトップとが、気密封止され
たチャンバを形成することを特徴とする請求項７に記載
のアセンブリ。 - 【請求項９】 前記ＭＥＭＳアセンブリ上のフォトダイ
オードアレイと、前記フォトダイオードアレイからの信
号に応答して前記ＭＥＭＳアセンブリを移動する機械的
手段とをさらに含むことを特徴とする請求項５に記載の
アセンブリ。 - 【請求項１０】 表面上に接触パッドのアレイを有する
システム相互接続基板をさらに備え、前記相互接続基板
が前記システム相互接続基板によって支持され、そして
前記接触ピンのアレイが前記接触パッドに接触している
ことを特徴とする請求項５に記載のアセンブリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/575,883 US6433411B1 (en) | 2000-05-22 | 2000-05-22 | Packaging micromechanical devices |
| US09/575883 | 2000-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043449A JP2002043449A (ja) | 2002-02-08 |
| JP3424926B2 true JP3424926B2 (ja) | 2003-07-07 |
Family
ID=24302078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151776A Expired - Fee Related JP3424926B2 (ja) | 2000-05-22 | 2001-05-22 | マイクロメカニカルパッケージング装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6433411B1 (ja) |
| EP (1) | EP1157967A3 (ja) |
| JP (1) | JP3424926B2 (ja) |
| CA (1) | CA2342409A1 (ja) |
| TW (1) | TW536523B (ja) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
| US20020154381A1 (en) * | 2001-04-24 | 2002-10-24 | Bishop David John | Mars optical modulators |
| US6809848B2 (en) * | 2001-06-01 | 2004-10-26 | Agere Systems Inc. | MEMS device |
| AU2002359239A1 (en) * | 2001-07-27 | 2003-05-06 | Astropower, Inc. | Method and apparatus for applying conductive ink onto semiconductor substrates |
| WO2003024865A2 (de) * | 2001-08-24 | 2003-03-27 | Schott Glas | Verfahren zur herstellung von mikro-elektromechanischen bauelementen |
| US6603182B1 (en) * | 2002-03-12 | 2003-08-05 | Lucent Technologies Inc. | Packaging micromechanical devices |
| US6639313B1 (en) * | 2002-03-20 | 2003-10-28 | Analog Devices, Inc. | Hermetic seals for large optical packages and the like |
| DE60208083T2 (de) * | 2002-04-29 | 2006-08-31 | Micronic Laser Systems Ab | Vorrichtung zum schutz eines chips und verfahren zu dessen anwendung |
| US6849924B2 (en) * | 2002-05-09 | 2005-02-01 | Raytheon Company | Wide band cross point switch using MEMS technology |
| US6970491B2 (en) * | 2002-10-30 | 2005-11-29 | Photodigm, Inc. | Planar and wafer level packaging of semiconductor lasers and photo detectors for transmitter optical sub-assemblies |
| US7514283B2 (en) | 2003-03-20 | 2009-04-07 | Robert Bosch Gmbh | Method of fabricating electromechanical device having a controlled atmosphere |
| US7037805B2 (en) | 2003-05-07 | 2006-05-02 | Honeywell International Inc. | Methods and apparatus for attaching a die to a substrate |
| US6927098B2 (en) | 2003-05-07 | 2005-08-09 | Honeywell International Inc. | Methods and apparatus for attaching MEMS devices to housing |
| US7075160B2 (en) | 2003-06-04 | 2006-07-11 | Robert Bosch Gmbh | Microelectromechanical systems and devices having thin film encapsulated mechanical structures |
| US6934065B2 (en) | 2003-09-18 | 2005-08-23 | Micron Technology, Inc. | Microelectronic devices and methods for packaging microelectronic devices |
| US7247246B2 (en) * | 2003-10-20 | 2007-07-24 | Atmel Corporation | Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity |
| US8853001B2 (en) * | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
| WO2005048307A2 (en) * | 2003-11-08 | 2005-05-26 | Chippac, Inc. | Flip chip interconnection pad layout |
| US7583862B2 (en) | 2003-11-26 | 2009-09-01 | Aptina Imaging Corporation | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| US6936918B2 (en) * | 2003-12-15 | 2005-08-30 | Analog Devices, Inc. | MEMS device with conductive path through substrate |
| US20050170609A1 (en) * | 2003-12-15 | 2005-08-04 | Alie Susan A. | Conductive bond for through-wafer interconnect |
| US7104129B2 (en) * | 2004-02-02 | 2006-09-12 | Invensense Inc. | Vertically integrated MEMS structure with electronics in a hermetically sealed cavity |
| US7253397B2 (en) | 2004-02-23 | 2007-08-07 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| US7253957B2 (en) | 2004-05-13 | 2007-08-07 | Micron Technology, Inc. | Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers |
| US8092734B2 (en) | 2004-05-13 | 2012-01-10 | Aptina Imaging Corporation | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
| US7608534B2 (en) * | 2004-06-02 | 2009-10-27 | Analog Devices, Inc. | Interconnection of through-wafer vias using bridge structures |
| US20050275750A1 (en) | 2004-06-09 | 2005-12-15 | Salman Akram | Wafer-level packaged microelectronic imagers and processes for wafer-level packaging |
| US7498647B2 (en) | 2004-06-10 | 2009-03-03 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| US7199439B2 (en) | 2004-06-14 | 2007-04-03 | Micron Technology, Inc. | Microelectronic imagers and methods of packaging microelectronic imagers |
| US7262405B2 (en) | 2004-06-14 | 2007-08-28 | Micron Technology, Inc. | Prefabricated housings for microelectronic imagers |
| US7301229B2 (en) * | 2004-06-25 | 2007-11-27 | Taiwan Semiconductor Manufacturing Company | Electrostatic discharge (ESD) protection for integrated circuit packages |
| US7294897B2 (en) | 2004-06-29 | 2007-11-13 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
| US7416913B2 (en) | 2004-07-16 | 2008-08-26 | Micron Technology, Inc. | Methods of manufacturing microelectronic imaging units with discrete standoffs |
| US7189954B2 (en) | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers |
| US7402453B2 (en) | 2004-07-28 | 2008-07-22 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
| US7397066B2 (en) | 2004-08-19 | 2008-07-08 | Micron Technology, Inc. | Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers |
| US7223626B2 (en) | 2004-08-19 | 2007-05-29 | Micron Technology, Inc. | Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers |
| US7429494B2 (en) | 2004-08-24 | 2008-09-30 | Micron Technology, Inc. | Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers |
| US7115961B2 (en) | 2004-08-24 | 2006-10-03 | Micron Technology, Inc. | Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices |
| US7276393B2 (en) | 2004-08-26 | 2007-10-02 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
| US7511262B2 (en) | 2004-08-30 | 2009-03-31 | Micron Technology, Inc. | Optical device and assembly for use with imaging dies, and wafer-label imager assembly |
| US20070148807A1 (en) | 2005-08-22 | 2007-06-28 | Salman Akram | Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers |
| US7646075B2 (en) | 2004-08-31 | 2010-01-12 | Micron Technology, Inc. | Microelectronic imagers having front side contacts |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7271482B2 (en) | 2004-12-30 | 2007-09-18 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7642628B2 (en) * | 2005-01-11 | 2010-01-05 | Rosemount Inc. | MEMS packaging with improved reaction to temperature changes |
| US7303931B2 (en) | 2005-02-10 | 2007-12-04 | Micron Technology, Inc. | Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces |
| US7190039B2 (en) | 2005-02-18 | 2007-03-13 | Micron Technology, Inc. | Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers |
| US7442570B2 (en) * | 2005-03-18 | 2008-10-28 | Invensence Inc. | Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom |
| US7228177B2 (en) * | 2005-04-26 | 2007-06-05 | Medtronic, Inc. | Chip level biostable interconnect for implantable medical devices |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7288757B2 (en) | 2005-09-01 | 2007-10-30 | Micron Technology, Inc. | Microelectronic imaging devices and associated methods for attaching transmissive elements |
| JP2009515352A (ja) | 2005-11-09 | 2009-04-09 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 少なくとも１つのマイクロエレクトロニクス素子を密封するパッケージキャリアの製造方法及び診断素子の製造方法 |
| US7491567B2 (en) | 2005-11-22 | 2009-02-17 | Honeywell International Inc. | MEMS device packaging methods |
| US20070170528A1 (en) | 2006-01-20 | 2007-07-26 | Aaron Partridge | Wafer encapsulated microelectromechanical structure and method of manufacturing same |
| JP5107539B2 (ja) * | 2006-08-03 | 2012-12-26 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4955349B2 (ja) * | 2006-09-07 | 2012-06-20 | 新光電気工業株式会社 | 半導体装置 |
| US20080087979A1 (en) * | 2006-10-13 | 2008-04-17 | Analog Devices, Inc. | Integrated Circuit with Back Side Conductive Paths |
| WO2008086537A2 (en) * | 2007-01-11 | 2008-07-17 | Analog Devices, Inc. | Aluminum based bonding of semiconductor wafers |
| WO2009006540A2 (en) * | 2007-07-05 | 2009-01-08 | The Mills Company Inc. | Partition system |
| WO2009120900A2 (en) * | 2008-03-26 | 2009-10-01 | Endevco Corporation | Interconnection system on a plane adjacent to a solid-state device structure |
| US8956904B2 (en) | 2008-09-10 | 2015-02-17 | Analog Devices, Inc. | Apparatus and method of wafer bonding using compatible alloy |
| US7981765B2 (en) | 2008-09-10 | 2011-07-19 | Analog Devices, Inc. | Substrate bonding with bonding material having rare earth metal |
| US9097524B2 (en) | 2009-09-11 | 2015-08-04 | Invensense, Inc. | MEMS device with improved spring system |
| US8534127B2 (en) | 2009-09-11 | 2013-09-17 | Invensense, Inc. | Extension-mode angular velocity sensor |
| US8164917B2 (en) * | 2009-12-23 | 2012-04-24 | Oracle America, Inc. | Base plate for use in a multi-chip module |
| US8567246B2 (en) | 2010-10-12 | 2013-10-29 | Invensense, Inc. | Integrated MEMS device and method of use |
| US8947081B2 (en) | 2011-01-11 | 2015-02-03 | Invensense, Inc. | Micromachined resonant magnetic field sensors |
| US9664750B2 (en) | 2011-01-11 | 2017-05-30 | Invensense, Inc. | In-plane sensing Lorentz force magnetometer |
| US8860409B2 (en) | 2011-01-11 | 2014-10-14 | Invensense, Inc. | Micromachined resonant magnetic field sensors |
| EP2889900B1 (en) | 2013-12-19 | 2019-11-06 | IMEC vzw | Method for aligning micro-electronic components using an alignment liquid and electrostatic alignment as well as corresponding assembly of aligned micro-electronic components |
| US9359190B2 (en) * | 2014-06-30 | 2016-06-07 | Himax Display, Inc. | MEMS package structure and method for fabricating the same |
| WO2016130722A1 (en) | 2015-02-11 | 2016-08-18 | Invensense, Inc. | 3D INTEGRATION USING Al-Ge EUTECTIC BOND INTERCONNECT |
| US10192850B1 (en) | 2016-09-19 | 2019-01-29 | Sitime Corporation | Bonding process with inhibited oxide formation |
| EP3738922A1 (en) * | 2019-05-13 | 2020-11-18 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Hermetic optical component package having organic portion and inorganic portion |
| CN113387319B (zh) * | 2021-06-11 | 2023-07-14 | 中国兵器工业集团第二一四研究所苏州研发中心 | 基于多通孔硅基板的mems芯片封装结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610431A (en) | 1995-05-12 | 1997-03-11 | The Charles Stark Draper Laboratory, Inc. | Covers for micromechanical sensors and other semiconductor devices |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2698447B1 (fr) * | 1992-11-23 | 1995-02-03 | Suisse Electronique Microtech | Cellule de mesure micro-usinée. |
| JPH07193164A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体集積回路装置 |
| US5554806A (en) * | 1994-06-15 | 1996-09-10 | Nippondenso Co., Ltd. | Physical-quantity detecting device |
| US5674785A (en) * | 1995-11-27 | 1997-10-07 | Micron Technology, Inc. | Method of producing a single piece package for semiconductor die |
| JPH09264784A (ja) * | 1996-03-28 | 1997-10-07 | Terumo Corp | 熱形赤外線センサ |
| US5723907A (en) * | 1996-06-25 | 1998-03-03 | Micron Technology, Inc. | Loc simm |
| SE510314C2 (sv) * | 1996-10-21 | 1999-05-10 | Ericsson Telefon Ab L M | Anordning för att kunna lägesinställa och fasthålla minst ett mikrobyggblock såsom ett chip eller liknande på ett bärarmaterial |
| JP3576727B2 (ja) * | 1996-12-10 | 2004-10-13 | 株式会社デンソー | 表面実装型パッケージ |
| JPH10242374A (ja) * | 1997-02-27 | 1998-09-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| US6117708A (en) * | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device |
-
2000
- 2000-05-22 US US09/575,883 patent/US6433411B1/en not_active Expired - Lifetime
-
2001
- 2001-03-29 CA CA002342409A patent/CA2342409A1/en not_active Abandoned
- 2001-05-14 EP EP01304276A patent/EP1157967A3/en not_active Withdrawn
- 2001-05-16 TW TW090111671A patent/TW536523B/zh not_active IP Right Cessation
- 2001-05-22 JP JP2001151776A patent/JP3424926B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610431A (en) | 1995-05-12 | 1997-03-11 | The Charles Stark Draper Laboratory, Inc. | Covers for micromechanical sensors and other semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002043449A (ja) | 2002-02-08 |
| EP1157967A3 (en) | 2003-01-02 |
| EP1157967A2 (en) | 2001-11-28 |
| CA2342409A1 (en) | 2001-11-22 |
| US6433411B1 (en) | 2002-08-13 |
| TW536523B (en) | 2003-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3424926B2 (ja) | マイクロメカニカルパッケージング装置 | |
| EP1162169B1 (en) | Interconnecting micromechanical devices | |
| US6603182B1 (en) | Packaging micromechanical devices | |
| US6795602B2 (en) | Flexible, modular, compact fiber optic switch | |
| CA2344487C (en) | Flexible, modular, compact fiber optic switch | |
| JP5373555B2 (ja) | ミラー装置 | |
| US6439728B1 (en) | Multimirror stack for vertical integration of MEMS devices in two-position retroreflectors | |
| CN101458365B (zh) | 可重构光分插模块的封装 | |
| US20090059344A1 (en) | Micromirror device | |
| WO2003042094A2 (en) | Multi-chip module integrating mems mirror array with electronics | |
| WO2001079912A2 (en) | Fiber optic cross connect with uniform redirection length and folding of light beams | |
| CA2379822A1 (en) | Flexible, modular, compact fiber optic switch improvements | |
| US6809848B2 (en) | MEMS device | |
| KR100805969B1 (ko) | 광 애드 드롭 멀티플렉서 | |
| Mi et al. | A multi-chip directly mounted 512-MEMS-mirror array module with a hermetically sealed package for large optical cross-connects | |
| WO2001080594A2 (en) | Modular approach to substrate population in a fiber optic cross connect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3424926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |