JP3417014B2 - Heterojunction Hall element - Google Patents

Heterojunction Hall element

Info

Publication number
JP3417014B2
JP3417014B2 JP29363093A JP29363093A JP3417014B2 JP 3417014 B2 JP3417014 B2 JP 3417014B2 JP 29363093 A JP29363093 A JP 29363093A JP 29363093 A JP29363093 A JP 29363093A JP 3417014 B2 JP3417014 B2 JP 3417014B2
Authority
JP
Japan
Prior art keywords
inp
layer
carrier concentration
heterojunction
gainas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29363093A
Other languages
Japanese (ja)
Other versions
JPH07147436A (en
Inventor
隆 宇田川
賢二郎 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP29363093A priority Critical patent/JP3417014B2/en
Publication of JPH07147436A publication Critical patent/JPH07147436A/en
Application granted granted Critical
Publication of JP3417014B2 publication Critical patent/JP3417014B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明はヘテロ接合ホール素子の
高感度化に関する。 【0002】 【従来の技術】磁電変換素子の一つとしてホール素子が
ある。ホール素子は磁気センサーであり、回転センサー
等として利用されている。最近では、ホール素子の高性
能化の要望に対応してGaInAsとInPとのヘテロ
接合からなるホール素子が開発されている(奥山 忍
他、第53回秋季応用物理学会学術講演会講演予稿集N
o.3(1992年応用物理学会発行)、講演番号16
a−SZC−16、1078頁)。このGaInAsヘ
テロ接合ホール素子は、温度特性並びに感度特性に優れ
ているとされる。 【0003】GaInAsとInPとのヘテロ接合は、
格子整合の観点から従来からInP結晶基板上に形成さ
れている。感磁層となるGaInAs層は所望とする素
子入力抵抗を得るためにキャリア濃度を調節する。比較
的高い入力抵抗を得るにはアンドープでも良い場合があ
るが、通常はドーピングによりキャリア濃度を調節す
る。ドーパントにはVI族元素の硫黄(S)やIV族元素の
シリコン(Si)などが使用されている。 【0004】キャリア濃度の深さ方向の分布(プロファ
イル)もホール素子の特性に変化を与える。例えば、G
aInAs層中のInPとのヘテロ界面に低いキャリア
濃度の領域が存在すると入力抵抗の増大を招く。低いキ
ャリア領域は高抵抗となるからである。通常は平坦なキ
ャリア濃度プロファイルが望まれている。 【0005】 【発明が解決しようとする課題】InPとGaInAs
とでヘテロ接合を形成するにはV族原料ガスを切り換え
る必要がある。半導体を構成するV族層元素がPとAs
と異なるからである。従来のMOCVD法ではInPの
成長にはホスフィン(PH3 )を、GaInAsの成長
にはアルシン(AsH3 )を使用するのが一般的であ
る。InPの成長に引き続きGaInAsを成長させる
にはPH3 からAsH3 へ切り換える。成長系内からP
3 を充分に排出させるため、PH3 の供給を停止して
からAsH3の供給開始迄、一定の間隔を設ける。この
時間的間隔に於いても、成長層は通常高温の成長温度に
保持されている。従って、InP成長層表面はPの蒸発
などにより変質する。変質した表面層は高抵抗化する。
引き続きGaInAs層を堆積するとヘテロ界面近傍に
抵抗の高い領域が発生する。これにより、キャリア濃度
はGaInAs層表面より深さ方向に一定とならず、プ
ロファイル上に「凹部」が生ずる。従来のInP/Ga
InAsヘテロ接合のキャリア濃度プロファイルを図3
に破線で示す。 【0006】GaInAsとInPのヘテロ接合は高い
電子移動度を発現する場合もある(例えば小沼 賢二郎
他、第53回秋季応用物理学会学術講演会講演予稿集
No.1(1992年応用物理学会発行)、講演番号1
8a−ZE−3、283頁、或いはHilde Har
dtdegen他、J.Crystal Growt
h、Vol.116(1992)、p.p.521〜5
23.)。しかし、高電子移動度を安定的に得るには至
っていない。前記の高抵抗領域の発生も電子移動度の安
定的な顕現を阻害する一因となっている。また、高電子
移動度を得るに最適なヘテロキャリア濃度プロファイル
は未だ明らかとはなっていない。このため、高い積感度
のGaInAs/InPヘテロ接合ホール素子の安定的
な供給に支障を来たしているのが現状である。本発明の
目的は高電子移動度の安定的な発現のために必要なGa
InAs/InPヘテロ接合材料のキャリア濃度プロフ
ァイルを明らかにすることにある。 【0007】 【課題を解決するための手段】本発明ではGaInAs
層表面からInPとのヘテロ接合界面に対してキャリア
濃度を増加させるプロファイルを採用する。GaInA
s/InPヘテロ接合は半導体単結晶基板上に成長させ
る。格子整合性からInP結晶を基板として使用でき
る。基板上への堆積順序は制限されない。但し、InP
を緩衝層として先ず堆積するのが良い。基板中の不純物
の感磁層への拡散量を低減するためである。感磁層中の
不純物量が増加すると電子移動度は低下し、ホール素子
の感度特性の向上を妨げる。InP緩衝層のキャリア濃
度は通常5×1016〜3×1017cm-3程度である。 【0008】InP緩衝層内のキャリア濃度はヘテロ界
面から基板側へ単調に減少しているのが良い。緩衝層内
のキャリア濃度の増加はホール素子の絶縁不良を生ずる
からである。InP緩衝層上にはGaInAs感磁層を
成長させる。感磁層上にはオーミックコンタクト用の半
導体層を設けても構わない。 【0009】InP層及びGaX In1-X As層の成長
方法には制限はない。分子線エピタキシャル成長(MB
E)法やMOCVD(有機金属熱分解気相成長)法で良
い。MBE法とMOCVD法を複合させたMO・MBE
法なども適用できる。また、唯一の成長法でヘテロ接合
を形成する各層を設ける必要はない。 【0010】GaInAs感磁層のキャリア濃度は、表
面からInPとのヘテロ接合界面の方向に単調に増加さ
せる。キャリア濃度に勾配を付け、ヘテロ界面近傍のキ
ャリア濃度プロファイルに、従来の高抵抗領域に対応し
た「凹部」を発生させない。ヘテロ界面近傍のキャリア
濃度はGaInAs感磁層表面のそれより高くする。好
ましくはGaInAs感磁層表面のキャリア濃度を5×
1015cm-3以上5×1016cm-3以下の範囲にする。
また、ヘテ界面近傍のキャリア濃度は8×1016cm-3
以上2×1017cm-3以下とするのが好ましい。好まし
いキャリア濃度はGaInAs層面で5×1015〜5×
1016cm-3、ヘテロ界面近傍で8×1016〜2×10
17cm-3程度である。この様なプロファイルを保有させ
ることにより高い電子が安定して得られるからである。 【0011】上記のプロファイルはGaInAs感磁層
の成長時にドーピングガスの流量を変化させれば得られ
る。ドーパントとしてはVI族元素のS、SeやIV族のS
i等がある。エピタキシャル成長過程でこれらのドーパ
ントを含むガス、例えば硫化水素(H2 S)やシラン
(SiH4 )ガスの流量を経時変化させる。GaInA
s感磁層の成長開始時にドーピングガス流量を多くす
る。同層の成長終了に向けてドーピングガス流量を低下
させれば良い。時間に対する流量の低下率は一定でなく
とも良い。例えば、GaInAs層の成長開始時には流
量の低下率を多くし、その後、一定の率で流量を変化さ
せる方法もある。流量の変化幅は目的とするキャリア濃
度の変化から求めれば良い。 【0012】意識的なドーピングをしないでGaInA
s感磁層を得る場合もある。この場合は III/V比を変
化させると本発明のプロファイルが得られる。 III/V
比とは III族とV族元素の原料の供給濃度比率である。
GaInAsを成長させるにはトリメチルIn等の有機
III族化合物を使う。例えば、トリメチルInとPH3
との成長系への供給比率を変えれば III/V比を変えた
こととなる。一般にはIII/V比が高い程、キャリア濃
度は高い。従って、アンドープGaInAs感磁層の成
長の初期は III/V比を高く、成長の進行に伴い比率を
低下させれば良い。比率の低下率は一定としなくとも良
い。 【0013】キャリア濃度を感磁層の深さ方向に増加さ
せると、従来のプロファイル上の凹部、即ち高抵抗領域
の発生が防げる。ドーパントがドナーとして作用し同領
域のキャリア濃度を上昇させるからである。Ga0.47
0.53As/InP接合材料に於ける好ましいキャリア
濃度プロファイルの例を図3に実線で示す。ヘテロ界面
(107)の近傍のキャリア濃度は高くするが、同領域
のキャリア濃度を1018cm-3を越える程、高くするの
は好ましくない。電子移動度の低下を招くからである。
この様な高いキャリア濃度にせずとも従来の高抵抗領域
(108)の発生は防げる。 【0014】本発明により製造したGa0.47In0.53
s/InPヘテロ接合ホール素子の電気的な特性を評価
した。室温での電子移動度は約12,000cm2 /V
・sと、従来の6,000〜7,000cm2 /V・s
の室温移動度値に比較し高い電子移動度が安定して得ら
れた。 【0015】 【作用】ヘテロ接合近傍のキャリア濃度プロファイルを
最適に設計することにより、GaInAs/InPヘテ
ロ接合材料に高い電子移動度を付与する作用を有す。 【0016】 【実施例】以下、本発明を実施例を基に具体的に説明す
る。図1は本発明に係わるGaInAs/InPヘテロ
構造ホール素子の平面模式図である。図2は図1の破線
A−A’に沿う断面模式図である。(101)は基板と
して使用したFeドープの半絶縁性InP単結晶であ
る。基板結晶の厚みは約350μmであった。比抵抗は
107 Ω・cmであった。 【0017】(102)は基板(101)上にC55
InをIn源とする常圧MOCVD法で成長させたアン
ドープInP緩衝層である。膜厚は約100nmであっ
た。キャリア濃度は約2×1015cm-3であった。 【0018】InP層(102)上にはSドープのGa
0.47In0.53As感磁層(103)を設けた。厚さは約
10nmであった。SはH2 S(濃度10ppm)を使
用しドーピングした。ヘテロ界面でのキャリア濃度は
8.0×1016cm-3であった。表面でのキャリア濃度
は2.0×1016cm-3であった。キャリア濃度はドー
ピング流量を変化させることに依って得た。プロファイ
ル上に高抵抗領域に対応した従来の凹部は認められなか
った。また、InP緩衝層側のキャリア濃度も単調に減
少していた。 【0019】感磁層(103)にはフォトリソグラフィ
ー、真空蒸着法等の公知技術を利用してオーミック性入
力及び出力電極(104)を形成した。また、電極(1
04)以外の表面をSiO2 絶縁膜(105)で被覆し
た。絶縁膜(105)の一部を加工しダイシングライン
(106)を形成した。 【0020】電気特性の評価結果を表1に掲げる。本発
明と従来例では室温電子移動度、従って積感度に顕著な
差異が生じ、本発明の優位性が示された。 【0021】 【表1】 【0022】 【発明の効果】GaInAs/InPヘテロ接合ホール
素子の感度を向上させる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high sensitivity heterojunction Hall element. 2. Description of the Related Art There is a Hall element as one of the magnetoelectric conversion elements. The Hall element is a magnetic sensor and is used as a rotation sensor or the like. Recently, a Hall element comprising a heterojunction of GaInAs and InP has been developed in response to a demand for higher performance of the Hall element (Shinobu Okuyama)
Proceedings of the 53rd Autumn Meeting of the Japan Society of Applied Physics
o. 3 (published by the Japan Society of Applied Physics, 1992), lecture number 16
a-SZC-16, p. 1078). This GaInAs heterojunction Hall element is said to have excellent temperature characteristics and sensitivity characteristics. A heterojunction between GaInAs and InP is
Conventionally, it is formed on an InP crystal substrate from the viewpoint of lattice matching. The carrier concentration of the GaInAs layer serving as the magnetic sensing layer is adjusted to obtain a desired device input resistance. In order to obtain a relatively high input resistance, undoping may be sufficient, but usually, the carrier concentration is adjusted by doping. As the dopant, a group VI element such as sulfur (S) or a group IV element such as silicon (Si) is used. The distribution (profile) of the carrier concentration in the depth direction also changes the characteristics of the Hall element. For example, G
The presence of a region having a low carrier concentration at the hetero interface with InP in the aInAs layer causes an increase in input resistance. This is because a low carrier region has a high resistance. Usually, a flat carrier concentration profile is desired. SUMMARY OF THE INVENTION InP and GaInAs
In order to form a heterojunction with the above, it is necessary to switch the group V source gas. Group V layer elements constituting a semiconductor are P and As
Because it is different. In the conventional MOCVD method, phosphine (PH 3 ) is generally used for growing InP, and arsine (AsH 3 ) is used for growing GaInAs. Following the InP growth to grow the GaInAs switch from PH 3 to AsH 3. P from the growth system
In order to sufficiently discharge H 3 , a certain interval is provided from the stop of the supply of PH 3 to the start of the supply of AsH 3 . Even during this time interval, the growth layer is usually maintained at a high growth temperature. Therefore, the surface of the InP growth layer is altered due to evaporation of P and the like. The altered surface layer has a higher resistance.
When a GaInAs layer is subsequently deposited, a region having a high resistance is generated near the hetero interface. As a result, the carrier concentration is not constant in the depth direction than the surface of the GaInAs layer, and a “recess” is generated on the profile. Conventional InP / Ga
FIG. 3 shows the carrier concentration profile of the InAs heterojunction.
Is shown by a broken line. A heterojunction of GaInAs and InP may exhibit high electron mobility (for example, Kenjiro Onuma et al., Proceedings of the 53rd Autumn Meeting of the Japan Society of Applied Physics, No. 1 (published by the Japan Society of Applied Physics, 1992) , Lecture number 1
8a-ZE-3, page 283, or Hilde Har
dtdegen et al. Crystal Growth
h, Vol. 116 (1992), p. p. 521-5
23. ). However, high electron mobility has not been stably obtained. The generation of the high-resistance region is one of the factors that hinders stable manifestation of electron mobility. Further, the optimum heterocarrier concentration profile for obtaining high electron mobility has not been clarified yet. For this reason, the present situation is that the stable supply of the GaInAs / InP heterojunction Hall element with high product sensitivity is hindered. An object of the present invention is to provide Ga which is necessary for stable development of high electron mobility.
The purpose is to clarify the carrier concentration profile of the InAs / InP heterojunction material. According to the present invention, GaInAs is used.
A profile for increasing the carrier concentration from the layer surface to the heterojunction interface with InP is adopted. GaInA
The s / InP heterojunction is grown on a semiconductor single crystal substrate. An InP crystal can be used as a substrate due to lattice matching. The order of deposition on the substrate is not limited. However, InP
Should be deposited first as a buffer layer. This is for reducing the diffusion amount of impurities in the substrate into the magneto-sensitive layer. When the amount of impurities in the magneto-sensitive layer increases, the electron mobility decreases, which hinders an improvement in the sensitivity characteristics of the Hall element. The carrier concentration of the InP buffer layer is usually about 5 × 10 16 to 3 × 10 17 cm −3 . The carrier concentration in the InP buffer layer preferably decreases monotonously from the hetero interface to the substrate side. This is because an increase in the carrier concentration in the buffer layer causes insulation failure of the Hall element. A GaInAs magnetosensitive layer is grown on the InP buffer layer. A semiconductor layer for ohmic contact may be provided on the magneto-sensitive layer. The method of growing the InP layer and the Ga x In 1-x As layer is not limited. Molecular beam epitaxial growth (MB
E) or MOCVD (organic metal pyrolysis vapor phase epitaxy) may be used. MO ・ MBE combining MBE and MOCVD
The law can be applied. Further, it is not necessary to provide each layer forming a heterojunction by a single growth method. [0010] The carrier concentration of the GaInAs free layer monotonically increases in the direction from the surface to the heterojunction interface with InP. A gradient is applied to the carrier concentration so that a “concave portion” corresponding to the conventional high-resistance region is not generated in the carrier concentration profile near the hetero interface. The carrier concentration near the hetero interface is higher than that on the surface of the GaInAs free layer. Preferably, the carrier concentration on the surface of the GaInAs free layer is 5 ×
The range is 10 15 cm −3 or more and 5 × 10 16 cm −3 or less.
The carrier concentration in the vicinity of the interface of the hete is 8 × 10 16 cm −3.
It is preferably at least 2 × 10 17 cm −3 . The preferred carrier concentration is 5 × 10 15 to 5 × on the GaInAs layer surface.
10 16 cm -3 , 8 × 10 16 to 2 × 10 near the hetero interface
It is about 17 cm -3 . This is because by holding such a profile, high electrons can be stably obtained. The above profile can be obtained by changing the flow rate of the doping gas during the growth of the GaInAs magnetosensitive layer. As dopants, group VI element S, Se and group IV S
i. During the epitaxial growth process, the flow rate of a gas containing these dopants, for example, hydrogen sulfide (H 2 S) or silane (SiH 4 ) gas is changed with time. GaInA
The flow rate of the doping gas is increased at the start of the growth of the s magnetic sensing layer. The flow rate of the doping gas may be reduced toward the end of the growth of the same layer. The rate of decrease of the flow rate with respect to time may not be constant. For example, there is a method of increasing the flow rate decreasing rate at the start of the growth of the GaInAs layer, and thereafter changing the flow rate at a constant rate. The change width of the flow rate may be obtained from the change of the target carrier concentration. [0012] GaInA without intentional doping
In some cases, an s-sensitive layer is obtained. In this case, the profile of the present invention can be obtained by changing the III / V ratio. III / V
The ratio is a supply concentration ratio of the raw materials of the group III and group V elements.
To grow GaInAs, an organic material such as trimethyl In is used.
Use Group III compounds. For example, trimethyl In and PH 3
If the supply ratio to the growth system is changed, it means that the III / V ratio has been changed. Generally, the higher the III / V ratio, the higher the carrier concentration. Therefore, the III / V ratio should be high in the initial stage of the growth of the undoped GaInAs magnetosensitive layer, and the ratio should be reduced as the growth proceeds. The rate of decrease in the ratio need not be constant. When the carrier concentration is increased in the depth direction of the magneto-sensitive layer, the occurrence of a concave portion on a conventional profile, that is, a high resistance region can be prevented. This is because the dopant acts as a donor and increases the carrier concentration in the region. Ga 0.47 I
An example of a preferable carrier concentration profile in the n 0.53 As / InP bonding material is shown by a solid line in FIG. Although the carrier concentration in the vicinity of the hetero interface (107) is increased, it is not preferable to increase the carrier concentration in the same region as it exceeds 10 18 cm -3 . This is because the electron mobility is reduced.
Even without such a high carrier concentration, generation of the conventional high resistance region (108) can be prevented. The Ga 0.47 In 0.53 A produced according to the present invention
The electrical characteristics of the s / InP heterojunction Hall element were evaluated. Electron mobility at room temperature is about 12,000 cm 2 / V
· S and the conventional 6,000 to 7,000 cm 2 / V · s
A high electron mobility was obtained stably as compared with the room temperature mobility value of By optimally designing the carrier concentration profile in the vicinity of the heterojunction, the GaInAs / InP heterojunction material has a function of imparting high electron mobility. Hereinafter, the present invention will be specifically described based on examples. FIG. 1 is a schematic plan view of a GaInAs / InP heterostructure Hall element according to the present invention. FIG. 2 is a schematic sectional view taken along a broken line AA ′ in FIG. (101) is an Fe-doped semi-insulating InP single crystal used as a substrate. The thickness of the substrate crystal was about 350 μm. The specific resistance was 10 7 Ω · cm. (102) C 5 H 5 on the substrate (101)
An undoped InP buffer layer grown by a normal pressure MOCVD method using In as an In source. The thickness was about 100 nm. The carrier concentration was about 2 × 10 15 cm −3 . S-doped Ga is formed on the InP layer (102).
A 0.47 In 0.53 As magnetosensitive layer (103) was provided. The thickness was about 10 nm. S was doped using H 2 S (at a concentration of 10 ppm). The carrier concentration at the hetero interface was 8.0 × 10 16 cm −3 . The carrier concentration on the surface was 2.0 × 10 16 cm −3 . The carrier concentration was obtained by changing the doping flow rate. No conventional recess corresponding to the high-resistance region was found on the profile. Further, the carrier concentration on the InP buffer layer side also decreased monotonously. Ohmic input and output electrodes (104) were formed on the magneto-sensitive layer (103) by using known techniques such as photolithography and vacuum deposition. In addition, the electrode (1
The surface other than 04) was covered with a SiO 2 insulating film (105). A part of the insulating film (105) was processed to form a dicing line (106). Table 1 shows the evaluation results of the electrical characteristics. A remarkable difference was generated between the present invention and the conventional example in the room-temperature electron mobility and therefore the product sensitivity, indicating the superiority of the present invention. [Table 1] The sensitivity of the GaInAs / InP heterojunction Hall element is improved.

【図面の簡単な説明】 【図1】本発明に係わるGaInAs/InPヘテロ接
合ホール素子の平面模式図である。 【図2】図1に示すホール素子の破線A−A’に沿う断
面模式図である。 【図3】キャリア濃度プロファイルを示す図である。 【符号の説明】 (101) InP単結晶基板 (102) InP緩衝層 (103) Ga0.47In0.53As感磁層 (104) オーミック性入・出力電極 (105) SiO2 絶縁膜 (106) ダイシングライン (107) ヘテロ界面 (108) 高抵抗領域
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic plan view of a GaInAs / InP heterojunction Hall element according to the present invention. FIG. 2 is a schematic cross-sectional view of the Hall element shown in FIG. 1 along the broken line AA ′. FIG. 3 is a diagram showing a carrier concentration profile. [REFERENCE NUMERALS] (101) InP single crystal substrate (102) InP buffer layer (103) Ga 0.47 In 0.53 As feeling free layer (104) ohmic input and output electrode (105) SiO 2 insulating film (106) dicing lines (107) Hetero interface (108) High resistance region

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−98983(JP,A) 特開 平5−74705(JP,A) 特開 平6−268279(JP,A) 特開 昭60−198877(JP,A) 特開 平5−275767(JP,A) 1992年秋季第53回応用物理学会学術講 演会講演予稿集,No.3,p.1078 (58)調査した分野(Int.Cl.7,DB名) H01L 43/06 G01R 33/07 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-98983 (JP, A) JP-A-5-74705 (JP, A) JP-A-6-268279 (JP, A) JP-A-60-1985 198877 (JP, A) JP-A-5-275767 (JP, A) The 53rd Autumn Meeting of the Japan Society of Applied Physics, 1992 Autumn Meeting 3, p. 1078 (58) Field surveyed (Int.Cl. 7 , DB name) H01L 43/06 G01R 33/07

Claims (1)

(57)【特許請求の範囲】 【請求項1】InP基板上に堆積されたInP緩衝層
と、該緩衝層にヘテロ接合させて設けられたGaInA
s感磁層と、該感磁層上に設けられたオーミック性電極
とを具備するヘテロ接合ホール素子において、オーミッ
ク性電極が設けられた側の表面からInP緩衝層とのヘ
テロ接合界面に向けて、GaInAs感磁層のキャリア
濃度が単調に増加していることを特徴とするヘテロ接合
ホール素子。
(57) Claims 1. An InP buffer layer deposited on an InP substrate
And a GaInA provided heterojunction with the buffer layer.
s free layer and ohmic electrode provided on the free layer
In a heterojunction Hall element having
From the surface on the side where the conductive electrode is provided to the InP buffer layer.
Carrier of GaInAs magneto-sensitive layer toward terror junction interface
Heterojunction characterized by a monotonically increasing concentration
Hall element.
JP29363093A 1993-11-24 1993-11-24 Heterojunction Hall element Expired - Fee Related JP3417014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29363093A JP3417014B2 (en) 1993-11-24 1993-11-24 Heterojunction Hall element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29363093A JP3417014B2 (en) 1993-11-24 1993-11-24 Heterojunction Hall element

Publications (2)

Publication Number Publication Date
JPH07147436A JPH07147436A (en) 1995-06-06
JP3417014B2 true JP3417014B2 (en) 2003-06-16

Family

ID=17797201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29363093A Expired - Fee Related JP3417014B2 (en) 1993-11-24 1993-11-24 Heterojunction Hall element

Country Status (1)

Country Link
JP (1) JP3417014B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1992年秋季第53回応用物理学会学術講演会講演予稿集,No.3,p.1078

Also Published As

Publication number Publication date
JPH07147436A (en) 1995-06-06

Similar Documents

Publication Publication Date Title
US5856209A (en) Method of making compound semiconductor device having a reduced resistance
JP3252805B2 (en) Bipolar transistor
US6316342B1 (en) Low turn-on voltage indium phosphide Schottky device and method
JP3417014B2 (en) Heterojunction Hall element
US5793109A (en) Structure of ohmic electrode for semiconductor by atomic layer doping
JP2793837B2 (en) Semiconductor device manufacturing method and heterojunction bipolar transistor
JP3567500B2 (en) Hall element
JP3456254B2 (en) Epitaxial wafer for Hall element and method of manufacturing the same
JP2694260B2 (en) Semiconductor element
JP3399044B2 (en) Hall element and method of manufacturing the same
JP2597774Y2 (en) Hall element
JPH028450B2 (en)
JP3438294B2 (en) Hall element
JP3399053B2 (en) Heterojunction Hall element
JP2980630B2 (en) Compound semiconductor device
JP3399046B2 (en) Hall element
JP3417009B2 (en) Hall element
JP2597105Y2 (en) Hall element
JP3289371B2 (en) Heterojunction Hall element
JPH05275767A (en) Magnetoelectric transducer
KR800000888B1 (en) Semiconductor device
JP3220879B2 (en) Magnetoelectric conversion element
JP3404838B2 (en) GaInAs / InP heterojunction Hall element
JPH06232475A (en) Magnetoelectric conversion element
JP3417036B2 (en) Hall element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees