JP3415513B2 - 拡張されたダイナミックレンジを有する低電圧バイポーラ相互コンダクタンス回路 - Google Patents
拡張されたダイナミックレンジを有する低電圧バイポーラ相互コンダクタンス回路Info
- Publication number
- JP3415513B2 JP3415513B2 JP27853399A JP27853399A JP3415513B2 JP 3415513 B2 JP3415513 B2 JP 3415513B2 JP 27853399 A JP27853399 A JP 27853399A JP 27853399 A JP27853399 A JP 27853399A JP 3415513 B2 JP3415513 B2 JP 3415513B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- diode
- transistor
- differential
- transconductance circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の背景】１．発明の技術分野
本発明は、広くアナログ集積回路に関する。更に特に、
拡張されたダイナミックレンジを有する低電圧バイポー
ラ相互コンダクタンス回路が開示される。
拡張されたダイナミックレンジを有する低電圧バイポー
ラ相互コンダクタンス回路が開示される。
【０００２】２．関係技術の説明
相互コンダクタンス回路は電圧入力を電流出力に変換す
る回路である。相互コンダクタンス回路の出力はその利
得次第でありコンダクタンスの単位で測定される。相互
コンダクタンス回路の利得は入力電圧ＶＩＮに対する出
力電流ＩＯの比率によって決定される。比率ＩＯ／Ｖ
ＩＮは相互コンダクタンスとして定義付けられ、一般に
「ｇｍ」として表現されている。
る回路である。相互コンダクタンス回路の出力はその利
得次第でありコンダクタンスの単位で測定される。相互
コンダクタンス回路の利得は入力電圧ＶＩＮに対する出
力電流ＩＯの比率によって決定される。比率ＩＯ／Ｖ
ＩＮは相互コンダクタンスとして定義付けられ、一般に
「ｇｍ」として表現されている。
【０００３】代表的なものとして、相互コンダクタンス
回路は電圧Ｖ１およびＶ２による二つの入力を有してい
る。正常モードのオペレーションで、これらの入力電圧
は互に無関係に別々に変化する。共通モードのオペレー
ションで二つの入力電圧は一緒にレベルを変化させる。
相互コンダクタンス回路はしばしばリニア増幅器として
用いられる。相互コンダクタンス回路動作におけるリニ
ア増幅器としての性能測定は取り扱い得る入力電圧およ
びそのダイナミックレンジである。
回路は電圧Ｖ１およびＶ２による二つの入力を有してい
る。正常モードのオペレーションで、これらの入力電圧
は互に無関係に別々に変化する。共通モードのオペレー
ションで二つの入力電圧は一緒にレベルを変化させる。
相互コンダクタンス回路はしばしばリニア増幅器として
用いられる。相互コンダクタンス回路動作におけるリニ
ア増幅器としての性能測定は取り扱い得る入力電圧およ
びそのダイナミックレンジである。
【０００４】米国特許第５，２８９，１３６号明細書
は、この全体がここに参照されるが、エミッタ結合ペ
ア、直列ダイオード線形化、トランジスタ比率線形化、
並列での比率を有する二つの差動ペア、およびレベルシ
フトテクニックを用いた増幅器のような相互コンダクタ
ンスベース増幅器のいくつかの例を検討している。
は、この全体がここに参照されるが、エミッタ結合ペ
ア、直列ダイオード線形化、トランジスタ比率線形化、
並列での比率を有する二つの差動ペア、およびレベルシ
フトテクニックを用いた増幅器のような相互コンダクタ
ンスベース増幅器のいくつかの例を検討している。
【０００５】アナログ信号処理において、リニア回路動
作の典型的な周波数レンジは、技術の進歩につれて増加
を続けている。現在、リニア回路動作の典型的な周波数
レンジは、数百メガヘルツ（ＭＨｚ）に、またあるケー
スではギガヘルツ（ＧＨｚ）まで拡張している。リニア
回路動作における高周波数でのレンジは、動作させる供
給電圧の低減に必要な、集積されたチップの微小化を可
能としている。
作の典型的な周波数レンジは、技術の進歩につれて増加
を続けている。現在、リニア回路動作の典型的な周波数
レンジは、数百メガヘルツ（ＭＨｚ）に、またあるケー
スではギガヘルツ（ＧＨｚ）まで拡張している。リニア
回路動作における高周波数でのレンジは、動作させる供
給電圧の低減に必要な、集積されたチップの微小化を可
能としている。
【０００６】高速問題に対しては、バイポーラトランジ
スタがリニア回路に有利である。しかしながら、供給電
圧の低減はこのようなバイポーラトランジスタによるリ
ニア回路の設計にいくつかの難問を発生させている。
スタがリニア回路に有利である。しかしながら、供給電
圧の低減はこのようなバイポーラトランジスタによるリ
ニア回路の設計にいくつかの難問を発生させている。
【０００７】従って、必要とされるものは、低い供給電
圧によるバイポーラ相互コンダクタンス回路であり、こ
の回路は供給電圧に対する頭上の問題を解決する拡張さ
れたダイナミックレンジを有するものである。望むらく
は、バイポーラによる相互コンダクタンス回路は低い供
給電圧で稼動できると共に取り扱う信号の能力および性
能を損なうことなく拡張されたダイナミックレンジを供
給できることである。このような拡張されたダイナミッ
クレンジを有する低い供給電圧のバイポーラによる相互
コンダクタンス回路は、特に、高い性能で高い周波数の
アナログ回路に有用であろう。このような高い性能で高
い周波数のアナログ回路の例としては、差動増幅器、コ
ンパレータ、およびフィルタのための相互コンダクタン
ス素子がある。
圧によるバイポーラ相互コンダクタンス回路であり、こ
の回路は供給電圧に対する頭上の問題を解決する拡張さ
れたダイナミックレンジを有するものである。望むらく
は、バイポーラによる相互コンダクタンス回路は低い供
給電圧で稼動できると共に取り扱う信号の能力および性
能を損なうことなく拡張されたダイナミックレンジを供
給できることである。このような拡張されたダイナミッ
クレンジを有する低い供給電圧のバイポーラによる相互
コンダクタンス回路は、特に、高い性能で高い周波数の
アナログ回路に有用であろう。このような高い性能で高
い周波数のアナログ回路の例としては、差動増幅器、コ
ンパレータ、およびフィルタのための相互コンダクタン
ス素子がある。
【０００８】
【発明の要約】バイポーラ相互コンダクタンス回路が稼
動用の低供給電圧に適合しておりかつ拡張されたダイナ
ミックレンジを供給するということが開示されている。
本発明は、例えばプロセス、アパラタス、システム、デ
バイス、またはメソッドを含んで、多様な方面で実施さ
れ得るということは評価されるべきである。本発明によ
るいくつかの工夫に富んだ実施形態を以下に記載する。
動用の低供給電圧に適合しておりかつ拡張されたダイナ
ミックレンジを供給するということが開示されている。
本発明は、例えばプロセス、アパラタス、システム、デ
バイス、またはメソッドを含んで、多様な方面で実施さ
れ得るということは評価されるべきである。本発明によ
るいくつかの工夫に富んだ実施形態を以下に記載する。
【０００９】差動電流出力信号を生じる相互コンダクタ
ンス回路は一般にそれぞれが１対ｒおよびｒ対１のトラ
ンジスタエリア比率を有する第１および第２の差動ペア
トランジスタを備えている。差動ペアを形成するトラン
ジスタのベースおよびコレクタそれぞれは差動入力信号
および負荷それぞれに対で接続されている。相互コンダ
クタンス回路は更に、第１のペアダイオードを備えてい
る。この第１のペアダイオードは、相互に接続されそし
て負荷に接続する正電位電極と第１差動ペアトランジス
タのエミッタに対に接続する負電位電極とを有すると共
にｒ対１のダイオードエリア比率を有している。更に、
相互コンダクタンス回路は、第２のペアダイオードを備
えている。この第２のペアダイオードは、相互に接続さ
れそして負荷に接続する正電位電極と第２差動ペアトラ
ンジスタのエミッタに対に接続する負電位電極とを有す
ると共に１対ｒのダイオードエリア比率を有している。
ンス回路は一般にそれぞれが１対ｒおよびｒ対１のトラ
ンジスタエリア比率を有する第１および第２の差動ペア
トランジスタを備えている。差動ペアを形成するトラン
ジスタのベースおよびコレクタそれぞれは差動入力信号
および負荷それぞれに対で接続されている。相互コンダ
クタンス回路は更に、第１のペアダイオードを備えてい
る。この第１のペアダイオードは、相互に接続されそし
て負荷に接続する正電位電極と第１差動ペアトランジス
タのエミッタに対に接続する負電位電極とを有すると共
にｒ対１のダイオードエリア比率を有している。更に、
相互コンダクタンス回路は、第２のペアダイオードを備
えている。この第２のペアダイオードは、相互に接続さ
れそして負荷に接続する正電位電極と第２差動ペアトラ
ンジスタのエミッタに対に接続する負電位電極とを有す
ると共に１対ｒのダイオードエリア比率を有している。
【００１０】相互コンダクタンス回路は、更に、少なく
とも一つの追加第１ペアダイオードおよび少なくとも一
つの追加第２ペアダイオードを備えてもよい。少なくと
も一つの追加第１ペアダイオードは上記の少なくとも一
つの追加第２ペアダイオードと同数のダイオードを有し
ている。少なくとも一つの追加第１ペアダイオードは、
追加第１ペアダイオードと第１差動ペアトランジスタと
の間で第１ペアダイオードと直列に接続され、追加第１
ペアダイオードの各ペアはr対１のダイオードエリア比
率を有している。少なくとも一つの追加第２ペアダイオ
ードは、追加第２ペアダイオードと第２差動ペアトラン
ジスタとの間で第２ペアダイオードと直列に接続され、
追加第２ペアダイオードの各ペアは１対rのダイオード
エリア比率を有している。
とも一つの追加第１ペアダイオードおよび少なくとも一
つの追加第２ペアダイオードを備えてもよい。少なくと
も一つの追加第１ペアダイオードは上記の少なくとも一
つの追加第２ペアダイオードと同数のダイオードを有し
ている。少なくとも一つの追加第１ペアダイオードは、
追加第１ペアダイオードと第１差動ペアトランジスタと
の間で第１ペアダイオードと直列に接続され、追加第１
ペアダイオードの各ペアはr対１のダイオードエリア比
率を有している。少なくとも一つの追加第２ペアダイオ
ードは、追加第２ペアダイオードと第２差動ペアトラン
ジスタとの間で第２ペアダイオードと直列に接続され、
追加第２ペアダイオードの各ペアは１対rのダイオード
エリア比率を有している。
【００１１】他の一つの実施形態では、差動電流出力信
号を生じる相互コンダクタンス回路は、一般に、ほぼ等
しいトランジスタエリアを有する第１および第２の差動
トランジスタを備えている。差動トランジスタのベース
およびコレクタそれぞれは差動入力信号および負荷それ
ぞれと接続している。相互コンダクタンス回路は、更
に、第１のペアダイオードを備えている。この第１のペ
アダイオードは、相互に接続されそして負荷に接続する
正電位電極と差動トランジスタのエミッタに接続する負
電位電極とを有すると共にｒ１対ｒ２のダイオードエリ
ア比率を有している。更に、相互コンダクタンス回路
は、第２のペアダイオードを備えている。この第２のペ
アダイオードは、相互に接続されそして負荷に接続する
正電位電極と差動トランジスタのエミッタに接続する負
電位電極とを有すると共にｒ２対ｒ１のダイオードエリ
ア比率を有している。
号を生じる相互コンダクタンス回路は、一般に、ほぼ等
しいトランジスタエリアを有する第１および第２の差動
トランジスタを備えている。差動トランジスタのベース
およびコレクタそれぞれは差動入力信号および負荷それ
ぞれと接続している。相互コンダクタンス回路は、更
に、第１のペアダイオードを備えている。この第１のペ
アダイオードは、相互に接続されそして負荷に接続する
正電位電極と差動トランジスタのエミッタに接続する負
電位電極とを有すると共にｒ１対ｒ２のダイオードエリ
ア比率を有している。更に、相互コンダクタンス回路
は、第２のペアダイオードを備えている。この第２のペ
アダイオードは、相互に接続されそして負荷に接続する
正電位電極と差動トランジスタのエミッタに接続する負
電位電極とを有すると共にｒ２対ｒ１のダイオードエリ
ア比率を有している。
【００１２】相互コンダクタンス回路は、更に、少なく
とも一つの追加第１ペアダイオードおよび少なくとも一
つの追加第２ペアダイオードを備えてもよい。少なくと
も一つの追加第１ペアダイオードは、追加第１ペアダイ
オードと差動トランジスタとの間で第１ペアダイオード
と直列に接続され、追加第１ペアダイオードの各ペアは
r１対ｒ２のダイオードエリア比率を有している。少な
くとも一つの追加第２ペアダイオードは、追加第２ペア
ダイオードと差動トランジスタとの間で第２ペアダイオ
ードと直列に接続され、追加第２ペアダイオードの各ペ
アはｒ２対r １のダイオードエリア比率を有している。
一つの実施形態では、「ｒ１」はほぼ「３」と「８」と
の間にあり、「ｒ２」はほぼ「１」から「２」までの間
にある。
とも一つの追加第１ペアダイオードおよび少なくとも一
つの追加第２ペアダイオードを備えてもよい。少なくと
も一つの追加第１ペアダイオードは、追加第１ペアダイ
オードと差動トランジスタとの間で第１ペアダイオード
と直列に接続され、追加第１ペアダイオードの各ペアは
r１対ｒ２のダイオードエリア比率を有している。少な
くとも一つの追加第２ペアダイオードは、追加第２ペア
ダイオードと差動トランジスタとの間で第２ペアダイオ
ードと直列に接続され、追加第２ペアダイオードの各ペ
アはｒ２対r １のダイオードエリア比率を有している。
一つの実施形態では、「ｒ１」はほぼ「３」と「８」と
の間にあり、「ｒ２」はほぼ「１」から「２」までの間
にある。
【００１３】本発明におけるこれら並びにこれら以外の
特徴および利点は、以下の詳細記述において、発明の原
理を実施例で示す図面を参照してより詳細に提供する。
特徴および利点は、以下の詳細記述において、発明の原
理を実施例で示す図面を参照してより詳細に提供する。
【００１４】
【発明の実施の形態】開示されるバイポーラ相互コンダ
クタンス回路は、稼動用の低い供給電圧を必要とし、拡
張されたダイナミックレンジを発生している。以下の記
載は、当業者が発明を利用できるように公開する。特定
の実施形態と応用の記述は実施例としてのみ提供され
る。そして多くの変更はその技術に長けた人々には容易
に明らかになるであろう。ここで明確にされた概括的な
原理は、他の実施形態および適用に発明の意図および発
明が及ぶ範囲からそれることなく適用してもよい。この
ように、本発明は、多数の代案、変更案、およびここに
開示される原理および特徴と一致する同等のものを包括
する最大の範囲が許容されるものである。明確さを目的
として、発明に関する技術分野で知られている技術資料
に関する詳細は、本発明を不必要に曖昧としないように
詳細には記述されていない。
クタンス回路は、稼動用の低い供給電圧を必要とし、拡
張されたダイナミックレンジを発生している。以下の記
載は、当業者が発明を利用できるように公開する。特定
の実施形態と応用の記述は実施例としてのみ提供され
る。そして多くの変更はその技術に長けた人々には容易
に明らかになるであろう。ここで明確にされた概括的な
原理は、他の実施形態および適用に発明の意図および発
明が及ぶ範囲からそれることなく適用してもよい。この
ように、本発明は、多数の代案、変更案、およびここに
開示される原理および特徴と一致する同等のものを包括
する最大の範囲が許容されるものである。明確さを目的
として、発明に関する技術分野で知られている技術資料
に関する詳細は、本発明を不必要に曖昧としないように
詳細には記述されていない。
【００１５】図１は共通のバイポーラ相互コンダクタン
ス回路２０における簡素化された回路図である。バイポ
ーラ相互コンダクタンス回路２０はトランジスタＱ１−
Ｑ４および電流供給源Ｉ１−Ｉ４が使用されており、入
力電圧と差動的に接続するベースを有し、かつ並列にあ
ってそれぞれが１対ｒおよびr対１のエミッタエリア比
率を有する二つのペアトランジスタを用いた相互コンダ
クタンスベースの増幅器である。
ス回路２０における簡素化された回路図である。バイポ
ーラ相互コンダクタンス回路２０はトランジスタＱ１−
Ｑ４および電流供給源Ｉ１−Ｉ４が使用されており、入
力電圧と差動的に接続するベースを有し、かつ並列にあ
ってそれぞれが１対ｒおよびr対１のエミッタエリア比
率を有する二つのペアトランジスタを用いた相互コンダ
クタンスベースの増幅器である。
【００１６】バイポーラ相互コンダクタンス回路２０の
入力電圧信号ＶｉｎはトランジスタＱ１およびＱ４のベ
ースに差動的に接続されている。入力電圧信号Ｖｉｎは
また、トランジスタＱ２およびＱ３のベースに差動的に
接続されている。詳述すれば、Ｖｉｎの正電位電極Ｖ
ｉｎ＋はトランジスタＱ１およびＱ２のベースに接続さ
れ、Ｖｉｎの負電位電極Ｖｉｎ−はトランジスタＱ３お
よびＱ４のベースに接続されている。トランジスタＱ１
およびＱ２のコレクタは接続点２２で相互に接続し、更
に電流供給源Ｉ１に接続している。トランジスタＱ３お
よびＱ４のコレクタは接続点２４で相互に接続し、同様
に電流供給源Ｉ２と接続している。電流供給源Ｉ１およ
びＩ２は負荷または電圧供給Ｖｃｃに交互に接続されて
いる。
入力電圧信号ＶｉｎはトランジスタＱ１およびＱ４のベ
ースに差動的に接続されている。入力電圧信号Ｖｉｎは
また、トランジスタＱ２およびＱ３のベースに差動的に
接続されている。詳述すれば、Ｖｉｎの正電位電極Ｖ
ｉｎ＋はトランジスタＱ１およびＱ２のベースに接続さ
れ、Ｖｉｎの負電位電極Ｖｉｎ−はトランジスタＱ３お
よびＱ４のベースに接続されている。トランジスタＱ１
およびＱ２のコレクタは接続点２２で相互に接続し、更
に電流供給源Ｉ１に接続している。トランジスタＱ３お
よびＱ４のコレクタは接続点２４で相互に接続し、同様
に電流供給源Ｉ２と接続している。電流供給源Ｉ１およ
びＩ２は負荷または電圧供給Ｖｃｃに交互に接続されて
いる。
【００１７】トランジスタペアＱ１およびＱ４のエミッ
タは、r対１のエリア比率、望むらくは４対１のトラン
ジスタエリア比率を有し、接続点２６で相互に接続さ
れ、かつ電流供給源Ｉ３に接続されている。トランジス
タペアＱ２およびＱ３のエミッタは、１対rのエリア比
率、望むらくは１対４のトランジスタエリア比率を有
し、接続点２８で相互に接続され、かつ電流供給源Ｉ４
に接続されている。電流供給源Ｉ３およびＩ４はグラウ
ンド３０に交互に接続されている。各電流供給源Ｉ１−
Ｉ４はほぼ等しい大きさであることが望ましい。
タは、r対１のエリア比率、望むらくは４対１のトラン
ジスタエリア比率を有し、接続点２６で相互に接続さ
れ、かつ電流供給源Ｉ３に接続されている。トランジス
タペアＱ２およびＱ３のエミッタは、１対rのエリア比
率、望むらくは１対４のトランジスタエリア比率を有
し、接続点２８で相互に接続され、かつ電流供給源Ｉ４
に接続されている。電流供給源Ｉ３およびＩ４はグラウ
ンド３０に交互に接続されている。各電流供給源Ｉ１−
Ｉ４はほぼ等しい大きさであることが望ましい。
【００１８】バイポーラ相互コンダクタンス回路２０は
差動出力電流Ｉoutを生じる。差動出力電流Ｉoutは電流
値Ｉout+およびＩout-の間の差として得られる。
差動出力電流Ｉoutを生じる。差動出力電流Ｉoutは電流
値Ｉout+およびＩout-の間の差として得られる。
【００１９】特筆されるように、図１に示される実施形
態では、トランジスタＱ１−Ｑ４はほぼ４対１および１
対４のエミッタエリア比率を有している。これらエミッ
タエリア比率は、簡単な差動ペアトランジスタの信号処
理能力を改善するように選択される。一般的なバイポー
ラ相互コンダクタンス回路２０は、差動トランジスタペ
アの高周波特性を持続する間、ほぼ４０ｄＢよりよい直
線性のためにほぼ１００ｍＶピークツウピーク差動（ｐ
ｐｄ）の入力信号を維持している。
態では、トランジスタＱ１−Ｑ４はほぼ４対１および１
対４のエミッタエリア比率を有している。これらエミッ
タエリア比率は、簡単な差動ペアトランジスタの信号処
理能力を改善するように選択される。一般的なバイポー
ラ相互コンダクタンス回路２０は、差動トランジスタペ
アの高周波特性を持続する間、ほぼ４０ｄＢよりよい直
線性のためにほぼ１００ｍＶピークツウピーク差動（ｐ
ｐｄ）の入力信号を維持している。
【００２０】図２は図１とは別のバイポーラ相互コンダ
クタンス回路５０に対する回路図である。バイポーラ相
互コンダクタンス回路５０は、以前に参照した米国特許
第５，２８９，１３６号明細書で開示されたものと類似
している。バイポーラ相互コンダクタンス回路５０は、
図１に示されるバイポーラ相互コンダクタンス回路２０
に関連してほぼ二倍の信号レンジに変更されており、５
Ｖ供給電圧で稼動するフィルタにおけるＧｍ−Ｃ積分器
に使用することができる。
クタンス回路５０に対する回路図である。バイポーラ相
互コンダクタンス回路５０は、以前に参照した米国特許
第５，２８９，１３６号明細書で開示されたものと類似
している。バイポーラ相互コンダクタンス回路５０は、
図１に示されるバイポーラ相互コンダクタンス回路２０
に関連してほぼ二倍の信号レンジに変更されており、５
Ｖ供給電圧で稼動するフィルタにおけるＧｍ−Ｃ積分器
に使用することができる。
【００２１】バイポーラ相互コンダクタンス回路５０の
入力電圧信号Ｖｉｎは、バイポーラ接合トランジスタ
（ＢＪＴ）Ｑ１１，Ｑ１２，Ｑ１３，およびＱ１４のベ
ースに差動的に接続されている。入力電圧信号Ｖｉｎの
正電位電極Ｖｉｎ＋はトランジスタＱ１１およびＱ１２
のベースに接続され、入力電圧信号Ｖｉｎの負電位電極
Ｖｉｎ−はトランジスタＱ１３およびＱ１４のベースに
接続されている。トランジスタＱ１１およびＱ１２のコ
レクタは接続点５２で相互に接続され、かつ電流供給源
Ｉ１１に接続されている。トランジスタＱ１３およびＱ
１４のコレクタは接続点５４で相互に接続され、かつ電
流供給源Ｉ１２に接続されている。電流供給源Ｉ１１お
よびＩ１２は交互に電圧供給Ｖｃｃに接続される。
入力電圧信号Ｖｉｎは、バイポーラ接合トランジスタ
（ＢＪＴ）Ｑ１１，Ｑ１２，Ｑ１３，およびＱ１４のベ
ースに差動的に接続されている。入力電圧信号Ｖｉｎの
正電位電極Ｖｉｎ＋はトランジスタＱ１１およびＱ１２
のベースに接続され、入力電圧信号Ｖｉｎの負電位電極
Ｖｉｎ−はトランジスタＱ１３およびＱ１４のベースに
接続されている。トランジスタＱ１１およびＱ１２のコ
レクタは接続点５２で相互に接続され、かつ電流供給源
Ｉ１１に接続されている。トランジスタＱ１３およびＱ
１４のコレクタは接続点５４で相互に接続され、かつ電
流供給源Ｉ１２に接続されている。電流供給源Ｉ１１お
よびＩ１２は交互に電圧供給Ｖｃｃに接続される。
【００２２】一つのダイオードが相互コンダクタンス回
路５０のトランジスタＱ１１−Ｑ１４の各エミッタに接
続されている。詳述すれば、トランジスタＱ１１、Ｑ１
２，Ｑ１３，およびＱ１４のエミッタそれぞれはダイオ
ードＱ１５、Ｑ１６，Ｑ１７，およびＱ１８の正電位電
極それぞれに接続されている。ダイオードＱ１５の負電
位電極は接続点５６でダイオードＱ１８の負電位電極に
接続され、かつ電流供給源Ｉ１３に接続されている。ダ
イオードＱ１６の負電位電極は接続点５８でダイオード
Ｑ１７の負電位電極に接続され、かつ電流供給源Ｉ１４
に接続されている。電流供給源Ｉ１３およびＩ１４は交
互にグラウンド３０に接続され、各電流供給源Ｉ１１−
Ｉ１４は通常ほぼ等しい大きさである。
路５０のトランジスタＱ１１−Ｑ１４の各エミッタに接
続されている。詳述すれば、トランジスタＱ１１、Ｑ１
２，Ｑ１３，およびＱ１４のエミッタそれぞれはダイオ
ードＱ１５、Ｑ１６，Ｑ１７，およびＱ１８の正電位電
極それぞれに接続されている。ダイオードＱ１５の負電
位電極は接続点５６でダイオードＱ１８の負電位電極に
接続され、かつ電流供給源Ｉ１３に接続されている。ダ
イオードＱ１６の負電位電極は接続点５８でダイオード
Ｑ１７の負電位電極に接続され、かつ電流供給源Ｉ１４
に接続されている。電流供給源Ｉ１３およびＩ１４は交
互にグラウンド３０に接続され、各電流供給源Ｉ１１−
Ｉ１４は通常ほぼ等しい大きさである。
【００２３】バイポーラ相互コンダクタンス回路５０は
差動出力電流Ｉoutを生じている。差動出力電流Ｉoutは
電流値Ｉout+およびＩout-の間の差として得られる。
差動出力電流Ｉoutを生じている。差動出力電流Ｉoutは
電流値Ｉout+およびＩout-の間の差として得られる。
【００２４】各差動トランジスタペアはトランジスタエ
リアを比率で表わしている。トランジスタＱ１１および
Ｑ１４のトランジスタエリアは１対ｒの比率を有してお
り、１対４が望ましい。トランジスタＱ１２およびＱ１
３のトランジスタエリアはｒ対１の比率を有しており、
４対１が望ましい。ダイオードエリアは、ダイオードが
接続されるトランジスタにより同一の比率になるように
設計される。従って、ダイオードＱ１５およびＱ１８の
ダイオードエリアもまた、１対ｒの比率であり１対４が
望ましい。更に、ダイオードＱ１６およびＱ１７もま
た、r対１の比率であり４対１が望ましい。図２に示さ
れる実施の形態では、「ｒ」はほぼ「４」である。
リアを比率で表わしている。トランジスタＱ１１および
Ｑ１４のトランジスタエリアは１対ｒの比率を有してお
り、１対４が望ましい。トランジスタＱ１２およびＱ１
３のトランジスタエリアはｒ対１の比率を有しており、
４対１が望ましい。ダイオードエリアは、ダイオードが
接続されるトランジスタにより同一の比率になるように
設計される。従って、ダイオードＱ１５およびＱ１８の
ダイオードエリアもまた、１対ｒの比率であり１対４が
望ましい。更に、ダイオードＱ１６およびＱ１７もま
た、r対１の比率であり４対１が望ましい。図２に示さ
れる実施の形態では、「ｒ」はほぼ「４」である。
【００２５】バイポーラ相互コンダクタンス回路５０
で、トランジスタのエミッタに直列に接続されたダイオ
ードの追加は等化の入力ノイズの増加より以上に信号処
理能力を増加させる。バイポーラ相互コンダクタンス回
路５０のＳＮ比（ＳＮＲ）は、図１におけるバイポーラ
相互コンダクタンス回路２０のそれよりほぼ３ｄＢ改善
されるであろう。
で、トランジスタのエミッタに直列に接続されたダイオ
ードの追加は等化の入力ノイズの増加より以上に信号処
理能力を増加させる。バイポーラ相互コンダクタンス回
路５０のＳＮ比（ＳＮＲ）は、図１におけるバイポーラ
相互コンダクタンス回路２０のそれよりほぼ３ｄＢ改善
されるであろう。
【００２６】しかしながら、バイポーラ相互コンダクタ
ンス回路５０の構成は通常、バイポーラ相互コンダクタ
ンス回路５０が最悪の稼動条件である３Ｖの電圧供給の
場合に余力をなくすので５Ｖの電圧供給が必要である。
詳述すれば、最小の供給電圧Ｖcc,minは概略次の式によ
って表わされる。
ンス回路５０の構成は通常、バイポーラ相互コンダクタ
ンス回路５０が最悪の稼動条件である３Ｖの電圧供給の
場合に余力をなくすので５Ｖの電圧供給が必要である。
詳述すれば、最小の供給電圧Ｖcc,minは概略次の式によ
って表わされる。
【００２７】
【数１】
典型的に最悪で、Ｖｂｃ，Ｖdsat(末尾)，Ｖdsat(負
荷)，Ｖbuhher，Ｖsignalそれぞれの値が０.8Ｖ，０.4
Ｖ，０.8Ｖ，０.8Ｖ，０.1Ｖそれぞれの場合、上記式を
計算してほぼ３.7Ｖという最小供給電圧による最低境界
値が求められる。
荷)，Ｖbuhher，Ｖsignalそれぞれの値が０.8Ｖ，０.4
Ｖ，０.8Ｖ，０.8Ｖ，０.1Ｖそれぞれの場合、上記式を
計算してほぼ３.7Ｖという最小供給電圧による最低境界
値が求められる。
【００２８】
【数２】
上述したように、バイポーラ相互コンダクタンス回路５
０の構成はほぼ４Ｖの供給電圧を必要とするかもしれな
い。
０の構成はほぼ４Ｖの供給電圧を必要とするかもしれな
い。
【００２９】図３（Ａ）は、低供給電圧Ｖｃｃ、すなわ
ちほぼ３Ｖ以下で動作するように設計されたバイポーラ
相互コンダクタンス回路１００の簡素化した回路図であ
る。
ちほぼ３Ｖ以下で動作するように設計されたバイポーラ
相互コンダクタンス回路１００の簡素化した回路図であ
る。
【００３０】バイポーラ相互コンダクタンス回路１００
の入力電圧信号ＶｉｎがＢＪＴ・Ｑ２１，Ｑ２２，Ｑ２
３，およびＱ２４のベースに差動的に対に接続されてい
る。詳述すれば、Ｖｉｎの正電位電極はトランジスタＱ
２１およびＱ２２に接続し、Ｖｉｎの負電位電極はトラ
ンジスタＱ２３およびＱ２４に接続されている。トラン
ジスタＱ２１およびＱ２２のコレクタは接続点１０２で
相互に接続しかつトランジスタ電流供給源Ｉ２１に接続
している。トランジスタＱ２３およびＱ２４のコレクタ
は接続点１０４で相互に接続しかつトランジスタ電流供
給源Ｉ２２に接続している。電流供給源Ｉ２１およびＩ
２２は、電圧供給Ｖｃｃに交互に接続されている。
の入力電圧信号ＶｉｎがＢＪＴ・Ｑ２１，Ｑ２２，Ｑ２
３，およびＱ２４のベースに差動的に対に接続されてい
る。詳述すれば、Ｖｉｎの正電位電極はトランジスタＱ
２１およびＱ２２に接続し、Ｖｉｎの負電位電極はトラ
ンジスタＱ２３およびＱ２４に接続されている。トラン
ジスタＱ２１およびＱ２２のコレクタは接続点１０２で
相互に接続しかつトランジスタ電流供給源Ｉ２１に接続
している。トランジスタＱ２３およびＱ２４のコレクタ
は接続点１０４で相互に接続しかつトランジスタ電流供
給源Ｉ２２に接続している。電流供給源Ｉ２１およびＩ
２２は、電圧供給Ｖｃｃに交互に接続されている。
【００３１】一つのダイオードが相互コンダクタンス回
路１００のトランジスタＱ２１−Ｑ２４の各エミッタに
接続されている。詳述すれば、トランジスタＱ２１，Ｑ
２２、Ｑ２３，およびＱ２４のエミッターそれぞれはダ
イオードＱ２５，Ｑ２６，Ｑ２７，およびＱ２８それぞ
れの負電位電極それぞれ、並びに末尾電流供給源Ｉ２
３，Ｉ２４，Ｉ２５，およびＩ２６それぞれに接続され
ている。末尾電流供給源Ｉ２３，Ｉ２４，Ｉ２５，およ
びＩ２６はグラウンド３０に順番で交代して接続され
る。
路１００のトランジスタＱ２１−Ｑ２４の各エミッタに
接続されている。詳述すれば、トランジスタＱ２１，Ｑ
２２、Ｑ２３，およびＱ２４のエミッターそれぞれはダ
イオードＱ２５，Ｑ２６，Ｑ２７，およびＱ２８それぞ
れの負電位電極それぞれ、並びに末尾電流供給源Ｉ２
３，Ｉ２４，Ｉ２５，およびＩ２６それぞれに接続され
ている。末尾電流供給源Ｉ２３，Ｉ２４，Ｉ２５，およ
びＩ２６はグラウンド３０に順番で交代して接続され
る。
【００３２】ダイオードＱ２５の正電位電極は接続点Ｎ
１でダイオードＱ２８の正電位電極およびダイオード電
流供給源Ｉ２７に接続されている。同様に、ダイオード
Ｑ２６の正電位電極は接続点Ｎ２でダイオードＱ２７の
正電位電極およびダイオード電流供給源Ｉ２８に接続さ
れている。電流供給源Ｉ２７およびＩ２８は電圧供給Ｖ
ｃｃに交互に接続される。電圧供給Ｖｃｃに接続される
各電流供給源Ｉ２１，Ｉ２２，Ｉ２７，およびＩ２８
は、ほぼ等しい大きさであることが望ましい。同様に、
グラウンド３０に接続される各電流供給源Ｉ２３，Ｉ２
４，Ｉ２５，およびＩ２６は、ほぼ等しい大きさである
ことが望ましい。更に、電流供給源Ｉ２１，Ｉ２２，Ｉ
２７，およびＩ２８の大きさの合計は、電流供給源Ｉ２
３，Ｉ２４，Ｉ２５，およびＩ２６の大きさの合計とほ
ぼ等しいことが望ましい。
１でダイオードＱ２８の正電位電極およびダイオード電
流供給源Ｉ２７に接続されている。同様に、ダイオード
Ｑ２６の正電位電極は接続点Ｎ２でダイオードＱ２７の
正電位電極およびダイオード電流供給源Ｉ２８に接続さ
れている。電流供給源Ｉ２７およびＩ２８は電圧供給Ｖ
ｃｃに交互に接続される。電圧供給Ｖｃｃに接続される
各電流供給源Ｉ２１，Ｉ２２，Ｉ２７，およびＩ２８
は、ほぼ等しい大きさであることが望ましい。同様に、
グラウンド３０に接続される各電流供給源Ｉ２３，Ｉ２
４，Ｉ２５，およびＩ２６は、ほぼ等しい大きさである
ことが望ましい。更に、電流供給源Ｉ２１，Ｉ２２，Ｉ
２７，およびＩ２８の大きさの合計は、電流供給源Ｉ２
３，Ｉ２４，Ｉ２５，およびＩ２６の大きさの合計とほ
ぼ等しいことが望ましい。
【００３３】バイポーラ相互コンダクタンス回路１００
は、差動出力電流Ｉｏｕｔを発生する。差動出力電流Ｉ
ｏｕｔは電流値Ｉｏｕｔ＋およびＩｏｕｔ−の間の差と
して得られる。
は、差動出力電流Ｉｏｕｔを発生する。差動出力電流Ｉ
ｏｕｔは電流値Ｉｏｕｔ＋およびＩｏｕｔ−の間の差と
して得られる。
【００３４】各差動トランジスタペアは比率をもったト
ランジスタエリアを有している。トランジスタＱ２１お
よびＱ２４のトランジスタエリアは１対ｒの比率を有し
ている。トランジスタＱ２２およびＱ２３のトランジス
タエリアはｒ対１の比率を有している。ダイオードエリ
アは、ダイオードが接続されているトランジスタによっ
て設定される比率とは逆の比率に設計される。従って、
ダイオードＱ２５およびＱ２８のダイオードエリアはｒ
対１の比率を有し、ダイオードＱ２６およびＱ２７のダ
イオードエリアは１対ｒの比率を有している。図３
（Ａ）で示される実施形態では「ｒ」はほぼ「４」が適
切である。
ランジスタエリアを有している。トランジスタＱ２１お
よびＱ２４のトランジスタエリアは１対ｒの比率を有し
ている。トランジスタＱ２２およびＱ２３のトランジス
タエリアはｒ対１の比率を有している。ダイオードエリ
アは、ダイオードが接続されているトランジスタによっ
て設定される比率とは逆の比率に設計される。従って、
ダイオードＱ２５およびＱ２８のダイオードエリアはｒ
対１の比率を有し、ダイオードＱ２６およびＱ２７のダ
イオードエリアは１対ｒの比率を有している。図３
（Ａ）で示される実施形態では「ｒ」はほぼ「４」が適
切である。
【００３５】図３（Ａ）のバイポーラ相互コンダクタン
ス回路１００を図２のバイポーラ相互コンダクタンス回
路５０と比較すれば、回路１００のダイオードＱ２５−
Ｑ２８それぞれは図２の回路５０の対応するダイオード
Ｑ１５−Ｑ１８それぞれと比べ重ね合わせられている。
換言すれば、図２の回路５０におけるように対応するト
ランジスタＱ１１−Ｑ１４のエミッタを各ダイオードＱ
１５−Ｑ１８の正電位電極に接続するよりはむしろ、図
３の回路１００においては各対応するダイオードＱ２５
−Ｑ２８の負電位電極が対応するトランジスタＱ２１−
Ｑ２４のエミッタに接続している。従って、電流供給源
Ｉ２７およびＩ２８が追加されて回路１００に設けられ
ている。
ス回路１００を図２のバイポーラ相互コンダクタンス回
路５０と比較すれば、回路１００のダイオードＱ２５−
Ｑ２８それぞれは図２の回路５０の対応するダイオード
Ｑ１５−Ｑ１８それぞれと比べ重ね合わせられている。
換言すれば、図２の回路５０におけるように対応するト
ランジスタＱ１１−Ｑ１４のエミッタを各ダイオードＱ
１５−Ｑ１８の正電位電極に接続するよりはむしろ、図
３の回路１００においては各対応するダイオードＱ２５
−Ｑ２８の負電位電極が対応するトランジスタＱ２１−
Ｑ２４のエミッタに接続している。従って、電流供給源
Ｉ２７およびＩ２８が追加されて回路１００に設けられ
ている。
【００３６】重ね合わせの構成は、低供給電圧Ｖｃｃで
の稼動を可能としている。フィルタに用いられる高周波
応用において、重ね合わせ構成の相互コンダクタンス回
路１００に対する最低供給電圧Ｖｃｃは、従来の相互コ
ンダクタンス回路と比較してＶＢＥにほぼ等しい値だけ
低減される。
の稼動を可能としている。フィルタに用いられる高周波
応用において、重ね合わせ構成の相互コンダクタンス回
路１００に対する最低供給電圧Ｖｃｃは、従来の相互コ
ンダクタンス回路と比較してＶＢＥにほぼ等しい値だけ
低減される。
【００３７】Ｖｃｃに対して上記数式に最悪の場合の値
を用いた際には、供給電圧Ｖｃｃに対する最低の境界値
はほぼ０.8ＶのＶＢＥだけ少ないほぼ３.7Ｖ、すなわち
ほぼ２.9Ｖとなるであろう。従って、高周波フィルタの
適用、すなわち使用される相互コンダクタンス回路にバ
ッファが含まれる場合では、最悪最低Ｖｃｃは２.9Ｖと
なるであろう。
を用いた際には、供給電圧Ｖｃｃに対する最低の境界値
はほぼ０.8ＶのＶＢＥだけ少ないほぼ３.7Ｖ、すなわち
ほぼ２.9Ｖとなるであろう。従って、高周波フィルタの
適用、すなわち使用される相互コンダクタンス回路にバ
ッファが含まれる場合では、最悪最低Ｖｃｃは２.9Ｖと
なるであろう。
【００３８】一方、低周波フィルタへの適用、すなわち
バッファが相互コンダクタンス回路に含まれない場合で
もまた、最悪最低Ｖｃｃは低減されるであろう。このよ
うな応用では、最低供給電圧Ｖｃｃは次式によって表わ
すことができる。
バッファが相互コンダクタンス回路に含まれない場合で
もまた、最悪最低Ｖｃｃは低減されるであろう。このよ
うな応用では、最低供給電圧Ｖｃｃは次式によって表わ
すことができる。
【００３９】
【数３】
従って、最低供給電圧Ｖｃｃは次式によって計算でき
る。
る。
【００４０】
【数４】
【００４１】この結果、図３（Ａ）のバイポーラ相互コ
ンダクタンス回路１００は、１.3Ｖという低い供給電圧
Ｖｃｃで動作が可能であり、１０ＧＨｚを越える帯域幅
の供給が可能である。３Ｖの低減供給電圧Ｖｃｃで動作
する限り、バイポーラ相互コンダクタンス回路１００は
なお、図２に示される４対１相互コンダクタンス回路５
０のものと同等かまたはそれ以上の信号処理能力を有し
ている。相互コンダクタンス回路５０は５Ｖの供給電圧
Ｖｃｃを用いている。しかしながら、図３(Ａ)の相互コ
ンダクタンス回路１００の電源供給電流は、図２に示さ
れる４対１相互コンダクタンス回路５０と比較した際も
またほぼ２倍となる。係数２による電流の増加と５Ｖか
ら３Ｖに変化した供給電圧Ｖｃｃの低減とは相互コンダ
クタンス回路により電力消費の多少の増加をもたらす。
ンダクタンス回路１００は、１.3Ｖという低い供給電圧
Ｖｃｃで動作が可能であり、１０ＧＨｚを越える帯域幅
の供給が可能である。３Ｖの低減供給電圧Ｖｃｃで動作
する限り、バイポーラ相互コンダクタンス回路１００は
なお、図２に示される４対１相互コンダクタンス回路５
０のものと同等かまたはそれ以上の信号処理能力を有し
ている。相互コンダクタンス回路５０は５Ｖの供給電圧
Ｖｃｃを用いている。しかしながら、図３(Ａ)の相互コ
ンダクタンス回路１００の電源供給電流は、図２に示さ
れる４対１相互コンダクタンス回路５０と比較した際も
またほぼ２倍となる。係数２による電流の増加と５Ｖか
ら３Ｖに変化した供給電圧Ｖｃｃの低減とは相互コンダ
クタンス回路により電力消費の多少の増加をもたらす。
【００４２】バイポーラ相互コンダクタンス回路１００
の重ね合わせ構成による他の特徴および利点は、完全な
対称構成のため、ＮＭＯＳによる電流供給源Ｉ２３−Ｉ
２６の寄生するキャパシタンスおよび／またはレジスタ
ンスの影響が無視されるならば、接続点Ｎ１およびＮ２
は低周波数に対する仮想のＡＣグラウンドであるという
ことである。この結果、接続点Ｎ１およびＮ２における
電流供給源については当然無負荷であり、これら接続点
はＰＭＯＳ電流供給源に対して当然共通モードインピー
ダンスへの感受性がない。このことは、図２に示される
相互コンダクタンス回路５０の構成における対応する端
子とは対照的である。
の重ね合わせ構成による他の特徴および利点は、完全な
対称構成のため、ＮＭＯＳによる電流供給源Ｉ２３−Ｉ
２６の寄生するキャパシタンスおよび／またはレジスタ
ンスの影響が無視されるならば、接続点Ｎ１およびＮ２
は低周波数に対する仮想のＡＣグラウンドであるという
ことである。この結果、接続点Ｎ１およびＮ２における
電流供給源については当然無負荷であり、これら接続点
はＰＭＯＳ電流供給源に対して当然共通モードインピー
ダンスへの感受性がない。このことは、図２に示される
相互コンダクタンス回路５０の構成における対応する端
子とは対照的である。
【００４３】図３（Ｂ）はバイポーラ相互コンダクタン
ス回路１００'の簡素化した回路図であり、この回路も
また低供給電圧Ｖｃｃすなわちほぼ３Ｖ以下で動作する
ように設計されている。図３（Ｂ）のバイポーラ相互コ
ンダクタンス回路１００'は、図３（Ａ）のバイポーラ
相互コンダクタンス回路１００とは、内部に積み重ねら
れたダイオードを備える点で相違している。詳述すれ
ば、回路１００の各ダイオードＱ２５−Ｑ２８が回路１
００'においてｎ個の直列接続されて積み重ねられたダ
イオードＱ２５１−ｎ，Ｑ２６１−ｎ，Ｑ２７１−ｎ，
およびＱ２８１− ｎに代替えされている。
ス回路１００'の簡素化した回路図であり、この回路も
また低供給電圧Ｖｃｃすなわちほぼ３Ｖ以下で動作する
ように設計されている。図３（Ｂ）のバイポーラ相互コ
ンダクタンス回路１００'は、図３（Ａ）のバイポーラ
相互コンダクタンス回路１００とは、内部に積み重ねら
れたダイオードを備える点で相違している。詳述すれ
ば、回路１００の各ダイオードＱ２５−Ｑ２８が回路１
００'においてｎ個の直列接続されて積み重ねられたダ
イオードＱ２５１−ｎ，Ｑ２６１−ｎ，Ｑ２７１−ｎ，
およびＱ２８１− ｎに代替えされている。
【００４４】図３(Ｂ)に示されるように、ｎ個の積み重
ねられたダイオードＱ２５１−ｎ−Ｑ２８１−ｎは、ダ
イオードＱ２５ｎの正電位電極がダイオードＱ２８ｎの
正電位電極および電流供給源Ｉ２７に接続されるよう
に、直列に積み重ねられている。同様に、ダイオードＱ
２６ｎの正電位電極がダイオードＱ２７ｎの正電位電極
および電流供給源Ｉ２８に接続されている。
ねられたダイオードＱ２５１−ｎ−Ｑ２８１−ｎは、ダ
イオードＱ２５ｎの正電位電極がダイオードＱ２８ｎの
正電位電極および電流供給源Ｉ２７に接続されるよう
に、直列に積み重ねられている。同様に、ダイオードＱ
２６ｎの正電位電極がダイオードＱ２７ｎの正電位電極
および電流供給源Ｉ２８に接続されている。
【００４５】明らかなように、相互コンダクタンス回路
の重ね合わされた構成は複数の直列に積み重ねられたダ
イオードＱ２５１−ｎ−Ｑ２８１−ｎを採用することが
できる。直列に積み重ねられたダイオードの数ｎの選択
は、電源供給電圧およびダイナミックレンジおよび回路
のＳＮＲ間のトレードオフを条件として融通性を有して
いる。相互コンダクタンス回路の各バイポーラトランジ
スタと接続する直列に積み重ねられたダイオードの数ｎ
はまた、供給電圧Ｖｃｃに最適化される。
の重ね合わされた構成は複数の直列に積み重ねられたダ
イオードＱ２５１−ｎ−Ｑ２８１−ｎを採用することが
できる。直列に積み重ねられたダイオードの数ｎの選択
は、電源供給電圧およびダイナミックレンジおよび回路
のＳＮＲ間のトレードオフを条件として融通性を有して
いる。相互コンダクタンス回路の各バイポーラトランジ
スタと接続する直列に積み重ねられたダイオードの数ｎ
はまた、供給電圧Ｖｃｃに最適化される。
【００４６】相互コンダクタンス回路１００'のトラン
ジスタＱ２１−２４の一つに接続されるダイオードの各
直列の積み重ねによるダイオードは、同一のダイオード
エリアを有している。更に、各トランジスタＱ２１−２
４と接続するダイオードの直列の積み重ねによるダイオ
ードエリアは、ダイオードが接続するトランジスタによ
って設定される比率の逆比率となるように設計される。
この結果、ダイオードＱ２５１−ｎおよびＱ２８１−ｎ
のダイオードエリアはｒ対１の比率を有している。更
に、ダイオードＱ２６１−ｎおよびＱ２７１−ｎのダイ
オードエリアは１対ｒの比率を有している。
ジスタＱ２１−２４の一つに接続されるダイオードの各
直列の積み重ねによるダイオードは、同一のダイオード
エリアを有している。更に、各トランジスタＱ２１−２
４と接続するダイオードの直列の積み重ねによるダイオ
ードエリアは、ダイオードが接続するトランジスタによ
って設定される比率の逆比率となるように設計される。
この結果、ダイオードＱ２５１−ｎおよびＱ２８１−ｎ
のダイオードエリアはｒ対１の比率を有している。更
に、ダイオードＱ２６１−ｎおよびＱ２７１−ｎのダイ
オードエリアは１対ｒの比率を有している。
【００４７】図３に示される相互コンダクタンス回路１
００は、ｎ＝１のケースで単純である。ｎ＝２の場合で
は、パラメータはほぼ「４」で最適化され、入力信号レ
ンジはｎ＝１の場合に対してほぼ５０％だけ増加する。
この増加された入力信号レンジはＳＮＲで１.8ｄＢの改
善を示す。しかしながら、ｎ＝１の場合と対照的に、ｎ
＝２の場合において、接続点Ｎ１およびＮ２は、仮想の
ＡＣグラウンドではなく、寄生するキャパシタンスおよ
び／またはレジスタンスに対する軽微な敏感性が生じる
かもしれない。寄生するキャパシタンスは回路固有の位
相遅れによって典型的に影を投げる位相の多少の先導が
生じるかもしれない。ＰＭＯＳ電流供給源のため大きな
Ｖｄｓａｔおよび余分のバッファリングとなるエミッタ
の追従者を不要とする応用に対して、このＧｍセルはほ
ぼ２.1Ｖと同等の低さの供給電圧で動作することができ
る。
００は、ｎ＝１のケースで単純である。ｎ＝２の場合で
は、パラメータはほぼ「４」で最適化され、入力信号レ
ンジはｎ＝１の場合に対してほぼ５０％だけ増加する。
この増加された入力信号レンジはＳＮＲで１.8ｄＢの改
善を示す。しかしながら、ｎ＝１の場合と対照的に、ｎ
＝２の場合において、接続点Ｎ１およびＮ２は、仮想の
ＡＣグラウンドではなく、寄生するキャパシタンスおよ
び／またはレジスタンスに対する軽微な敏感性が生じる
かもしれない。寄生するキャパシタンスは回路固有の位
相遅れによって典型的に影を投げる位相の多少の先導が
生じるかもしれない。ＰＭＯＳ電流供給源のため大きな
Ｖｄｓａｔおよび余分のバッファリングとなるエミッタ
の追従者を不要とする応用に対して、このＧｍセルはほ
ぼ２.1Ｖと同等の低さの供給電圧で動作することができ
る。
【００４８】図４は別のバイポーラ相互コンダクタンス
回路２００の簡素化した回路図であり、この回路も低供
給電圧Ｖｃｃ、すなわちほぼ３Ｖ以下で動作するように
設計されている。図４のバイポーラ相互コンダクタンス
回路２００は図３（Ａ）および図３(Ｂ)の回路１００，
１００'に対する代案の簡素化されたものである。
回路２００の簡素化した回路図であり、この回路も低供
給電圧Ｖｃｃ、すなわちほぼ３Ｖ以下で動作するように
設計されている。図４のバイポーラ相互コンダクタンス
回路２００は図３（Ａ）および図３(Ｂ)の回路１００，
１００'に対する代案の簡素化されたものである。
【００４９】バイポーラ相互コンダクタンス回路２００
の入力電圧信号ＶｉｎはＢＪＴ・Ｑ３１およびＱ３３の
ベースと差動的に接続されている。詳述すれば、Ｖｉｎ
の正電位電極はトランジスタＱ３１のベースに、またＶ
ｉｎの負電位電極はトランジスタＱ３３のベースに接続
されている。トランジスタＱ３１のコレクタは接続点２
０２およびトランジスタ電流供給源Ｉ３１に接続されて
いる。トランジスタＱ３３のコレクタは接続点２０４お
よびトランジスタ電流供給源Ｉ３２に接続されている。
電流供給源Ｉ３１およびＩ３２は交互に電圧供給Ｖｃｃ
に接続される。
の入力電圧信号ＶｉｎはＢＪＴ・Ｑ３１およびＱ３３の
ベースと差動的に接続されている。詳述すれば、Ｖｉｎ
の正電位電極はトランジスタＱ３１のベースに、またＶ
ｉｎの負電位電極はトランジスタＱ３３のベースに接続
されている。トランジスタＱ３１のコレクタは接続点２
０２およびトランジスタ電流供給源Ｉ３１に接続されて
いる。トランジスタＱ３３のコレクタは接続点２０４お
よびトランジスタ電流供給源Ｉ３２に接続されている。
電流供給源Ｉ３１およびＩ３２は交互に電圧供給Ｖｃｃ
に接続される。
【００５０】二つの重ね合わされかつ直列に積み重ねら
れたダイオードは、相互コンダクタンス回路２００のト
ランジスタのエミッタに接続されている。詳述すれば、
トランジスタＱ３１のエミッタは、ｎ個のダイオードＱ
３５１−ｎに積み重ねられた最初のダイオードＱ３５１
の負電位電極と、ｎ個のダイオードＱ３６１−ｎに積み
重ねられた最初のダイオードＱ３６１の負電位電極とに
接続される。トランジスタＱ３１のエミッタは、また、
末尾電流供給源Ｉ３３にも接続される。更に、トランジ
スタＱ３３のエミッタは、ｎ個のダイオードＱ３７
１−ｎに積み重ねられた最初のダイオードＱ３７１の負
電位電極と、ｎ個のダイオードＱ３８１−ｎに積み重ね
られた最初のダイオードＱ３８１の負電位電極とに接続
される。トランジスタＱ３３のエミッタは、また、末尾
電流供給源Ｉ３４にも接続される。電流供給源Ｉ３３お
よびＩ３４は相互に接続されかつグラウンド３０と交互
に接続している。
れたダイオードは、相互コンダクタンス回路２００のト
ランジスタのエミッタに接続されている。詳述すれば、
トランジスタＱ３１のエミッタは、ｎ個のダイオードＱ
３５１−ｎに積み重ねられた最初のダイオードＱ３５１
の負電位電極と、ｎ個のダイオードＱ３６１−ｎに積み
重ねられた最初のダイオードＱ３６１の負電位電極とに
接続される。トランジスタＱ３１のエミッタは、また、
末尾電流供給源Ｉ３３にも接続される。更に、トランジ
スタＱ３３のエミッタは、ｎ個のダイオードＱ３７
１−ｎに積み重ねられた最初のダイオードＱ３７１の負
電位電極と、ｎ個のダイオードＱ３８１−ｎに積み重ね
られた最初のダイオードＱ３８１の負電位電極とに接続
される。トランジスタＱ３３のエミッタは、また、末尾
電流供給源Ｉ３４にも接続される。電流供給源Ｉ３３お
よびＩ３４は相互に接続されかつグラウンド３０と交互
に接続している。
【００５１】ｎ個のダイオードＱ３５１−ｎ−Ｑ３８
１−ｎの各積み重ねは、図４に示されるように直列に積
み重ねられている。ダイオードＱ３５およびＱ３８の積
み重ねにおけるｎ番目のダイオードＱ３５ｎおよびＱ３
８ｎの正電位電極それぞれは、互いに接続されると共に
ダイオード電流供給源Ｉ３５の負電位電極と接続してい
る。更に、ダイオードＱ３６およびＱ３７の積み重ねに
おけるｎ番目のダイオードＱ３６ｎおよびＱ３７ｎの正
電位電極それぞれは、互いに接続されると共にダイオー
ド電流供給源Ｉ３６の負電位電極と接続している。電流
供給源Ｉ３５およびＩ３６は交互に電圧供給Ｖｃｃに接
続されている。
１−ｎの各積み重ねは、図４に示されるように直列に積
み重ねられている。ダイオードＱ３５およびＱ３８の積
み重ねにおけるｎ番目のダイオードＱ３５ｎおよびＱ３
８ｎの正電位電極それぞれは、互いに接続されると共に
ダイオード電流供給源Ｉ３５の負電位電極と接続してい
る。更に、ダイオードＱ３６およびＱ３７の積み重ねに
おけるｎ番目のダイオードＱ３６ｎおよびＱ３７ｎの正
電位電極それぞれは、互いに接続されると共にダイオー
ド電流供給源Ｉ３６の負電位電極と接続している。電流
供給源Ｉ３５およびＩ３６は交互に電圧供給Ｖｃｃに接
続されている。
【００５２】電圧供給Ｖｃｃに接続される各電流供給源
Ｉ３１，Ｉ３２，Ｉ３５，およびＩ３６はほぼ同じ大き
さが望ましい。同様に、グラウンド３０に接続される各
電流供給源Ｉ３３およびＩ３４は同じ大きさが望まし
い。更に、電流供給源Ｉ３１，Ｉ３２，Ｉ３５，および
Ｉ３６の大きさの合計は電流供給源Ｉ３３およびＩ３４
の大きさの合計にほぼ等しいことが望ましい。
Ｉ３１，Ｉ３２，Ｉ３５，およびＩ３６はほぼ同じ大き
さが望ましい。同様に、グラウンド３０に接続される各
電流供給源Ｉ３３およびＩ３４は同じ大きさが望まし
い。更に、電流供給源Ｉ３１，Ｉ３２，Ｉ３５，および
Ｉ３６の大きさの合計は電流供給源Ｉ３３およびＩ３４
の大きさの合計にほぼ等しいことが望ましい。
【００５３】バイポーラ相互コンダクタンス回路２００
は差動出力電流Ｉｏｕｔを発生する。差動出力電流Ｉ
ｏｕｔは電流値Ｉｏｕｔ＋とＩｏｕｔ−との間の差とし
て得られる。
は差動出力電流Ｉｏｕｔを発生する。差動出力電流Ｉ
ｏｕｔは電流値Ｉｏｕｔ＋とＩｏｕｔ−との間の差とし
て得られる。
【００５４】差動トランジスタペアＱ３１およびＱ３３
は同一のトランジスタエリアを有することが望ましい。
トランジスタＱ３１のエミッタに接続されるダイオード
Ｑ３５およびＱ３６の直列の積み重ねのダイオードエリ
アそれぞれは、トランジスタＱ３１のトランジスタエリ
アと比較してそれぞれｒ１およびｒ２である。更に、ト
ランジスタＱ３３のエミッタに接続されるダイオードＱ
３８およびＱ３７の直列の積み重ねのダイオードエリア
それぞれは、トランジスタＱ３３のトランジスタエリア
と比較してそれぞれｒ２およびｒ１である。この結果、
ダイオードＱ３５およびＱ３８の積み重ねのダイオード
エリアはｒ１対ｒ２である。更に、ダイオードＱ３６お
よびＱ３７の積み重ねのダイオードエリアはｒ２対ｒ１
である。例えば、一つの実施形態では、「ｒ１」および
「ｒ２」それぞれは「ほぼ３から８」までおよび「ほぼ
１から２まで」のそれぞれで任意に定められ、また、ダ
イオードの各積み重ねにおけるダイオードの数ｎは「１
から２まで」で任意に定められる。
は同一のトランジスタエリアを有することが望ましい。
トランジスタＱ３１のエミッタに接続されるダイオード
Ｑ３５およびＱ３６の直列の積み重ねのダイオードエリ
アそれぞれは、トランジスタＱ３１のトランジスタエリ
アと比較してそれぞれｒ１およびｒ２である。更に、ト
ランジスタＱ３３のエミッタに接続されるダイオードＱ
３８およびＱ３７の直列の積み重ねのダイオードエリア
それぞれは、トランジスタＱ３３のトランジスタエリア
と比較してそれぞれｒ２およびｒ１である。この結果、
ダイオードＱ３５およびＱ３８の積み重ねのダイオード
エリアはｒ１対ｒ２である。更に、ダイオードＱ３６お
よびＱ３７の積み重ねのダイオードエリアはｒ２対ｒ１
である。例えば、一つの実施形態では、「ｒ１」および
「ｒ２」それぞれは「ほぼ３から８」までおよび「ほぼ
１から２まで」のそれぞれで任意に定められ、また、ダ
イオードの各積み重ねにおけるダイオードの数ｎは「１
から２まで」で任意に定められる。
【００５５】図４で示される相互コンダクタンス回路２
００は、設計パラメータとして二つのエミッタ比率ｒ１
およびｒ２を有するということにおいて、図３（Ａ）お
よび図３(Ｂ)に示される回路１００および１００'より
複雑である。ｎ＝１に対して、図４に示される相互コン
ダクタンス回路２００は、ほぼ１.3Ｖほどの低さの供給
電圧Ｖｃｃで動作可能である。更に、図４に示される相
互コンダクタンス回路２００は、図３（Ａ）および図３
(Ｂ)に示される回路１００および１００'より、多少大
きな線形レンジおよびより低い相互コンダクタンスを有
している。
００は、設計パラメータとして二つのエミッタ比率ｒ１
およびｒ２を有するということにおいて、図３（Ａ）お
よび図３(Ｂ)に示される回路１００および１００'より
複雑である。ｎ＝１に対して、図４に示される相互コン
ダクタンス回路２００は、ほぼ１.3Ｖほどの低さの供給
電圧Ｖｃｃで動作可能である。更に、図４に示される相
互コンダクタンス回路２００は、図３（Ａ）および図３
(Ｂ)に示される回路１００および１００'より、多少大
きな線形レンジおよびより低い相互コンダクタンスを有
している。
【００５６】ここで示され記載された各実施形態におい
て、差動出力電流Ｉｏｕｔは次式で表わすことができ
る。
て、差動出力電流Ｉｏｕｔは次式で表わすことができ
る。
【００５７】Ｉｏｕｔ＝Ｉｏｕｔ＋−Ｉｏｕｔ＋
差動電圧入力Ｖｉｎは次式で表わすことができる。
【００５８】Ｖｉｎ＝Ｖｉｎ＋−Ｖｉｎ−
更に、相互コンダクタンスｇｍは次式で表わすことがで
きる。
きる。
【００５９】ｇｍ＝∂Ｉｏｕｔ／∂Ｖｉｎ
図５には相互コンダクタンスｇｍ対差動電圧入力Ｖｉｎ
の関係をシミュレートしたグラフ３００を示す。ライン
３０２は、ほぼ５Ｖの供給電圧Ｖｃｃをもった図２に示
される相互コンダクタンス回路５０のような４対１の比
率を有するバイポーラ相互コンダクタンス回路に対する
相互コンダクタンスｇｍ対差動電圧入力Ｖｉｎの図形で
ある。
の関係をシミュレートしたグラフ３００を示す。ライン
３０２は、ほぼ５Ｖの供給電圧Ｖｃｃをもった図２に示
される相互コンダクタンス回路５０のような４対１の比
率を有するバイポーラ相互コンダクタンス回路に対する
相互コンダクタンスｇｍ対差動電圧入力Ｖｉｎの図形で
ある。
【００６０】ライン３０４は、ほぼ３Ｖの供給電圧Ｖ
ｃｃをもった図３（Ａ）に示される相互コンダクタンス
回路１００のような比率を有するバイポーラ相互コンダ
クタンス回路に対する相互コンダクタンスｇｍ対差動電
圧入力Ｖｉｎの図形である。上記のように、図３(Ａ)に
示されるバイポーラ相互コンダクタンス回路１００は、
ｎ＝１を有して図３(Ｂ)に示されるバイポーラ相互コン
ダクタンス回路１００'と類似または同一である。
ｃｃをもった図３（Ａ）に示される相互コンダクタンス
回路１００のような比率を有するバイポーラ相互コンダ
クタンス回路に対する相互コンダクタンスｇｍ対差動電
圧入力Ｖｉｎの図形である。上記のように、図３(Ａ)に
示されるバイポーラ相互コンダクタンス回路１００は、
ｎ＝１を有して図３(Ｂ)に示されるバイポーラ相互コン
ダクタンス回路１００'と類似または同一である。
【００６１】ライン３０６は、ほぼ３Ｖの供給電圧Ｖ
ｃｃをもち、かつｎ＝２を有して図３（Ｂ）に示される
比率を有するバイポーラ相互コンダクタンス回路１０
０'に対する相互コンダクタンスｇｍ対差動電圧入力Ｖ
ｉｎの図形である。比率を有するバイポーラ相互コンダ
クタンス回路１００，１００'，または２００は、拡張
されたダイナミックレンジを有し、より低めの供給電圧
で動作できる。より大きな「ｎ」では、相互コンダクタ
ンスは拡張されたダイナミックレンジおよびＳＮＲの増
加によって減少される。
ｃｃをもち、かつｎ＝２を有して図３（Ｂ）に示される
比率を有するバイポーラ相互コンダクタンス回路１０
０'に対する相互コンダクタンスｇｍ対差動電圧入力Ｖ
ｉｎの図形である。比率を有するバイポーラ相互コンダ
クタンス回路１００，１００'，または２００は、拡張
されたダイナミックレンジを有し、より低めの供給電圧
で動作できる。より大きな「ｎ」では、相互コンダクタ
ンスは拡張されたダイナミックレンジおよびＳＮＲの増
加によって減少される。
【００６２】ｎ＝１では、図３(Ｂ)に示される相互コン
ダクタンス回路１００'は、ほぼ４０ｄＢよりよい直線
性を有するほぼ２００ｍＶｐｐｄの入力信号を維持する
かもしれない。ｎ＝２では、図３(Ｂ)に示される相互コ
ンダクタンス回路１００'は、ｎ＝１の場合と同様な直
線性を有するほぼ３００ｍＶｐｐｄの入力信号を維持す
るかもしれない。ｐｐｄで表現される相互コンダクタン
ス回路の信号処理能力は回路内のダイオードの数に比例
する。
ダクタンス回路１００'は、ほぼ４０ｄＢよりよい直線
性を有するほぼ２００ｍＶｐｐｄの入力信号を維持する
かもしれない。ｎ＝２では、図３(Ｂ)に示される相互コ
ンダクタンス回路１００'は、ｎ＝１の場合と同様な直
線性を有するほぼ３００ｍＶｐｐｄの入力信号を維持す
るかもしれない。ｐｐｄで表現される相互コンダクタン
ス回路の信号処理能力は回路内のダイオードの数に比例
する。
【図１】本発明の共通の相互コンダクタンス回路におけ
る簡略化された実施の一形態を示す回路図である。
る簡略化された実施の一形態を示す回路図である。
【図２】図１を変更した相互コンダクタンス回路におけ
る簡略化された実施の一形態を示す回路図である。
る簡略化された実施の一形態を示す回路図である。
【図３】(Ａ)は、拡張されたダイナミックレンジを有す
る低電圧相互コンダクタンス回路における簡略化された
実施の一形態を示す回路図である。(Ｂ）は、拡張され
たダイナミックレンジを有する低電圧相互コンダクタン
ス回路における簡略化された実施の一形態を示す回路図
である。
る低電圧相互コンダクタンス回路における簡略化された
実施の一形態を示す回路図である。(Ｂ）は、拡張され
たダイナミックレンジを有する低電圧相互コンダクタン
ス回路における簡略化された実施の一形態を示す回路図
である。
【図４】拡張されたダイナミックレンジを有する低電圧
相互コンダクタンス回路における簡略化された別の実施
の一形態を示す回路図である。
相互コンダクタンス回路における簡略化された別の実施
の一形態を示す回路図である。
【図５】図２、図３（Ａ），（Ｂ）の相互コンダクタン
ス回路で相互コンダクタンスｇ ｍ対差動電圧入力Ｖｉｎ
の関係をシミュレートしたグラフを示している。
ス回路で相互コンダクタンスｇ ｍ対差動電圧入力Ｖｉｎ
の関係をシミュレートしたグラフを示している。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−18821（ＪＰ，Ａ)
特開 平５−160651（ＪＰ，Ａ)
特開 平２−124620（ＪＰ，Ａ)
特開 平１−98306（ＪＰ，Ａ)
特開 平１−137709（ＪＰ，Ａ)
特開 昭56−34207（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (14)
- 【請求項１】 それぞれが１対ｒおよびｒ対１のトラン
ジスタエリア比率、並びにそれぞれが差動入力信号に接
続するベースおよび負荷に接続するコレクタそれぞれを
有しかつ差動電流出力信号を生じる対のトランジスタに
より構成される第１および第２の差動ペアトランジスタ
と、 相互に接続しかつ負荷に対で接続する正電位電極、前記
第１差動ペアトランジスタのエミッタと対で接続する負
電位電極、およびｒ対１のダイオードエリア比率を有す
る第１ペアダイオードと、 相互に接続しかつ負荷に対で接続する正電位電極、前記
第２の差動ペアトランジスタのエミッタと対で接続する
負電位電極、および１対ｒのダイオードエリア比率を有
する第２ペアダイオードとを備えることを特徴とする相
互コンダクタンス回路。 - 【請求項２】 請求項１において、更に、前記第１およ
び第２のペアダイオードの正電位電極と対で接続する負
荷に、それぞれ対で接続する第１および第２のダイオー
ド電流供給源を備え、 前記第１および第２の差動ペアトランジスタのそれぞれ
は、差動入力信号における正電位電極および負電位電極
それぞれと接続するベース並びに負荷と対で接続する一
つのコレクタを有する正電位接続されたトランジスタお
よび負電位接続されたトランジスタを備えることを特徴
とする相互コンダクタンス回路。 - 【請求項３】 請求項２において、更に、負荷と対で接
続する第１および第２のトランジスタ電流供給源を備
え、 前記第１トランジスタ電流供給源は、前記第１および第
２の差動ペアトランジスタの正電位接続されたコレクタ
電極と対で接続し、 前記第２トランジスタ電流供給源は、前記第１および第
２の差動ペアトランジスタの負電位接続されたコレクタ
電極と対で接続することを特徴とする相互コンダクタン
ス回路。 - 【請求項４】 請求項３において、前記差動電流出力信
号は第２接続点から第１接続点への電流として得られ、 前記第１接続点は、前記第１トランジスタ電流供給源と
前記第１および第２の差動ペアトランジスタにおける正
電位接続されたコレクタ電極との間にあり、 前記第２接続点は、前記第２トランジスタ電流供給源と
前記第１および第２の差動ペアトランジスタにおける負
電位接続されたコレクタ電極との間にあることを特徴と
する相互コンダクタンス回路。 - 【請求項５】 請求項１において、更に、グラウンドと
接続する複数の末尾電流供給源を備え、 各末尾電流供給源は、トランジスタの一つにおけるエミ
ッタと接続し、かつこのトランジスタの一つにおけるエ
ミッタと接続された前記ダイオードの一つにおける負電
位電極と接続することを特徴とする相互コンダクタンス
回路。 - 【請求項６】 請求項１において、「ｒ」はほぼ「４」
に等しいことを特徴とする相互コンダクタンス回路。 - 【請求項７】 請求項１において、更に、前記第１ペア
ダイオードと前記第１差動ペアトランジスタとの間で前
記第１ペアダイオードと直列に接続される少なくとも一
つの追加第１ペアダイオードと、前記第２ペアダイオー
ドと前記第２差動ペアトランジスタとの間で前記第２ペ
アダイオードと直列に接続される少なくとも一つの追加
第２ペアダイオードとを備え、 前記少なくとも一つの追加第１ペアダイオードにおける
各対は、ｒ対１のダイオードエリア率を有し、 前記少なくとも一つの追加第２ペアダイオードにおける
各対は、１対ｒのダイオードエリア率を有し、かつ前記
少なくとも一つの追加第１ペアダイオードは、前記少な
くとも一つの追加第２ペアダイオードにおけると同数の
ダイオードを有することを特徴とする相互コンダクタン
ス回路。 - 【請求項８】 ほぼ等しいトランジスタエリア比率、並
びにそれぞれが差動入力信号に接続するベースおよび負
荷に接続するコレクタを有し、かつ差動電流出力信号を
生じる第１および第２の差動トランジスタと、 相互に接続しかつ負荷に対で接続する正電位電極、前記
第１および第２の差動トランジスタにおけるエミッタと
対で接続する負電位電極、およびｒ１対ｒ２のダイオー
ドエリア比率を有する第１ペアダイオードと、 相互に接続しかつ負荷に対で接続する正電位電極、前記
第１および第２の差動トランジスタにおけるエミッタと
対で接続する負電位電極、およびｒ２対ｒ１のダイオー
ドエリア比率を有する第２ペアダイオードとを備えるこ
とを特徴とする相互コンダクタンス回路。 - 【請求項９】 請求項８において、前記第１差動トラン
ジスタのベースは差動入力信号の正電位電極に接続さ
れ、かつ前記第２差動トランジスタのベースは差動入力
信号の負電位電極に接続され、更に、前記相互コンダク
タンス回路は負荷と接続する第１および第２のダイオー
ド電流供給源を備え、 前記第１ダイオード電流供給源は前記第１ペアダイオー
ドの正電位電極と接続され、 前記第２ダイオード電流供給源は前記第２ペアダイオー
ドの正電位電極と接続されることを特徴とする相互コン
ダクタンス回路。 - 【請求項１０】 請求項９において、更に、負荷に接続
する第１および第２のトランジスタ電流供給源を備え、 前記第１トランジスタ電流供給源は、前記第１差動トラ
ンジスタのコレクタ電極と接続し、かつ前記第２トラン
ジスタ電流供給源は、前記第２差動トランジスタのコレ
クタ電極と接続することを特徴とする相互コンダクタン
ス回路。 - 【請求項１１】 請求項１０において、前記差動電流出
力信号は第２接続点から第１接続点への電流として得ら
れ、 前記第１接続点は、前記第１トランジスタ電流供給源と
前記第１差動トランジスタのコレクタ電極との間にあ
り、 前記第２接続点は、前記第２トランジスタ電流供給源と
前記第２差動トランジスタのコレクタ電極との間にある
ことを特徴とする相互コンダクタンス回路。 - 【請求項１２】 請求項８において、更に、グラウンド
と接続する第１および第２の末尾電流供給源を備え、 前記第１末尾電流供給源は、前記第１差動トランジスタ
のエミッタと接続し、かつこの第１差動トランジスタの
エミッタと接続されたダイオードの負電位電極と接続
し、 前記第２末尾電流供給源は、前記第２差動トランジスタ
のエミッタと接続し、かつこの第２差動トランジスタの
エミッタと接続されたダイオードの負電位電極と接続す
ることを特徴とする相互コンダクタンス回路。 - 【請求項１３】 請求項８において、更に、前記第１ペ
アダイオード回路と前記第１および第２の差動トランジ
スタとの間で前記第１ペアダイオード回路と直列に接続
される少なくとも一つの追加第１ペアダイオード回路
と、前記第２ペアダイオード回路と前記第１および第２
の差動トランジスタとの間で前記第２ペアダイオード回
路と直列に接続される少なくとも一つの追加第２ペアダ
イオード回路とを備え、 前記少なくとも一つの追加第１ペアダイオード回路にお
ける各対は、ｒ１対ｒ ２のダイオードエリア率を有し、 前記少なくとも一つの追加第２ペアダイオード回路にお
ける各対は、ｒ２対ｒ １のダイオードエリア率を有する
ことを特徴とする相互コンダクタンス回路。 - 【請求項１４】 請求項８において、「ｒ１」はほぼ
「４」と「８」との間の値であり、「ｒ２」はほぼ
「１」から「２」の間の値であることを特徴とする相互
コンダクタンス回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/383108 | 1999-08-25 | ||
| US09/383,108 US6271725B1 (en) | 1998-09-30 | 1999-08-25 | Low voltage bipolar transconductor circuit with extended dynamic range |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068949A JP2001068949A (ja) | 2001-03-16 |
| JP3415513B2 true JP3415513B2 (ja) | 2003-06-09 |
Family
ID=23511750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27853399A Expired - Fee Related JP3415513B2 (ja) | 1999-08-25 | 1999-09-30 | 拡張されたダイナミックレンジを有する低電圧バイポーラ相互コンダクタンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415513B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019155582A1 (ja) * | 2018-02-08 | 2019-08-15 | 株式会社ソシオネクスト | 増幅回路、加算回路、受信回路及び集積回路 |
-
1999
- 1999-09-30 JP JP27853399A patent/JP3415513B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068949A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214456B1 (ko) | 개선된 선형성과 신호 대 잡음비를 가지는 트랜스콘덕턴스 소자에 근거한 쌍극성 차동 소자 | |
| US7190227B2 (en) | Variable-gain amplifier having error amplifier with constant loop gain | |
| KR970008536B1 (ko) | 로그변환회로 | |
| US7479831B2 (en) | Class AB differential current conveyor input stage for a fully differential current feedback amplifier | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| US5266852A (en) | Filter circuit for integrated circuit | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| JPH0354387B2 (ja) | ||
| US5243235A (en) | Sample-and-hold circuit | |
| JPH0143485B2 (ja) | ||
| US5298809A (en) | Balanced type differential integrating circuit | |
| US4872209A (en) | Integratable amplifier circuit having frequency responsive negative feedback | |
| JP3415513B2 (ja) | 拡張されたダイナミックレンジを有する低電圧バイポーラ相互コンダクタンス回路 | |
| US3962650A (en) | Integrated circuit amplifier having controlled gain and stable quiescent output voltage level | |
| US6078218A (en) | Negative amplifier circuit | |
| US6271725B1 (en) | Low voltage bipolar transconductor circuit with extended dynamic range | |
| US6486736B2 (en) | Class AB single-range advanced operational amplifier | |
| JPH06104666A (ja) | 可変電圧電流変換回路 | |
| US7622991B2 (en) | Transconductance signal capacity format | |
| US5115204A (en) | Differential amplifier | |
| JPH05218755A (ja) | 広帯域出力回路 | |
| JP6673645B2 (ja) | 差動増幅器 | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |