JP3413710B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3413710B2
JP3413710B2 JP27433896A JP27433896A JP3413710B2 JP 3413710 B2 JP3413710 B2 JP 3413710B2 JP 27433896 A JP27433896 A JP 27433896A JP 27433896 A JP27433896 A JP 27433896A JP 3413710 B2 JP3413710 B2 JP 3413710B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
insulating film
film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27433896A
Other languages
Japanese (ja)
Other versions
JPH10125921A (en
Inventor
裕幸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27433896A priority Critical patent/JP3413710B2/en
Publication of JPH10125921A publication Critical patent/JPH10125921A/en
Application granted granted Critical
Publication of JP3413710B2 publication Critical patent/JP3413710B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、トップゲート型の
薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a top gate type thin film transistor.

【0002】[0002]

【従来の技術】薄型の表示装置として、薄膜トランジス
タを画素スイッチとした液晶表示装置がOA用、TV用
等のモニタとして急速に普及している。これらの液晶表
示装置に用いられている薄膜トランジスタは、絶縁性基
板を変形させることのない低温でかつ大面積の絶縁性基
板上に成膜可能な非晶質シリコンからなる半導体薄膜を
用いて形成されていた。しかし、このような薄膜トラン
ジスタは、駆動能力が低いため、広い素子面積が要求さ
れるだけではなく、画素スイッチ以外に用いることがで
きない。このため、この薄膜トランジスタを画素スイッ
チとして用いた液晶表示装置では、光の透過面積が小さ
くなると共に、ドライバーをIC形状で別付けする必要
がありコストが高くなるといった問題があった。
2. Description of the Related Art As a thin display device, a liquid crystal display device using a thin film transistor as a pixel switch is rapidly prevailing as a monitor for OA, TV and the like. The thin film transistors used in these liquid crystal display devices are formed by using a semiconductor thin film made of amorphous silicon that can be formed on an insulating substrate having a large area at a low temperature without deforming the insulating substrate. Was there. However, since such a thin film transistor has a low driving capability, not only is a large element area required, but it cannot be used for anything other than a pixel switch. Therefore, in the liquid crystal display device using the thin film transistor as a pixel switch, there are problems that a light transmission area becomes small and a driver needs to be separately provided in an IC shape, resulting in an increase in cost.

【0003】そこで、非晶質シリコンからなる半導体薄
膜をレーザーアニールによって多結晶化する技術が技術
が注目されている。この技術を用いた薄膜トランジスタ
の製造は、以下のように行う。先ず、第1の製造方法で
は、非晶質シリコンからなる半導体薄膜上に絶縁膜を成
膜し、この絶縁膜上からレーザアニールを行うことによ
って当該半導体薄膜を多結晶化する。次に、上記絶縁膜
を剥離した後、CVD法によって上記半導体薄膜上に新
たにゲート絶縁膜を成膜し、このゲート絶縁膜上にゲー
ト電極を形成する。しかる後、このゲート電極をマスク
に用いたイオン注入によって半導体薄膜にソース/ドレ
インを形成するための不純物をセルフアラインで導入す
る。
Therefore, a technique for polycrystallizing a semiconductor thin film made of amorphous silicon by laser annealing has attracted attention. A thin film transistor using this technique is manufactured as follows. First, in the first manufacturing method, an insulating film is formed on a semiconductor thin film made of amorphous silicon, and laser annealing is performed on the insulating film to polycrystallize the semiconductor thin film. Next, after peeling off the insulating film, a new gate insulating film is formed on the semiconductor thin film by the CVD method, and a gate electrode is formed on the gate insulating film. Thereafter, by ion implantation using the gate electrode as a mask, impurities for forming source / drain are introduced into the semiconductor thin film by self-alignment.

【0004】上記第1の製造方法によれば、絶縁膜上か
らのレーザアニールによって半導体薄膜が多結晶化され
るため、レーザ光の照射によって半導体薄膜の表面が荒
れることが防止されると共に、レーザ光の反射が防止さ
れる。また、半導体薄膜が多結晶化されているため、非
晶質シリコンからなる半導体薄膜を用いた場合と比較し
て、駆動能力の高い薄膜トランジスタが得られる。
According to the above-mentioned first manufacturing method, the semiconductor thin film is polycrystallized by laser annealing from above the insulating film, so that the surface of the semiconductor thin film is prevented from being roughened by the irradiation of the laser beam, and at the same time the laser is irradiated. The reflection of light is prevented. Further, since the semiconductor thin film is polycrystallized, a thin film transistor having a high driving ability can be obtained as compared with the case where a semiconductor thin film made of amorphous silicon is used.

【0005】また、第2の製造方法では、非晶質シリコ
ンからなる半導体薄膜に対して直接レーザーアニールを
行って当該半導体薄膜を多結晶化した後、半導体薄膜上
にCVD法によってゲート絶縁膜を成膜し、このゲート
絶縁膜上にゲート電極を形成する。しかる後、上記第1
の方法と同様にして、ソース/ドレインを形成するため
の不純物を上記半導体薄膜に導入する。
In the second manufacturing method, a semiconductor thin film made of amorphous silicon is directly laser-annealed to polycrystallize the semiconductor thin film, and then a gate insulating film is formed on the semiconductor thin film by a CVD method. A film is formed and a gate electrode is formed on this gate insulating film. Then, the first
In the same manner as the above method, impurities for forming source / drain are introduced into the semiconductor thin film.

【0006】上記第2の製造方法によれば、レーザーア
ニールによって半導体薄膜に表面荒れが生じる。しか
し、半導体薄膜中に多量の水素が残留している場合、レ
ーザーアニールの際に当該水素が脱離し易くなるという
利点がある。
According to the second manufacturing method, the semiconductor thin film is roughened by the laser annealing. However, when a large amount of hydrogen remains in the semiconductor thin film, there is an advantage that the hydrogen is easily desorbed during laser annealing.

【0007】[0007]

【発明が解決しようとする課題】ところが、上記2つの
薄膜トランジスタの製造方法では、CVD法によってゲ
ート絶縁膜が成膜されるため、熱酸化によってゲート絶
縁膜を成膜する場合と比較して、ゲート絶縁膜の膜質が
劣り膜中における固定電荷量が多くなる。そして、この
ようなゲート絶縁膜を有する薄膜トランジスタは、フラ
ットバンド電圧が大きくなるため、しきい電圧の偏りも
大きくなる。そして、このことが、非晶質シリコンから
なる半導体薄膜をレーザーアニールによって多結晶化す
る技術を適用して形成された薄膜トランジスタで回路を
構成することを妨げる要因になっている。したがって、
大面積の絶縁性基板上に半導体薄膜を成膜する必要があ
る液晶表示装置においては、画素スイッチ以外の構成要
素(例えばドライバー)として薄膜トランジスタを用い
ることが困難である。
However, since the gate insulating film is formed by the CVD method in the above-described two thin film transistor manufacturing methods, the gate insulating film is formed by thermal oxidation as compared with the case where the gate insulating film is formed by thermal oxidation. The quality of the insulating film is inferior and the amount of fixed charges in the film increases. Further, in the thin film transistor having such a gate insulating film, the flat band voltage becomes large, and thus the bias of the threshold voltage becomes large. Then, this is a factor that prevents a circuit from being formed by a thin film transistor formed by applying a technique of polycrystallizing a semiconductor thin film made of amorphous silicon by laser annealing. Therefore,
In a liquid crystal display device in which it is necessary to form a semiconductor thin film on a large-area insulating substrate, it is difficult to use a thin film transistor as a component (eg driver) other than the pixel switch.

【0008】[0008]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた薄膜トランジスタの製造方法であ
る。すなわち本発明の製造方法は、まず、非晶質または
微結晶質の半導体薄膜上に絶縁膜を成膜した後、レーザ
アニールによって上記半導体薄膜を多結晶化する。次
に、上記絶縁膜上にゲート電極を形成した後、ゲート電
極をマスクにしたイオン注入によって半導体薄膜中にソ
ース/ドレインを形成するための不純物を導入する。
The present invention is a method of manufacturing a thin film transistor, which has been made to solve the above problems. That is, in the manufacturing method of the present invention, first, an insulating film is formed on an amorphous or microcrystalline semiconductor thin film, and then the semiconductor thin film is polycrystallized by laser annealing. Next, after forming a gate electrode on the insulating film, impurities for forming a source / drain are introduced into the semiconductor thin film by ion implantation using the gate electrode as a mask.

【0009】本発明では、多結晶化させた半導体薄膜上
の絶縁膜の表面層をエッチング除去した後に、この絶縁
膜上にゲート電極を形成しても良い。
In the present invention, the gate electrode may be formed on the insulating film after the surface layer of the insulating film on the polycrystallized semiconductor thin film is removed by etching.

【0010】上記製造方法では、レーザアニールによっ
て半導体薄膜が多結晶化される際、半導体薄膜上の絶縁
膜に当該半導体薄膜の熱が伝わる。そして、半導体薄膜
との界面側における絶縁膜部分は、半導体薄膜から熱が
伝えられることによって絶縁膜中の欠陥が修復される。
その後、この絶縁膜上にゲート電極が形成されて当該絶
縁膜の一部がゲート絶縁膜としてそのまま用いられる。
このため、ゲート絶縁膜は、半導体薄膜との界面側の欠
陥が修復されて固定電荷が少ないものになる。したがっ
て、フラットバンド電圧が小さくしきい電圧の偏りが小
さい薄膜トランジスタが形成される。
In the above manufacturing method, when the semiconductor thin film is polycrystallized by laser annealing, the heat of the semiconductor thin film is transferred to the insulating film on the semiconductor thin film. Then, in the insulating film portion on the interface side with the semiconductor thin film, heat is transferred from the semiconductor thin film to repair defects in the insulating film.
After that, a gate electrode is formed on this insulating film, and a part of the insulating film is used as it is as a gate insulating film.
Therefore, in the gate insulating film, the defects on the interface side with the semiconductor thin film are repaired and the fixed charges are reduced. Therefore, a thin film transistor having a small flat band voltage and a small deviation of the threshold voltage is formed.

【0011】そして、絶縁膜の表面層をエッチング除去
した場合には、欠陥が修復された半導体薄膜との界面部
分を残した状態で、レーザアニールの際に汚染された絶
縁膜表面層のみが除去される。このため、上記エッチン
グ後に露出した絶縁膜表面が清浄化され、この清浄化さ
れた絶縁膜の表面上方にゲート電極が形成される。
When the surface layer of the insulating film is removed by etching, only the surface layer of the insulating film that is contaminated during laser annealing is removed while leaving the interface with the semiconductor thin film in which the defect is repaired. To be done. Therefore, the surface of the insulating film exposed after the etching is cleaned, and the gate electrode is formed above the surface of the cleaned insulating film.

【0012】[0012]

【発明の実施の形態】以下、本発明の薄膜トランジスタ
の製造方法を適用した実施の形態を図1(a)〜(e)
に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments to which the method for manufacturing a thin film transistor according to the present invention is applied will be described below with reference to FIGS.
It will be described based on.

【0013】この製造方法は、いわゆるトップゲート型
の薄膜トランジスタを製造する方法である。先ず、図1
(a)に示すように、プラズマCVD法によって、ガラ
ス基板の表面上に150nm程度の膜厚の窒化シリコン
膜及び200nm程度の膜厚の酸化シリコン膜を積層成
膜してなる絶縁性基板11を用意する。上記窒化シリコ
ン膜及び酸化シリコン膜はバリア層になるものである。
そして、この絶縁性基板11上に、プラズマCVD法に
よって、40nm程度の膜厚の非晶質シリコンからなる
半導体薄膜12を成膜する。この半導体薄膜12は、結
晶質を含有する非晶質シリコンやまたは微結晶質のシリ
コンでも良い。
This manufacturing method is a method for manufacturing a so-called top gate type thin film transistor. First, Fig. 1
As shown in (a), an insulating substrate 11 is formed by laminating a silicon nitride film with a thickness of about 150 nm and a silicon oxide film with a thickness of about 200 nm on the surface of a glass substrate by plasma CVD. prepare. The silicon nitride film and the silicon oxide film serve as barrier layers.
Then, a semiconductor thin film 12 made of amorphous silicon and having a film thickness of about 40 nm is formed on the insulating substrate 11 by the plasma CVD method. The semiconductor thin film 12 may be amorphous silicon containing crystalline material or microcrystalline silicon.

【0014】次に、窒素雰囲気中で400℃で1時間程
度の脱水素アニール処理を行った後、半導体薄膜12を
必要に応じて島状にパターニングする。次いで、プラズ
マCVD法によって、半導体薄膜12を覆う状態で絶縁
性基板11上に、50nm程度の膜厚の酸化シリコンか
らなる絶縁膜13を成膜する。
Next, a dehydrogenation annealing process is performed at 400 ° C. for about 1 hour in a nitrogen atmosphere, and then the semiconductor thin film 12 is patterned into an island shape if necessary. Then, an insulating film 13 made of silicon oxide and having a film thickness of about 50 nm is formed on the insulating substrate 11 by plasma CVD so as to cover the semiconductor thin film 12.

【0015】次に、図1(b)に示すように、絶縁膜1
3上からのレーザアニールによって、半導体薄膜12を
多結晶化する。この際、エキシマレーザを光源に用い、
照射エネルギー密度を非晶質シリコンを多結晶化するの
に十分な値に設定して上記レーザアニールを行うことと
し、ここでは照射エネルギー密度を350mJ/cm 2
程度に設定する。
Next, as shown in FIG. 1B, the insulating film 1
The semiconductor thin film 12 is removed by laser annealing from above.
Polycrystal. At this time, using an excimer laser as a light source,
Irradiation energy density of polycrystal of amorphous silicon
And perform the above laser annealing.
The irradiation energy density here is 350 mJ / cm. 2
Set to a degree.

【0016】上記のようにレーザアニールを行うことに
よって、半導体薄膜12が加熱されて多結晶化すると共
に、半導体薄膜12の熱が絶縁膜13に伝わる。そし
て、少なくとも半導体薄膜12との界面側の部分におい
て、絶縁膜13の欠陥が修復される。また、絶縁膜13
が半導体薄膜12のキャッピング絶縁膜になることか
ら、レーザアニールによって半導体薄膜12の表面が荒
れることが防止される。
By performing the laser annealing as described above, the semiconductor thin film 12 is heated and polycrystallized, and the heat of the semiconductor thin film 12 is transferred to the insulating film 13. Then, the defect of the insulating film 13 is repaired at least in the portion on the interface side with the semiconductor thin film 12. In addition, the insulating film 13
Becomes a capping insulating film of the semiconductor thin film 12, so that the surface of the semiconductor thin film 12 is prevented from being roughened by laser annealing.

【0017】尚、半導体薄膜12が微結晶質のシリコン
からなる場合には、上記レーザーアニールによって半導
体薄膜12の結晶が成長する。そして、半導体薄膜12
が多結晶化する。この際、上記と同様に絶縁膜13の欠
陥が修復されると共に半導体薄膜12の表面が荒れるこ
とが防止される。
When the semiconductor thin film 12 is made of microcrystalline silicon, the laser annealing causes the crystals of the semiconductor thin film 12 to grow. Then, the semiconductor thin film 12
Becomes polycrystal. At this time, the defects of the insulating film 13 are repaired and the surface of the semiconductor thin film 12 is prevented from being roughened in the same manner as described above.

【0018】その後、フッ酸(0.3%)による30秒
間のウェットエッチングによって、絶縁膜13の表面層
をエッチング除去する。ここでは、上記レーザアニール
の際に汚染された絶縁膜13の表面層のみを除去し、当
該絶縁膜13の下層部分、すなわち上記レーザアニール
の際に欠陥が修復された絶縁膜13部分を残すようにす
る。
After that, the surface layer of the insulating film 13 is removed by wet etching with hydrofluoric acid (0.3%) for 30 seconds. Here, only the surface layer of the insulating film 13 contaminated during the laser annealing is removed, and the lower layer portion of the insulating film 13, that is, the portion of the insulating film 13 in which the defect is repaired during the laser annealing is left. To

【0019】次に、図1(c)に示すように、プラズマ
CVD法によって、絶縁膜13上に、50nm程度の膜
厚の酸化シリコン膜14を成膜し、さらにこの上面に5
0nm程度の膜厚の窒化シリコン膜15を連続成膜す
る。これによって、絶縁膜13、酸化シリコン膜14及
び窒化シリコン膜15からなる3層構造の下層絶縁膜1
6を形成する。この下層絶縁膜16は、その一部分がゲ
ート絶縁膜になるものである。
Next, as shown in FIG. 1C, a silicon oxide film 14 having a thickness of about 50 nm is formed on the insulating film 13 by the plasma CVD method, and 5 is formed on the upper surface.
A silicon nitride film 15 having a film thickness of about 0 nm is continuously formed. As a result, the lower insulating film 1 having a three-layer structure including the insulating film 13, the silicon oxide film 14, and the silicon nitride film 15 is formed.
6 is formed. A part of the lower insulating film 16 serves as a gate insulating film.

【0020】尚、上記絶縁膜13のみでゲート絶縁膜と
しての膜厚が十分な場合には、この絶縁膜13上に酸化
シリコン膜14及び窒化シリコン膜15を成膜する必要
はない。
If the insulating film 13 alone is sufficient as a gate insulating film, it is not necessary to form the silicon oxide film 14 and the silicon nitride film 15 on the insulating film 13.

【0021】次に、図1(d)に示すように、半導体薄
膜12上における下層絶縁膜16上(絶縁膜13のみの
場合には絶縁膜13上)に、ゲート電極17を形成す
る。ここでは、スパッタ成膜法によって、下層絶縁膜1
6(絶縁膜13)上に200nm程度の膜厚のモリブデ
ン(Mo)膜を成膜し、このMo膜をパターニングする
ことによってMoからなるゲート電極17を形成する。
Next, as shown in FIG. 1D, the gate electrode 17 is formed on the lower insulating film 16 on the semiconductor thin film 12 (on the insulating film 13 when only the insulating film 13 is provided). Here, the lower insulating film 1 is formed by the sputtering film forming method.
A molybdenum (Mo) film having a thickness of about 200 nm is formed on the insulating film 6 (insulating film 13), and the Mo film is patterned to form the gate electrode 17 made of Mo.

【0022】次に、ゲート電極17及びここでは図示し
ないレジストパターンをマスクに用いたイオン注入によ
って、半導体薄膜12中に不純物を導入する。ここで導
入する不純物は、例えばNチャンネルトランジスタを形
成する領域の半導体薄膜12中には、PH3 + イオンを
140keV程度の注入エネルギーで1015個/cm 2
程度導入する。また、Pチャンネルトランジスタを形成
する領域の半導体薄膜12中には、B2 6 + イオンを
30keV程度の注入エネルギーで8×1014個/cm
2 程度導入する。
Next, the gate electrode 17 and the illustration here are shown.
Ion implantation using a non-resist pattern as a mask
Thus, impurities are introduced into the semiconductor thin film 12. Guide here
Impurities that enter may be, for example, N-channel transistors.
In the semiconductor thin film 12 in the formed region, PH3 +Ion
10 with injection energy of 140 keV15Pieces / cm 2
Introduce a degree. Also, a P-channel transistor is formed
B in the semiconductor thin film 12 in the region2H6 +Ion
8 × 10 with implantation energy of about 30 keV14Pieces / cm
2Introduce a degree.

【0023】次いで、エキシマレーザを用いて上記不純
物の活性化アニールを行う。この際、エキシマレーザの
照射エネルギー密度を260mJ/cm2 程度に設定す
る。以上によって、ゲート電極17の両脇の半導体薄膜
12部分にソース12a及びドレイン12bを形成す
る。
Then, activation annealing of the impurities is performed using an excimer laser. At this time, the irradiation energy density of the excimer laser is set to about 260 mJ / cm 2 . As described above, the source 12a and the drain 12b are formed in the semiconductor thin film 12 portions on both sides of the gate electrode 17.

【0024】次に、図1(e)に示すように、CVD法
によって、ゲート電極17を覆う状態で、下層絶縁膜1
6(絶縁膜13)上に100nm程度の膜厚の酸化シリ
コン膜18を成膜し、さらにこの上面に200nm程度
の膜厚の窒化シリコン膜19を成膜する。これによっ
て、酸化シリコン膜18及び窒化シリコン膜19からな
る上層絶縁膜20を成膜する。
Next, as shown in FIG. 1E, the lower insulating film 1 is formed by the CVD method while covering the gate electrode 17.
A silicon oxide film 18 having a film thickness of about 100 nm is formed on 6 (insulating film 13), and a silicon nitride film 19 having a film thickness of about 200 nm is further formed on the upper surface thereof. Thereby, the upper insulating film 20 including the silicon oxide film 18 and the silicon nitride film 19 is formed.

【0025】その後さらに、水素プラズマ中に30分間
さらし、次に350℃で1時間程度の炉アニールを行う
ことによって、多結晶化した半導体薄膜12に水素を供
給し、半導体薄膜12の結晶間を安定化させる。
Thereafter, the film is further exposed to hydrogen plasma for 30 minutes and then furnace-annealed at 350 ° C. for about 1 hour to supply hydrogen to the polycrystallized semiconductor thin film 12 so that the gap between the crystals of the semiconductor thin film 12 is increased. Stabilize.

【0026】次に、上層絶縁膜20及び下層絶縁膜16
にソース12aやドレイン12bに達するコンタクトホ
ール21aを形成し、上層絶縁膜20にゲート電極17
に達するコンタクトホール21bを形成する。
Next, the upper insulating film 20 and the lower insulating film 16
A contact hole 21a reaching the source 12a and the drain 12b is formed in the gate electrode 17 and the gate electrode 17 is formed in the upper insulating film 20.
To form a contact hole 21b.

【0027】その後、スパッタリング法によって、コン
タクトホール21a、21b内を埋め込む状態で上層絶
縁膜20上にアルミニウム膜を成膜し、このアルミニウ
ム膜をパターニングすることによって、ソース12a、
ドレイン12bやゲート電極17に接続するアルミニウ
ム配線22を形成する。しかる後、300℃で1時間の
熱処理を行うことによってシンタリングを行い、薄膜ト
ランジスタ1を完成させる。
Thereafter, by sputtering, an aluminum film is formed on the upper insulating film 20 in a state of filling the contact holes 21a and 21b, and the aluminum film is patterned to form the sources 12a,
An aluminum wiring 22 connected to the drain 12b and the gate electrode 17 is formed. After that, sintering is performed by performing heat treatment at 300 ° C. for 1 hour to complete the thin film transistor 1.

【0028】上記製造方法では、半導体薄膜12をレー
ザアニールによって多結晶化する際に欠陥が修復された
絶縁膜13がそのままゲート絶縁膜13として用いられ
る。しかも、表面層のエッチングによって清浄化された
絶縁膜13の表面上に酸化シリコン膜14が積層された
り、この絶縁膜13上に直接ゲート電極17が形成され
ることで、欠陥が修復された部分を残した状態でこの絶
縁膜13表面の清浄化が図られる。以上のことから、フ
ラットバンド電圧が小さくしきい電圧の偏りが小さい薄
膜トランジスタが形成される。
In the above manufacturing method, the insulating film 13 in which defects are repaired when the semiconductor thin film 12 is polycrystallized by laser annealing is used as it is as the gate insulating film 13. Moreover, the silicon oxide film 14 is laminated on the surface of the insulating film 13 cleaned by the etching of the surface layer, or the gate electrode 17 is directly formed on the insulating film 13, so that the defect is repaired. The surface of the insulating film 13 can be cleaned while leaving the above. From the above, a thin film transistor having a small flat band voltage and a small deviation of the threshold voltage is formed.

【0029】図2は、Nチャンネルの薄膜トランジスタ
における電流電位特性を示すグラフである。このグラフ
に示すように、従来方法で製造した薄膜トランジスタと
比較して、上記実施形態の方法で製造した薄膜トランジ
スタでは、しきい電圧が約1V程度エンハンスメント型
に移行してその偏りが小さくなっていることが確認され
た。
FIG. 2 is a graph showing current-potential characteristics in an N-channel thin film transistor. As shown in this graph, as compared with the thin film transistor manufactured by the conventional method, in the thin film transistor manufactured by the method of the above-described embodiment, the threshold voltage shifts to the enhancement type by about 1 V and the deviation thereof is reduced. Was confirmed.

【0030】また、図3は、Pチャンネルの薄膜トラン
ジスタにおける電流電位特性を示すグラフである。この
グラフに示すように、従来方法で製造した薄膜トランジ
スタと比較して、上記実施形態の手順で製造した薄膜ト
ランジスタでは、しきい電圧が約1V程度デプレッショ
ン型に移行してその偏りが小さくなっていることが確認
された。
FIG. 3 is a graph showing current-potential characteristics in a P-channel thin film transistor. As shown in this graph, as compared with the thin film transistor manufactured by the conventional method, in the thin film transistor manufactured by the procedure of the above embodiment, the threshold voltage shifts to the depletion type by about 1 V and the deviation thereof is reduced. Was confirmed.

【0031】次に、図4には、上記実施形態の変形例と
して、本発明を適用した薄膜トランジスタの製造工程図
(その2)を示す。この図に示す製造手順では、図4
(a)に示すように半導体薄膜12上に絶縁膜13を成
膜し、図4(b)に示すように当該絶縁膜13上からの
レーザアニールによって半導体薄膜12を多結晶化した
後、図4(c)に示すように絶縁膜13と共に半導体薄
膜12を必要に応じて島状にパターニングする。このよ
うな手順で薄膜トランジスタを製造する場合、半導体薄
膜12を島状にパターニングした後に絶縁膜13の表面
層をエッチング除去する。そして、図4(d),(e)
に示す工程は、上記実施形態で図1(d),(e)を用
いて説明したと同様に行う。これによって、薄膜トラン
ジスタ1を完成させる。
Next, FIG. 4 shows a manufacturing process diagram (2) of a thin film transistor to which the present invention is applied, as a modified example of the above embodiment. In the manufacturing procedure shown in FIG.
The insulating film 13 is formed on the semiconductor thin film 12 as shown in FIG. 4A, and the semiconductor thin film 12 is polycrystallized by laser annealing from the insulating film 13 as shown in FIG. As shown in FIG. 4C, the semiconductor thin film 12 together with the insulating film 13 is patterned into an island shape as needed. When the thin film transistor is manufactured by such a procedure, the surface layer of the insulating film 13 is removed by etching after the semiconductor thin film 12 is patterned into an island shape. And, FIG. 4 (d), (e)
The process shown in (1) is performed in the same manner as described with reference to FIGS. 1D and 1E in the above embodiment. Thereby, the thin film transistor 1 is completed.

【0032】また、図示は省略したが上記変形例の他に
も、半導体薄膜上にパターニングされた絶縁膜を形成
し、この絶縁膜上からのレーザアニールによって半導体
薄膜を多結晶化した後、半導体薄膜をパターニングして
も良い。このような手順で薄膜トランジスタを製造する
場合、半導体薄膜をパターニングした後に絶縁膜の表面
層をエッチング除去する。そして、その後の工程は、上
記実施形態と同様に行い、これによって薄膜トランジス
タを完成させる。
Although not shown in the drawings, in addition to the above modification, a patterned insulating film is formed on the semiconductor thin film, and the semiconductor thin film is polycrystallized by laser annealing from the insulating film. The thin film may be patterned. When a thin film transistor is manufactured by such a procedure, the surface layer of the insulating film is removed by etching after the semiconductor thin film is patterned. Then, the subsequent steps are performed in the same manner as in the above embodiment, thereby completing the thin film transistor.

【0033】上記の各手順によっても、上記実施形態と
同様の作用効果を奏することができる。
The same operational effects as those of the above-mentioned embodiment can be obtained by the above-mentioned respective procedures.

【0034】[0034]

【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法によれば、レーザアニールによって非
晶質または微結晶質の半導体薄膜を多結晶化する際に当
該半導体薄膜上にキャッピングした絶縁膜をゲート絶縁
膜としてそのまま用いることで、当該ゲート絶縁膜を上
記レーザアニールの際に半導体薄膜から伝わった熱で欠
陥が修復され固定電荷が少ないものとすることが可能に
なる。このため、非晶質シリコンからなる半導体薄膜を
レーザーアニールによって多結晶化する技術を適用して
形成された薄膜トランジスタのしきい電圧の偏りを小さ
くすることができる。そして、例えば大面積の絶縁性基
板上に半導体薄膜を成膜する必要がある液晶表示装置に
おいては、画素スイッチ以外にドライバーを構成する要
素として上記薄膜トランジスタを用いることが可能にな
る。
As described above, according to the method of manufacturing a thin film transistor of the present invention, when the amorphous or microcrystalline semiconductor thin film is polycrystallized by laser annealing, the insulating film capped on the semiconductor thin film. By using as a gate insulating film as it is, it becomes possible to repair defects in the gate insulating film by the heat transmitted from the semiconductor thin film during the laser annealing and to reduce fixed charges. Therefore, the deviation of the threshold voltage of the thin film transistor formed by applying the technique of polycrystallizing the semiconductor thin film made of amorphous silicon by laser annealing can be reduced. Then, for example, in a liquid crystal display device in which it is necessary to form a semiconductor thin film on an insulating substrate having a large area, the thin film transistor can be used as an element constituting a driver other than a pixel switch.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明をトップゲート型の薄膜トランジスタの
製造方法に適用した場合の実施の形態を説明するための
製造工程図(その1)である。
FIG. 1 is a manufacturing process diagram (No. 1) for explaining an embodiment when the present invention is applied to a method for manufacturing a top-gate thin film transistor.

【図2】Nチャンネルの薄膜トランジスタにおける電流
電位特性を示すグラフである。
FIG. 2 is a graph showing current-potential characteristics of an N-channel thin film transistor.

【図3】Pチャンネルの薄膜トランジスタにおける電流
電位特性を示すグラフである。
FIG. 3 is a graph showing current-potential characteristics of a P-channel thin film transistor.

【図4】本発明の実施形態を説明するための製造工程図
(その2)である。
FIG. 4 is a manufacturing process diagram (2) for explaining the embodiment of the invention.

【符号の説明】[Explanation of symbols]

1 薄膜トランジスタ 12 半導体薄膜 12a
ソース 12b ドレイン 13 絶縁膜 17 ゲート電
1 Thin Film Transistor 12 Semiconductor Thin Film 12a
Source 12b Drain 13 Insulating film 17 Gate electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 617U (58)調査した分野(Int.Cl.7,DB名) H01L 21/336 H01L 21/265 H01L 21/268 H01L 29/786 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 identification code FI H01L 29/78 617U (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/336 H01L 21/265 H01L 21 / 268 H01L 29/786

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 非晶質または微結晶質の半導体薄膜上に
絶縁膜を成膜した後、レーザアニールを行うことによっ
て前記半導体薄膜を多結晶化する第1工程と、前記絶縁膜の表面層をエッチング除去した後、当該 絶縁
膜上にゲート電極を形成する第2工程と、 前記ゲート電極をマスクにしたイオン注入によって、前
記ゲート電極の両脇下方における前記半導体薄膜中にソ
ース及びドレインを形成するための不純物を導入する第
3工程と、 を行うことを特徴とする薄膜トランジスタの製造方法。
1. A first step of polycrystallizing the semiconductor thin film by performing laser annealing after forming an insulating film on an amorphous or microcrystalline semiconductor thin film, and a surface layer of the insulating film. Second step of forming a gate electrode on the insulating film after etching removal, and ion implantation using the gate electrode as a mask to form a source and a drain in the semiconductor thin film under both sides of the gate electrode. And a third step of introducing an impurity for achieving the above.
【請求項2】 請求項1記載の薄膜トランジスタの製造2. The manufacture of the thin film transistor according to claim 1.
方法において、In the method 前記第1工程の前に、ガラス基板の表面上に窒化シリコPrior to the first step, silicon nitride was formed on the surface of the glass substrate.
ン膜及び酸化シリコン膜を積層成膜してなる絶縁性基板Insulating substrate formed by stacking a silicon film and a silicon oxide film
を形成し、当該絶縁性基板上に前記半導体薄膜を形成すAnd forming the semiconductor thin film on the insulating substrate.
る工程を行うことを特徴とする薄膜トランジスタの製造Of thin film transistor characterized by carrying out the steps
方法。Method.
JP27433896A 1996-10-17 1996-10-17 Method for manufacturing thin film transistor Expired - Fee Related JP3413710B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27433896A JP3413710B2 (en) 1996-10-17 1996-10-17 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27433896A JP3413710B2 (en) 1996-10-17 1996-10-17 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH10125921A JPH10125921A (en) 1998-05-15
JP3413710B2 true JP3413710B2 (en) 2003-06-09

Family

ID=17540273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27433896A Expired - Fee Related JP3413710B2 (en) 1996-10-17 1996-10-17 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3413710B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320055A (en) * 2000-05-10 2001-11-16 Sony Corp Thin-film semiconductor device and manufacturing method thereof
CN202549848U (en) 2012-04-28 2012-11-21 京东方科技集团股份有限公司 Display device, array substrate and thin film transistor

Also Published As

Publication number Publication date
JPH10125921A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
JP3212060B2 (en) Semiconductor device and manufacturing method thereof
JP3325992B2 (en) Method for manufacturing semiconductor device
JP4312741B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP3413710B2 (en) Method for manufacturing thin film transistor
JP2001189462A (en) Manufacturing method of semiconductor device
JPH07169975A (en) Semiconductor device and its manufacture
JP3347340B2 (en) Method for manufacturing thin film transistor
JP2840812B2 (en) Semiconductor device and manufacturing method thereof
JP2004055838A (en) Method for manufacturing thin film transistor
JP2002313718A (en) Thin film transistor manufacturing method
JP3338182B2 (en) Method for manufacturing semiconductor device
JPH04340725A (en) Manufacture of thin film transistor
JP3338434B2 (en) Method for manufacturing thin film transistor
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP2000036602A (en) Thin-film transistor, manufacture of it, and display device
JPH1065181A (en) Semiconductor device and its manufacture
JPH07153971A (en) Semiconductor device and its manufacture
JP3413699B2 (en) Semiconductor device and manufacturing method thereof
JP4461731B2 (en) Thin film transistor manufacturing method
JP2000150907A (en) Manufacture of semiconductor device
JP2002026332A (en) Method of manufacturing thin film transistor
JPS6346776A (en) Manufacture of thin film transistor
JP3467571B2 (en) Method for manufacturing thin film transistor
JP3393834B2 (en) Method for manufacturing semiconductor device
JP3346060B2 (en) Method for manufacturing thin film semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees