JP3413162B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3413162B2 JP3413162B2 JP2000213731A JP2000213731A JP3413162B2 JP 3413162 B2 JP3413162 B2 JP 3413162B2 JP 2000213731 A JP2000213731 A JP 2000213731A JP 2000213731 A JP2000213731 A JP 2000213731A JP 3413162 B2 JP3413162 B2 JP 3413162B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nickel
- manufacturing
- silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、薄膜状の絶縁ゲイト型
電界効果トランジスタ(薄膜トランジスタもしくはTF
T)等の薄膜デバイスに用いられる結晶性半導体を得る
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film insulating gate type field effect transistor (thin film transistor or TF).
The present invention relates to a method for obtaining a crystalline semiconductor used in a thin film device such as T).
【0002】[0002]
【従来の技術】従来、薄膜状の絶縁ゲイト型電界効果ト
ランジスタ(TFT)等の薄膜デバイスに用いられる結
晶性シリコン半導体薄膜は、プラズマCVD法や熱CV
D法で形成されたアモルファスシリコン膜を電気炉等の
装置の中で600℃以上の温度で12時間以上の長時間
にわたって結晶化させて作製された。特に十分な特性
(高い電界効果移動度や高い信頼性)を得るためにはよ
り長時間の熱処理が求められていた。2. Description of the Related Art Conventionally, crystalline silicon semiconductor thin films used for thin film devices such as thin film insulating gate type field effect transistors (TFTs) are plasma CVD or thermal CV.
The amorphous silicon film formed by the D method was crystallized in a device such as an electric furnace at a temperature of 600 ° C. or higher for a long time of 12 hours or more. In particular, a longer heat treatment was required in order to obtain sufficient characteristics (high field effect mobility and high reliability).
【0003】[0003]
【発明が解決しようする課題】しかしながら、このよう
な従来の方法は多くの課題を抱えていた。1つはスルー
プットが低く、したがって、コストが高くなることであ
る。例えば、この結晶化工程に24時間の時間を要する
ものとすると、基板1枚当たりの処理時間を2分とすれ
ば720枚の基板を同時に処理しなければならなかっ
た。しかしながら、例えば、通常使用される管状炉で
は、1度に処理できる基板の枚数は50枚がせいぜい
で、1つの装置(反応管)だけを使用した場合には1枚
当たり30分も時間がかかってしまった。すなわち、1
枚当たりの処理時間を2分とするには、反応管を15本
も使用しなければならなかった。このことは投資規模が
拡大することと、その投資の減価償却が大きく、製品の
コストに跳ね返ることを意味していた。However, such a conventional method has many problems. One is low throughput and therefore high cost. For example, if it takes 24 hours for this crystallization step, 720 substrates must be processed at the same time if the processing time per substrate is 2 minutes. However, for example, in a commonly used tubular furnace, the number of substrates that can be processed at one time is 50 at most, and when only one apparatus (reaction tube) is used, it takes as long as 30 minutes per substrate. I got it. Ie 1
To achieve a processing time of 2 minutes per sheet, 15 reaction tubes had to be used. This meant that the scale of the investment increased and that the depreciation of the investment was large, and that it was reflected in the cost of the product.
【0004】もう1つの問題は、熱処理の温度であっ
た。通常、TFTの作製に用いられる基板は石英ガラス
のような純粋な酸化珪素からなるものと、コーニング社
7059番(以下、コーニング7059という)のよう
な無アルカリのホウ珪酸ガラスに大別される。このう
ち、前者は、耐熱性が優れており、通常の半導体集積回
路のウェファープロセスと同じ取扱いができるため、温
度に関しては何ら問題がない。しかしながら、そのコス
トが高く、基板面積の増加と共に指数関数的に急激に増
大する。したがって、現在のところ、比較的小面積のT
FT集積回路にのみ使用されている。Another problem was the temperature of the heat treatment. In general, substrates used for manufacturing TFTs are roughly classified into those made of pure silicon oxide such as quartz glass, and non-alkali borosilicate glass such as Corning No. 7059 (hereinafter, Corning 7059). Of these, the former has excellent heat resistance and can be handled in the same manner as a normal semiconductor integrated circuit wafer process, and therefore has no problem with temperature. However, its cost is high, and it exponentially increases exponentially as the substrate area increases. Therefore, at present, T
Used only in FT integrated circuits.
【0005】一方、無アルカリガラスは、石英に比べれ
ばコストは十分に低いが、耐熱性の点で問題があり、一
般に歪み点が550〜650℃程度、特に入手しやすい
材料では600℃以下であるので、600℃の熱処理で
は基板に不可逆的な収縮やソリという問題が生じた。特
に基板が対角10インチを越えるような大きなものでは
顕著であった。以上のような理由から、シリコン半導体
膜の結晶化に関しては、550℃以下、4時間以内とい
う熱処理条件がコスト削減に不可欠とされていた。本発
明はこのような条件をクリアする半導体の作製方法およ
び、そのような半導体を用いた半導体装置の作製方法を
提供することを目的とする。On the other hand, alkali-free glass has a sufficiently low cost as compared with quartz, but has a problem in heat resistance, and generally has a strain point of about 550 to 650 ° C., and particularly easily available materials at 600 ° C. or lower. Therefore, the heat treatment at 600 ° C. causes irreversible shrinkage and warpage of the substrate. In particular, it was remarkable in a large substrate having a diagonal of more than 10 inches. For the above reasons, regarding the crystallization of the silicon semiconductor film, the heat treatment condition of 550 ° C. or lower and within 4 hours has been indispensable for cost reduction. An object of the present invention is to provide a method for manufacturing a semiconductor that satisfies such conditions and a method for manufacturing a semiconductor device using such a semiconductor.
【0006】[0006]
【課題を解決するための手段】本発明は、アモルファス
状態、もしくは実質的にアモルファス状態と言えるよう
な乱雑な結晶状態(例えば、結晶性のよい部分とアモル
ファスの部分が混在しているような状態)にあるシリコ
ン膜の上もしくば下にニッケル、鉄、コバルト、白金、
パラジウムを含有する島状の膜やドット、粒子、クラス
ター、線等を形成し、これを通常のアモルファスシリコ
ンの結晶化温度よりも低い温度、もしくは基板のガラス
転移点温度よりも低い温度でアニールすることによって
結晶性シリコン膜を得ることを特徴とする。DISCLOSURE OF THE INVENTION According to the present invention, a disordered crystalline state that can be said to be an amorphous state or a substantially amorphous state (for example, a state where a portion having good crystallinity and an amorphous portion are mixed) ) Nickel film, iron film, cobalt film, platinum film,
Forming island-shaped films, dots, particles, clusters, lines, etc. containing palladium and annealing them at a temperature lower than the crystallization temperature of normal amorphous silicon or lower than the glass transition temperature of the substrate. Thus, a crystalline silicon film is obtained.
【0007】従来のシリコン膜の結晶化に関しては、結
晶性の島状の膜を核として、これを種結晶として固相エ
ピタキシャル成長させる方法(例えば、特開平1−21
4110等)が提案されている。しかしながら、このよ
うな方法では、600℃以下の温度ではほとんど結晶成
長が進行しなかった。シリコン系においては、一般にア
モルファス状態から結晶状態に移行するには、アモルフ
ァス状態にある分子鎖を分断し、しかもその分断された
分子が、再び他の分子と結合しないような状態としたう
えで、何らかの結晶性の分子に合わせて、分子を結晶の
一部に組み換えるという過程を経る。しかしながら、こ
の過程のなかで、最初の分子鎖を分断して、他の分子と
結合しない状態に保持するためのエネルギーが大きく、
結晶化反応においてはここが障壁となっている。このエ
ネルギーを与えるには、1000℃程度の温度で数分、
もしくは600℃程度の温度では数10時間が必要であ
り、時間は温度(=エネルギー)に指数関数的に依存す
るので、600℃以下、例えば、550℃では、結晶化
反応が進行することはほとんど観測できなかった。従来
の固相エピタキシャル結晶化の考えも、この問題に対す
る解答を与えたものではなかった。Regarding conventional crystallization of a silicon film, a method of solid phase epitaxial growth using a crystalline island-shaped film as a nucleus and using this as a seed crystal (see, for example, JP-A 1-21).
4110) has been proposed. However, with such a method, crystal growth hardly proceeded at a temperature of 600 ° C. or lower. In a silicon system, in general, in order to shift from an amorphous state to a crystalline state, the molecular chain in the amorphous state is divided, and the divided molecule is made into a state in which it does not bond with other molecules again, It goes through the process of recombining a molecule with a part of the crystal according to some crystalline molecule. However, in this process, the energy for breaking the first molecular chain and holding it in a state where it does not bind to other molecules is large,
This is a barrier in the crystallization reaction. To give this energy, at a temperature of about 1000 ° C for a few minutes,
Alternatively, at a temperature of about 600 ° C., several tens of hours are required, and the time exponentially depends on the temperature (= energy). Therefore, at 600 ° C. or lower, for example, 550 ° C., the crystallization reaction hardly progresses. I could not observe it. The conventional idea of solid phase epitaxial crystallization did not give a solution to this problem.
【0008】本発明人は、従来の固相結晶化の考えとは
全く別に、何らかの触媒作用によって、前記の過程の障
壁エネルギーを低下させることを考えた。本発明人はニ
ッケル(Ni)、鉄(Fe)、コバルト(Co)、白金
(Pt)、パラジウム(Pd)がシリコンと結合しやす
く、例えば、ニッケルの場合、容易に珪化ニッケル(化
学式NiSix 、0.4≦x≦2.5)となり、かつ、
珪化ニッケルの格子定数がシリコン結晶のものに近いこ
とに着目した。そこで、結晶シリコン−珪化ニッケル−
アモルファスシリコンという3元系のエネルギー等をシ
ミュレーションした結果、アモルファスシリコンは珪化
ニッケルとの界面で容易に反応して、
アモルファスシリコン(シリコンA)+珪化ニッケル
(シリコンB)→珪化ニッケル(シリコンA)+結晶シ
リコン(シリコンB)
(シリコンA、Bはシリコンの位置を示す)
という反応が生じることが明らかになった。この反応の
ポテンシャル障壁は十分に低く、反応の温度も低い。こ
の反応式は、ニッケルがアモルファスシリコンを結晶シ
リコンに造り変えながら進行してゆくことを示してい
る。実際には、580℃以下で、反応が開始され、45
0℃でも反応が観測されることが明らかになった。当然
のことであるが、温度が高いほど反応の進行する速度が
速い。また、同様な効果は、白金、鉄、コバルトでも認
められた。The present inventor has considered that the barrier energy of the above process is lowered by some catalytic action, in addition to the conventional idea of solid phase crystallization. The present inventors have nickel (Ni), iron (Fe), cobalt (Co), platinum (Pt), palladium (Pd) is apt to bond to silicon, for example, in the case of nickel, easily nickel silicide (Formula NiSi x, 0.4 ≦ x ≦ 2.5), and
We paid attention to the fact that the lattice constant of nickel silicide is close to that of silicon crystal. Therefore, crystalline silicon-nickel silicide-
As a result of simulating the energy of ternary system called amorphous silicon, amorphous silicon easily reacts at the interface with nickel silicide, and amorphous silicon (silicon A) + nickel silicide (silicon B) → nickel silicide (silicon A) + It became clear that the reaction of crystalline silicon (silicon B) (silicon A and B indicate the position of silicon) occurs. The potential barrier of this reaction is sufficiently low and the reaction temperature is also low. This reaction formula shows that nickel proceeds while converting amorphous silicon into crystalline silicon. Actually, at 580 ° C. or lower, the reaction starts and
It became clear that the reaction was observed even at 0 ° C. As a matter of course, the higher the temperature, the faster the reaction proceeds. The same effect was also observed with platinum, iron and cobalt.
【0009】本発明では、島状、ストライプ状、線状、
ドット状のニッケル、鉄、コバルト、白金、パラジウム
単体やそれらの珪化物、酢酸塩、硝酸塩等のニッケル、
鉄、コバルト、白金、パラジウムの少なくとも1つを含
有する膜、粒子、クラスター等を出発点として、ここか
らニッケル、鉄、コバルト、白金、パラジウムが上記の
反応に伴って周囲に展開してゆくことによって、結晶シ
リコンの領域を拡げてゆく。なお、ニッケル、鉄、コバ
ルト、白金を含有する材料としては、酸化物は好ましく
ない。これは、酸化物は安定な化合物で、上記反応を開
始することができないからである。In the present invention, islands, stripes, lines,
Dot-shaped nickel, iron, cobalt, platinum, palladium simple substance or their silicides, nickel such as acetate and nitrate,
Starting from a film, particles, clusters, etc. containing at least one of iron, cobalt, platinum, and palladium, nickel, iron, cobalt, platinum, and palladium will spread from here to the surroundings with the above reaction. To expand the area of crystalline silicon. The oxide is not preferable as the material containing nickel, iron, cobalt, and platinum. This is because the oxide is a stable compound and cannot initiate the above reaction.
【0010】このように特定の場所から拡がった結晶シ
リコンは、従来の固相エピタキシャル成長とは異なる
が、結晶性の連続性のよい、単結晶に近い構造を有する
ものであるので、TFT等の半導体素子に利用するうえ
では都合がよい。基板上に均一にニッケル、鉄、コバル
ト、白金、パラジウムを含む材料を設けた場合には、結
晶化の出発点が無数に存在して、そのため結晶性の良好
な膜を得ることは難しかった。また、この結晶化の出発
材料としてのアモルファスシリコン膜は水素濃度が少な
いほど良好な結果が得られた。ただし、結晶化の進行に
したがって、水素が放出されるので、得られたシリコン
膜中の水素濃度は、出発材料のアモルファスシリコン膜
の水素濃度とはそれほど明確な相関は見られなかった。
本発明による結晶シリコン中の水素濃度は、典型的には
1×1015原子/cm3以上5原子%以下であった。The crystalline silicon thus spread from a specific place has a structure close to a single crystal with good continuity of crystallinity, which is different from the conventional solid-phase epitaxial growth. It is convenient for use in devices. When a material containing nickel, iron, cobalt, platinum, and palladium is uniformly provided on the substrate, there are innumerable starting points for crystallization, which makes it difficult to obtain a film with good crystallinity. Further, the amorphous silicon film as the starting material for this crystallization had a better result as the hydrogen concentration was lower. However, since hydrogen is released as the crystallization progresses, the hydrogen concentration in the obtained silicon film was not so clearly correlated with the hydrogen concentration in the starting amorphous silicon film.
The hydrogen concentration in the crystalline silicon according to the present invention was typically 1 × 10 15 atoms / cm 3 or more and 5 atom% or less.
【0011】本発明ではニッケル、鉄、コバルト、白
金、パラジウムを用いるが、これらの材料は半導体材料
としてのシリコンにとっては好ましくない。そこで、過
剰にシリコン膜中に含まれている場合には、これを除去
することが必要であるが、ニッケルに関しては、上記の
反応の結果、結晶化の終端に達した珪化ニッケルはフッ
酸もしくは塩酸に容易に溶解するので、これらの酸によ
る処理によって基板からニッケルを減らすことができ
る。さらに、積極的にニッケル、鉄、コバルト、白金、
パラジウムを減らすには、結晶化工程の終了した後、塩
化水素、各種塩化メタン(CH3Cl、CH2Cl2、C
HCl3)、各種塩化エタン(C2H5Cl、C2H4Cl2
、C2H3Cl3 、C2H2Cl4 、C2HCl5)あるい
は各種塩化エチレン(C2H3Cl、C2H2Cl2、C2H
Cl3)等の塩素を含む雰囲気中で、400〜650℃
で処理すればよい。特に、トリクロロエチレン(C2H
Cl3)は使用しやすい材料である。本発明によるシリ
コン膜中のニッケル、鉄、コバルト、白金の濃度は、1
×1015cm-3〜1原子%、より好ましくは1×1016
cm-3〜1×1019cm-3が好ましいとわかった。この
範囲以下では結晶化が十分に進行せず、一方、この範囲
を上回った場合には、特性、信頼性が劣化する。Although nickel, iron, cobalt, platinum and palladium are used in the present invention, these materials are not preferable for silicon as a semiconductor material. Therefore, when it is excessively contained in the silicon film, it is necessary to remove it. As for nickel, nickel silicide which has reached the end of crystallization as a result of the above reaction is hydrofluoric acid or It is readily soluble in hydrochloric acid, so treatment with these acids can reduce nickel from the substrate. In addition, positively nickel, iron, cobalt, platinum,
To reduce palladium, hydrogen chloride and various methane chlorides (CH 3 Cl, CH 2 Cl 2 , C
HCl 3 ), various ethane chlorides (C 2 H 5 Cl, C 2 H 4 Cl 2
, C 2 H 3 Cl 3 , C 2 H 2 Cl 4 , C 2 HCl 5 or various ethylene chlorides (C 2 H 3 Cl, C 2 H 2 Cl 2 , C 2 H)
Cl 3 ) in an atmosphere containing chlorine such as 400 to 650 ° C
You can process with. In particular, trichlorethylene (C 2 H
Cl 3 ) is a material that is easy to use. The concentration of nickel, iron, cobalt and platinum in the silicon film according to the present invention is 1
× 10 15 cm -3 to 1 atom%, more preferably 1 × 10 16
It has been found that cm -3 to 1 × 10 19 cm -3 is preferable. Crystallization does not proceed sufficiently below this range, and on the other hand, above this range, the characteristics and reliability deteriorate.
【0012】膜状のニッケル、鉄、コバルト、白金、パ
ラジウムを形成するには各種物理的、化学的手法を用い
ることができる。例えば、真空蒸着法、スパッタリング
法、CVD法等の真空装置の必要な方法や、スピンコー
ト法やディップ法(塗布法)、ドクターブレード法、ス
クリーン印刷法、スプレー熱分解法等の大気中でおこな
える方法である。特にスピンコート法やディップ法はさ
したる設備も不要でありながら、膜厚の均一性に優れ、
なおかつ、微妙な濃度調整が可能な手段である。これら
の手段に用いる溶液としては、ニッケル、鉄、コバル
ト、白金、パラジウムの酢酸塩や硝酸塩、あるいは各種
のカルボン酸塩、その他の有機酸塩を水や各種アルコー
ル(低級や高級)、石油類(飽和炭化水素あるいは不飽
和炭化水素)等に溶解あるいは拡散せしめたものを用い
ればよい。Various physical and chemical techniques can be used to form film-like nickel, iron, cobalt, platinum and palladium. For example, it can be carried out in the atmosphere such as a vacuum deposition method, a sputtering method, a CVD method or the like that requires a vacuum device, a spin coating method, a dipping method (coating method), a doctor blade method, a screen printing method, a spray pyrolysis method, or the like. Is the way. Especially, the spin coat method and the dip method do not require much equipment, but have excellent uniformity of film thickness.
In addition, it is a means capable of finely adjusting the density. Solutions used for these means include nickel, iron, cobalt, platinum, palladium acetates and nitrates, various carboxylic acid salts, other organic acid salts, water, various alcohols (lower and higher), petroleum ( What is dissolved or diffused in saturated hydrocarbon or unsaturated hydrocarbon) may be used.
【0013】しかしながら、この場合にはそれらの塩に
含まれる酸素、炭素がシリコン膜中に拡散して半導体特
性を劣化させることが懸念された。しかしながら、熱天
秤法および示差熱分析法によって、研究を進めた結果、
適当な材料においては450℃以下の温度において、酸
化物あるいは単体にまで分解してしまい、その後、シリ
コン膜中にまで拡散することはほとんどないことが確認
された。特に、酢酸塩や硝酸塩のように低次の物質を窒
素雰囲気等の還元雰囲気下で加熱すると400℃以下で
分解して、金属単体となった。同じく、酸素雰囲気で加
熱すると、最初に酸化物が形成され、より高温で酸素が
離脱して金属単体となることが観測された。However, in this case, it was feared that oxygen and carbon contained in those salts would diffuse into the silicon film and deteriorate the semiconductor characteristics. However, as a result of advancing research by the thermobalance method and the differential thermal analysis method,
It was confirmed that the appropriate material decomposes into an oxide or a simple substance at a temperature of 450 ° C. or lower, and thereafter hardly diffuses into the silicon film. In particular, when a low-order substance such as acetate or nitrate is heated in a reducing atmosphere such as a nitrogen atmosphere, it decomposes at 400 ° C. or lower to become a metal simple substance. Similarly, it was observed that when heated in an oxygen atmosphere, an oxide was first formed, and oxygen was released at a higher temperature to become a metal simple substance.
【0014】本発明によって作製した結晶シリコン膜を
TFT等の半導体素子に利用する上で、上記の説明から
明らかなように、結晶化の終端(ここは、複数の出発点
から開始された結晶化がぶつかる部分であるが)では、
大きな粒界(結晶性の不連続な部分)が存在し、また、
ニッケル、鉄、コバルト、白金、パラジウム等の濃度が
高いので、半導体素子を設けることは好ましくない。特
に、TFTのチャネル領域は設けるべきではない。ま
た、結晶化の開始される場所、すなわち、ニッケル、
鉄、コバルト、白金、パラジウム等を有する物質が設け
られた領域も、これらの元素の濃度が高いので半導体素
子を形成する上では十分な注意が必要であり、また、こ
れらの元素の含まれないシリコン膜と比較すると、一般
にフッ酸系の溶液に対してエッチングされやすいので、
コンタクトホール等を形成する場合には、コンタクト不
良の原因となる。したがって、本発明を利用して半導体
素子を形成するにあたっては、結晶化の出発点となるニ
ッケル、鉄、コバルト、白金、パラジウム等含有物被膜
のパターンと半導体素子のパターンとを最適化しなけれ
ばならない。以下に実施例を示し、より詳細に本発明を
説明する。When the crystalline silicon film produced according to the present invention is used in a semiconductor element such as a TFT, as is apparent from the above description, the end of crystallization (here, the crystallization started from a plurality of starting points). Is the part where
There are large grain boundaries (discontinuous portions of crystallinity), and
Since the concentration of nickel, iron, cobalt, platinum, palladium, etc. is high, it is not preferable to provide a semiconductor element. In particular, the channel region of the TFT should not be provided. Also, where crystallization begins, namely nickel,
A region provided with a substance containing iron, cobalt, platinum, palladium, etc. also has a high concentration of these elements, so sufficient care must be taken in forming a semiconductor element, and these elements are not included. Compared with a silicon film, it is generally easier to etch a hydrofluoric acid-based solution,
When a contact hole or the like is formed, it causes a contact failure. Therefore, in forming a semiconductor device using the present invention, the pattern of the inclusion film, which is the starting point of crystallization, such as nickel, iron, cobalt, platinum, and palladium, and the pattern of the semiconductor device must be optimized. . Hereinafter, the present invention will be described in more detail with reference to examples.
【0015】[0015]
【実施例】〔実施例1〕 本実施例は、コーニング70
59ガラス基板上の島状の複数のニッケル膜を形成し、
これらを出発点としてアモルファスシリコン膜の結晶化
をおこない、得られた結晶シリコン膜を用いてTFTを
作製する方法について記述する。島状のニッケル膜を形
成する方法には、それをアモルファスシリコン膜の上に
設けるか、下に設けるかという点で2つの方法がある。
図2(A−1)は下に設ける方法であり、図2(A−
2)は上に設ける方法である。特に後者について注意し
なければならないことは、アモルファスシリコン膜の全
面にニッケルが形成された後にこれを選択的にエッチン
グするという工程となるので、ニッケルとアモルファス
シリコンが少量ではあるが反応して、珪化ニッケルが形
成されてしまう。これを残存させたままでは、本発明が
目的とするような良好な結晶性のシリコン膜は得られな
いので、塩酸やフッ酸等で、この珪化ニッケルを十分に
除去してしまうことが求められる。また、そのため、ア
モルファスシリコンは初期より薄くなる。EXAMPLES Example 1 In this example, Corning 70 is used.
59 forming a plurality of island-shaped nickel films on a glass substrate,
A method of crystallizing an amorphous silicon film using these as a starting point and using the obtained crystalline silicon film to manufacture a TFT will be described. There are two methods for forming the island-shaped nickel film, depending on whether it is provided on the amorphous silicon film or below it.
FIG. 2A-1 shows a method provided below, and FIG.
2) is a method provided above. Especially, regarding the latter, it is necessary to pay attention to the step of selectively etching nickel after the nickel is formed on the entire surface of the amorphous silicon film. Nickel is formed. If this is left as it is, a good crystalline silicon film intended by the present invention cannot be obtained, so it is required to sufficiently remove the nickel silicide with hydrochloric acid, hydrofluoric acid or the like. . Also, because of this, the amorphous silicon becomes thinner than it was initially.
【0016】一方、前者についてはそのような問題は生
じないが、この場合もエッチングによって、島状部分以
外のニッケル膜は完全に除去されることが望まれる。さ
らに、残存ニッケルの影響を抑えるためには、基板を酸
素プラズマやオゾン等によって処理して、島状領域以外
のニッケルを酸化させてしまえばよい。On the other hand, in the former case, such a problem does not occur, but in this case as well, it is desired that the nickel film other than the island portion is completely removed by etching. Further, in order to suppress the influence of residual nickel, the substrate may be treated with oxygen plasma, ozone or the like to oxidize nickel other than the island region.
【0017】いずれの場合も、基板(コーニング705
9)1A上には、厚さ2000Åの下地酸化珪素膜1B
をプラズマCVD法によって形成した。また、アモルフ
ァスシリコン膜1は厚さ200〜3000Å、好ましく
は500〜1500Åとし、プラズマCVD法もしくは
減圧CVD法によって作製した。アモルファスシリコン
膜は350〜450℃で0.1〜2時間アニールするこ
とによって水素出しをおこなって、膜中の水素濃度を5
原子%以下にしておくと結晶化しやすかった。図2(A
−1)の場合には、アモルファスシリコン膜1の形成の
前にスパッタ法によってニッケル膜を厚さ50〜100
0Å、好ましくは100〜500Å堆積し、これをパタ
ーニングして島状ニッケル領域2を形成した。In either case, the substrate (Corning 705
9) On top of 1A, a base silicon oxide film 1B having a thickness of 2000Å
Was formed by the plasma CVD method. The amorphous silicon film 1 has a thickness of 200 to 3000 Å, preferably 500 to 1500 Å, and was produced by a plasma CVD method or a low pressure CVD method. The amorphous silicon film is annealed at 350 to 450 ° C. for 0.1 to 2 hours to release hydrogen, and the hydrogen concentration in the film is adjusted to 5
It was easy to crystallize when the atomic percentage was kept below. Figure 2 (A
In the case of -1), a nickel film having a thickness of 50 to 100 is formed by sputtering before the formation of the amorphous silicon film 1.
0 Å, preferably 100 to 500 Å was deposited and patterned to form the island-shaped nickel region 2.
【0018】一方、図2(A−2)の場合には、アモル
ファスシリコン膜1の形成の後にスパッタ法によってニ
ッケル膜を厚さ50〜1000Å、好ましくは100〜
500Å堆積し、これをパターニングして島状ニッケル
領域2を形成した。この様子を上方から見た図面を図1
(A)に示す。On the other hand, in the case of FIG. 2A-2, a nickel film having a thickness of 50 to 1000 Å, preferably 100 to 100, is formed by sputtering after the formation of the amorphous silicon film 1.
500 Å was deposited and patterned to form island-shaped nickel regions 2. A drawing of this situation viewed from above is shown in FIG.
It shows in (A).
【0019】島状ニッケルは一辺2μmの正方形で、そ
の間隔は、5〜50μm、例えば20μmとした。ニッ
ケルの代わりに珪化ニッケルを用いても同様な効果が得
られる。また、ニッケルの成膜時には基板を100〜5
00℃、好ましくは180〜250℃に加熱しておくと
良好な結果が得られた。これは下地の酸化珪素膜とニッ
ケル膜とも密着性が向上することと、酸化珪素とニッケ
ルが反応して、珪化ニッケルが生成するためである。酸
化珪素のかわりに窒化珪素、炭化珪素、珪素を用いても
同様な効果が得られる。The island-shaped nickel is a square having a side length of 2 μm, and its interval is 5 to 50 μm, for example, 20 μm. The same effect can be obtained by using nickel silicide instead of nickel. Also, the substrate is 100 to 5 when the nickel film is formed.
Good results were obtained by heating to 00 ° C, preferably 180 to 250 ° C. This is because the adhesion between the underlying silicon oxide film and the nickel film is improved, and the reaction between silicon oxide and nickel produces nickel silicide. Similar effects can be obtained by using silicon nitride, silicon carbide, or silicon instead of silicon oxide.
【0020】次に、これを450〜650℃、例えば5
50℃で8時間窒素雰囲気中でアニールした。図2
(B)は、その中間状態で、図2(A)において、端の
ほうにあった島状ニッケル膜からニッケルが珪化ニッケ
ル3Aとして中央部に進行し、また、ニッケルが通過し
た部分3は結晶シリコンとなっている。やがて、図2
(C)に示すように2つの島状ニッケル膜から出発した
結晶化がぶつかって、中間に珪化ニッケル3Aが残っ
て、結晶化が終了する。Next, this is heated at 450 to 650 ° C., for example, 5
Annealing was performed at 50 ° C. for 8 hours in a nitrogen atmosphere. Figure 2
2B is an intermediate state thereof, in FIG. 2A, nickel proceeds from the island-shaped nickel film near the end to the central portion as nickel silicide 3A, and the portion 3 through which nickel has passed is crystallized. It is silicon. Eventually, Figure 2
As shown in (C), the crystallization starting from two island-shaped nickel films collides with each other, leaving nickel silicide 3A in the middle, and the crystallization is completed.
【0021】図1(B)は、この状態の基板を上方から
見た様子を示したもので、図2(C)の珪化ニッケル3
Aとは、粒界4のことである。さらにアニールを続けれ
ば、ニッケルは粒界4に沿って移動して、これらの島状
ニッケル領域(この段階では原形を留めていることはな
いが)の中間領域5に集まる。FIG. 1B shows a state of the substrate in this state viewed from above, and nickel silicide 3 of FIG. 2C is used.
A is the grain boundary 4. If annealing is further continued, nickel moves along the grain boundaries 4 and collects in the intermediate region 5 of these island-shaped nickel regions (although the original shape is not fixed at this stage).
【0022】以上の工程で結晶シリコンを得ることがで
きるが、このときに生じる珪化ニッケル3Aからニッケ
ルが半導体被膜中に拡散することは好ましくない。した
がって、フッ酸もしくは塩酸でエッチングすることが望
まれる。なお、フッ酸、塩酸ともシリコン膜には影響を
与えない。エッチングした様子を図2(D)に示す。粒
界のあった部分は溝4Aとなる。この溝を挟むようにT
FTの半導体領域(活性層等)を形成することは好まし
くない。TFTの配置に関しては、その例を図1(C)
に示すが、半導体領域6は粒界4を横切らないように配
置した。一方、ゲイト配線7は粒界4を横切ってもよ
い。Although crystalline silicon can be obtained through the above steps, it is not preferable that nickel diffuses into the semiconductor film from the nickel silicide 3A produced at this time. Therefore, it is desirable to etch with hydrofluoric acid or hydrochloric acid. Neither hydrofluoric acid nor hydrochloric acid affects the silicon film. The state of etching is shown in FIG. The portion having the grain boundary becomes the groove 4A. T to sandwich this groove
It is not preferable to form a semiconductor region (active layer or the like) of FT. Regarding the arrangement of TFTs, an example thereof is shown in FIG.
, The semiconductor region 6 was arranged so as not to cross the grain boundaries 4. On the other hand, the gate wiring 7 may cross the grain boundary 4.
【0023】以上の工程で得られた結晶シリコンを用い
てTFTを作製する例を図3および図4に示す。図3
(A)において、中央部のXは、図2の溝4Aのあった
場所を意味する。図面に示すように、このXの部分には
TFTの半導体領域が横切らないように配置した。すな
わち、図2に示した工程で得られた結晶シリコン膜3を
パターニングして、島状半導体領域11a、11bを形
成した。そして、RFプラズマCVD法、ECRプラズ
マCVD法、スパッタリング法等の方法によってゲイト
絶縁膜として機能する酸化珪素膜12を形成した。An example of manufacturing a TFT using the crystalline silicon obtained in the above steps is shown in FIGS. Figure 3
In (A), the X at the center means the place where the groove 4A in FIG. 2 was. As shown in the drawing, the semiconductor region of the TFT was arranged so as not to cross the X portion. That is, the crystalline silicon film 3 obtained in the step shown in FIG. 2 was patterned to form the island-shaped semiconductor regions 11a and 11b. Then, the silicon oxide film 12 functioning as a gate insulating film was formed by a method such as an RF plasma CVD method, an ECR plasma CVD method, and a sputtering method.
【0024】さらに、減圧CVD法によって、燐が1×
1020〜5×1020cm-3ドープされた厚さ3000〜
6000Åの多結晶シリコン膜を形成し、これをパター
ニングして、ゲイト電極13a、13bを形成した。
(図3(A))Further, phosphorus is added to 1 × by the low pressure CVD method.
10 20 -5 × 10 20 cm -3 Doped thickness 3000-
A 6000 Å polycrystalline silicon film was formed and patterned to form gate electrodes 13a and 13b.
(Fig. 3 (A))
【0025】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、例え
ば、N型にはフォスフィン(PH3)を、P型にはジボ
ラン(B2H6)を用いた。図ではN型TFTを示す。加
速電圧は、フォスフィンは80keV、ジボランは65
keVとした。さらに550℃で4時間アニールするこ
とによって、不純物の活性化をおこない、不純物領域1
4a〜14dを形成した。活性化にはレーザーアニール
もしくはフラッシュランプアニールのような光エネルギ
ーを使用する方法も用いることができる。(図3
(B))Next, impurity doping was performed by the plasma doping method. As the doping gas, for example, phosphine (PH 3 ) was used for the N type and diborane (B 2 H 6 ) was used for the P type. In the figure, an N-type TFT is shown. The acceleration voltage is 80 keV for phosphine and 65 for diborane.
It was set to keV. Further, the impurities are activated by annealing at 550 ° C. for 4 hours, and the impurity regions 1
4a-14d were formed. A method using light energy such as laser annealing or flash lamp annealing can also be used for activation. (Fig. 3
(B))
【0026】最後に、通常のTFT作製と同様に層間絶
縁物15として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極16a〜16dを形成した。
(図3(C))
以上の工程によってTFT(図ではNチャネル型)が作
製された。得られたTFTの電界効果移動度はNチャネ
ル型で40〜60cm2/Vs、Pチャネル型で30〜
50cm2/Vsであった。Finally, a silicon oxide film having a thickness of 5000 Å is deposited as an interlayer insulator 15 and contact holes are formed in the same as in the normal TFT fabrication, and wirings / electrodes 16a to 16d are formed in the source region and the drain region. Was formed.
(FIG. 3 (C)) A TFT (N-channel type in the figure) was manufactured through the above steps. The field effect mobility of the obtained TFT is 40 to 60 cm 2 / Vs for N-channel type and 30 to 30 for P-channel type.
It was 50 cm 2 / Vs.
【0027】図4には、アルミニウムゲイトのTFT作
製をおこなった場合を示す。図4(A)において、中央
部のXは、図2の溝4Aのあった場所を意味する。図面
に示すように、このXの部分にはTFTの半導体領域が
横切らないように配置した。すなわち、図2に示した工
程で得られた結晶シリコン膜3をパターニングして、島
状半導体領域21a、21bを形成した。そして、RF
プラズマCVD法、ECRプラズマCVD法、スパッタ
リング法等の方法によってゲイト絶縁膜として機能する
酸化珪素膜22を形成した。プラズマCVD法を採用す
る場合には、原料ガスはTEOS(テトラ・エトキシ・
シラン)と酸素を用いると好ましい結果が得られた。そ
して、1%のシリコンを含むアルミニウム膜(厚さ50
00Å)をスパッタ法によって堆積し、これをパターニ
ングしてゲイト配線・電極23a、23bを形成した。FIG. 4 shows a case in which an aluminum gate TFT is manufactured. In FIG. 4A, the X in the center means the place where the groove 4A in FIG. 2 was. As shown in the drawing, the semiconductor region of the TFT was arranged so as not to cross the X portion. That is, the crystalline silicon film 3 obtained in the step shown in FIG. 2 was patterned to form the island-shaped semiconductor regions 21a and 21b. And RF
A silicon oxide film 22 functioning as a gate insulating film was formed by a method such as plasma CVD method, ECR plasma CVD method, or sputtering method. When the plasma CVD method is adopted, the source gas is TEOS (tetra-ethoxy-
Preferred results have been obtained with (silane) and oxygen. Then, an aluminum film (thickness 50
00Å) was deposited by a sputtering method and patterned to form the gate wiring / electrodes 23a and 23b.
【0028】次に、基板を3%の酒石酸のエチレングリ
コール溶液に浸し、白金を陰極として、アルミニウム配
線を陽極とし、これに電流を流して陽極酸化をおこなっ
た。電流は最初は、2V/分で電圧が上昇するように印
加し、220Vに達したところで電圧を一定とし、電流
が10μA/m2以下になったところで電流を停止し
た。この結果、厚さ2000Åの陽極酸化物24a、2
4bが形成された。(図4(A))Next, the substrate was dipped in a 3% ethylene glycol solution of tartaric acid, platinum was used as a cathode, and aluminum wiring was used as an anode. A current was passed through this to carry out anodization. The current was initially applied so that the voltage was increased at 2 V / min, the voltage was kept constant when 220 V was reached, and the current was stopped when the current became 10 μA / m 2 or less. As a result, the thickness of the anodic oxide 24a of 2000 Å, 2
4b was formed. (Fig. 4 (A))
【0029】次に、プラズマドーピング法によって不純
物ドープをおこなった。ドーピングガスとしては、N型
にはフォスフィン(PH3)を、P型にはジボラン(B2
H6)を用いた。図にはNチャネル型TFTを示す。加
速電圧は、フォスフィンは80keV、ジボランは65
keVとした。さらにこれをレーザーアニールすること
によって、不純物の活性化をおこない、不純物領域25
a〜25dを形成した。使用したレーザーは、KrFレ
ーザー(波長248nm)で、250〜300mJ/c
m2のエネルギー密度のレーザー光を5ショット照射し
た。(図4(B))Next, impurity doping was performed by the plasma doping method. As the doping gas, phosphine (PH 3 ) is used for the N type and diborane (B 2 ) is used for the P type.
H 6) was used. The figure shows an N-channel TFT. The acceleration voltage is 80 keV for phosphine and 65 for diborane.
It was set to keV. Further, this is laser-annealed to activate the impurities, and the impurity regions 25
a to 25d were formed. The laser used was a KrF laser (wavelength 248 nm), 250 to 300 mJ / c.
A laser beam having an energy density of m 2 was irradiated for 5 shots. (Fig. 4 (B))
【0030】最後に、通常のTFT作製と同様に層間絶
縁物26として、厚さ5000Åの酸化珪素膜を堆積
し、これにコンタクトホールを形成してソース領域、ド
レイン領域に配線・電極27a〜27dを形成した。
(図4(C))
得られたTFTの電界効果移動度はNチャネル型で60
〜120cm2/Vs、Pチャネル型で50〜90cm2
/Vsであった。また、このTFTを用いて作製された
シフトレジスタではドレイン電圧17Vで6MHz、2
0Vで11MHzでの動作が確認された。Finally, a silicon oxide film having a thickness of 5000 Å is deposited as an interlayer insulator 26 and contact holes are formed in the same as in the normal TFT fabrication, and wiring / electrodes 27a to 27d are formed in the source region and the drain region. Was formed.
(FIG. 4C) The field-effect mobility of the obtained TFT is 60 for the N-channel type.
~ 120 cm 2 / Vs, P-channel type 50 to 90 cm 2
Was / Vs. In addition, a shift register manufactured by using this TFT has a drain voltage of 17 V, 6 MHz, and 2 MHz.
The operation at 0 V and 11 MHz was confirmed.
【0031】〔実施例2〕 図5には、図4と同様にア
ルミニウムゲイトのTFT作製をおこなった場合を示
す。ただし、ここではアモルファスシリコンを活性層と
して用いた。図5(A)に示すように、基板31上に下
地酸化珪素膜32を堆積し、さらに厚さ2000〜30
00Åのアモルファスシリコン膜33を堆積した。アモ
ルファスシリコン膜には適当な量のP型もしくはN型不
純物を混入させておいてもよい。そして、上記に示した
ように島状のニッケルもしくは珪化ニッケル被膜34
A、34Bを形成し、この状態で550℃、4時間アニ
ールすることによってアモルファスシリコン膜を結晶化
させた。[Embodiment 2] FIG. 5 shows a case where an aluminum gate TFT is manufactured similarly to FIG. However, here, amorphous silicon was used as the active layer. As shown in FIG. 5A, a base silicon oxide film 32 is deposited on the substrate 31, and the thickness of 2000 to 30 is further increased.
A 00Å amorphous silicon film 33 was deposited. An appropriate amount of P-type or N-type impurities may be mixed in the amorphous silicon film. Then, as described above, the island-shaped nickel or nickel silicide coating 34 is formed.
A and 34B were formed, and an amorphous silicon film was crystallized by annealing in this state at 550 ° C. for 4 hours.
【0032】次に、このようにして得られた結晶シリコ
ン膜を図5(B)に示すようにパターニングした。この
とき、図の中央部(ニッケルもしくは珪化ニッケル被膜
34A、34Bの中間部)のシリコン膜にはニッケルが
多量に含まれているので、これを除くようにパターニン
グして、島状シリコン領域35A、35Bを形成した。
さらに、その上に実質真性なアモルファスシリコン膜3
6を堆積した。その後、図5(C)に示すようにゲイト
絶縁膜37として窒化珪素、酸化珪素等の材料で被膜を
形成し、ゲイト電極38をアルミニウムによって形成
し、図4の場合と同様に陽極酸化をおこない、イオンド
ーピング法によって不純物を拡散させて不純物領域39
A、39Bを形成する。さらに、層間絶縁物40を堆積
し、コンタクトホールを形成し、金属電極41A、41
Bをソース、ドレインに形成してTFTが完成する。こ
のTFTでは活性層の厚さに比べて、ソース、ドレイン
の部分の半導体膜が厚く、また、抵抗率が小さいことが
特徴で、この結果、ソース、ドレイン領域の抵抗が減少
し、TFTの特性が向上する。また、コンタクトの形成
も容易である。Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 5 (B). At this time, since a large amount of nickel is contained in the silicon film in the center portion (intermediate portion of nickel or nickel silicide coatings 34A, 34B) in the drawing, patterning is performed so as to remove it, and the island-shaped silicon region 35A, 35B was formed.
Furthermore, a substantially intrinsic amorphous silicon film 3 is formed thereon.
6 was deposited. After that, as shown in FIG. 5C, a film is formed as the gate insulating film 37 with a material such as silicon nitride or silicon oxide, and the gate electrode 38 is formed with aluminum, and anodization is performed as in the case of FIG. The impurity region 39 by diffusing the impurities by the ion doping method.
A and 39B are formed. Further, an interlayer insulator 40 is deposited, contact holes are formed, and metal electrodes 41A, 41
The TFT is completed by forming B on the source and drain. This TFT is characterized in that the semiconductor film in the source and drain portions is thicker and the resistivity is smaller than the thickness of the active layer. As a result, the resistance in the source and drain regions is reduced, and the TFT characteristics Is improved. Moreover, the formation of contacts is easy.
【0033】〔実施例3〕 図6には、CMOS型のT
FT作製をおこなった場合を示す。図6(A)に示すよ
うに、基板51上に下地酸化珪素膜52を堆積し、さら
に厚さ1000〜1500Åのアモルファスシリコン膜
53を堆積した。そして、上記に示したように島状のニ
ッケルもしくは珪化ニッケル被膜54を形成し、この状
態で550℃でアニールする。この工程によって、珪化
シリコン領域55が成長し、結晶化が進行する。4時間
のアニールによって、図6(B)に示すように、アモル
ファスシリコン膜は結晶シリコンに変化する。また、結
晶化の進行によって珪化シリコン59A、59Bは端に
追いやられる。[Third Embodiment] FIG. 6 shows a CMOS type T
The case where FT fabrication is performed is shown. As shown in FIG. 6A, a base silicon oxide film 52 was deposited on a substrate 51, and an amorphous silicon film 53 having a thickness of 1000 to 1500Å was further deposited. Then, as described above, the island-shaped nickel or nickel silicide film 54 is formed and annealed at 550 ° C. in this state. By this step, the silicon silicide region 55 grows and crystallization proceeds. By the annealing for 4 hours, the amorphous silicon film is changed to crystalline silicon as shown in FIG. Further, the silicon silicides 59A and 59B are driven to the edge due to the progress of crystallization.
【0034】次に、このようにして得られた結晶シリコ
ン膜を図6(B)に示すようにパターニングして島状シ
リコン領域56を形成した。このとき、島状領域の両端
はニッケルの濃度が大きいことに注意すべきである。島
状シリコン領域形成後、ゲイト絶縁膜57、ゲイト電極
58A、58Bを形成した。Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 6B to form island-shaped silicon regions 56. At this time, it should be noted that both ends of the island region have a high nickel concentration. After forming the island-shaped silicon region, the gate insulating film 57 and the gate electrodes 58A and 58B were formed.
【0035】その後、図5(C)に示すように、イオン
ドーピング法によって不純物を拡散させてN型の不純物
領域60AとP型の不純物領域60Bを形成する。この
際には、例えば、N型不純物として燐(ドーピングガス
はフォスフィンPH3)を用い、60〜110kVの加
速電圧で全面にドーピングをおこない、次に、フォトレ
ジストでNチャネル型TFTの領域を覆って、P型不純
物、例えばホウ素(ドーピングガスはジボランB2H6)
を用い、40〜80kVの加速電圧でドーピングすれば
よい。After that, as shown in FIG. 5C, impurities are diffused by an ion doping method to form N-type impurity regions 60A and P-type impurity regions 60B. At this time, for example, phosphorus (doping gas is phosphine PH 3 ) is used as an N-type impurity, the entire surface is doped with an accelerating voltage of 60 to 110 kV, and then a photoresist is used to cover the N-channel TFT region. P-type impurities such as boron (the doping gas is diborane B 2 H 6 ).
And may be doped at an acceleration voltage of 40 to 80 kV.
【0036】ドーピング終了後、図4の場合と同様にレ
ーザー光の照射によって、ソース、ドレインの活性化を
おこない、さらに、層間絶縁物61を堆積し、コンタク
トホールを形成し、金属電極62A、62B、62Cを
ソース、ドレインに形成してTFTが完成する。After the doping is completed, the source and drain are activated by irradiation with laser light as in the case of FIG. 4, and further, an interlayer insulator 61 is deposited, contact holes are formed, and metal electrodes 62A and 62B are formed. , 62C are formed on the source and drain to complete the TFT.
【0037】〔実施例4〕 本実施例は、実施例3の工
程において、550℃、4時間の加熱による結晶化工程
の後に、さらにレーザー光を照射し、結晶シリコン膜の
結晶性をさらに向上させる構成に関する。図7に本実施
例のCMOS型のTFTの作製工程を示す。まず図7
(A)に示すように、基板51上に下地酸化珪素膜52
をスパッタ法により2000Åの厚さに堆積した。さら
に厚さ1000〜1500Åのアモルファスシリコン膜
53をプラズマCVD法で堆積した。そして、島状のニ
ッケルもしくは珪化ニッケル被膜54を形成した。Example 4 In this example, after the crystallization step by heating at 550 ° C. for 4 hours in the step of Example 3, laser light is further irradiated to further improve the crystallinity of the crystalline silicon film. Regarding the configuration to be. FIG. 7 shows a process of manufacturing a CMOS type TFT of this embodiment. First, Fig. 7
As shown in (A), a base silicon oxide film 52 is formed on the substrate 51.
Was deposited to a thickness of 2000Å by the sputtering method. Further, an amorphous silicon film 53 having a thickness of 1000 to 1500 Å was deposited by the plasma CVD method. Then, an island-shaped nickel or nickel silicide film 54 was formed.
【0038】そして窒素雰囲気中において550℃、4
時間のアニールを行なった。この工程によって、珪化シ
リコン領域55が成長し、結晶化が進行する。次に、こ
のようにして得られた結晶シリコン膜を図7(B)に示
すようにパターニングして島状シリコン領域56を形成
した。Then, in a nitrogen atmosphere, 550 ° C., 4
Annealed for time. By this step, the silicon silicide region 55 grows and crystallization proceeds. Next, the crystalline silicon film thus obtained was patterned as shown in FIG. 7B to form island-shaped silicon regions 56.
【0039】さらにKrFエキシマレーザー光(波長2
48nm、パルス幅20nsec)71を照射した。照
射条件は、250mJ/cm2で2ショトとした。照射
パワーとしては、膜厚、基板温度、等の条件を考慮して
200〜400mJ/cm2とすればよい。また、レー
ザー光としては、XeClレーザー(波長308n
m)、ArFレーザー(波長193nm)等も用いるこ
とができる。Further, KrF excimer laser light (wavelength 2
Irradiation with 71 nm (48 nm, pulse width 20 nsec). The irradiation conditions were 250 mJ / cm 2 and 2 shots. The irradiation power may be 200 to 400 mJ / cm 2 in consideration of conditions such as the film thickness and the substrate temperature. As the laser light, a XeCl laser (wavelength 308n
m), ArF laser (wavelength 193 nm), etc. can also be used.
【0040】また、レーザー光の照射と同等の効果を得
ることのできる強光を照射するのでもよい。特に赤外光
の照射によるRTA(ラピット・サーマル・アニール)
は、シリコンに赤外光を選択的に吸収させることができ
るので、効果的なアニールを行なうことができる。な
お、パターニング工程の前にレーザー光の照射を行なう
のでもよい。以上のようにして結晶性の良好なシリコン
膜を得ることができる。このような処理を施した結果、
熱アニールによって結晶化していたシリコン膜53はよ
り結晶性の良好なシリコン膜となった。一方、結晶化し
ていなかった領域(図示せず)においてもレーザー照射
の結果、多結晶性の膜が得られ、膜の変質が観測された
が、結晶性は良くないことがラマン分光法によって明ら
かになった。また、透過型電子顕微鏡による観察では結
晶化しないままレーザーが照射され、結晶化した膜は小
さな結晶が無数に形成されているのに対し、本発明によ
って、結晶化した後、レーザー照射された膜53は結晶
の方向のそろった比較的大きな結晶が観察された。Further, strong light may be applied which can obtain the same effect as the irradiation of laser light. RTA (rapid thermal anneal) by irradiation of infrared light
Since silicon can selectively absorb infrared light, effective annealing can be performed. Note that laser light irradiation may be performed before the patterning step. As described above, a silicon film having good crystallinity can be obtained. As a result of such processing,
The silicon film 53 that had been crystallized by the thermal annealing became a silicon film with better crystallinity. On the other hand, even in a region that was not crystallized (not shown), laser irradiation resulted in a polycrystalline film, and alteration of the film was observed, but it was revealed by Raman spectroscopy that the crystallinity was not good. Became. Further, in observation with a transmission electron microscope, the laser is irradiated without being crystallized, and the crystallized film has numerous small crystals formed, whereas according to the present invention, the laser-irradiated film is crystallized. In 53, a relatively large crystal having the same crystal orientation was observed.
【0041】その後、シリコンを主成分とするゲイト電
極58A、58Bを形成した。そして図7(C)に示す
ように、イオンドーピング法によって不純物を拡散させ
てN型の不純物領域60AとP型の不純物領域60Bを
形成した。この際には、例えば、N型不純物として燐
(ドーピングガスはフォスフィンPH3)を用い、60
〜110kVの加速電圧で全面にドーピングをおこな
い、次に、フォトレジストでNチャネル型TFTの領域
を覆って、P型不純物、例えばホウ素(ドーピングガス
はジボランB2H6)を用い、40〜80kVの加速電圧
でドーピングすればよい。After that, gate electrodes 58A and 58B containing silicon as a main component were formed. Then, as shown in FIG. 7C, impurities were diffused by an ion doping method to form N-type impurity regions 60A and P-type impurity regions 60B. At this time, for example, phosphorus (doping gas is phosphine PH 3 ) is used as the N-type impurity, and 60
The entire surface is doped with an accelerating voltage of ˜110 kV, and then a photoresist is used to cover the region of the N-channel TFT, and P-type impurities such as boron (doping gas is diborane B 2 H 6 ) are used for 40-80 kV. It is sufficient to dope with the acceleration voltage.
【0042】ドーピング終了後、レーザー光の照射によ
って、ソース、ドレインの活性化を行い、さらに層間絶
縁物61を堆積し、コンタクトホールを形成し、金属電
極62A、62B、62Cをソース、ドレインに形成し
てTFTが完成する。本実施例で示したように、結晶化
を助長する触媒元素を導入することにより、550℃、
4時間程度の低温短時間の結晶化工程とレーザー光の照
射によるアニール工程とを併用することにより、結晶性
の良好の結晶シリコン膜を得ることができる。そしてこ
のような結晶シリコン膜を用いてTFTを作製すること
により、高性能なTFTを得ることができる。すなわ
ち、実施例1によって得られたNチャネル型TFTで
は、電界効果移動度(モビリティー)は、40〜60c
m2/Vs(シリコンゲイト型、図3参照)、あるいは
60〜120cm2/Vs(アルミゲイト型、図4参
照)、しきい値電圧は3〜8Vであったが、本実施例で
得られたNチャネル型TFTのモビリティーは150〜
200cm2/Vs、しきい値電圧は0.5〜1.5V
であり、モビリティーが大幅に向上したことと、しきい
値電圧のばらつきが減少したことが注目される。After the doping is completed, the source and the drain are activated by irradiation with a laser beam, an interlayer insulator 61 is further deposited, contact holes are formed, and metal electrodes 62A, 62B and 62C are formed on the source and the drain. Then, the TFT is completed. As shown in this example, by introducing a catalytic element that promotes crystallization, 550 ° C.
By using the crystallization process at a low temperature for a short time of about 4 hours and the annealing process by irradiation with laser light in combination, a crystalline silicon film having good crystallinity can be obtained. A high-performance TFT can be obtained by manufacturing a TFT using such a crystalline silicon film. That is, the N-channel TFT obtained in Example 1 has a field effect mobility (mobility) of 40 to 60 c.
m 2 / Vs (silicon gate type, see FIG. 3) or 60 to 120 cm 2 / Vs (aluminum gate type, see FIG. 4), the threshold voltage was 3 to 8 V, which was obtained in this example. The mobility of N-channel TFT is 150 ~
200 cm 2 / Vs, threshold voltage is 0.5 to 1.5 V
It is noteworthy that the mobility is significantly improved and the variation in the threshold voltage is reduced.
【0043】このような特性は従来は、アモルファスシ
リコン膜のレーザー結晶化によってのみ可能であった
が、従来のレーザー結晶化では、得られるシリコン膜の
特性のばらつきが大きく、また、結晶化には400℃以
上の温度で、350mJ/cm 2以上の高いレーザーエ
ネルギーの照射が必要であり、量産性に問題があった。
この点、本実施例では、基板温度、エネルギー密度とも
それより小さい値で十分であるため、量産性に関しては
問題がなかった。さらに、ばらつきは従来の熱アニール
による固相成長結晶化法と同程度であるため、得られる
TFTも特性の揃ったものであった。Conventionally, such characteristics are
Only possible by laser crystallization of the recon film
However, in conventional laser crystallization, the obtained silicon film
There is a large variation in properties, and 400 ° C or higher for crystallization.
350 mJ / cm at the above temperature 2Higher laser energy
There was a problem in mass productivity because irradiation of energy was necessary.
In this respect, in this embodiment, both the substrate temperature and the energy density are
A smaller value is sufficient, so for mass production
There was no problem. Furthermore, the variation is caused by conventional thermal annealing.
Since it is similar to the solid-phase growth crystallization method by
The TFT also had uniform characteristics.
【0044】なお、本発明ではNiの濃度が低いとシリ
コン膜の結晶化が不十分であり、TFTの特性が良くな
かった。しかしながら、本実施例では仮にシリコン膜の
結晶性が不十分であっても、その後のレーザー照射によ
ってそれを補うことができるので、Niの濃度が低くと
もTFTの特性が低下することはなかった。このため、
デバイスの活性層領域におけるニッケル濃度をさらに低
くすることができ、デバイスの電気的安定性や信頼性の
上から極めて好ましい構成とすることができる。In the present invention, when the concentration of Ni was low, the crystallization of the silicon film was insufficient and the TFT characteristics were not good. However, in this example, even if the crystallinity of the silicon film is insufficient, it can be compensated by the subsequent laser irradiation, so that the characteristics of the TFT were not deteriorated even if the concentration of Ni was low. For this reason,
The nickel concentration in the active layer region of the device can be further reduced, and the structure can be made extremely preferable from the viewpoint of electrical stability and reliability of the device.
【0045】〔実施例5〕 本実施例は、アモルファス
シリコンの結晶化を助長する触媒元素を溶液に含有さ
せ、この溶液をアモルファスシリコン膜上に塗布するこ
とにより、触媒元素をアモルファスシリコン膜に導入す
る構成に関する。さらに本実施例は、触媒元素を選択的
に導入し、該導入領域より触媒元素が導入されなかった
領域へと結晶成長を行なわすことにより、触媒元素の濃
度が少ない結晶性シリコン膜を得る方法に関する。[Embodiment 5] In this embodiment, a catalyst element that promotes crystallization of amorphous silicon is contained in a solution, and this solution is applied onto the amorphous silicon film to introduce the catalyst element into the amorphous silicon film. Related to the configuration. Further, the present example is a method of obtaining a crystalline silicon film having a low concentration of the catalyst element by selectively introducing the catalyst element and performing crystal growth from the introduction region to the region where the catalyst element was not introduced. Regarding
【0046】図8に本実施例の作製工程の概略を示す。
また図8において、図2と同符号の部分は図2と同一の
箇所を示す。まず、ガラス基板(コーニング7059、
10cm角)上に下地の酸化珪素膜1Bを2000Åの
厚さにスパッタ法で形成し、さらにプラズマCVD法に
よりアモルファスシリコン膜1を1000Åの厚さに成
膜した。次にマスクとなる酸化珪素膜80を2000Å
の厚さに成膜した。この酸化珪素膜80の膜厚について
は、発明者等の実験によると500Åでも問題がないこ
とを確認しており、膜質が緻密であれば更に薄くても良
いと思われる。FIG. 8 shows an outline of the manufacturing process of this embodiment.
Further, in FIG. 8, the parts having the same reference numerals as those in FIG. 2 indicate the same parts as in FIG. First, a glass substrate (Corning 7059,
An underlying silicon oxide film 1B was formed to a thickness of 2000 Å by a sputtering method, and an amorphous silicon film 1 was formed to a thickness of 1000 Å by a plasma CVD method. Next, a silicon oxide film 80 serving as a mask is 2,000 liters.
Was deposited to a thickness of. Regarding the film thickness of the silicon oxide film 80, it has been confirmed by experiments by the inventors that there is no problem even if it is 500 Å, and it is considered that the film thickness may be further reduced if the film quality is dense.
【0047】そして通常のフォトリソパターニング工程
によって、必要とするパターンに酸化珪素膜80をパー
ニングした。そして、酸素雰囲気中における紫外線の照
射で薄い酸化珪素膜82を露呈したアモルファスシリコ
ン膜1の表面に成膜した。この酸化珪素膜82の作製
は、酸素雰囲気中でUV光を5分間照射することによっ
て行なわれる。なおこの酸化珪素膜82の厚さは20〜
50Å程度と考えられる。(図8(A))Then, the silicon oxide film 80 was patterned into a required pattern by a normal photolithographic patterning process. Then, a thin silicon oxide film 82 was formed on the surface of the exposed amorphous silicon film 1 by irradiation of ultraviolet rays in an oxygen atmosphere. The silicon oxide film 82 is manufactured by irradiating UV light for 5 minutes in an oxygen atmosphere. The silicon oxide film 82 has a thickness of 20 to
It is considered to be around 50Å. (Figure 8 (A))
【0048】この酸化珪素膜は、後の工程において塗布
される溶液の濡れ性を良くするためのものである。この
状態において、酢酸塩溶液中にニッケルを100ppm
(重量換算)添加した酢酸塩溶液を5ml滴下(10c
m角基板の場合)した。またこの際、スピナー84で5
0rpmで10秒のスピンコートを行い、基板表面全体
に均一な水膜83を形成させた。さらにこの状態で5分
間保持した後スピナー84を用いて2000rpm、6
0秒のスピンドライを行った。なおこの保持は、スピナ
ー上において0〜150rpmの回転をさせながら行な
ってもよい。(図8(A))This silicon oxide film is for improving the wettability of the solution applied in the subsequent step. In this state, 100 ppm of nickel was added to the acetate solution.
(Weight conversion) 5 ml of the added acetate solution was added dropwise (10c
In the case of m-square substrate). Also, at this time, 5 with the spinner 84
Spin coating was performed at 0 rpm for 10 seconds to form a uniform water film 83 on the entire surface of the substrate. After holding this state for 5 minutes, spinner 84 is used to rotate at 2000 rpm for 6 minutes.
Spin drying for 0 seconds was performed. This holding may be performed while rotating the spinner at 0 to 150 rpm. (Figure 8 (A))
【0049】上記工程によって、85で示される領域に
ニッケルが導入されることになる。そして300〜50
0度の温度で加熱処理を行い、85で示す領域の表面に
珪化ニッケルを生成させた。次にマスクである酸化珪素
膜80を取り除き、550度(窒素雰囲気)、4時間の
加熱処理を施すことにより、アモルファスシリコン膜8
0の結晶化を行った。この際、ニッケルが導入された領
域85からニッケルが導入されなった領域へと横方向
(基板に平行な方向)に結晶成長が行われる。勿論ニッ
ケルが直接導入された領域においても結晶化が行なわれ
る。By the above steps, nickel will be introduced into the region indicated by 85. And 300-50
A heat treatment was performed at a temperature of 0 ° C. to form nickel silicide on the surface of the area indicated by 85. Next, the silicon oxide film 80, which is a mask, is removed, and heat treatment is performed for 4 hours at 550 ° C. (nitrogen atmosphere), whereby the amorphous silicon film 8 is formed.
0 crystallization was performed. At this time, crystal growth is performed in the lateral direction (direction parallel to the substrate) from the region 85 into which nickel has been introduced to the region into which nickel has not been introduced. Of course, crystallization is performed even in the region where nickel is directly introduced.
【0050】ここでは、熱処理を加えて85で示す領域
の表面に珪化ニッケル膜を生成させ、その後に酸化珪素
膜80を取り除いたが、酸化珪素膜80を取り除かず
に、550度、4時間の加熱処理を行い、結晶化をさせ
る場合は、珪化ニッケル膜を生成させる工程を行わなく
てよい。この場合は、結晶化工程の後に酸化珪素膜80
を取り除けばよい。Here, a heat treatment is applied to form a nickel silicide film on the surface of the region indicated by 85, and then the silicon oxide film 80 is removed. However, without removing the silicon oxide film 80, the temperature is set to 550 ° C. for 4 hours. When heat treatment is performed for crystallization, the step of forming a nickel silicide film may not be performed. In this case, the silicon oxide film 80 is formed after the crystallization process.
Should be removed.
【0051】図8(B)に示すのは、結晶化が進行する
中間状態を示す。これは、端のほうに導入されたニッケ
ルが珪化ニッケル3Aとして中央部に進行し、また、ニ
ッケルが通過した部分3は結晶シリコンとなっている状
態を示す。さらに結晶化が進行すると、図8(C)に示
すように2つのニッケルが導入された領域85から出発
した結晶化がぶつかって、中間に珪化ニッケル3Aが残
って、結晶化が終了する。FIG. 8B shows an intermediate state in which crystallization progresses. This shows a state in which nickel introduced into the end progresses to the central portion as nickel silicide 3A, and the portion 3 through which nickel passes is crystalline silicon. When the crystallization further progresses, as shown in FIG. 8C, the crystallization starting from the region 85 into which the two nickels are introduced collides with each other, leaving nickel silicide 3A in the middle, and the crystallization ends.
【0052】以上の工程で結晶シリコンを得ることがで
きるが、このときに生じる珪化ニッケル3Aからニッケ
ルが半導体被膜中に拡散することは好ましくない。そこ
で、フッ酸もしくは塩酸で、3Aの領域をエッチングし
た。エッチングした様子を図8(D)に示す。粒界のあ
った部分は溝4Aとなる。Although crystalline silicon can be obtained through the above steps, it is not preferable that nickel diffused from the nickel silicide 3A produced at this time into the semiconductor film. Therefore, the region 3A was etched with hydrofluoric acid or hydrochloric acid. The state of etching is shown in FIG. The portion having the grain boundary becomes the groove 4A.
【0053】図8(C)において、領域86が領域85
から横方向に結晶化が行われた領域である。この86で
示される領域のニッケル濃度を図9に示す。図9に示す
のは、SIMSで結晶化工程が終了した結晶シリコン膜
の86で示される領域の深さ方向のニッケル濃度分布を
計測したものである。またニッケルが直接導入された領
域85におけるニッケルの濃度は図9に示す濃度分布よ
りさらに1桁以上高い値を示すことが確認されている。
このようにして得られた結晶性シリコン膜を用いて、実
施例1と同様な方法でTFTを作製した。In FIG. 8C, the area 86 is the area 85.
Is a region where crystallization is performed in the lateral direction. The nickel concentration in the area indicated by 86 is shown in FIG. FIG. 9 shows the nickel concentration distribution in the depth direction of the region indicated by 86 of the crystalline silicon film which has been crystallized by SIMS. Further, it has been confirmed that the nickel concentration in the region 85 into which nickel is directly introduced has a value higher by one digit or more than the concentration distribution shown in FIG.
Using the crystalline silicon film thus obtained, a TFT was manufactured in the same manner as in Example 1.
【0054】なお、このようにして得られた結晶性シリ
コン膜に実施例4のようにレーザーもしくはそれと同等
な強光の照射によって、結晶性をさらに改善せしめるこ
とは有効である。実施例4においてはシリコン膜中のニ
ッケル濃度が比較的高かったために、レーザー照射によ
って、シリコン膜中のニッケルが析出して0.1〜10
μm程度の珪化ニッケルの粒がシリコン膜内に形成さ
れ、膜のモフォロジーが悪化した。しかしながら、本実
施例では、実施例1および2よりもはるかにニッケルの
濃度を低減せしめることが可能であるため、珪化ニッケ
ルの析出はなく、レーザー照射によって膜が荒れること
も防げた。It is effective to further improve the crystallinity of the crystalline silicon film thus obtained by irradiating it with a laser or strong light equivalent thereto as in Example 4. In Example 4, since the nickel concentration in the silicon film was comparatively high, the nickel in the silicon film was precipitated by laser irradiation and the concentration was 0.1-10.
Grains of nickel silicide of about μm were formed in the silicon film, and the morphology of the film was deteriorated. However, in this example, the concentration of nickel could be reduced much more than in Examples 1 and 2, so that nickel silicide was not deposited and the film was prevented from being roughened by laser irradiation.
【0055】図9に示されるニッケル濃度は、溶液中の
ニッケル濃度を制御することによって、制御することが
できる。本実施例においては、溶液中のニッケル濃度を
100ppmとしたが、これを10ppmとしても結晶
化が可能なことが判明している。この場合、図9で示さ
れる図8の領域86のニッケル濃度をさらに1桁下げる
ことができる。しかしながら、溶液中のニッケル濃度を
少なくすると、横方向への結晶成長距離が短くなるとい
う問題がある。The nickel concentration shown in FIG. 9 can be controlled by controlling the nickel concentration in the solution. In this example, the nickel concentration in the solution was set to 100 ppm, but it has been found that crystallization is possible even when the nickel concentration is set to 10 ppm. In this case, the nickel concentration in the region 86 of FIG. 8 shown in FIG. 9 can be lowered by one digit. However, when the nickel concentration in the solution is reduced, there is a problem that the crystal growth distance in the lateral direction becomes short.
【0056】以上のようにして結晶化が行なわれた結晶
シリコン膜はそのままTFTの活性層に利用することが
できる。特に86で示される領域を用いてTFTの活性
層を形成することはその触媒元素濃度の低いことから極
めて有用である。本実施例においては、触媒元素を含ま
せた溶液として、酢酸塩溶液を用いたが、広く水溶液、
有機溶媒溶液等を用いることができる。ここで触媒元素
は化合物として含まれていなくても単に分散させること
により含ませるのでもよい。The crystalline silicon film crystallized as described above can be used as it is for the active layer of the TFT. In particular, it is extremely useful to form the active layer of the TFT by using the region indicated by 86 because the catalyst element concentration is low. In this embodiment, an acetate solution was used as the solution containing the catalytic element, but it was widely used as an aqueous solution.
An organic solvent solution or the like can be used. Here, the catalyst element may not be contained as a compound, but may be contained simply by dispersing.
【0057】触媒元素を含ませる溶媒としては、極性溶
媒である水、アルコール、酸、アンモニアから選ばれた
ものを用いることができる。触媒としてニッケルを用
い、このニッケルを極性溶媒に含ませる場合、ニッケル
はニッケル化合物として導入される。このニッケル化合
物としては、代表的には臭化ニッケル、酢酸ニッケル、
蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッ
ケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、ニ
ッケルアセチルアセトネ−ト、4−シクロヘキシル酪酸
ニッケル、酸化ニッケル、水酸化ニッケルから選ばれた
ものが用いられる。The solvent containing the catalytic element may be selected from polar solvents such as water, alcohols, acids and ammonia. When nickel is used as a catalyst and this nickel is included in the polar solvent, nickel is introduced as a nickel compound. The nickel compound is typically nickel bromide, nickel acetate,
A material selected from nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel acetylacetonate, nickel 4-cyclohexylbutyrate, nickel oxide and nickel hydroxide is used.
【0058】また溶媒としては、無極性溶媒であるベン
ゼン、トルエン、キシレン、四塩化炭素、クロロホル
ム、エーテルから選ばれたものを用いることができる。
この場合はニッケルはニッケル化合物として導入され
る。このニッケル化合物としては代表的には、ニッケル
アセチルアセトネ−ト、2−エチルヘキサン酸ニッケル
から選ばれたものを用いることができる。The solvent used may be a nonpolar solvent selected from benzene, toluene, xylene, carbon tetrachloride, chloroform and ether.
In this case nickel is introduced as a nickel compound. As the nickel compound, one selected from nickel acetylacetonate and nickel 2-ethylhexanoate can be typically used.
【0059】また触媒元素を含有させた溶液に界面活性
剤を添加することも有用である。これは、被塗布面に対
する密着性を高め吸着性を制御するためである。この界
面活性剤は予め被塗布面上に塗布するのでもよい。また
触媒元素としてニッケル単体を用いる場合には、酸に溶
かして溶液とする必要がある。It is also useful to add a surfactant to the solution containing the catalytic element. This is to enhance the adhesion to the surface to be coated and control the adsorptivity. This surfactant may be applied on the surface to be coated in advance. When nickel alone is used as the catalyst element, it needs to be dissolved in acid to form a solution.
【0060】以上述べたのは、触媒元素であるニッケル
が完全に溶解した溶液を用いる例であるが、ニッケルが
完全に溶解していなくとも、ニッケル単体あるいはニッ
ケルの化合物からなる粉末が分散媒中に均一に分散した
エマルジョンの如き材料を用いてもよい。または酸化膜
形成用の溶液を用いるのでもよい。このような溶液とし
ては、東京応化工業株式会社のOCD(Ohka Diffusion
Source)を用いることができる。このOCD溶液を用い
れば、被形成面上に塗布し、200℃程度でベークする
ことで、簡単に酸化珪素膜を形成できる。また不純物を
添加することも自由であるので、利用することができ
る。The above description is an example of using a solution in which nickel, which is a catalytic element, is completely dissolved. However, even if nickel is not completely dissolved, powder of nickel simple substance or a nickel compound is in the dispersion medium. A material such as an emulsion uniformly dispersed in the above may be used. Alternatively, a solution for forming an oxide film may be used. Examples of such a solution include OCD (Ohka Diffusion) of Tokyo Ohka Kogyo Co., Ltd.
Source) can be used. Using this OCD solution, a silicon oxide film can be easily formed by applying it on the surface to be formed and baking it at about 200 ° C. In addition, it is possible to add impurities so that they can be used.
【0061】なおこれらのことは、触媒元素としてニッ
ケル以外の材料を用いた場合であっても同様である。ま
た、溶液として2−エチルヘキサン酸ニッケルのトルエ
ン溶液の如き無極性溶媒を用いることで、非晶質珪素膜
表面に直接塗布することができる。この場合にはレジス
ト塗布の際に使用されている密着剤の如き材料を予め塗
布することは有効である。しかし塗布量が多過ぎる場合
には逆に非晶質珪素中への触媒元素の添加を妨害してし
まうために注意が必要である。The same applies to the case where a material other than nickel is used as the catalyst element. Further, by using a nonpolar solvent such as a solution of nickel 2-ethylhexanoate in toluene as a solution, the solution can be directly applied to the surface of the amorphous silicon film. In this case, it is effective to pre-apply a material such as an adhesive used when applying the resist. However, if the coating amount is too large, the addition of the catalytic element into the amorphous silicon will be hindered, and therefore caution must be exercised.
【0062】溶液に含ませる触媒元素の量は、その溶液
の種類にも依存するが、概略の傾向としてはニッケル量
として溶液に対して200ppm〜1ppm、好ましく
は50ppm〜1ppm(重量換算)とすることが望ま
しい。これは、結晶化終了後における膜中のニッケル濃
度や耐フッ酸性に鑑みて決められる値である。なお本実
施例においては、アモルファスシリコン膜の上表面に触
媒元素を含有した溶液を塗布する例を示したが、アモル
ファスシリコン膜の成膜前に下地膜上に触媒元素を含有
した溶液を塗布するのでもよい。The amount of the catalytic element contained in the solution depends on the kind of the solution, but the general tendency is to set the amount of nickel to 200 ppm to 1 ppm, preferably 50 ppm to 1 ppm (weight conversion) with respect to the solution. Is desirable. This is a value determined in consideration of the nickel concentration in the film and the hydrofluoric acid resistance after completion of crystallization. In this example, the example in which the solution containing the catalytic element is applied to the upper surface of the amorphous silicon film is shown, but the solution containing the catalytic element is applied to the base film before forming the amorphous silicon film. May be
【0063】〔実施例6〕 本実施例は、本発明を用い
てTFTを作製する際の触媒元素の添加領域と結晶化領
域、およびTFTの活性層(チャネル領域)、コンタク
トホールの位置関係に関する。以下には、マクティブマ
トリクスの画素部分を例にして説明する。図10に本実
施例のTFTの作製工程を示す。まず図10(A)に示
すように、基板91上に下地酸化珪素膜92をスパッタ
法により2000Åの厚さに堆積した。さらに厚さ30
0〜1500Å、例えば、800Åのアモルファスシリ
コン膜93をプラズマCVD法で堆積した。そして、厚
さ200〜2000Å、例えば、300Åの酸化珪素膜
94を形成し、これに孔96a、96bを形成して、こ
れをマスクとした。そして、スパッタ法もしくは実施例
5のごときスピン塗布法によって、極めて薄いニッケル
膜もしくはニッケル化合物膜95を全面に形成した。[Embodiment 6] This embodiment relates to a positional relationship between a catalytic element addition region and a crystallization region, a TFT active layer (channel region), and a contact hole when a TFT is manufactured using the present invention. . The pixel portion of the Mactive matrix will be described below as an example. FIG. 10 shows a manufacturing process of the TFT of this embodiment. First, as shown in FIG. 10A, a base silicon oxide film 92 was deposited on a substrate 91 to a thickness of 2000 Å by a sputtering method. Further thickness 30
An amorphous silicon film 93 having a thickness of 0 to 1500 Å, for example, 800 Å was deposited by the plasma CVD method. Then, a silicon oxide film 94 having a thickness of 200 to 2000 Å, for example, 300 Å is formed, and holes 96a and 96b are formed in the silicon oxide film 94, which is used as a mask. Then, an extremely thin nickel film or nickel compound film 95 was formed on the entire surface by the sputtering method or the spin coating method as in the fifth embodiment.
【0064】そして窒素雰囲気中において550℃、4
時間のアニールを行なった。この工程によって、アモル
ファスシリコン膜は孔96a、96bの直下の部分97
a、97bが珪化物となり、そこから結晶化が進行しシ
リコン領域98a、98bが成長した。その先端部分は
ニッケル濃度の高い領域99a、99bであった。(図
10(B))
十分に結晶化が進行した状態では孔96aと96bから
進行した結晶化がその中間で衝突し、この状態で結晶化
が停止した。結晶化の衝突した部分にはニッケルの濃度
の高い領域99aが残された。この状態で、さらに実施
例4のようにエキシマレーザー等によって光アニールを
おこなってもよい。(図10(C))
次に、このようにして得られた結晶シリコン膜を図10
(D)に示すようにパターニングして島状シリコン領域
100を形成した。シリコン領域100の中にはニッケ
ル濃度の高い領域97aの一部と99cが残されてい
る。さらに、プラズマCVD法によって厚さ700〜2
000Å、例えば、1200Åの酸化珪素膜101を形
成し、これをゲイト絶縁膜とした。(図10(D))Then, in a nitrogen atmosphere at 550 ° C., 4
Annealed for time. By this step, the amorphous silicon film is formed in the portion 97 immediately below the holes 96a and 96b.
a and 97b became silicide, crystallization proceeded from there, and silicon regions 98a and 98b grew. The tip portions were regions 99a and 99b having a high nickel concentration. (FIG. 10 (B)) In a state where the crystallization was sufficiently advanced, the crystallizations progressing through the holes 96a and 96b collided in the middle, and the crystallization was stopped in this state. A region 99a having a high nickel concentration was left in the portion where the crystallization collided. In this state, optical annealing may be further performed by an excimer laser or the like as in the fourth embodiment. (FIG. 10C) Next, the crystalline silicon film thus obtained is shown in FIG.
The island-shaped silicon region 100 was formed by patterning as shown in FIG. In the silicon region 100, a part of the nickel-rich region 97a and 99c are left. Further, the thickness is 700 to 2 by the plasma CVD method.
A silicon oxide film 101 of 000 Å, for example, 1200 Å was formed and used as a gate insulating film. (Figure 10 (D))
【0065】その後、実施例1と同じ手段を用いて、ア
ルミニウムによってゲイト電極102を形成した。ゲイ
ト電極の周囲には厚さ1000〜5000Åの陽極酸化
膜103を形成した。そして、イオンドーピング法によ
って不純物を拡散させてN型の不純物領域104、10
5を形成した。この際には、図にも示したように、ニッ
ケル濃度の高い領域97a、99cがゲイト電極の直下
の部分(チャネル領域)に位置しないよう、ゲイト電極
の位置を決定しなければならない。(図10(E)After that, the gate electrode 102 was formed of aluminum by using the same means as in Example 1. An anodized film 103 having a thickness of 1000 to 5000 Å was formed around the gate electrode. Then, the N-type impurity regions 104 and 10 are formed by diffusing the impurities by the ion doping method.
5 was formed. At this time, as shown in the figure, the position of the gate electrode must be determined so that the regions 97a and 99c having a high nickel concentration are not located in the portion (channel region) immediately below the gate electrode. (Fig. 10 (E)
【0066】ドーピング終了後、レーザー光の照射によ
って、ソース、ドレインの活性化を行い、さらに層間絶
縁物106を堆積し、スパッタ法によって、厚さ500
〜1500Å、例えば800Åの透明導電体被膜を形成
し、これをパターニング・エッチングすることによって
画素電極107を形成した。さらに、層間絶縁物106
にコンタクトホールを形成し、金属電極108、109
をTFTのソース、ドレインに形成してTFTが完成し
た。コンタクトホールの形成の際には、コンタクトホー
ルをニッケル濃度の高い領域97a、99cを避けて形
成することが望ましい。このためには、コンタクトホー
ルはニッケル添加のための孔96a、96bと極力重な
らないように設計すればよい。このような設計をおこな
うのは、ニッケルの濃度の高い領域ではフッ化水素系の
溶液に対して、ニッケルを有しないシリコン膜に比較し
てエッチングされやすく、コンタクトホールの形成の際
に、シリコン膜がオーバーエッチされてしまい、コンタ
クト不良を生じやすいからである。図では、左側のコン
タクトはニッケル濃度の高い領域97aと一部、重なっ
ているが、電極のうち、少なくとも一部は、ニッケルの
添加された領域でない領域とコンタクトしていることが
望ましい。After the doping is completed, the source and the drain are activated by irradiating the laser beam, the interlayer insulator 106 is further deposited, and the thickness of 500 is obtained by the sputtering method.
A transparent conductor film having a thickness of ˜1500 Å, for example 800 Å, was formed, and the pixel electrode 107 was formed by patterning and etching the film. Further, the interlayer insulator 106
A contact hole is formed in the metal electrode 108, 109
Are formed on the source and drain of the TFT to complete the TFT. When forming the contact hole, it is desirable to form the contact hole while avoiding the regions 97a and 99c having a high nickel concentration. For this purpose, the contact hole may be designed so as not to overlap the holes 96a and 96b for adding nickel as much as possible. Such a design is performed in a region having a high concentration of nickel because it is more likely to be etched by a hydrogen fluoride-based solution than a silicon film having no nickel, and a silicon film is formed when a contact hole is formed. Is over-etched and a contact failure is likely to occur. In the figure, the contact on the left side partially overlaps with the nickel-rich region 97a, but it is desirable that at least part of the electrode is in contact with a region that is not a region to which nickel is added.
【0067】[0067]
【発明の効果】以上、述べたように、本発明はアモルフ
ァスシリコン結晶化の低温化、短時間化を促進するとい
う意味で画期的なものであり、また、そのための設備、
装置、手法は極めて一般的で、かつ量産性に優れたもの
であるので、産業にもたらす利益は図りしえないもので
ある。INDUSTRIAL APPLICABILITY As described above, the present invention is epoch-making in the sense that it accelerates the crystallization of amorphous silicon at a low temperature and in a short time.
Since the devices and methods are extremely general and are excellent in mass productivity, the benefits to the industry are immeasurable.
【0068】例えば、従来の固相成長法においては、少
なくとも24時間のアニールが必要とされたために、1
枚当たりの基板処理時間を2分とすれば、アニール炉は
15本も必要とされたのであるが、本発明によって、4
時間以内に短縮することができたので、アニール炉の数
を1/6以下に削減することができる。このことによる
生産性の向上、設備投資額の削減は、基板処理コストの
低下につながり、ひいてはTFT価格の低下とそれによ
る新規需要の喚起につながるものである。このように本
発明は工業上、有益であり、特許されるにふさわしいも
のである。For example, since the conventional solid phase growth method requires annealing for at least 24 hours,
If the substrate processing time per sheet was 2 minutes, 15 annealing furnaces were required.
Since it can be shortened within the time, the number of annealing furnaces can be reduced to 1/6 or less. The improvement in productivity and the reduction in capital investment resulting from this result in a reduction in the substrate processing cost, which in turn leads to a reduction in the TFT price and thereby a new demand. As described above, the present invention is industrially useful and is suitable for patent.
【図1】 実施例の工程の上面図を示す。(結晶化と
TFTの配置)FIG. 1 shows a top view of a process of an example. (Crystallization and placement of TFT)
【図2】 実施例の工程の断面図を示す。(選択的に
結晶化する工程)FIG. 2 is a sectional view showing a process of an example. (Step of selectively crystallizing)
【図3】 実施例の工程の断面図を示す。(実施例1
参照)FIG. 3 is a sectional view showing a process of the example. (Example 1
reference)
【図4】 実施例の工程の断面図を示す。(実施例1
参照)FIG. 4 is a sectional view showing a process of the example. (Example 1
reference)
【図5】 実施例の工程の断面図を示す。(実施例2
参照)FIG. 5 is a sectional view showing a process of the example. (Example 2
reference)
【図6】 実施例の工程の断面図を示す。(実施例3
参照)FIG. 6 is a sectional view showing a process of the example. (Example 3
reference)
【図7】 実施例の工程の断面図を示す。(実施例4
参照)FIG. 7 shows a cross-sectional view of a process of an example. (Example 4
reference)
【図8】 実施例の工程の断面図を示す。(実施例5
参照)FIG. 8 is a sectional view showing a process of the example. (Example 5
reference)
【図9】 結晶シリコン膜中のニッケル濃度を示す。
(実施例5参照)FIG. 9 shows a nickel concentration in a crystalline silicon film.
(See Example 5)
【図10】 実施例の工程の断面図を示す。(実施例6
参照)FIG. 10 shows a cross-sectional view of a process of an example. (Example 6
reference)
1 ・・・アモルファスシリコン 2 ・・・島状ニッケル膜 3 ・・・結晶シリコン 4 ・・・粒界 5 ・・・結晶化の進行していない領域 6 ・・・半導体領域 7 ・・・ゲイト配線 1 ... Amorphous silicon 2 ... Island nickel film 3 ... Crystalline silicon 4 ... Grain boundary 5: Area where crystallization has not progressed 6 ... Semiconductor area 7: Gate wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (56)参考文献 特開 平2−140915(JP,A) 特開 平2−167890(JP,A) 特開 平2−260521(JP,A) 特開 平3−22540(JP,A) 特開 平3−29316(JP,A) 特開 平3−159119(JP,A) 特開 平3−280420(JP,A) 特開 昭50−104867(JP,A) 特開 昭59−75670(JP,A) 特開 昭62−104021(JP,A) 特公 昭45−22173(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/336 H01L 21/20 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shunpei Yamasaki 398 Hase, Atsugi, Kanagawa Prefecture, Semiconductor Energy Laboratory Co., Ltd. (72) Inventor Yasuhiko Takemura 398, Hase, Atsugi, Kanagawa Prefecture, Semiconductor Energy Laboratory, Inc. ) References JP-A-2-140915 (JP, A) JP-A-2-167890 (JP, A) JP-A-2-260521 (JP, A) JP-A-3-22540 (JP, A) JP-A 3-29316 (JP, A) JP-A-3-159119 (JP, A) JP-A-3-280420 (JP, A) JP-A-50-104867 (JP, A) JP-A-59-75670 (JP, A) JP-A-62-104021 (JP, A) JP-B-45-22173 (JP, B1) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/336 H01L 21 / 20
Claims (8)
成し、 前記シリコン膜上に酸化珪素膜を形成し、 前記酸化珪素膜をパターニングして前記シリコン膜の一
部を露出させ、 シリコンの結晶化を促進する金属元素を含む溶液を前記
露出させたシリコン膜に塗布し、 前記シリコン膜に第1の熱処理をすることで前記シリコ
ン膜中の前記金属元素の濃度を1×1016cm-3〜1×
1019cm-3とするとともに、前記金属元素を前記シリ
コン膜内を移動させてアモルファスシリコン膜を結晶化
し、 前記酸化珪素膜を除去し、 前記結晶化されたシリコン膜をパターニングして、チャ
ネル形成領域が設けられる半導体領域を形成し、 前記半導体領域上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にゲート電極を形成し、 前記ゲート電極をマスクにして、前記半導体領域に燐を
選択的に添加し、 前記燐を添加した半導体領域に第2の熱処理をすること
を含む半導体装置の製造方法であって、 前記金属元素はニッケル、鉄、コバルト、白金、パラジ
ウムのうちのいずれかの元素であることを特徴とする半
導体装置の製造方法。1. Crystallization of silicon by forming an amorphous silicon film on an insulating surface, forming a silicon oxide film on the silicon film, and patterning the silicon oxide film to expose a part of the silicon film. The exposed silicon film is coated with a solution containing a metal element that promotes the heat treatment, and the silicon film is subjected to a first heat treatment so that the concentration of the metal element in the silicon film is 1 × 10 16 cm −3 1 x
At 10 19 cm −3 , the metal element is moved in the silicon film to crystallize the amorphous silicon film, the silicon oxide film is removed, and the crystallized silicon film is patterned to form a channel. A semiconductor region in which a region is provided is formed, a gate insulating film is formed over the semiconductor region, a gate electrode is formed over the gate insulating film, and the gate electrode is used as a mask to selectively select phosphorus in the semiconductor region. And a second heat treatment on the phosphorus-added semiconductor region, wherein the metal element is any one of nickel, iron, cobalt, platinum, and palladium. A method of manufacturing a semiconductor device, comprising:
おいて、前記溶液は1ppmから200ppmの前記金
属元素を含むことを特徴とする半導体装置の製造方法。Wherein <br/> Oite method of manufacturing a semiconductor device according to claim 1, wherein the solution is a method of manufacturing a semiconductor device characterized by containing the metal element of 200ppm from 1 ppm.
造方法において、前記第2の熱処理の後に、前記半導体
領域上および前記ゲート電極上に絶縁膜を形成し、 前記絶縁膜にコンタクトホールを形成して、前記半導体
領域の一部を露出させることを含む半導体装置の製造方
法であって、 前記コンタクトホールによって露出させた半導体領域
は、前記酸化珪素膜のパターニングによって露出させた
領域と一部重なっていることを特徴とする半導体装置の
製造方法。3. Manufacturing of the semiconductor device according to claim 1 or 2.
In the manufacturing method , after the second heat treatment, an insulating film is formed on the semiconductor region and the gate electrode, a contact hole is formed in the insulating film, and a part of the semiconductor region is exposed. A method of manufacturing a semiconductor device, comprising: the semiconductor region exposed by the contact hole partially overlapping with a region exposed by patterning of the silicon oxide film.
導体装置の製造方法において、前記チャネル形成領域
は、前記酸化珪素膜のパターニングによって露出させた
領域と異なることを特徴とする半導体装置の製造方法。4. The half according to any one of claims 1 to 3.
The method of manufacturing a conductor arrangement, wherein the channel forming region, a method of manufacturing a semiconductor device, characterized in that different from the exposed areas by patterning of the silicon oxide film.
内で、前記結晶化されたシリコン膜を加熱処理すること
を特徴とする請求項1乃至4のいずれか一項に記載の半
導体装置の製造方法。5. A after the first heat treatment, in an atmosphere containing chlorine, semiconductor device according to any one of claims 1 to 4, characterized in that the heat treatment the crystallized silicon film Manufacturing method.
おいて、前記結晶化されたシリコン膜への加熱処理は、
前記塩素を含む雰囲気内で400〜650℃にて行われ
ることを特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5 , wherein the heat treatment of the crystallized silicon film is performed by:
A method for manufacturing a semiconductor device, which is performed at 400 to 650 ° C. in an atmosphere containing chlorine.
導体装置の製造方法において、前記第1の熱処理は、5
50℃以下で4時間以内で行われることを特徴とする半
導体装置の製造方法。 7. The half according to any one of claims 1 to 6.
In the method for manufacturing a conductor device, the first heat treatment is 5
A method of manufacturing a semiconductor device, which is performed at 50 ° C. or less within 4 hours.
導体装置の製造方法において、前記第1の熱処理の後に
前記結晶化されたシリコン膜にレーザー光もしくはそれ
と同等な強光を照射することを特徴とする半導体装置の
製造方法。8. The half according to any one of claims 1 to 7.
In the method of manufacturing a conductor device, the crystallized silicon film is irradiated with laser light or intense light equivalent thereto after the first heat treatment.
Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000213731A JP3413162B2 (en) | 1993-02-15 | 2000-07-14 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-48533 | 1993-02-15 | ||
JP4853393 | 1993-02-15 | ||
JP2000213731A JP3413162B2 (en) | 1993-02-15 | 2000-07-14 | Method for manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04052294A Division JP3300153B2 (en) | 1993-02-15 | 1994-02-15 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001053292A JP2001053292A (en) | 2001-02-23 |
JP3413162B2 true JP3413162B2 (en) | 2003-06-03 |
Family
ID=26388820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000213731A Expired - Lifetime JP3413162B2 (en) | 1993-02-15 | 2000-07-14 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3413162B2 (en) |
-
2000
- 2000-07-14 JP JP2000213731A patent/JP3413162B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001053292A (en) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169508B1 (en) | Semiconductor fabricating process | |
KR100305135B1 (en) | A method of manufacturing a semiconductor device | |
KR0168693B1 (en) | Semiconductor fabricating method and semiconductor device fabricating method | |
US6997985B1 (en) | Semiconductor, semiconductor device, and method for fabricating the same | |
JPH07161634A (en) | Semiconductor device and its manufacture | |
JP3300153B2 (en) | Method for manufacturing semiconductor device | |
JP2852853B2 (en) | Method for manufacturing semiconductor device | |
JP3431034B2 (en) | Method for manufacturing semiconductor device | |
JP3413162B2 (en) | Method for manufacturing semiconductor device | |
JP3921162B2 (en) | Method for manufacturing semiconductor device | |
JP3338267B2 (en) | Method for manufacturing semiconductor device | |
JP2001291876A (en) | Thin film transistor | |
JP3186621B2 (en) | Method for manufacturing semiconductor device | |
KR100326529B1 (en) | a method of manufacturing a semiconductor device | |
JP3442693B2 (en) | Method for manufacturing insulating gate type field effect semiconductor device | |
JPH11214308A (en) | Manufacture of semiconductor device | |
JP3287558B2 (en) | Method for manufacturing semiconductor device | |
JP3455721B2 (en) | Method for manufacturing semiconductor device | |
KR0180503B1 (en) | Crystallized semiconductor layer semiconductor device using the same and process for their fabrication | |
JP3455695B2 (en) | Method for manufacturing semiconductor device | |
JP3442694B2 (en) | Method for manufacturing semiconductor device | |
JPH07211635A (en) | Fabrication of semiconductor device | |
JP3442752B2 (en) | Method for manufacturing crystalline silicon film | |
JPH07211634A (en) | Semiconductor device and fabrication thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130328 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20140328 |
|
EXPY | Cancellation because of completion of term |