JP3412593B2 - Non-reciprocal circuit device and high-frequency circuit device - Google Patents

Non-reciprocal circuit device and high-frequency circuit device

Info

Publication number
JP3412593B2
JP3412593B2 JP2000049281A JP2000049281A JP3412593B2 JP 3412593 B2 JP3412593 B2 JP 3412593B2 JP 2000049281 A JP2000049281 A JP 2000049281A JP 2000049281 A JP2000049281 A JP 2000049281A JP 3412593 B2 JP3412593 B2 JP 3412593B2
Authority
JP
Japan
Prior art keywords
center
impedance
electrodes
capacitor
center electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000049281A
Other languages
Japanese (ja)
Other versions
JP2001237613A (en
Inventor
剛和 岡田
悟 新村
敏弘 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000049281A priority Critical patent/JP3412593B2/en
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to DE10108927A priority patent/DE10108927B4/en
Priority to GB0104553A priority patent/GB2361361B/en
Priority to US09/792,573 priority patent/US6819198B2/en
Priority to FR0102472A priority patent/FR2806534B1/en
Priority to CNB011165162A priority patent/CN1184717C/en
Priority to KR10-2001-0009659A priority patent/KR100394814B1/en
Publication of JP2001237613A publication Critical patent/JP2001237613A/en
Application granted granted Critical
Publication of JP3412593B2 publication Critical patent/JP3412593B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators
    • H01P1/375Isolators using Faraday rotators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、マイクロ波帯等
で使用されるアイソレータ等の非可逆回路素子およびそ
れを用いた通信装置等の高周波回路装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nonreciprocal circuit device such as an isolator used in a microwave band and the like and a high frequency circuit device such as a communication device using the nonreciprocal circuit device.

【0002】[0002]

【従来の技術】マイクロ波帯などで使用される非可逆回
路素子が、米国特許4016510号、特開昭52
−134349号、特開昭58−3402号、特開
平9−232818号および特開平8−8612号に
示されている。
2. Description of the Related Art A non-reciprocal circuit device used in a microwave band or the like is disclosed in US Pat.
-134349, JP-A-58-3402, JP-A-9-232818 and JP-A-8-8612.

【0003】上記非可逆回路素子は、所定角度で交差す
る中心電極をフェライト板に設け、フェライト板に静磁
界を印加するようにした素子であり、フェライト板のフ
ェリ磁性特性を利用し、中心電極によって生じる高周波
磁界の偏波面をファラデー回転の原理によって回転させ
ることによって、非可逆特性を生じさせるようにしたも
のである。
The non-reciprocal circuit element is an element in which center electrodes intersecting at a predetermined angle are provided on a ferrite plate and a static magnetic field is applied to the ferrite plate. By rotating the plane of polarization of the high-frequency magnetic field generated by the Faraday rotation principle, an irreversible characteristic is generated.

【0004】[0004]

【発明が解決しようとする課題】上記の非可逆回路素
子のように、第1〜第3の中心電極を用いたものでは、
第3の中心電極の整合インピーダンスがリアクタンス成
分を持ち、そのインピーダンスが周波数に依存するた
め、良好な非可逆特性が得られる周波数範囲が狭くな
る。すなわちアイソレータとして用いる場合のアイソレ
ーション特性は必然的に狭帯域となる。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention As in the above non-reciprocal circuit device, the one using the first to third center electrodes,
Since the matching impedance of the third center electrode has a reactance component and the impedance depends on the frequency, the frequency range in which good irreversible characteristics are obtained becomes narrow. That is, the isolation characteristic when used as an isolator is inevitably a narrow band.

【0005】また、2つの中心電極を用いた非可逆回路
素子においては、小型化および広帯域化に有利である
が、近年の無線通信システムにおける通信装置の小型化
の要請に伴って通信装置に用いるアイソレータ等の非可
逆回路素子についてもさらなる小型化が要求されてい
る。
Further, the non-reciprocal circuit device using the two center electrodes is advantageous for downsizing and widening the band, but is used for a communication device in response to the recent demand for downsizing the communication device in a wireless communication system. Further miniaturization is also required for nonreciprocal circuit devices such as isolators.

【0006】ところが、従来の構造のまま、フェライト
板を例えば0.5mm×0.5mm×0.3mmと、大
幅に小型化した場合、次に述べるように、中心電極の長
さが短くなり、そのインダクタンス成分が小さくなっ
て、所望の周波数で動作させる場合にインピーダンス整
合がとれずに、挿入損失(IL)が大きくなるという問
題が生じる。
However, when the ferrite plate is greatly downsized to 0.5 mm × 0.5 mm × 0.3 mm with the conventional structure, the length of the center electrode becomes short as described below. The inductance component becomes small, and impedance matching cannot be achieved when operating at a desired frequency, resulting in a large insertion loss (IL).

【0007】従来のアイソレータの回路図は図8に示す
ようなものとなるが、中心電極L1,L2のインダクタ
ンスを並列コンデンサC1,C2のキャパシタンスでイ
ンピーダンス整合をとった場合に、インピーダンス軌跡
は図9に示すような関係となる。すなわち中心電極のイ
ンピーダンスが或る値である時、並列コンデンサを接続
して正規化インピーダンス(50Ω)に整合させるため
には、中心電極のインピーダンスは50Ωを通る等コン
ダクタンス円上になければならない。
The circuit diagram of the conventional isolator is as shown in FIG. 8. However, when the inductance of the center electrodes L1 and L2 is impedance-matched by the capacitance of the parallel capacitors C1 and C2, the impedance locus is shown in FIG. The relationship is as shown in. That is, when the impedance of the central electrode is a certain value, etc. Con to match the normalized impedance (50 [Omega) by connecting a parallel capacitor, the impedance of the center electrode through a 50 [Omega
Must be on the ductance circle.

【0008】ところが、アイソレータのサイズを3.5
mm×3.5mm×1.5mm程度またはそれ以下にし
ようとすると、フェライト板のサイズは直方体の場合で
1.0mm×1.0mm×0.3mm以下となる。従来
のアイソレータのように、フェライト板の主面側だけに
中心電極を配置する構造では、中心電極のインダクタン
スが小さくなってしまう。したがって動作周波数でのリ
アクタンスが小さくなるため、整合用の並列コンデンサ
のキャパシタンスを大きくせざるを得ない。ところがそ
の結果、動作周波数帯域幅が狭くなるという問題が生じ
る。
However, the size of the isolator is 3.5.
If the size is about mm × 3.5 mm × 1.5 mm or less, the size of the ferrite plate becomes 1.0 mm × 1.0 mm × 0.3 mm or less in the case of a rectangular parallelepiped. In the structure in which the center electrode is arranged only on the main surface side of the ferrite plate like the conventional isolator, the inductance of the center electrode becomes small. Therefore, since the reactance at the operating frequency becomes small, the capacitance of the parallel capacitor for matching must be increased. However, as a result, there arises a problem that the operating frequency bandwidth becomes narrow.

【0009】さらに、上記整合用の並列コンデンサとし
て単板コンデンサを用いると、そのサイズも大きくな
り、目標とするアイソレータのサイズが実現できない。
例えば外形サイズ3.5mm角で800MHz帯のアイ
ソレータを設計しようとすると、中心電極のインダクタ
ンスが6.6nHのとき、並列コンデンサのキャパシタ
ンスは6pFが必要となる。これを、例えば比誘電率1
10の高誘電率セラミック板を用い、厚みを0.17m
mと薄くしても、そのコンデンササイズは1.0×1.
05mm程度と大きくなり、目標とするサイズの中に収
容できなくなる。また、全体の小型化にともなって中心
電極が縮小化され、そのインダクタンスが小さくなり、
中心電極のインピーダンスが、正規化インピーダンス
(50Ω)を通る等コンダクタンス円上に乗らなくなる
と、並列コンデンサのキャパシタンスを大きくしてもイ
ンピーダンス整合をとれず、入出力インピーダンスが高
くなって、挿入損失が悪化する。この発明の目的は、広
帯域にわたって非可逆特性を示し、小型でかつ挿入損失
の小さな非可逆回路素子、およびそれを用いた通信装置
等の高周波回路装置を提供することにある。
Further, if a single-plate capacitor is used as the matching parallel capacitor, its size also becomes large, and the target size of the isolator cannot be realized.
For example, in an attempt to design an 800 MHz band isolator having an outer size of 3.5 mm, when the center electrode has an inductance of 6.6 nH, the parallel capacitor needs to have a capacitance of 6 pF. For example, the relative permittivity is 1
10 high-dielectric-constant ceramic plates with a thickness of 0.17 m
Even if it is as thin as m, its capacitor size is 1.0 × 1.
It becomes as large as about 05 mm, and it becomes impossible to accommodate it in the target size. In addition, the central electrode is reduced in size as the overall size is reduced, and its inductance is reduced.
If the impedance of the center electrode does not ride on the equal conductance circle passing through the normalized impedance (50Ω), impedance matching cannot be achieved even if the capacitance of the parallel capacitor is increased, the input / output impedance becomes high, and the insertion loss deteriorates. To do. An object of the present invention is to provide a non-reciprocal circuit element that exhibits non-reciprocal characteristics over a wide band, has a small insertion loss, and a high-frequency circuit device such as a communication device using the non-reciprocal circuit element.

【0010】[0010]

【課題を解決するための手段】この発明は、それぞれの
一端を接地した、互いに交差する第1・第2の中心電極
と、第1・第2の中心電極に近接するフェリ磁性体と、
該フェリ磁性体に対して静磁界を印加する磁石と、第1
・第2の中心電極の他端と入力端子および出力端子との
間にそれぞれ直列に接続した直列コンデンサと、第1・
第2の中心電極の前記他端と接地との間にそれぞれ並列
に接続した並列コンデンサ、とから構成し、前記第1・
第2の中心電極を前記フェリ磁性体に巻き付けて、前記
他端から見た第1・第2の中心電極のインピーダンス
が、中心を正規化インピーダンスとするスミスチャート
の中心を通る等コンダクタンス円より大きな等コンダク
タンス円上に乗るようにするとともに、前記並列コンデ
ンサの接続により、該並列コンデンサの接続位置から前
記中心電極を見たインピーダンスが、前記スミスチャー
ト上で、中心電極のインピーダンス位置から等コンダク
タンス円に沿って該スミスチャートの中心に近づく方向
に移動し、前記直列コンデンサの接続により、前記入力
端子および出力端子から見たインピーダンスが、前記並
列コンデンサの接続によるインピーダンス位置から前記
スミスチャートの等抵抗円に沿って該スミスチャートの
中心へ移動するように、前記並列コンデンサと前記直列
コンデンサの容量をそれぞれ定めたことを特徴としてい
る。
SUMMARY OF THE INVENTION According to the present invention, first and second center electrodes which are grounded at their respective ends and which intersect each other, and a ferrimagnetic material which is adjacent to the first and second center electrodes,
A magnet for applying a static magnetic field to the ferrimagnetic material;
A series capacitor connected in series between the other end of the second center electrode and the input terminal and the output terminal;
The other end of the parallel capacitor connected in parallel between the ground of the second center electrode, consisted city, the first and
The second center electrode is wound around the ferrimagnetic material,
Impedance of the first and second center electrodes seen from the other end
Is a Smith chart whose center is the normalized impedance
Isoconductance larger than the isoconductance circle passing through the center of
While riding on the drawer circle,
From the connection position of the parallel capacitor
The impedance seen from the center electrode is
On the top of the center electrode from the impedance position of the center electrode
Direction toward the center of the Smith chart along the chest circle
Move to the input by connecting the series capacitor
The impedance seen from the terminals and output terminals is
From the impedance position due to the connection of the column capacitor
Along the circle of equal resistance of the Smith chart
The parallel capacitor and the series to move to the center
It is characterized by setting the capacity of each capacitor
It

【0011】この構成により、小型のフェリ磁性体を用
いた場合でも第1・第2の中心電極のインダクタンスを
十分な値に確保し、しかも直列コンデンサと並列コンデ
ンサとによって入出力インピーダンスの整合をとって挿
入損失を低減する。
With this structure, a small ferrimagnetic material is used.
The inductance of the first and second center electrodes
A sufficient value is secured, and the input and output impedances are matched by the series capacitor and the parallel capacitor to reduce the insertion loss.

【0012】[0012]

【0013】また、この発明は第1・第2の中心電極の
交差角度を80度から100度の範囲内の所定角度にす
る。これにより所望の非可逆特性を得る。
Further, according to the present invention, the intersecting angle of the first and second center electrodes is set to a predetermined angle within the range of 80 to 100 degrees. This gives the desired irreversible properties.

【0014】また、この発明はフェリ磁性体を多角形板
状とする。これにより第1・第2の中心電極のフェリ磁
性体に対する第1・第2の中心電極の磁気的結合距離を
長く稼ぐ。さらにフェリ磁性体に対して第1・第2の中
心電極を巻き付ける際に、その巻付けを容易にする。
Further, according to the present invention, the ferrimagnetic material has a polygonal plate shape. As a result, the magnetic coupling distance between the first and second center electrodes with respect to the ferrimagnetic material of the first and second center electrodes is increased. Further, when winding the first and second center electrodes around the ferrimagnetic material, the winding is facilitated.

【0015】また、この発明は、前記磁石を直方体形状
とする。これにより全体に直方体形状を成す非可逆回路
素子において、フェリ磁性体に対する静磁界の強度を限
られた容積内でより高める。
Further, according to the present invention, the magnet has a rectangular parallelepiped shape. As a result, in the non-reciprocal circuit element having a rectangular parallelepiped shape as a whole, the strength of the static magnetic field with respect to the ferrimagnetic material is further increased within a limited volume.

【0016】また、この発明は、前記第1・第2の中心
電極、前記フェリ磁性体および前記磁石を上ヨークおよ
び下ヨークの間に配置するとともに、該上ヨークおよび
下ヨークを接地する。この構造により、第1・第2の中
心電極とフェリ磁性体および磁石を接地電位にしてシー
ルドする。
Further, according to the present invention, the first and second center electrodes, the ferrimagnetic material and the magnet are arranged between the upper yoke and the lower yoke, and the upper yoke and the lower yoke are grounded. With this structure, the first and second center electrodes, the ferrimagnetic material, and the magnet are grounded and shielded.

【0017】さらに、この発明は、上記のいずれかの非
可逆回路素子を用い、例えば発振回路の出力部やフィル
タの入力部に設けること等によって通信装置等の高周波
回路装置を構成する。
Further, the present invention constitutes a high frequency circuit device such as a communication device by using any one of the above non-reciprocal circuit elements and by providing the non-reciprocal circuit element in the output part of the oscillation circuit or the input part of the filter.

【0018】[0018]

【発明の実施の形態】この発明の第1の実施形態に係る
アイソレータの構成を図1〜図3を参照して説明する。
図1はアイソレータの回路図である。ここで10は直方
体形状のフェライト板であり、そのフェライト板10に
対して、互いに所定の角度で交差する、それぞれ絶縁さ
れた銅線からなる第1の中心電極11および第2の中心
電極12を巻き付けている。第1・第2の中心電極1
1,12の一方端はそれぞれ接地していて、第1の中心
電極11の他方端と入力端子との間、および第2の中心
電極12の他方端と出力端子との間に直列コンデンサC
21,C22をそれぞれ直列に接続している。また、第
1の中心電極11の他方端と接地との間、および第2の
中心電極12の他方端と接地との間に並列コンデンサC
11,C12をそれぞれ並列に接続している。さらに、
第1・第2の中心電極11,12の他方端同士の間に抵
抗Rを接続している。なお、この図では表れていない
が、フェライト板10に対して、その厚み方向(第1の
中心電極11および第2の中心電極12の形成するルー
プ面に平行な方向)に静磁界を印加する磁石を配置して
いる。
BEST MODE FOR CARRYING OUT THE INVENTION The configuration of an isolator according to a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is a circuit diagram of an isolator. Here, 10 is a rectangular parallelepiped-shaped ferrite plate, and the 1st center electrode 11 and the 2nd center electrode 12 which consist of each insulated copper wire which cross | intersect at a predetermined angle mutually with respect to the ferrite plate 10 are provided. It's wrapped around. First and second center electrodes 1
One end of each of 1 and 12 is grounded, and a series capacitor C is provided between the other end of the first center electrode 11 and the input terminal and between the other end of the second center electrode 12 and the output terminal.
21 and C22 are connected in series. In addition, a parallel capacitor C is provided between the other end of the first center electrode 11 and the ground and between the other end of the second center electrode 12 and the ground.
11 and C12 are connected in parallel. further,
A resistor R is connected between the other ends of the first and second center electrodes 11 and 12. Although not shown in this figure, a static magnetic field is applied to the ferrite plate 10 in its thickness direction (direction parallel to the loop surface formed by the first center electrode 11 and the second center electrode 12). The magnet is arranged.

【0019】図2は上記回路を構成するアイソレータの
分解斜視図である。ここで1は、絶縁被覆した銅線から
成る第1の中心電極11および第2の中心電極12をフ
ェライト板10に対してそれぞれ1.5周分巻き付けて
なるフェライト組立体である。3はフェライト板10に
対して静磁界を印加する磁石、2,4はそれぞれ磁気回
路の一部を構成する上ヨーク,下ヨークである。5は基
板であり、その上面に接地電極50、入力端子電極51
および出力端子電極52を形成している。これらの電極
の一部は基板5の端面を経由して下面の一部にまで延ば
していて、このアイソレータを電子機器の回路基板上に
表面実装する際の端子電極として用いる。C11,C1
2,C21,C22およびRは、図1に示した各部のコ
ンデンサおよび抵抗を構成するチップ部品であり、この
うちC11,C12,Rは下ヨーク4に搭載する。ま
た、C21,C22は基板5の上面に搭載する。
FIG. 2 is an exploded perspective view of the isolator constituting the above circuit. Here, reference numeral 1 denotes a ferrite assembly in which a first center electrode 11 and a second center electrode 12 each made of an insulation-coated copper wire are wound around a ferrite plate 10 for 1.5 turns respectively. Reference numeral 3 is a magnet that applies a static magnetic field to the ferrite plate 10, and reference numerals 2 and 4 are an upper yoke and a lower yoke which respectively form a part of a magnetic circuit. Reference numeral 5 is a substrate, on the upper surface of which a ground electrode 50 and an input terminal electrode 51
And the output terminal electrode 52 is formed. A part of these electrodes extends to a part of the lower surface via the end face of the substrate 5, and is used as a terminal electrode when the isolator is surface-mounted on the circuit board of the electronic device. C11, C1
Reference numerals 2, C21, C22 and R are chip parts constituting the capacitors and resistors of the respective parts shown in FIG. 1, of which C11, C12 and R are mounted on the lower yoke 4. Further, C21 and C22 are mounted on the upper surface of the substrate 5.

【0020】図3は図2に示した各構成部品を組み立
て、上ヨーク2および磁石3部分を取り除いた状態を示
す斜視図である。このように下ヨーク4を基板5の上面
に形成した接地電極50に半田付け等により接合し、下
ヨーク4の上面にコンデンサC11,C12およびフェ
ライト組立体1を半田付け等により接合している。コン
デンサC11,C12は、それらの上下面に電極を設け
たチップコンデンサであり、下面の電極を下ヨーク4の
上面に半田付けしている。またフェライト組立体1の中
心電極11,12の一方の端部をそれぞれ半田付けによ
って、下ヨーク4の上面に電気的に接続している。さら
に中心電極11,12の他方端はコンデンサC11,C
12の上面の電極に半田付けしている。さらに抵抗Rの
両端の電極をC11,C12の上面の電極に半田付けし
ている。なお、中心電極11,12のフェライト板10
に対する巻付け部分は表面に絶縁被覆を施しているの
で、中心電極同士および中心電極と下ヨーク4とはそれ
ぞれ電気的に絶縁されている。
FIG. 3 is a perspective view showing a state in which the components shown in FIG. 2 are assembled and the upper yoke 2 and the magnet 3 are removed. In this way, the lower yoke 4 is joined to the ground electrode 50 formed on the upper surface of the substrate 5 by soldering or the like, and the capacitors C11, C12 and the ferrite assembly 1 are joined to the upper surface of the lower yoke 4 by soldering or the like. The capacitors C11 and C12 are chip capacitors having electrodes provided on the upper and lower surfaces thereof, and the electrodes on the lower surface are soldered to the upper surface of the lower yoke 4. Further, one ends of the center electrodes 11 and 12 of the ferrite assembly 1 are electrically connected to the upper surface of the lower yoke 4 by soldering. Furthermore, the other ends of the center electrodes 11 and 12 are capacitors C11 and C, respectively.
Soldered to the electrodes on the upper surface of 12. Further, the electrodes on both ends of the resistor R are soldered to the electrodes on the upper surfaces of C11 and C12. The ferrite plates 10 of the center electrodes 11 and 12
Since the surface of the winding portion for is wound with an insulating coating, the center electrodes are electrically insulated from each other and the center electrode and the lower yoke 4 are electrically insulated from each other.

【0021】また、コンデンサC21,C22も上下面
に電極を設けていて、その下面の電極を基板5の入力端
子電極51および出力端子電極52にそれぞれ半田付け
している。そして、C21,C22の上面の電極とC1
1,C12の上面の電極との間をそれぞれワイヤーwに
よって半田付けしている。
The capacitors C21 and C22 are also provided with electrodes on the upper and lower surfaces, and the electrodes on the lower surfaces are soldered to the input terminal electrodes 51 and the output terminal electrodes 52 of the substrate 5, respectively. The electrodes on the upper surfaces of C21 and C22 and C1
Wires w are soldered between the electrodes on the upper surfaces of C1 and C12.

【0022】図2に示した磁石3は上ヨーク2の天面に
貼り付けていて、この磁石3を貼り付けた上ヨーク2を
下ヨーク4に被せることによって、閉磁路を構成する。
The magnet 3 shown in FIG. 2 is attached to the top surface of the upper yoke 2, and by covering the lower yoke 4 with the upper yoke 2 to which the magnet 3 is attached, a closed magnetic path is formed.

【0023】なお、図1および図2に示したフェライト
板10の寸法は0.5mm×0.5mm×0.3mmと
している。また、基板5の厚みを0.1mm、下ヨーク
4の厚みを0.15mm、上ヨーク2の厚みを0.15
mm、中心電極11,12の径を0.05mmとしてい
る。
The dimensions of the ferrite plate 10 shown in FIGS. 1 and 2 are 0.5 mm × 0.5 mm × 0.3 mm. The substrate 5 has a thickness of 0.1 mm, the lower yoke 4 has a thickness of 0.15 mm, and the upper yoke 2 has a thickness of 0.15 mm.
mm, and the diameter of the center electrodes 11 and 12 is 0.05 mm.

【0024】例えば携帯電話などの移動体通信システム
に用いられる通信装置において、装置内においてその占
有面積(容積)を十分に小さくするために、アイソレー
タの高さ寸法を1.5mm以下にすることが市場の要求
であるが、上記の構造と各部の寸法により、高さ寸法を
1.5mm以下に抑える。因みに、上記フェライト板以
外の各部の寸法をそのままにして、フェライト板10の
厚みを厚くした場合、その厚みが1mmまでは、トータ
ルの高さを1.5mmに抑えられる。したがって、限ら
れた容積内でフェライト板をなるべく大きくするために
は、その角辺の寸法を1mm以下の直方体とすればよ
い。
For example, in a communication device used in a mobile communication system such as a mobile phone, the height dimension of the isolator should be 1.5 mm or less in order to sufficiently reduce the occupied area (volume) in the device. Although it is a market requirement, the height dimension is kept to 1.5 mm or less due to the above structure and the dimensions of each part. By the way, when the thickness of the ferrite plate 10 is increased with the dimensions of each part other than the ferrite plate unchanged, the total height can be suppressed to 1.5 mm up to a thickness of 1 mm. Therefore, in order to make the ferrite plate as large as possible within the limited volume, it is sufficient to form a rectangular parallelepiped whose corners have a dimension of 1 mm or less.

【0025】図4は上記アイソレータの動作原理を説明
するための回路図である。図4において矢印は中心電極
11,12の下の高周波磁界の向きである。今、順方向
の信号の透過を考えると、図4の(A)に示すように、
抵抗Rの両端は同位相同振幅となって、抵抗Rには電流
が流れず、入力端子からの入力信号がそのまま出力端子
から出力される。
FIG. 4 is a circuit diagram for explaining the operating principle of the isolator. In FIG. 4, arrows indicate the directions of the high-frequency magnetic fields below the center electrodes 11 and 12. Now, considering the transmission of signals in the forward direction, as shown in FIG.
Both ends of the resistor R have the same phase and the same amplitude, no current flows through the resistor R, and the input signal from the input terminal is directly output from the output terminal.

【0026】逆方向の信号の入射を考えると、(B)に
示すように、フェライト板10を通過する高周波磁界の
向きが(A)の場合とは逆方向となって、抵抗Rの両端
に逆相の信号が発生し、抵抗Rで電力消費される。その
ため、理想的には入力端子からは信号が出力されない。
因みに、上記抵抗Rを取り除いた回路はジャイレータと
して作用する。
Considering the incidence of signals in the opposite direction, as shown in (B), the direction of the high-frequency magnetic field passing through the ferrite plate 10 is opposite to that in the case of (A), and both ends of the resistor R are connected. A signal having a reverse phase is generated and power is consumed by the resistor R. Therefore, ideally, no signal is output from the input terminal.
Incidentally, the circuit from which the resistor R is removed acts as a gyrator.

【0027】実際には、上記中心電極11,12の交差
角度とファラデー回転による偏波面の回転角度に応じ
て、信号の順方向透過時と逆方向入射時とで、上記抵抗
両端の位相差が変化する。そのため、挿入損失が小さ
く、且つ高い非可逆性(アイソレーション特性)が得ら
れるように、外部磁界の強度と中心電極11,12の交
差角度を定める。フェライト板に印加される磁界の強度
は通常、0.09〜0.17[T]であり、ファラデー
回転による偏波面の回転角度は通常90度〜100度で
あるため、中心電極4a,4bの交差角度を90度から
100度の範囲内に設定すれば、挿入損失が小さく、且
つ高い非可逆性(アイソレーション特性)が得られる。
In practice, the phase difference between the both ends of the resistance between the forward transmission of the signal and the reverse incidence of the signal depends on the intersection angle of the center electrodes 11 and 12 and the rotation angle of the plane of polarization due to Faraday rotation. Change. Therefore, the crossing angle between the central electrodes 11 and 12 and the strength of the external magnetic field is determined so that the insertion loss is small and high irreversibility (isolation characteristic) is obtained. The strength of the magnetic field applied to the ferrite plate is usually 0.09 to 0.17 [T], and the rotation angle of the plane of polarization due to Faraday rotation is usually 90 to 100 degrees. When the crossing angle is set within the range of 90 degrees to 100 degrees, insertion loss is small and high irreversibility (isolation characteristic) is obtained.

【0028】上述の動作は、入出力インピーダンスとア
イソレータのインピーダンスとの整合がとれていること
が前提となる。ところが、従来構造のまま、フェライト
板を例えば0.5mm×0.5mm×0.3mmと、大
幅に小型化した場合、既に述べたように、中心電極の長
さが短くなり、そのインダクタンス成分が小さくなっ
て、所望の周波数で動作させる場合にインピーダンス整
合がとれない。
The above operation is premised on that the input / output impedance and the isolator impedance are matched. However, if the ferrite plate is significantly downsized to, for example, 0.5 mm × 0.5 mm × 0.3 mm with the conventional structure, as described above, the length of the center electrode is shortened, and its inductance component is reduced. It becomes so small that impedance matching cannot be achieved when operating at a desired frequency.

【0029】そこで、図1および図2に示したように、
フェライト板10に対して中心電極11,12を巻き付
ける。これにより、小型のフェライト板を用いても、中
心電極のインダクタンスを大幅に増大させ、動作周波数
帯域の広帯域化を図る。但し、中心電極の巻き付けによ
るインダクタンスの増加は急激であるので、上記整合用
の並列コンデンサだけでは正規化インピーダンス(50
Ω)より高くなって、整合がとれない場合が生じる。そ
こで、図1および図2に示したように、入出力端子に直
列に直列コンデンサを接続する。
Therefore, as shown in FIG. 1 and FIG.
The center electrodes 11 and 12 are wound around the ferrite plate 10. As a result, even if a small ferrite plate is used, the inductance of the center electrode is greatly increased and the operating frequency band is widened. However, since the increase in the inductance due to the winding of the center electrode is rapid, the normalization impedance (50
Ω), resulting in a case where a match cannot be obtained. Therefore, as shown in FIGS. 1 and 2, a series capacitor is connected in series to the input / output terminal.

【0030】図5は上記並列コンデンサと直列コンデン
サによるインピーダンス整合の例を示す図である。
(A)は中心電極のインダクタンスが比較的小さい場合
の例、(B)は中心電極のインダクタンスが比較的大き
い場合の例である。いずれの場合も、並列コンデンサの
接続によって、合成インピーダンスは等コンダクタンス
円上を移動し、さらに直列コンデンサの接続によって、
合成インピーダンスは等抵抗円上を移動し、最終的に正
規化インピーダンス(50Ω)に整合させるように並列
コンデンサと直列コンデンサの値を定める。
FIG. 5 is a diagram showing an example of impedance matching by the parallel capacitor and the series capacitor.
(A) is an example when the inductance of the center electrode is relatively small, and (B) is an example when the inductance of the center electrode is relatively large. In either case, the connection of parallel capacitors moves the combined impedance on the equal conductance circle, and the connection of series capacitors causes
The value of the parallel capacitor and the series capacitor is determined so that the combined impedance moves on the circle of equal resistance and finally matches the normalized impedance (50Ω).

【0031】このように、2つの中心電極を有するジャ
イレータを応用した2ポートアイソレータにおいては、
ジャイレータの位相回転角度を最適化するために、フェ
ライト板への印加静磁界の強さを頻繁に変える場合が生
じるが、このことによりフェライトの透磁率が変化し、
中心電極のインダクタンスも変わる。このような場合に
おいても、中心電極の形状等を変更せずに、並列コンデ
ンサと直列コンデンサの容量を変えることによって簡単
にインピーダンス整合をとることが可能となる。そのた
め、上記最適化の設計または調整が容易となる。
Thus, in the 2-port isolator to which the gyrator having two center electrodes is applied,
In order to optimize the phase rotation angle of the gyrator, the strength of the static magnetic field applied to the ferrite plate may change frequently, but this changes the permeability of the ferrite,
The inductance of the center electrode also changes. Even in such a case, impedance matching can be easily achieved by changing the capacitances of the parallel capacitor and the series capacitor without changing the shape of the center electrode. Therefore, it is easy to design or adjust the above optimization.

【0032】さらに、並列コンデンサと直列コンデンサ
の2個のコンデンサを用いたインピーダンス整合回路で
は、並列コンデンサ1個だけを用いる場合に比べて、コ
ンデンサの容量を大幅に減らすことができ、単板コンデ
ンサで静電容量を形成した時のサイズを小さくできる。
例えば、フェライト板に巻き付ける中心電極のインダク
タンスが19.8nHの時、並列コンデンサの容量は
0.5〜1.5pFとなり、直列コンデンサの容量は
0.5〜2.2pFとなって、比誘電率110の誘電体
材料を用いれば、厚み0.17mmで幅が0.45×
0.85mm以下となる。したがって、フェライト板と
して1mm角以下のものを使用すれば、3.5mm角以
下のアイソレータを実現できる寸法となる。
Furthermore, in an impedance matching circuit using two capacitors, a parallel capacitor and a series capacitor, the capacitance of the capacitor can be significantly reduced compared to the case where only one parallel capacitor is used. The size when the capacitance is formed can be reduced.
For example, when the inductance of the center electrode wound around the ferrite plate is 19.8 nH, the capacitance of the parallel capacitor is 0.5 to 1.5 pF, the capacitance of the series capacitor is 0.5 to 2.2 pF, and the relative permittivity is Using 110 dielectric materials, the thickness is 0.17 mm and the width is 0.45 x
It becomes 0.85 mm or less. Therefore, if a ferrite plate having a size of 1 mm square or less is used, the size of the isolator having a size of 3.5 mm square or less can be realized.

【0033】なお、上記直列コンデンサまたは並列コン
デンサを、電極層と誘電体層とを交互に複数層積層して
成る積層構造のチップコンデンサで構成してもよい。そ
の場合には、チップコンデンサはさらに小型になるの
で、フェリ磁性体に対する中心電極の巻き付けによっ
て、中心電極のインダクタンスが大きくなり過ぎた場合
でも、前記直列コンデンサまたは並列コンデンサの容量
を大きく確保して、インピーダンス整合を容易にとるこ
とができ、非可逆回路素子全体の小型化がさらに容易と
なる。
The series capacitor or the parallel capacitor may be composed of a chip capacitor having a laminated structure in which a plurality of electrode layers and dielectric layers are alternately laminated. In that case, since the chip capacitor is further downsized, by winding the center electrode around the ferrimagnetic material, even if the inductance of the center electrode becomes too large, a large capacity of the series capacitor or the parallel capacitor is secured, Impedance matching can be easily achieved, and the miniaturization of the entire nonreciprocal circuit device is further facilitated.

【0034】図6は上記アイソレータの挿入損失と入力
インピーダンスの周波数特性を示す図である。ここでは
2.52GHzを中心周波数として設計している。
(A)は、周波数を2.02GHzから3.02GHz
まで変化させたときの透過特性S21および反射特性S
12の損失を示している。また(B)は、その周波数変
化による入力インピーダンスの軌跡を示している。この
ように、入出力インピーダンスが正規化インピーダンス
(50Ω)に整合していることにより、低い挿入損失特
性を示す。
FIG. 6 is a diagram showing frequency characteristics of the insertion loss and the input impedance of the isolator. Here, the center frequency is designed to be 2.52 GHz.
(A) the frequency is 2.02 GHz to 3.02 GHz
Transmission characteristics S21 and reflection characteristics S when changed to
12 losses are shown. Further, (B) shows the locus of the input impedance due to the frequency change. In this way, the input / output impedance is matched with the normalized impedance (50Ω), so that a low insertion loss characteristic is exhibited.

【0035】因みに、並列コンデンサのみによって整合
をとるようにした従来のアイソレータにおいては、中心
電極のフェライト板に対する巻付けによってインダクタ
ンスが大きくなりすぎた時に、次に述べるように、入力
インピーダンスが高くなって整合がとれずに、挿入損失
が悪くなる。図10は上記アイソレータの挿入損失と入
力インピーダンスの周波数特性を示す図である。図6の
場合と同様に、2.52GHzを中心周波数として設計
している。(A)は、周波数を2.02GHzから3.
02GHzまで変化させたときの透過特性S21および
反射特性S12の損失、(B)は、その周波数変化によ
る入力インピーダンスの軌跡をそれぞれ示している。こ
のように、中心電極のインダクタンスが大きくなり過ぎ
ると、入出力インピーダンスが高くなり、挿入損失が−
10dB程度と非常に悪くなる。
Incidentally, in the conventional isolator in which matching is achieved only by the parallel capacitor, when the inductance becomes too large due to the winding of the center electrode around the ferrite plate, the input impedance becomes high as described below. There is no matching, and the insertion loss becomes worse. FIG. 10 is a diagram showing frequency characteristics of insertion loss and input impedance of the isolator. As in the case of FIG. 6, the center frequency is designed to be 2.52 GHz. (A) shows the frequency from 2.02 GHz to 3.
The loss of the transmission characteristic S21 and the reflection characteristic S12 when changed to 02 GHz, (B) show the loci of the input impedance due to the frequency change. Thus, if the inductance of the center electrode becomes too large, the input / output impedance becomes high and the insertion loss becomes
It becomes very bad at about 10 dB.

【0036】これに対して、図5に示したように、並列
コンデンサと直列コンデンサとによってインピーダンス
整合をとることによって、図6の例では、挿入損失が−
1.6dB程度にまで改善できる。
On the other hand, as shown in FIG. 5, impedance matching is achieved by the parallel capacitor and the series capacitor, so that the insertion loss in the example of FIG.
It can be improved to about 1.6 dB.

【0037】次に、通信装置や信号測定回路などの高周
波回路装置の構成を図7を参照して説明する。上記各種
のアイソレータを用いて、例えば図7の(A)に示すよ
うに、VCOなどの発振器の発振出力部にアイソレータ
を設け、アイソレータの出力部に接続される送信回路か
らの反射波が発振器に入射しないようにする。これによ
り発振器の発振安定性を高める。
Next, the configuration of a high frequency circuit device such as a communication device and a signal measuring circuit will be described with reference to FIG. Using the above various isolators, for example, as shown in FIG. 7A, an isolator is provided in the oscillation output part of an oscillator such as a VCO, and a reflected wave from a transmission circuit connected to the output part of the isolator is transmitted to the oscillator. Do not let it enter. This improves the oscillation stability of the oscillator.

【0038】また、図7の(B)に示すように、フィル
タの入力部にアイソレータを設けて、アイソレータを整
合用に用いる。このことにより、定インピーダンスフィ
ルタを構成する。このような回路を送受信回路部に設け
て通信装置を構成する。
Further, as shown in FIG. 7B, an isolator is provided at the input part of the filter and the isolator is used for matching. This constitutes a constant impedance filter. Such a circuit is provided in the transmission / reception circuit section to form a communication device.

【0039】なお、以上に示した各実施形態ではアイソ
レータとして用いる例を示したが、2つのポート間の透
過方向によって、位相遅れが異なる特性を示すジャイレ
ータ(非可逆位相器)を構成する場合には、実施形態で
示した抵抗Rを取り除けばよい。
In each of the above-described embodiments, an example of using as an isolator is shown. However, when a gyrator (non-reciprocal phase shifter) having a characteristic in which the phase delay differs depending on the transmission direction between the two ports is used. In this case, the resistance R shown in the embodiment may be removed.

【0040】なお、以上に示した例では、フェライト板
に線状の中心電極を巻き付けるようにしたが、中心電極
パターンを形成したシート材をフェライト板に重ねるよ
うに配置したり、上記シート材を2つのフェライト板の
間に挟むように配置してもよい。
In the examples shown above, the linear center electrode is wound around the ferrite plate, but the sheet material having the center electrode pattern is arranged so as to overlap the ferrite plate, or the above-mentioned sheet material is used. It may be arranged so as to be sandwiched between two ferrite plates.

【0041】[0041]

【発明の効果】この発明によれば、小型のフェリ磁性体
を用いた場合でも第1・第2の中心電極のインダクタン
スを十分な値に確保でき、しかも直列コンデンサと並列
コンデンサとによって入出力インピーダンスの整合が確
実にとれるため、挿入損失がより低減できる。また、並
列コンデンサの容量を大きくしなくてもよいので、動作
周波数の広帯域化が図れる。
According to the present invention, a small ferrimagnetic material
Even when using the inductors of the first and second center electrodes
Since the input and output impedances can be reliably matched by the series capacitor and the parallel capacitor, the insertion loss can be further reduced. Also, average
Since it is not necessary to increase the capacity of the column capacitor,
A wider frequency band can be achieved.

【0042】[0042]

【0043】また、この発明によれば、第1・第2の中
心電極の交差角度を80度から100度の範囲内の所定
角度にしたことにより、挿入損失が低く且つ高い非可逆
特性が得られる。
Further , according to the present invention, the first and second middle
The crossing angle of the cardiac electrodes is specified within the range of 80 to 100 degrees.
The angle makes it possible to obtain a low insertion loss and a high irreversible characteristic.

【0044】また、この発明によれば、フェリ磁性体を
多角形板状としたことにより、第1・第2の中心電極の
フェリ磁性体に対する第1・第2の中心電極の磁気的結
合距離を長く稼ぐことができ、さらにフェリ磁性体に対
して第1・第2の中心電極を巻き付ける際に、その巻付
けが容易となり、フェリ磁性体が小型であっても低挿入
損失で且つ高い非可逆特性が得られる。
Further , according to the present invention, the ferrimagnetic material is
By adopting a polygonal plate shape, it is possible to increase the magnetic coupling distance between the first and second center electrodes with respect to the ferrimagnetic body of the first and second center electrodes, and further to increase the magnetic coupling distance with respect to the ferrimagnetic body. When the first and second center electrodes are wound, the winding is facilitated, and even if the ferrimagnetic body is small, low insertion loss and high irreversible characteristics can be obtained.

【0045】また、この発明によれば、磁石を直方体形
状としたことにより、全体に直方体形状を成す非可逆回
路素子において、フェリ磁性体に対する静磁界の強度
を、限られた容積内でより高めることができ、挿入損失
が低く、且つ高い非可逆特性が得られる。また、板状ま
たは直方体形状の磁性材料から切り出す方法によって構
成できるので、その製造が容易となる。
According to the present invention, the magnet has a rectangular parallelepiped shape.
In this non-reciprocal circuit element having a rectangular parallelepiped shape as a whole, the strength of the static magnetic field with respect to the ferrimagnetic material can be further increased within a limited volume, the insertion loss is low, and the high non-reciprocal characteristic is achieved. Is obtained. Further, since it can be constituted by a method of cutting out from a plate-shaped or rectangular parallelepiped magnetic material, its manufacture becomes easy.

【0046】また、この発明によれば、第1・第2の中
心電極、フェリ磁性体および磁石を上ヨークおよび下ヨ
ークの間に配置するとともに、該上ヨークおよび下ヨー
クを接地したことにより、第1・第2の中心電極とコン
デンサがヨークと共に接地電位となって、シールドされ
るため、スプリアスの発生が抑えられる。
Further , according to the present invention, the first and second middle
Place the core electrode, ferrimagnet, and magnet on the upper yoke and lower yoke.
Between the upper yoke and the lower yaw.
Since the first and second center electrodes and the capacitor are brought to the ground potential together with the yoke by being grounded, the shield is suppressed.

【0047】請求項7に記載の発明によれば、例えば発
振回路の出力部や、フィルタの入力部にアイソレーショ
ン特性を有する非可逆回路素子を設けることなどによっ
て、低損失で特性の安定した通信装置が得られる。
According to the invention described in claim 7, for example, by providing a non-reciprocal circuit element having an isolation characteristic in the output section of the oscillation circuit or the input section of the filter, communication with low loss and stable characteristics can be achieved. The device is obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施形態に係るアイソレータの回路図FIG. 1 is a circuit diagram of an isolator according to a first embodiment.

【図2】同アイソレータの分解斜視図FIG. 2 is an exploded perspective view of the isolator.

【図3】同アイソレータの主要部の組立て後の斜視図FIG. 3 is a perspective view of a main part of the isolator after assembly.

【図4】同アイソレータの動作原理を説明するための回
路図
FIG. 4 is a circuit diagram for explaining the operation principle of the isolator.

【図5】同アイソレータのインピーダンス整合の例を示
す図
FIG. 5 is a diagram showing an example of impedance matching of the isolator.

【図6】同アイソレータの周波数特性の例を示す図FIG. 6 is a diagram showing an example of frequency characteristics of the isolator.

【図7】第2の実施形態に係る高周波回路装置の主要部
の構成を示すブロック図
FIG. 7 is a block diagram showing a configuration of a main part of a high-frequency circuit device according to a second embodiment.

【図8】従来のアイソレータの回路図FIG. 8 is a circuit diagram of a conventional isolator.

【図9】従来のアイソレータにおけるインピーダンス整
合の例を示す図
FIG. 9 is a diagram showing an example of impedance matching in a conventional isolator.

【図10】従来構造のアイソレータでインピーダンス不
整合状態での周波数特性の例を示す図
FIG. 10 is a diagram showing an example of frequency characteristics in an impedance mismatched state with an isolator having a conventional structure.

【符号の説明】 1−フェライト組立体 2−上ヨーク 3−磁石 4−下ヨーク 5−基板 10−フェライト板 11−第1の中心電極 12−第2の中心電極 50−接地電極 51−入力端子電極 52−出力端子電極[Explanation of symbols] 1-ferrite assembly 2-upper yoke 3- Magnet 4- Lower yoke 5-substrate 10-ferrite plate 11-first center electrode 12-second center electrode 50-ground electrode 51-input terminal electrode 52-Output terminal electrode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−205016(JP,A) 特開 平4−172702(JP,A) 特開 平10−284907(JP,A) 特開 昭52−134349(JP,A) 特公 昭41−11290(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01P 1/36 H01P 1/383 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-11-205016 (JP, A) JP-A-4-172702 (JP, A) JP-A-10-284907 (JP, A) JP-A-52-1 134349 (JP, A) JP 41-11290 (JP, B1) (58) Fields investigated (Int.Cl. 7 , DB name) H01P 1/36 H01P 1/383

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 それぞれの一端を接地した、互いに交差
する第1・第2の中心電極と、第1・第2の中心電極に
近接するフェリ磁性体と、該フェリ磁性体に対して静磁
界を印加する磁石と、第1・第2の中心電極の他端と入
力端子および出力端子との間にそれぞれ直列に接続した
直列コンデンサと、第1・第2の中心電極の前記他端と
接地との間にそれぞれ並列に接続した並列コンデンサ、
とから成る非可逆回路素子であって、 前記第1・第2の中心電極の交差角度を80度から10
0度の範囲内にし、 前記フェリ磁性体を直方体形状とし、 前記磁石を直方体形状とし、 前記第1・第2の中心電極、前記フェリ磁性体および前
記磁石を上ヨークおよび下ヨークの間に配置するととも
に、該上ヨークおよび下ヨークを接地し、 前記第1・第2の中心電極を前記フェリ磁性体に巻き付
けて、前記他端から見た第1・第2の中心電極のインピ
ーダンスが、中心を正規化インピーダンスとするスミス
チャートの中心を通る等コンダクタンス円より大きな等
コンダクタンス円上に乗るようにするとともに、 前記並列コンデンサの接続により、該並列コンデンサの
接続位置から前記中心電極を見たインピーダンスが、前
記スミスチャート上で、中心電極のインピーダンス位置
から等コンダクタンス円に沿って該スミスチャートの中
心に近づく方向に移動し、 前記直列コンデンサの接続により、前記入力端子および
出力端子から見たインピーダンスが、前記並列コンデン
サの接続によるインピーダンス位置から前記スミスチャ
ートの等抵抗円に沿って該スミスチャートの中心へ移動
するように、前記並列コンデンサと前記直列コンデンサ
の容量をそれぞれ定めた 非可逆回路素子。
1. A first and a second center electrodes, each having one end grounded, intersecting each other, a ferrimagnetic material close to the first and second center electrodes, and a static magnetic field with respect to the ferrimagnetic material. And a series capacitor connected in series between the other end of the first and second center electrodes and the input terminal and the output terminal, respectively, and the other end of the first and second center electrodes and the ground. And parallel capacitors connected in parallel between
The irreversible circuit element comprising a, the crossing angle of the first and second central electrode 80 degrees 10
Within a range of 0 degree, the ferrimagnetic material has a rectangular parallelepiped shape, the magnet has a rectangular parallelepiped shape, and the first and second center electrodes, the ferrimagnetic material, and the front portion.
When the magnet is placed between the upper and lower yokes,
And ground the upper and lower yokes and wrap the first and second center electrodes around the ferrimagnetic material.
The impedance of the first and second center electrodes viewed from the other end.
Smith, whose center is the normalized impedance
Greater than equal conductance circle through the center of the chart
By placing the parallel capacitor on the conductance circle and connecting the parallel capacitor,
The impedance seen from the connection position to the center electrode is
The impedance position of the center electrode on the Smith chart
From the Smith chart along the equal conductance circle
Move toward the heart, and by connecting the series capacitor, the input terminal and
The impedance seen from the output terminal is the parallel capacitor
From the impedance position due to the connection of the
Move to the center of the Smith chart along the circle of resistance
So that the parallel capacitor and the series capacitor
A non-reciprocal circuit element that defines the capacity of each .
【請求項2】 請求項1に記載の非可逆回路素子を用い
た高周波回路装置。
2. A high-frequency circuit device using the nonreciprocal circuit element according to claim 1 .
JP2000049281A 2000-02-25 2000-02-25 Non-reciprocal circuit device and high-frequency circuit device Expired - Fee Related JP3412593B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000049281A JP3412593B2 (en) 2000-02-25 2000-02-25 Non-reciprocal circuit device and high-frequency circuit device
GB0104553A GB2361361B (en) 2000-02-25 2001-02-23 Nonreciprocal circuit device and high-frequency circuit apparatus
US09/792,573 US6819198B2 (en) 2000-02-25 2001-02-23 Nonreciprocal circuit device and high-frequency circuit apparatus
FR0102472A FR2806534B1 (en) 2000-02-25 2001-02-23 NON-RECIPROCAL CIRCUIT DEVICE AND HIGH FREQUENCY CIRCUIT APPARATUS INCORPORATING THE SAME
DE10108927A DE10108927B4 (en) 2000-02-25 2001-02-23 Non-reciprocal circuit component and its use
CNB011165162A CN1184717C (en) 2000-02-25 2001-02-24 Nonreciprocal circuit device and high-frequency circuit device
KR10-2001-0009659A KR100394814B1 (en) 2000-02-25 2001-02-26 Nonreciprocal circuit device and high-frequency circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000049281A JP3412593B2 (en) 2000-02-25 2000-02-25 Non-reciprocal circuit device and high-frequency circuit device

Publications (2)

Publication Number Publication Date
JP2001237613A JP2001237613A (en) 2001-08-31
JP3412593B2 true JP3412593B2 (en) 2003-06-03

Family

ID=18571248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000049281A Expired - Fee Related JP3412593B2 (en) 2000-02-25 2000-02-25 Non-reciprocal circuit device and high-frequency circuit device

Country Status (7)

Country Link
US (1) US6819198B2 (en)
JP (1) JP3412593B2 (en)
KR (1) KR100394814B1 (en)
CN (1) CN1184717C (en)
DE (1) DE10108927B4 (en)
FR (1) FR2806534B1 (en)
GB (1) GB2361361B (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548824B2 (en) * 2000-06-14 2004-07-28 株式会社村田製作所 Non-reciprocal circuit device and communication device
JP3548822B2 (en) * 2000-07-07 2004-07-28 株式会社村田製作所 Non-reciprocal circuit device and communication device
US6900704B2 (en) 2002-06-27 2005-05-31 Murata Manufacturing Co., Ltd. Two-port isolator and communication device
US6965276B2 (en) 2002-07-04 2005-11-15 Murata Manufacturing Co., Ltd. Two port type isolator and communication device
JP3705253B2 (en) 2002-08-14 2005-10-12 株式会社村田製作所 3-port non-reciprocal circuit device and communication device
JP3979402B2 (en) * 2003-09-04 2007-09-19 株式会社村田製作所 Two-port isolator, characteristic adjustment method thereof, and communication device
CN100555739C (en) * 2004-08-03 2009-10-28 日立金属株式会社 Irreversible circuit element
JP5672014B2 (en) * 2011-01-05 2015-02-18 株式会社村田製作所 Non-reversible phase shifter
JP6152896B2 (en) * 2014-01-27 2017-06-28 株式会社村田製作所 Non-reciprocal circuit element
CN116073100A (en) * 2021-10-29 2023-05-05 Tdk株式会社 Irreversible circuit element and communication device having the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3286201A (en) * 1966-04-29 1966-11-15 Melabs Ferrite circulator having three mutually coupled coils coupled to the ferrite material
NL6910116A (en) * 1969-07-02 1971-01-05
US3739302A (en) * 1971-06-01 1973-06-12 Trak Microwave Corp Miniaturized ferrimagnetic circulator for microwaves
US3820041A (en) * 1972-08-28 1974-06-25 J Gewartowski Resonance control in interdigital capacitors useful as dc breaks in diode oscillator circuits
US3836874A (en) * 1973-06-25 1974-09-17 Hitachi Ltd Lumped element circulator
US4016510A (en) * 1976-05-03 1977-04-05 Motorola, Inc. Broadband two-port isolator
USRE31704E (en) * 1978-08-28 1984-10-09 Litton Systems, Inc. Transformer having novel multiple winding and support structure and method of making same
US4210886A (en) * 1978-09-18 1980-07-01 Motorola, Inc. Isolator having reactive neutralizing means and predetermined angle between input-output windings
JPS5624815A (en) 1979-08-07 1981-03-10 Hitachi Metals Ltd Broad-band lumped constant type circulator and isolator
JPS57181202A (en) * 1981-04-30 1982-11-08 Clarion Co Ltd Electronic tuning type circulator
JPS583402A (en) * 1981-06-30 1983-01-10 Hitachi Metals Ltd Wide band double thermal isolator
JPS60250609A (en) * 1984-05-28 1985-12-11 S M K Kk Impedance conversion transformer
JP3121829B2 (en) 1990-11-06 2001-01-09 ティーディーケイ株式会社 Non-reciprocal circuit device capacitor and non-reciprocal circuit device
FR2671912B1 (en) * 1991-01-21 1993-08-27 Dev Hyperfrequences FERRITE DEVICE, ESPECIALLY A CIRCULATOR, FOR HIGH FREQUENCY SYSTEMS, ESPECIALLY MICROWAVE.
JP3399080B2 (en) * 1994-04-07 2003-04-21 株式会社村田製作所 Non-reciprocal circuit device
JPH088612A (en) * 1994-06-21 1996-01-12 Tokin Corp Irreversible circuit element
JP3264194B2 (en) * 1995-12-13 2002-03-11 株式会社村田製作所 Non-reciprocal circuit device
JP3628809B2 (en) 1996-06-10 2005-03-16 アルケア株式会社 Drug sustained-release medical preparation and method for producing the same
CA2214617C (en) * 1996-09-06 2000-12-19 Toshihiro Makino Nonreciprocal circuit device
JP3125693B2 (en) * 1996-11-14 2001-01-22 株式会社村田製作所 Non-reciprocal circuit device
JPH10327003A (en) * 1997-03-21 1998-12-08 Murata Mfg Co Ltd Irreversible circuit element and composite electronic component
JPH10284907A (en) 1997-04-10 1998-10-23 Murata Mfg Co Ltd Irreversible circuit element
EP0903801B1 (en) * 1997-09-17 2004-02-04 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device
JP3744168B2 (en) * 1998-01-19 2006-02-08 株式会社村田製作所 Isolator manufacturing method
JPH11308013A (en) * 1998-04-23 1999-11-05 Hitachi Metals Ltd Concentrated constant type non-reciprocal circuit element
JP2001189606A (en) * 1999-12-28 2001-07-10 Murata Mfg Co Ltd Nonreversible circuit element and communication equipment device

Also Published As

Publication number Publication date
CN1322032A (en) 2001-11-14
DE10108927B4 (en) 2004-03-04
GB2361361A (en) 2001-10-17
FR2806534A1 (en) 2001-09-21
US20010030584A1 (en) 2001-10-18
KR20010085603A (en) 2001-09-07
GB2361361B (en) 2002-03-06
DE10108927A1 (en) 2001-09-20
CN1184717C (en) 2005-01-12
FR2806534B1 (en) 2006-05-19
JP2001237613A (en) 2001-08-31
GB0104553D0 (en) 2001-04-11
US6819198B2 (en) 2004-11-16
KR100394814B1 (en) 2003-08-14

Similar Documents

Publication Publication Date Title
US7253697B2 (en) Two-port isolator and communication apparatus
JP3348669B2 (en) Non-reciprocal circuit device
JP3412593B2 (en) Non-reciprocal circuit device and high-frequency circuit device
JP4665786B2 (en) Non-reciprocal circuit device and communication device
US7443262B2 (en) Two-port isolator, characteristic adjusting method therefor, and communication apparatus
JP2006050543A (en) Non-reciprocal circuit device
KR100347669B1 (en) Nonreciprocal circuit device and communication device using the same
KR100397740B1 (en) Nonreciprocal circuit device and communication apparatus
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP4548384B2 (en) Non-reciprocal circuit device and communication device
JP3405297B2 (en) Non-reciprocal circuit device, non-reciprocal circuit and communication device
JP2000252124A (en) Common mode filter
JP2000114818A (en) Concentrated constant nonreversible circuit element
JP3694270B2 (en) Non-reciprocal circuit device and isolator
JP3651137B2 (en) Non-reciprocal circuit element
JP3201279B2 (en) Non-reciprocal circuit device
JP2002271109A (en) Laminated duplexer element
US20020017964A1 (en) Nonreciprocal circuit device and communication device using same
JPH1197911A (en) Concentrated constant type non-reciprocal circuit element
JP3331701B2 (en) Non-reciprocal circuit device
JP4293118B2 (en) Non-reciprocal circuit device and communication device
JPH11308013A (en) Concentrated constant type non-reciprocal circuit element
JP3579328B2 (en) Non-reciprocal circuit device for VHF band and private wireless communication device
JP3267010B2 (en) Non-reciprocal circuit device
JPH0715212A (en) Irreversible circuit element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees