JP4293118B2 - Non-reciprocal circuit device and communication device - Google Patents

Non-reciprocal circuit device and communication device Download PDF

Info

Publication number
JP4293118B2
JP4293118B2 JP2004335130A JP2004335130A JP4293118B2 JP 4293118 B2 JP4293118 B2 JP 4293118B2 JP 2004335130 A JP2004335130 A JP 2004335130A JP 2004335130 A JP2004335130 A JP 2004335130A JP 4293118 B2 JP4293118 B2 JP 4293118B2
Authority
JP
Japan
Prior art keywords
port
electrically connected
center electrode
isolator
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004335130A
Other languages
Japanese (ja)
Other versions
JP2006148495A (en
Inventor
長谷川  隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004335130A priority Critical patent/JP4293118B2/en
Publication of JP2006148495A publication Critical patent/JP2006148495A/en
Application granted granted Critical
Publication of JP4293118B2 publication Critical patent/JP4293118B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用される非可逆回路素子および通信装置に関する。   The present invention relates to a nonreciprocal circuit device, and more particularly to a nonreciprocal circuit device and a communication device used in a microwave band.

一般に、非可逆回路素子である2ポート型アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。   In general, a two-port isolator, which is a nonreciprocal circuit element, has a function of passing a signal only in the transmission direction and blocking transmission in the reverse direction, and is used for mobile communication devices such as automobile phones and mobile phones. Used in the transmission circuit section.

この種の2ポート型アイソレータ(第1中心電極および第2中心電極の二つの中心電極を有するアイソレータ)として、特許文献1に記載のものが知られている。図17に示す2ポート型アイソレータ300は、フェライト303と、該フェライト303の上面に配置された2本の中心電極301,302と、整合用コンデンサ304,305と、抵抗306とを備えている。第1ポートP1とアースの間には、第1中心電極301のインダクタンスL1と整合用コンデンサ304の静電容量C1とが並列共振回路を構成している。第2ポートP2とアースの間には、第2中心電極302のインダクタンスL2と整合用コンデンサ305の静電容量C2とが並列共振回路を構成している。なお、図17において、符号311は入力端子、312は出力端子である。   As this type of two-port type isolator (isolator having two center electrodes, a first center electrode and a second center electrode), the one described in Patent Document 1 is known. A two-port isolator 300 shown in FIG. 17 includes a ferrite 303, two center electrodes 301 and 302 disposed on the top surface of the ferrite 303, matching capacitors 304 and 305, and a resistor 306. Between the first port P1 and the ground, the inductance L1 of the first center electrode 301 and the electrostatic capacitance C1 of the matching capacitor 304 constitute a parallel resonance circuit. Between the second port P2 and the ground, the inductance L2 of the second center electrode 302 and the capacitance C2 of the matching capacitor 305 constitute a parallel resonance circuit. In FIG. 17, reference numeral 311 denotes an input terminal, and 312 denotes an output terminal.

この2ポート型アイソレータ300は、第1および第2中心電極301,302が直交していることから、使用周波数帯域外でも高い減衰量が得られ、広帯域のアイソレーションが得られるという利点がある。そして、2ポート型アイソレータ300の構造の大きな特徴は、第1中心電極301の一端を第1ポートP1とし、第2中心電極302の一端を第2ポートP2とし、第1および第2中心電極301,302の他端(共通端)をそれぞれアースに接続し、第1ポートP1と第2ポートP2の間に抵抗306を接続していることである。   The two-port isolator 300 is advantageous in that since the first and second center electrodes 301 and 302 are orthogonal to each other, a high attenuation can be obtained even outside the use frequency band, and broadband isolation can be obtained. A major feature of the structure of the two-port isolator 300 is that one end of the first center electrode 301 is a first port P1, one end of the second center electrode 302 is a second port P2, and the first and second center electrodes 301 are. , 302 is connected to the ground at the other end (common end), and a resistor 306 is connected between the first port P1 and the second port P2.

また、図18に示す2ポート型アイソレータ320は、フェライト323と、該フェライト323の上面に配置された2本の中心電極321,322と、整合用コンデンサ324,325と、抵抗326とを備えている。第1ポートP1と第3ポートP3の間には、中心電極321のインダクタンスL1と整合用コンデンサ324の静電容量C1と抵抗326が並列共振回路を構成している。第2ポートP2と第3ポートP3の間には、中心電極322のインダクタンスL2と整合用コンデンサ325の静電容量C2とが並列共振回路を構成している。なお、図18において、符号331は入力端子、332はアース端子、333は出力端子である。   18 includes a ferrite 323, two center electrodes 321 and 322 disposed on the top surface of the ferrite 323, matching capacitors 324 and 325, and a resistor 326. The two-port isolator 320 shown in FIG. Yes. Between the first port P1 and the third port P3, the inductance L1 of the center electrode 321, the electrostatic capacitance C1 of the matching capacitor 324 and the resistor 326 constitute a parallel resonance circuit. Between the second port P2 and the third port P3, the inductance L2 of the center electrode 322 and the electrostatic capacitance C2 of the matching capacitor 325 constitute a parallel resonance circuit. In FIG. 18, reference numeral 331 is an input terminal, 332 is a ground terminal, and 333 is an output terminal.

2ポート型アイソレータ320の構造の大きな特徴は、第1中心電極321の一端を第1ポートP1とし、第1および第2中心電極321,322の他端(共通端)を第3ポートP3とし、第2中心電極322の一端を第2ポートP2としていることである。そして、2ポート型アイソレータ320では、入力端子331から出力端子333に信号が伝搬する際、第1ポートP1と第3ポートP3間の共振回路(インダクタンスL1と静電容量C1からなる共振回路)は共振することがなく、一つの共振回路(第3ポートP3と第2ポートP2間に接続されているインダクタンスL2と静電容量C2からなる共振回路)が共振しているだけなので、挿入損失を大幅に改善することができる。   A major feature of the structure of the two-port isolator 320 is that one end of the first center electrode 321 is a first port P1, and the other ends (common ends) of the first and second center electrodes 321 and 322 are a third port P3. One end of the second center electrode 322 is the second port P2. In the 2-port isolator 320, when a signal propagates from the input terminal 331 to the output terminal 333, a resonance circuit (a resonance circuit including the inductance L1 and the capacitance C1) between the first port P1 and the third port P3 is There is no resonance, and only one resonance circuit (resonance circuit composed of an inductance L2 and a capacitance C2 connected between the third port P3 and the second port P2) resonates, which greatly increases the insertion loss. Can be improved.

ところで、近年、移動体通信機器に用いられる2ポート型アイソレータに対して、通過帯域の2倍の周波数帯域(2倍波)、3倍の周波数帯域(3倍波)での高減衰量を要求されている。これは、移動体通信機器に用いられるフィルタ素子を不要にしたり、あるいはフィルタ素子を構成する回路素子を簡略化したりして、低価格化や低損失化を実現するためである。
特開平9−232818号公報
By the way, in recent years, a two-port isolator used in mobile communication devices is required to have a high attenuation in a frequency band (twice frequency) twice as high as a pass band and a frequency band (times third frequency). Has been. This is to eliminate the need for a filter element used in a mobile communication device or to simplify the circuit elements constituting the filter element, thereby realizing a reduction in price and loss.
JP-A-9-232818

そこで、本発明の目的は、通過帯域の2倍の周波数帯域(2倍波)、3倍の周波数帯域(3倍波)での減衰量を大きくすることができる非可逆回路素子および通信装置を提供することにある。   Accordingly, an object of the present invention is to provide a non-reciprocal circuit element and a communication device capable of increasing the attenuation in a frequency band (twice wave) twice as high as a pass band and a frequency band (triple wave) that is three times higher than the pass band. It is to provide.

前記目的を達成するため、本発明に係る非可逆回路素子は、
(a)永久磁石と、
(b)永久磁石により直流磁界が印加されるフェライトと、
(c)フェライトに配置され、一端が第1ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第1中心電極と、
(d)第1中心電極と電気的絶縁状態で交差してフェライトに配置され、一端が第2ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第2中心電極と、
(e)第1ポートとアースの間に電気的に接続された第1整合用コンデンサと、
(f)第2ポートとアースの間に電気的に接続された第2整合用コンデンサと、
を備え
より具体的には、第3ポートとアースの間に抵抗を電気的に接続し、第1ポートと第2ポートとをそれぞれ入出力ポートとしたことを特徴とする。あるいは、第1ポートもしくは第2ポートのいずれか一方のポートとアースの間に抵抗を電気的に接続し、抵抗が接続されていない第1ポートもしくは第2ポートと第3ポートとをそれぞれ入出力ポートとしたことを特徴とする。
In order to achieve the above object, a non-reciprocal circuit device according to the present invention comprises:
(A) a permanent magnet;
(B) a ferrite to which a DC magnetic field is applied by a permanent magnet;
(C) a first center electrode disposed on the ferrite, having one end electrically connected to the first port and the other end electrically connected to the third port;
(D) a second center that is electrically insulated from the first center electrode and is disposed on the ferrite; one end is electrically connected to the second port and the other end is electrically connected to the third port; Electrodes,
(E) a first matching capacitor electrically connected between the first port and ground;
(F) a second matching capacitor electrically connected between the second port and ground;
Equipped with a,
More specifically, a resistor is electrically connected between the third port and the ground, and the first port and the second port are input / output ports, respectively. Alternatively, a resistor is electrically connected between either the first port or the second port and the ground, and the first port or the second port and the third port to which the resistor is not connected are input / output. It is characterized as a port.

本発明によれば、第3ポートのインピーダンスが、第1ポートのインピーダンスおよび第2ポートのインピーダンスより低くでき、通過帯域で従来と同等特性を実現しつつ、通過帯域の2倍の周波数帯域(2倍波)、3倍の周波数帯域(3倍波)での減衰量を大きくすることができる非可逆回路素子や通信装置を得ることができる。   According to the present invention, the impedance of the third port can be made lower than the impedance of the first port and the impedance of the second port, and in the pass band, while realizing the same characteristics as the conventional one, the frequency band (2 Harmonic), a non-reciprocal circuit element and a communication device capable of increasing the attenuation in the triple frequency band (third harmonic) can be obtained.

以下に、本発明に係る非可逆回路素子および通信装置の実施例について添付図面を参照して説明する。   Embodiments of a non-reciprocal circuit device and a communication device according to the present invention will be described below with reference to the accompanying drawings.

[第1実施例、図1〜図8]
本発明に係る非可逆回路素子の一実施例の分解斜視図を図1に示す。2ポート型アイソレータ1は、集中定数型アイソレータである。図1に示すように、2ポート型アイソレータ1は、概略、金属製上側ケース4と金属製下側ケース8とからなる金属ケースと、樹脂ケース3と、永久磁石9と、フェライト20と中心電極21,22とからなる中心電極組立体13と、積層基板30を備えている。
[First embodiment, FIGS. 1 to 8]
FIG. 1 shows an exploded perspective view of an embodiment of a non-reciprocal circuit device according to the present invention. The 2-port type isolator 1 is a lumped constant type isolator. As shown in FIG. 1, the two-port isolator 1 generally includes a metal case including a metal upper case 4 and a metal lower case 8, a resin case 3, a permanent magnet 9, a ferrite 20, and a center electrode. A center electrode assembly 13 composed of 21 and 22 and a laminated substrate 30 are provided.

金属製下側ケース8は左右の側壁8aと底壁8bとを有している。下側ケース8はインサートモールド法によって、樹脂ケース3と一体成形されている。下側ケース8の底壁8bの対向する一対の辺からは、それぞれ2本のアース端子16が延在している(奥側の2本のアース端子は図示せず)。金属製上側ケース4および金属製下側ケース8は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがめっきされる。   The metal lower case 8 has left and right side walls 8a and a bottom wall 8b. The lower case 8 is integrally formed with the resin case 3 by an insert molding method. Two ground terminals 16 extend from a pair of opposing sides of the bottom wall 8b of the lower case 8 (the two ground terminals on the back side are not shown). In order to form a magnetic circuit, the metal upper case 4 and the metal lower case 8 are made of, for example, a material made of a ferromagnetic material such as soft iron, and Ag or Cu is plated on the surface thereof.

中心電極組立体13は、円板状のマイクロ波フェライト20の上面に2組の第1および第2中心電極21,22を、絶縁層(図示せず)を介在させて交差するように配置している。二つの中心電極21,22の交差角度は90度と異なる角度に調整されている。本第1実施例では、中心電極21,22を最外幅が平行な二つのラインで構成したが、一つあるいは三つ以上のラインで構成してもよいし、非平行や湾曲の形状の中心電極であってもよい。第1中心電極21と第2中心電極22のそれぞれの両端部21a,21b、22a,22bは、フェライト20の下面に延在している。端部21bと22bは一つの共通端部を形成し、端部21a,22aとは相互に分離している。   The center electrode assembly 13 has two sets of first and second center electrodes 21 and 22 arranged on the upper surface of the disk-shaped microwave ferrite 20 so as to intersect each other with an insulating layer (not shown) interposed therebetween. ing. The crossing angle of the two center electrodes 21 and 22 is adjusted to an angle different from 90 degrees. In the first embodiment, the center electrodes 21 and 22 are composed of two lines whose outermost widths are parallel to each other. However, the center electrodes 21 and 22 may be composed of one or three or more lines. It may be a center electrode. Both end portions 21 a, 21 b, 22 a, 22 b of the first center electrode 21 and the second center electrode 22 extend on the lower surface of the ferrite 20. The end portions 21b and 22b form one common end portion, and the end portions 21a and 22a are separated from each other.

中心電極21,22は銅箔を用いてフェライト20に巻きつけてもよいし、フェライト20上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平9−232818号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極21,22の位置精度が高いので、積層基板30との接続が安定する。特に、今回のように微小な中心電極用接続電極51〜53(後述)で接続する場合には、中心電極21,22を印刷形成した方が信頼性、作業性が良い。   The center electrodes 21 and 22 may be wound around the ferrite 20 using copper foil, or may be formed by printing a silver paste on or inside the ferrite 20. Alternatively, it may be formed of a laminated substrate as described in JP-A-9-232818. However, since the printed electrodes have higher positional accuracy of the center electrodes 21 and 22, the connection with the laminated substrate 30 is stabilized. In particular, when the connection is made with the small center electrode connection electrodes 51 to 53 (described later) as in the present case, it is more reliable and workable if the center electrodes 21 and 22 are formed by printing.

積層基板30は、図2に示すように、中心電極用接続電極51〜53と、コンデンサ電極56,57や抵抗27を裏面に設けた誘電体シート41と、グランド電極58を裏面に設けた誘電体シート42などにて構成されている。中心電極用接続電極51は第1ポートP1とされ、中心電極用接続電極52は第2ポートP2とされ、中心電極用接続電極53は第3ポートP3とされる。   As shown in FIG. 2, the multilayer substrate 30 includes a center electrode connection electrodes 51 to 53, a dielectric sheet 41 provided with capacitor electrodes 56, 57 and a resistor 27 on the back surface, and a dielectric provided with a ground electrode 58 on the back surface. The body sheet 42 is used. The center electrode connection electrode 51 is a first port P1, the center electrode connection electrode 52 is a second port P2, and the center electrode connection electrode 53 is a third port P3.

この積層基板30は、以下のようにして作製される。すなわち、誘電体シート41,42は、Al23を主成分とし、SiO2,SrO,CaO,PbO,Na2O,K2O,M
gO,BaO,CeO2,B23のうちの1種類あるいは複数種類を副成分として含む低
温焼結誘電体材料にて作製する。
The laminated substrate 30 is manufactured as follows. That is, the dielectric sheets 41 and 42 are mainly composed of Al 2 O 3 and are composed of SiO 2 , SrO, CaO, PbO, Na 2 O, K 2 O, M.
It is made of a low temperature sintered dielectric material containing one or more of gO, BaO, CeO 2 and B 2 O 3 as subcomponents.

さらに、積層基板30の焼成条件(特に焼成温度1000℃以下)では焼成せず、積層基板30の基板平面方向(X−Y方向)の焼成収縮を抑制する収縮抑制シート46,47を作製する。この収縮抑制シート46,47の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート41,42,46,47の厚みは10μm〜200μm程度である。   Furthermore, the shrinkage suppression sheets 46 and 47 that suppress firing firing shrinkage in the substrate plane direction (XY direction) of the laminated substrate 30 are produced without firing under the firing conditions of the laminated substrate 30 (particularly, a firing temperature of 1000 ° C. or less). The material of the shrinkage suppression sheets 46 and 47 is a mixed material of alumina powder and stabilized zirconia powder. The thickness of the sheets 41, 42, 46, 47 is about 10 μm to 200 μm.

電極51〜53,56〜58は、パターン印刷などの方法によりシート41,42,46の裏面に形成される。電極51〜53,56〜58の材料としては、抵抗率が低く、誘電体シート41,42と同時焼成可能なAg,Cu,Ag−Pdなどが用いられる。   The electrodes 51-53, 56-58 are formed on the back surfaces of the sheets 41, 42, 46 by a method such as pattern printing. As the material of the electrodes 51 to 53 and 56 to 58, Ag, Cu, Ag—Pd, or the like that has a low resistivity and can be fired simultaneously with the dielectric sheets 41 and 42 is used.

抵抗27は、パターン印刷等の方法により誘電体シート41の裏面に形成される。抵抗27の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗27は積層基板30の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。   The resistor 27 is formed on the back surface of the dielectric sheet 41 by a method such as pattern printing. As the material of the resistor 27, cermet, carbon, ruthenium or the like is used. The resistor 27 may be formed on the upper surface of the multilayer substrate 30 by printing, or may be formed by a chip resistor.

ビアホール60や側面ビアホール65は、誘電体シート41,42にレーザ加工やパンチング加工などにより、予めビアホール用孔をあけた後、そのビアホール用孔に導電ペーストを充填することにより形成される。   The via hole 60 and the side via hole 65 are formed by previously forming a via hole hole in the dielectric sheets 41 and 42 by laser processing, punching process, or the like, and then filling the via hole hole with a conductive paste.

コンデンサ電極56,57は、誘電体シート42を間に挟んでコンデンサ電極58に対向してそれぞれ整合用コンデンサ25,26構成する。これら整合用コンデンサ25,26や抵抗27は、電極51〜53やビアホール60,65とともに、積層基板30の内部に電気回路を構成する。   The capacitor electrodes 56 and 57 constitute the matching capacitors 25 and 26, respectively, facing the capacitor electrode 58 with the dielectric sheet 42 interposed therebetween. The matching capacitors 25 and 26 and the resistor 27 together with the electrodes 51 to 53 and the via holes 60 and 65 constitute an electric circuit inside the multilayer substrate 30.

以上の誘電体シート41,42は積層され、さらに、誘電体シート41,42の積層体の上下両側から収縮抑制シート46,47で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制シート46,47を除去し、図1に示すような積層基板30とする。   The above dielectric sheets 41 and 42 are laminated, and further sandwiched between shrinkage suppression sheets 46 and 47 from the upper and lower sides of the laminated body of dielectric sheets 41 and 42, and then fired. Thereby, a sintered body is obtained, and then the unsintered shrinkage suppression sheets 46 and 47 are removed by an ultrasonic cleaning method or a wet honing method to obtain a laminated substrate 30 as shown in FIG.

図1に示すように、樹脂ケース3は底部3aと二つの側部3bを有している。底部3aには、金属製下側ケース8の底壁8bが広面積に露出している。樹脂ケース3には入力端子14(図4参照)および出力端子15がインサートモールドされている。入力端子14および出力端子15はそれぞれ一端が樹脂ケース3の外側面に露出し、他端が樹脂ケース3の底部3aに露出して入力引出電極14aおよび出力引出電極(図示せず)とされている。アース端子16はそれぞれ、樹脂ケース3の対向する外側面から外方向へ導出している。   As shown in FIG. 1, the resin case 3 has a bottom portion 3a and two side portions 3b. The bottom wall 8b of the metal lower case 8 is exposed in a wide area on the bottom 3a. An input terminal 14 (see FIG. 4) and an output terminal 15 are insert-molded in the resin case 3. One end of each of the input terminal 14 and the output terminal 15 is exposed on the outer surface of the resin case 3, and the other end is exposed on the bottom portion 3 a of the resin case 3 to be an input extraction electrode 14 a and an output extraction electrode (not shown). Yes. Each of the ground terminals 16 is led out from the opposite outer surface of the resin case 3.

以上の構成部品は以下のようにして組み立てられる。すなわち、図1に示すように、中心電極組立体13の中心電極21,22の各々の端部21a〜22bが積層基板30の表面に形成された中心電極用接続電極51〜53にはんだにて電気的に接続されることにより、積層基板30上に中心電極組立体13が実装される。なお、中心電極21,22と中心電極用接続電極51〜53のはんだ付けは、マザーボード状態の積層基板30に対して効率良く行ってもよい。   The above components are assembled as follows. That is, as shown in FIG. 1, the end portions 21 a to 22 b of the center electrodes 21 and 22 of the center electrode assembly 13 are soldered to the center electrode connection electrodes 51 to 53 formed on the surface of the multilayer substrate 30. The central electrode assembly 13 is mounted on the multilayer substrate 30 by being electrically connected. The center electrodes 21 and 22 and the center electrode connection electrodes 51 to 53 may be soldered efficiently to the laminated substrate 30 in the mother board state.

積層基板30は金属製下側ケース8と一体成形している樹脂ケース3内に収容される。さらに、その上に中心電極組立体13および永久磁石9が積み重ねられる。積層基板30の下面に配設されているグランド電極58は、はんだによって底壁8bに接続固定され、積層基板30の端面に配設されている二つの側面ビアホール65は、それぞれはんだによって入力引出電極14aおよび出力引出電極に接続固定される。これらのはんだ付けと同時に、金属製下側ケース8と金属製上側ケース4が、はんだ等で接合されることにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と積層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。   The laminated substrate 30 is accommodated in a resin case 3 that is integrally formed with the metal lower case 8. Furthermore, the center electrode assembly 13 and the permanent magnet 9 are stacked thereon. The ground electrode 58 disposed on the lower surface of the multilayer substrate 30 is connected and fixed to the bottom wall 8b by solder, and the two side via holes 65 disposed on the end surface of the multilayer substrate 30 are respectively input lead electrodes by solder. 14a and the output extraction electrode are connected and fixed. Simultaneously with the soldering, the metal lower case 8 and the metal upper case 4 are joined with solder or the like to form a metal case, which also functions as a yoke. That is, the metal case forms a magnetic path that surrounds the permanent magnet 9, the center electrode assembly 13, and the laminated substrate 30. The permanent magnet 9 applies a DC magnetic field to the ferrite 20.

こうして、図3に示す2ポート型アイソレータ1が得られる。図4はアイソレータ1の電気等価回路図である。第1中心電極21の一端部21aは、第1ポートP1(中心電極用接続電極51)を介して入力端子14に電気的に接続されている。第2中心電極22の一端部22aは、第2ポートP2(中心電極用接続電極52)を介して出力端子15に電気的に接続されている。第1中心電極21の他端部21bおよび第2中心電極22の他端部22bは、第3ポートP3(中心電極用接続電極53)並びに抵抗27を介してアース端子16に電気的に接続されている。整合用コンデンサ25は、第1ポートP1とアースの間に電気的に接続されている。整合用コンデンサ26は第2ポートP2とアースの間に電気的に接続されている。   In this way, the two-port isolator 1 shown in FIG. 3 is obtained. FIG. 4 is an electrical equivalent circuit diagram of the isolator 1. One end 21a of the first center electrode 21 is electrically connected to the input terminal 14 via the first port P1 (center electrode connection electrode 51). One end 22a of the second center electrode 22 is electrically connected to the output terminal 15 via the second port P2 (center electrode connection electrode 52). The other end 21 b of the first center electrode 21 and the other end 22 b of the second center electrode 22 are electrically connected to the ground terminal 16 via the third port P 3 (center electrode connection electrode 53) and the resistor 27. ing. The matching capacitor 25 is electrically connected between the first port P1 and the ground. The matching capacitor 26 is electrically connected between the second port P2 and the ground.

この2ポート型アイソレータ1において、図5に示すように、第1ポートP1に負荷する抵抗をZ1とし、第2ポートP2に負荷する抵抗をZ2とし、相互インダクタンスを無視すると、以下の関係式を満足する場合に整合が取れる。
Z1・Z2/(Z1+Z2)=(R+jωL1・L2/(L1+L2))/(1+jω(C1+C2)R−ωL1・L2/(L1+L2)・(C1+C2)) …(1)
In this two-port isolator 1, as shown in FIG. 5, when the resistance loaded on the first port P1 is Z1, the resistance loaded on the second port P2 is Z2, and the mutual inductance is ignored, the following relational expression is obtained. You can be consistent if you are satisfied.
Z1 · Z2 / (Z1 + Z2) = (R + jωL1 · L2 / (L1 + L2)) / (1 + jω (C1 + C2) R−ω 2 L1 · L2 / (L1 + L2) · (C1 + C2)) ... (1)

ここで、ωL1・C1=1、ωL2・C2=1の条件でこの回路が共振しているとすると、関係式は、
Z1・Z2/(Z1+Z2)=1/(jω(C1+C2))+L1・L2/(L1+L2)/(R(C1+C2))
となる。従って、
R=L1・L2/(L1+L2)・(Z1+Z2)/(Z1・Z2)/(C1+C2)
と設定すれば、実部の整合が取れる。上式では1/(jω(C1+C2))分虚部がずれるが、実際のアイソレータの場合、相互インダクタンスがあり、これでキャンセルされていると考えられる。
If this circuit is resonating under the condition of ω 2 L1 · C1 = 1 and ω 2 L2 · C2 = 1, the relational expression is
Z1 · Z2 / (Z1 + Z2) = 1 / (jω (C1 + C2)) + L1 · L2 / (L1 + L2) / (R (C1 + C2))
It becomes. Therefore,
R = L1 · L2 / (L1 + L2) · (Z1 + Z2) / (Z1 · Z2) / (C1 + C2)
The real part can be matched. In the above equation, the imaginary part is shifted by 1 / (jω (C1 + C2)). However, in the case of an actual isolator, there is a mutual inductance, which is considered to be canceled.

上式で、L1=L2=0.75nH、C1=C2=21.5pFとし、さらに、通常、第1ポートP1および第2ポートP2には50Ωのストリップラインを接続するので、Z1,Z2をそれぞれ50Ωとすると、Rは約1Ωとなる。これにより、第3ポートP3のインピーダンスは、第1ポートP1および第2ポートP2に接続した外部回路のインピーダンスよりも低くできる。   In the above equation, L1 = L2 = 0.75 nH, C1 = C2 = 21.5 pF, and normally, 50 Ω strip lines are connected to the first port P1 and the second port P2, so Z1 and Z2 are respectively If 50Ω, R is about 1Ω. Thereby, the impedance of the third port P3 can be made lower than the impedance of the external circuit connected to the first port P1 and the second port P2.

こうして、第3ポートP3のインピーダンスを、第1ポートP1および第2ポートP2のインピーダンスよりも低くすることができるので、アイソレーションが広帯域な2ポート型アイソレータ1が得られる。表1は、2ポート型アイソレータ1の回路定数と電気特性の一例を示す表である。比較のために、表1には、アイソレーションが広帯域なアイソレータとして知られている従来の2ポート型アイソレータ300(図17参照)の回路定数と電気特性も記載している。フェライト20,303は共に、直径が1.5mmで、厚さが0.3mmの円板状のものであり、飽和磁化が85mT、ΔHが2400A/mである。また、入力反射損失と挿入損失とアイソレーションは通過帯域893〜958MHzでの最悪値、2倍波は1786〜1916MHz帯域での最悪値、3倍波は2679〜2874MHz帯域での最悪値である。   Thus, since the impedance of the third port P3 can be made lower than the impedances of the first port P1 and the second port P2, the 2-port isolator 1 with a wide isolation can be obtained. Table 1 is a table showing an example of circuit constants and electrical characteristics of the 2-port isolator 1. For comparison, Table 1 also shows circuit constants and electrical characteristics of a conventional two-port isolator 300 (see FIG. 17), which is known as an isolator having a wide band of isolation. The ferrites 20 and 303 are both disk-shaped having a diameter of 1.5 mm and a thickness of 0.3 mm, a saturation magnetization of 85 mT, and ΔH of 2400 A / m. The input reflection loss, insertion loss, and isolation are the worst values in the pass band 893 to 958 MHz, the second harmonic is the worst value in the 1786 to 1916 MHz band, and the third harmonic is the worst value in the 2679 to 2874 MHz band.

Figure 0004293118
Figure 0004293118

表1より、第1実施例は比較例1と比べて、アイソレーションが若干劣るものの、通過帯域内で25dB以上とれており問題はない。入力反射損失と挿入損失は両者同等であり、2倍波と3倍波の減衰量は第1実施例の方が優れている。図6は入力反射損失特性を示すグラフであり、図7はアイソレーション特性を示すグラフであり、図8は挿入損失特性を示すグラフである。図6、図7および図8において、実線が第1実施例の特性を表示しており、点線が比較例1の特性を表示している。   From Table 1, the first example is slightly inferior to the first comparative example, but there is no problem because it is 25 dB or more in the passband. The input reflection loss and the insertion loss are equivalent to each other, and the attenuation amount of the second harmonic and the third harmonic is better in the first embodiment. 6 is a graph showing the input reflection loss characteristic, FIG. 7 is a graph showing the isolation characteristic, and FIG. 8 is a graph showing the insertion loss characteristic. 6, 7, and 8, the solid line indicates the characteristic of the first example, and the dotted line indicates the characteristic of Comparative Example 1.

2ポート型アイソレータ1が、通過帯域で従来と同等特性を実現しつつ、2倍波および3倍波での減衰量を大きくすることができるのは、以下の理由によると考えられる。2ポート型アイソレータ1の第1ポートP1および第2ポートP2のインピーダンス(入出力の整合インピーダンス)を50Ωとした場合、第3ポートP3のインピーダンスは約1Ωとなる。このため、終端用の抵抗27の抵抗値Rは1Ωと非常に低く、第3ポートP3はアースにショートしている状態に近い。このため、近似的に図17の従来の2ポート型アイソレータ300の抵抗306を取り外したものとみなすことができる。従って、2ポート型アイソレータ1は、従来の抵抗306を伝播していた信号をカットすることができ、通過帯域で従来と同等特性を実現しつつ、通過帯域の2倍の周波数帯域(2倍波)、3倍の周波数帯域(3倍波)での減衰量を大きくすることができる。   The reason why the 2-port isolator 1 can increase the attenuation at the second harmonic and the third harmonic while achieving the same characteristics as the conventional one in the passband is considered to be as follows. When the impedance (input / output matching impedance) of the first port P1 and the second port P2 of the 2-port isolator 1 is 50Ω, the impedance of the third port P3 is about 1Ω. For this reason, the resistance value R of the terminating resistor 27 is as very low as 1Ω, and the third port P3 is close to a state where it is short-circuited to the ground. Therefore, it can be considered that the resistor 306 of the conventional 2-port isolator 300 of FIG. Accordingly, the 2-port isolator 1 can cut the signal that has been propagated through the conventional resistor 306, achieves the same characteristics as the conventional one in the pass band, and doubles the frequency band (double wave) of the pass band. ) It is possible to increase the attenuation in the triple frequency band (third harmonic).

なお、2ポート型アイソレータ1の中心電極21,22のインダクタを大きくすると、第1、第2および第3ポートP1,P2,P3の全てのインピーダンスが高くなる。また、中心電極21,22のインダクタを小さくすると、第1、第2および第3ポートP1,P2,P3の全てのインピーダンスが低くなる。また、第1ポートP1に50Ωより高いインピーダンスの負荷を繋ぐと、第3ポートP3のインピーダンスが低くなる。第2ポートP2に50Ωより高いインピーダンスの負荷を繋いだ場合も、第3ポートP3のインピーダンスが低くなる。   When the inductors of the center electrodes 21 and 22 of the 2-port isolator 1 are increased, all the impedances of the first, second, and third ports P1, P2, and P3 are increased. Further, when the inductors of the center electrodes 21 and 22 are made smaller, all the impedances of the first, second and third ports P1, P2 and P3 are lowered. Further, when a load having an impedance higher than 50Ω is connected to the first port P1, the impedance of the third port P3 is lowered. Even when a load having an impedance higher than 50Ω is connected to the second port P2, the impedance of the third port P3 is lowered.

また、図17の従来の2ポート型アイソレータ300の場合、抵抗306の両端が第1ポートP1及び第2ポートP2に接続されており、放熱性の良い金属ケースに接続されていない。一方、第1実施例の2ポート型アイソレータ1は抵抗27を放熱性の良い金属ケースに接続しており、耐電力を向上できる。   In the conventional two-port isolator 300 shown in FIG. 17, both ends of the resistor 306 are connected to the first port P1 and the second port P2, and are not connected to a metal case with good heat dissipation. On the other hand, the two-port isolator 1 of the first embodiment connects the resistor 27 to a metal case with good heat dissipation, and can improve power resistance.

[第2実施例、図9〜図15]
第2実施例の2ポート型アイソレータ1Aは、図9に示すように、図1に示した構造において、積層基板30の代わりに積層基板30Aを用い、端子14を出力端子とし、端子15を入力端子とし、端子16に抵抗27を接続して終端端子としたものである。図10に積層基板30Aの分解斜視図を示す。
[Second Embodiment, FIGS. 9 to 15]
As shown in FIG. 9, the two-port isolator 1A of the second embodiment uses a laminated substrate 30A instead of the laminated substrate 30 in the structure shown in FIG. 1, the terminal 14 is an output terminal, and the terminal 15 is an input. A terminal is connected to a resistor 27 to form a terminal terminal. FIG. 10 is an exploded perspective view of the multilayer substrate 30A.

図11はアイソレータ1Aの電気等価回路図である。第1中心電極21の一端部21aは、第1ポートP1(中心電極用接続電極51)を介して出力端子14に電気的に接続されている。第2中心電極22の一端部22aは、第2ポートP2(中心電極用接続電極52)並びに抵抗27を介してアース端子16に電気的に接続されている。第1中心電極21の他端部21bおよび第2中心電極22の他端部22bは、第3ポートP3(中心電極用接続電極53)を介して入力端子15に電気的に接続されている。整合用コンデンサ25は、第1ポートP1とアースの間に電気的に接続されている。整合用コンデンサ26は第2ポートP2とアースの間に電気的に接続されている。   FIG. 11 is an electrical equivalent circuit diagram of the isolator 1A. One end 21a of the first center electrode 21 is electrically connected to the output terminal 14 via the first port P1 (center electrode connection electrode 51). One end 22 a of the second center electrode 22 is electrically connected to the ground terminal 16 via the second port P <b> 2 (center electrode connection electrode 52) and the resistor 27. The other end 21b of the first center electrode 21 and the other end 22b of the second center electrode 22 are electrically connected to the input terminal 15 via the third port P3 (center electrode connection electrode 53). The matching capacitor 25 is electrically connected between the first port P1 and the ground. The matching capacitor 26 is electrically connected between the second port P2 and the ground.

こうして入力反射損失が広帯域であり、かつ挿入損失が低損失である2ポート型アイソレータ1Aが得られる。表2は、2ポート型アイソレータ1Aの回路定数と電気特性の一例を示す表である。比較のために、表2には、挿入損失が低損失なアイソレータとして知られている従来の2ポート型アイソレータ320(図18参照)の回路定数と電気特性も記載している。フェライト20,323は共に、直径が1.5mmで、厚さが0.3mmの円板状のものであり、飽和磁化が85mT、ΔHが2400A/mである。また、入力反射損失と出力反射損失と挿入損失とアイソレーションは通過帯域893〜958MHzでの最悪値、2倍波は1786〜1916MHz帯域での最悪値、3倍波は2679〜2874MHz帯域での最悪値である。   Thus, the 2-port isolator 1A having a wide input reflection loss and a low insertion loss is obtained. Table 2 is a table showing an example of circuit constants and electrical characteristics of the 2-port isolator 1A. For comparison, Table 2 also shows circuit constants and electrical characteristics of a conventional two-port isolator 320 (see FIG. 18), which is known as an isolator with low insertion loss. The ferrites 20 and 323 are both disk-shaped with a diameter of 1.5 mm and a thickness of 0.3 mm, a saturation magnetization of 85 mT, and ΔH of 2400 A / m. The input reflection loss, output reflection loss, insertion loss, and isolation are the worst values in the pass band 893 to 958 MHz, the second harmonic is the worst value in the 1786 to 1916 MHz band, and the third harmonic is the worst in the 2679 to 2874 MHz band. Value.

Figure 0004293118
Figure 0004293118

表2より、第2実施例は比較例2と比べて、アイソレーションと入力反射損失と出力反射損失と挿入損失は同等であり、2倍波と3倍波の減衰量は第2実施例の方が優れている。図12は入力反射損失特性を示すグラフであり、図13は出力反射損失特性を示すグラフであり、図14はアイソレーション特性を示すグラフであり、図15は挿入損失特性を示すグラフである。図12、図13、図14および図15において、実線が第2実施例の特性を表示しており、点線が比較例2の特性を表示している。   From Table 2, the second embodiment has the same isolation, input reflection loss, output reflection loss, and insertion loss as the second embodiment, and the second and third harmonic attenuations are the same as those of the second embodiment. Is better. 12 is a graph showing the input reflection loss characteristic, FIG. 13 is a graph showing the output reflection loss characteristic, FIG. 14 is a graph showing the isolation characteristic, and FIG. 15 is a graph showing the insertion loss characteristic. In FIG. 12, FIG. 13, FIG. 14 and FIG. 15, the solid line indicates the characteristic of the second embodiment, and the dotted line indicates the characteristic of the comparative example 2.

2ポート型アイソレータ1Aが、通過帯域で従来と同等特性を実現しつつ、2倍波および3倍波での減衰量を大きくすることができるのは、以下の理由によると考えられる。従来の2ポート型アイソレータ320では、整合用コンデンサ324が第1ポートP1と第3ポートP3の間に接続されている。従って、整合用コンデンサ324の静電容量C1と第1中心電極321のインダクタンスL1とが形成する並列共振回路はハイパス回路となり、高周波が通過し易くなる。一方、本第2実施例の2ポート型アイソレータ1Aでは、整合用コンデンサ25が第1ポートP1とアースの間に接続されている。従って、整合用コンデンサ25の静電容量C1と第1中心電極21のインダクタンスL1とが形成する並列共振回路はローパス回路となり、高周波が通過し難くなる。この結果、2倍波および3倍波での減衰量が、従来のアイソレータ320よりも本第2実施例のアイソレータ1Aの方が良くなる。   The reason why the 2-port isolator 1A can increase the attenuation at the second harmonic and the third harmonic while realizing the same characteristics as the conventional one in the passband is considered as follows. In the conventional two-port isolator 320, a matching capacitor 324 is connected between the first port P1 and the third port P3. Therefore, the parallel resonance circuit formed by the capacitance C1 of the matching capacitor 324 and the inductance L1 of the first center electrode 321 becomes a high-pass circuit, and high frequency easily passes. On the other hand, in the two-port isolator 1A of the second embodiment, the matching capacitor 25 is connected between the first port P1 and the ground. Therefore, the parallel resonant circuit formed by the capacitance C1 of the matching capacitor 25 and the inductance L1 of the first center electrode 21 is a low-pass circuit, and it is difficult for high frequencies to pass through. As a result, the amount of attenuation at the second harmonic and the third harmonic is better in the isolator 1A of the second embodiment than in the conventional isolator 320.

また、従来の2ポート型アイソレータ320の入力インピーダンス(第1ポートP1のインピーダンス)が50Ωであるのに対して、本第2実施例の2ポート型アイソレータ1Aの入力インピーダンス(第3ポートP3のインピーダンス)は1Ωとなる。従って、入力端子15に接続される外部回路が低インピーダンスの場合には、2ポート型アイソレータ1Aは好適である。   The input impedance of the conventional 2-port isolator 320 (impedance of the first port P1) is 50Ω, whereas the input impedance of the 2-port isolator 1A of the second embodiment (impedance of the third port P3). ) Is 1Ω. Therefore, when the external circuit connected to the input terminal 15 has a low impedance, the 2-port isolator 1A is suitable.

また、図18の従来の2ポート型アイソレータ320の場合、抵抗326の両端が第1ポートP1及び第3ポートP3に接続されており、放熱性の良い金属ケースに接続されていない。一方、第2実施例の2ポート型アイソレータ1Aは抵抗27を放熱性の良い金属ケースに接続しており、耐電力を向上できる。   In the case of the conventional 2-port isolator 320 shown in FIG. 18, both ends of the resistor 326 are connected to the first port P1 and the third port P3, and are not connected to a metal case with good heat dissipation. On the other hand, the two-port isolator 1A of the second embodiment has the resistor 27 connected to a metal case with good heat dissipation, and can improve power resistance.

[第3実施例、図16]
第3実施例は、本発明に係る通信装置として、携帯電話を例にして説明する。
[Third embodiment, FIG. 16]
In the third embodiment, a mobile phone will be described as an example of a communication apparatus according to the present invention.

図16は携帯電話220のRF部分の電気回路ブロック図である。図16において、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。   FIG. 16 is an electric circuit block diagram of the RF portion of the mobile phone 220. In FIG. 16, 222 is an antenna element, 223 is a duplexer, 231 is a transmission side isolator, 232 is a transmission side amplifier, 233 is a band pass filter for transmission side stages, 234 is a transmission side mixer, 235 is a reception side amplifier, 236 is A reception side interstage bandpass filter, 237 is a reception side mixer, 238 is a voltage controlled oscillator (VCO), and 239 is a local bandpass filter.

ここに、送信側アイソレータ231として、前記第1または第2実施例の2ポート型アイソレータ1,1Aを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。   Here, as the transmission-side isolator 231, the two-port type isolators 1, 1 </ b> A of the first or second embodiment can be used. By mounting these isolators, a mobile phone with improved electrical characteristics and high reliability can be realized.

[他の実施例]
なお、本発明は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石9のN極とS極を反転させれば、入力ポートと出力ポートが入れ替わる。
[Other examples]
In addition, this invention is not limited to the said Example, It can change variously within the range of the summary. For example, if the N pole and the S pole of the permanent magnet 9 are reversed, the input port and the output port are switched.

本発明に係る非可逆回路素子の一実施例を示す分解斜視図。The disassembled perspective view which shows one Example of the nonreciprocal circuit device based on this invention. 図1に示した積層基板の分解斜視図。FIG. 2 is an exploded perspective view of the multilayer substrate shown in FIG. 1. 図1に示した非可逆回路素子の外観斜視図。FIG. 2 is an external perspective view of the non-reciprocal circuit device illustrated in FIG. 1. 図1に示した非可逆回路素子の電気等価回路図。The electrical equivalent circuit schematic of the nonreciprocal circuit device shown in FIG. 第3ポートP3からアイソレータ1内部を見たときの等価回路図。The equivalent circuit diagram when seeing the inside of the isolator 1 from the 3rd port P3. 入力反射損失特性を示すグラフ。The graph which shows an input reflection loss characteristic. アイソレーション特性を示すグラフ。The graph which shows the isolation characteristic. 挿入損失特性を示すグラフ。The graph which shows an insertion loss characteristic. 本発明に係る非可逆回路素子の別の実施例を示す分解斜視図。The disassembled perspective view which shows another Example of the nonreciprocal circuit device based on this invention. 図9に示した積層基板の分解斜視図。FIG. 10 is an exploded perspective view of the multilayer substrate illustrated in FIG. 9. 図9に示した非可逆回路素子の電気等価回路図。The electrical equivalent circuit schematic of the nonreciprocal circuit device shown in FIG. 入力反射損失特性を示すグラフ。The graph which shows an input reflection loss characteristic. 出力反射損失特性を示すグラフ。The graph which shows an output reflection loss characteristic. アイソレーション特性を示すグラフ。The graph which shows the isolation characteristic. 挿入損失特性を示すグラフ。The graph which shows an insertion loss characteristic. 本発明に係る通信装置の一実施例を示す電気回路ブロック図。The electric circuit block diagram which shows one Example of the communication apparatus which concerns on this invention. 従来の非可逆回路素子を示す電気等価回路図。The electrical equivalent circuit diagram which shows the conventional nonreciprocal circuit device. さらに別の従来の非可逆回路素子を示す電気等価回路図。Furthermore, the electrical equivalent circuit diagram which shows another conventional nonreciprocal circuit device.

符号の説明Explanation of symbols

1,1A…2ポート型アイソレータ
4…金属製上側ケース
8…金属製下側ケース
9…永久磁石
13…中心電極組立体
20…フェライト
21…第1中心電極
22…第2中心電極
25,26…整合用コンデンサ
27…抵抗
220…携帯電話
P1…第1ポート
P2…第2ポート
P3…第3ポート
DESCRIPTION OF SYMBOLS 1,1A ... 2 port type isolator 4 ... Metal upper case 8 ... Metal lower case 9 ... Permanent magnet 13 ... Center electrode assembly 20 ... Ferrite 21 ... 1st center electrode 22 ... 2nd center electrode 25, 26 ... Matching capacitor 27 ... resistor 220 ... cell phone P1 ... first port P2 ... second port P3 ... third port

Claims (3)

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が第1ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第2ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第2中心電極と、
前記第1ポートとアースの間に電気的に接続された第1整合用コンデンサと、
前記第2ポートとアースの間に電気的に接続された第2整合用コンデンサと、
を備え
前記第3ポートとアースの間に抵抗を電気的に接続し、前記第1ポートと前記第2ポートとをそれぞれ入出力ポートとしたこと、
を特徴とする非可逆回路素子。
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode disposed on the ferrite, having one end electrically connected to the first port and the other end electrically connected to the third port;
A second center electrode which is disposed on the ferrite so as to intersect the first center electrode in an electrically insulated state, and has one end electrically connected to the second port and the other end electrically connected to the third port. When,
A first matching capacitor electrically connected between the first port and ground;
A second matching capacitor electrically connected between the second port and ground;
Equipped with a,
A resistor is electrically connected between the third port and the ground, and the first port and the second port are input / output ports, respectively.
A nonreciprocal circuit device characterized by the above.
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置され、一端が第1ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第1中心電極と、
前記第1中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第2ポートに電気的に接続され、他端が第3ポートに電気的に接続されている第2中心電極と、
前記第1ポートとアースの間に電気的に接続された第1整合用コンデンサと、
前記第2ポートとアースの間に電気的に接続された第2整合用コンデンサと、
を備え、
前記第1ポートもしくは前記第2ポートのいずれか一方のポートとアースの間に抵抗を電気的に接続し、抵抗が接続されていない前記第1ポートもしくは前記第2ポートと前記第3ポートとをそれぞれ入出力ポートとしたこと、
を特徴とする非可逆回路素子
With permanent magnets,
A ferrite to which a DC magnetic field is applied by the permanent magnet;
A first center electrode disposed on the ferrite, having one end electrically connected to the first port and the other end electrically connected to the third port;
A second center electrode which is disposed on the ferrite so as to intersect the first center electrode in an electrically insulated state, and has one end electrically connected to the second port and the other end electrically connected to the third port. When,
A first matching capacitor electrically connected between the first port and ground;
A second matching capacitor electrically connected between the second port and ground;
With
A resistor is electrically connected between one of the first port and the second port and the ground, and the first port or the second port and the third port to which no resistor is connected are connected. That each was an input / output port,
A nonreciprocal circuit device characterized by the above .
請求項1又は請求項2に記載の非可逆回路素子を備えたことを特徴とする通信装置。 A communication apparatus comprising the nonreciprocal circuit device according to claim 1 .
JP2004335130A 2004-11-18 2004-11-18 Non-reciprocal circuit device and communication device Expired - Fee Related JP4293118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004335130A JP4293118B2 (en) 2004-11-18 2004-11-18 Non-reciprocal circuit device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004335130A JP4293118B2 (en) 2004-11-18 2004-11-18 Non-reciprocal circuit device and communication device

Publications (2)

Publication Number Publication Date
JP2006148495A JP2006148495A (en) 2006-06-08
JP4293118B2 true JP4293118B2 (en) 2009-07-08

Family

ID=36627672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004335130A Expired - Fee Related JP4293118B2 (en) 2004-11-18 2004-11-18 Non-reciprocal circuit device and communication device

Country Status (1)

Country Link
JP (1) JP4293118B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4708260B2 (en) * 2006-05-24 2011-06-22 Uro電子工業株式会社 High frequency signal switch

Also Published As

Publication number Publication date
JP2006148495A (en) 2006-06-08

Similar Documents

Publication Publication Date Title
WO2007049789A1 (en) Irreversible circuit element
JP4197032B2 (en) Two-port nonreciprocal circuit device and communication device
JP5082858B2 (en) Non-reciprocal circuit element
US7443262B2 (en) Two-port isolator, characteristic adjusting method therefor, and communication apparatus
JP4665786B2 (en) Non-reciprocal circuit device and communication device
JP2006050543A (en) Non-reciprocal circuit device
JP3858853B2 (en) 2-port isolator and communication device
JP4345680B2 (en) Two-port nonreciprocal circuit device and communication device
JP4239916B2 (en) 2-port isolator and communication device
JP4947289B2 (en) Non-reciprocal circuit element
JP3858852B2 (en) 2-port isolator and communication device
US6900704B2 (en) Two-port isolator and communication device
JP2004088743A (en) Two-port isolator and communication apparatus
JP3705253B2 (en) 3-port non-reciprocal circuit device and communication device
JP4548383B2 (en) Non-reciprocal circuit device and communication device
JP4293118B2 (en) Non-reciprocal circuit device and communication device
JP4548384B2 (en) Non-reciprocal circuit device and communication device
JP3852373B2 (en) Two-port nonreciprocal circuit device and communication device
JP3975952B2 (en) Non-reciprocal circuit element, composite electronic component and communication device
JP4348698B2 (en) Non-reciprocal circuit element
JP4631754B2 (en) Non-reciprocal circuit device and communication device
JP2004350164A (en) Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
JP2004193904A (en) Two-port isolator and its manufacturing method and communication apparatus
WO2007013252A1 (en) Irreversible circuit element, composite electronic parts, and communication device
JP2004328337A (en) Composite filter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4293118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees