JP3331701B2 - Non-reciprocal circuit device - Google Patents

Non-reciprocal circuit device

Info

Publication number
JP3331701B2
JP3331701B2 JP27439993A JP27439993A JP3331701B2 JP 3331701 B2 JP3331701 B2 JP 3331701B2 JP 27439993 A JP27439993 A JP 27439993A JP 27439993 A JP27439993 A JP 27439993A JP 3331701 B2 JP3331701 B2 JP 3331701B2
Authority
JP
Japan
Prior art keywords
substrate
isolator
matching
line
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27439993A
Other languages
Japanese (ja)
Other versions
JPH07131207A (en
Inventor
崇 川浪
勝幸 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP27439993A priority Critical patent/JP3331701B2/en
Publication of JPH07131207A publication Critical patent/JPH07131207A/en
Application granted granted Critical
Publication of JP3331701B2 publication Critical patent/JP3331701B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、VHF,UHF,SH
F帯域等で使用される非可逆回路素子,例えばアイソレ
ータに関し、詳細にはアイソレーション特性の広帯域化
を図りながら、部品の小型化,軽量化に対応できるとと
もに、低価格化に貢献できるようにした構造に関する。
BACKGROUND OF THE INVENTION The present invention relates to VHF, UHF, SH
Regarding non-reciprocal circuit elements used in the F-band and the like, for example, isolators, in particular, it is possible to reduce the size and weight of components and to contribute to cost reduction while widening the isolation characteristics. Regarding the structure.

【0002】[0002]

【従来の技術】一般にアイソレータは、信号を伝送方向
にのみ通過させ、逆方向への伝送を阻止する機能を有し
ており、例えば携帯電話,自動車電話等の移動通信機器
の送信回路部に採用されている。このアイソレータは、
図11に示すように、3ポートP1〜P3のサーキュレ
ータの何れか1つのポートP3に終端抵抗器Rを接続し
てなり、上記ポートP1からの信号aをポートP2に伝
送し、該ポートP2から進入する反射波bを終端抵抗器
Rで吸収してポートP1への伝送を阻止する機能を有し
ており、これにより不要波が電力増幅器に進入するのを
防止している。
2. Description of the Related Art Generally, an isolator has a function of passing a signal only in a transmission direction and preventing transmission in a reverse direction. For example, an isolator is used in a transmission circuit section of a mobile communication device such as a mobile phone and a car phone. Have been. This isolator is
As shown in FIG. 11, a terminating resistor R is connected to any one of the ports P3 of the circulators of the three ports P1 to P3, and the signal a from the port P1 is transmitted to the port P2. It has a function of absorbing the incoming reflected wave b by the terminating resistor R to prevent transmission to the port P1, thereby preventing unnecessary waves from entering the power amplifier.

【0003】ところで上記アイソレータでは、ポートP
2から進入する反射波bの周波数によっては吸収できな
い場合があり、その結果反射波bがポートP1に抜ける
という問題が生じる。このような問題を回避するため
に、アイソレーション特性(逆方向減衰特性)の広帯域
化を図ることが行われている。
In the above isolator, the port P
Depending on the frequency of the reflected wave b entering from 2, there is a case where the reflected wave b cannot be absorbed, and as a result, the problem that the reflected wave b escapes to the port P1 occurs. In order to avoid such a problem, an attempt is made to broaden the isolation characteristic (reverse attenuation characteristic).

【0004】一方、図10に示すように、各ポートP1
〜P3にL(インダクタンス),C(キャパシタ)等か
らなる整合回路1を接続し、これにより各ポートP1〜
P3の通過帯域幅を広げる方法がある。しかし信号が通
過するポートP1,P2のライン上に整合回路1,1を
設けると、損失が増大してI.L.特性(通過特性)が
劣化するという問題があり、また部品点数が増える分だ
け部品の大型化,及び重量の増大化を招くという問題が
ある。
On the other hand, as shown in FIG.
To P3, a matching circuit 1 composed of L (inductance), C (capacitor) and the like is connected.
There is a method of widening the pass bandwidth of P3. However, if matching circuits 1 and 1 are provided on the lines of ports P1 and P2 through which signals pass, the loss increases and I.P. L. There is a problem that characteristics (pass characteristics) are deteriorated, and there is a problem that an increase in the number of parts and an increase in the size and weight of the parts are caused.

【0005】これに対して、図9に示すように、終端抵
抗器RとポートP3との間(図9(a)参照)、又は終
端抵抗器Rとコールドエンドとの間(図9(b)参照)
に整合回路1を設け、これによりアイソレーション特性
のみ広帯域化することが考えられる。このようにした場
合は、信号ラインでの損失を小さくでき、I.L.特性
の劣化を回避できるとともに、部品点数を削減できる分
だけ小型化,軽量化に対応できる。
On the other hand, as shown in FIG. 9, between the terminating resistor R and the port P3 (see FIG. 9A) or between the terminating resistor R and the cold end (see FIG. )reference)
It is conceivable that the matching circuit 1 is provided in the first embodiment to thereby broaden only the isolation characteristic. In this case, the loss in the signal line can be reduced, and I.I. L. Deterioration of the characteristics can be avoided, and reduction in size and weight can be achieved by reducing the number of parts.

【0006】ここで、上記終端抵抗器に整合回路を付与
する場合の一構造例として、図4ないし図8に示すよう
なものが考えられる。このアイソレータ2は、主として
磁気閉回路を形成する磁性体ヨーク本体3,4内にアー
ス板17を介在させて整合用容量基板5,及びフェライ
ト素子6を収容配置し、上記ヨーク3の内面に貼着され
た永久磁石7によりフェライト素子6に直流磁界を印加
するとともに、上記ヨーク4の外部に端子基板8を配設
して構成されている。
FIGS. 4 to 8 show an example of a structure in which a matching circuit is provided to the terminating resistor. The isolator 2 mainly accommodates a matching capacitance substrate 5 and a ferrite element 6 with a ground plate 17 interposed in magnetic yoke bodies 3 and 4 forming a magnetic closed circuit, and is attached to the inner surface of the yoke 3. A DC magnetic field is applied to the ferrite element 6 by the attached permanent magnet 7, and a terminal board 8 is provided outside the yoke 4.

【0007】そして図4及び図5は、コイル9とディス
ク型コンデンサ10とで整合回路素子11を構成し、該
回路素子11の一端を上記容量基板5の終端抵抗膜5a
に接続するとともに、他端を上記ヨーク4に接続した例
である。
FIGS. 4 and 5 show that a matching circuit element 11 is composed of a coil 9 and a disk type capacitor 10, and one end of the circuit element 11 is connected to a terminating resistance film 5 a of the capacitor substrate 5.
And the other end is connected to the yoke 4.

【0008】また図6及び図7は、基板12の表面にマ
イクロストリップライン13をパターン形成して整合回
路基板14を構成し、該回路基板14をヨーク3の上部
に搭載し、上記マイクロストリップライン13の一端1
3aと容量基板5の終端抵抗膜5aとを金属板15を介
して接続するとともに、他端13bをスルーホール電極
を介して上記ヨーク3に接続した例である。さらに図8
は、図示しないストリップラインが形成された基板を重
ねて整合回路基板16を構成し、該基板16をヨーク3
の上部に搭載した例である。
FIGS. 6 and 7 show that a matching circuit board 14 is formed by patterning a microstrip line 13 on the surface of a substrate 12 and that the circuit board 14 is mounted on the yoke 3. One end of 13
This is an example in which 3a and the terminating resistance film 5a of the capacitance substrate 5 are connected via a metal plate 15, and the other end 13b is connected to the yoke 3 via a through-hole electrode. Further FIG.
Constitutes a matching circuit board 16 by superimposing boards on which a strip line (not shown) is formed.
This is an example of mounting on the upper part.

【0009】[0009]

【発明が解決しようとする課題】ところが上述の各構造
例では、整合回路素子,整合回路基板をヨーク本体に別
途搭載する構造であることから、その分だけ部品の大型
化,重量の増大化は避けられず、小型化,軽量化には対
応できないという問題があり、この点での改善が要請さ
れている。
However, in each of the above-described structural examples, since the matching circuit element and the matching circuit board are separately mounted on the yoke main body, the size and weight of the parts cannot be increased accordingly. Inevitably, there is a problem that it is impossible to cope with miniaturization and weight reduction, and improvement in this respect is demanded.

【0010】また、上記コイル,ディスクコンデンサに
よる整合回路素子を採用した場合は、定数が不安定とな
り易く、このため手間のかかる電気的特性の調整を必要
とすることから、コストが上昇するという問題がある。
Further, when a matching circuit element using the above-mentioned coil and disk capacitor is employed, the constant tends to be unstable, so that it is necessary to adjust the electrical characteristics, which is troublesome, resulting in an increase in cost. There is.

【0011】本発明は、上記実情に鑑みてなされたもの
で、アイソレーションの広帯域化を図りながら、部品の
小型化,軽量化に対応でき、かつ電気的特性の調整を簡
略化してコストを低減できる非可逆回路素子を提供する
ことを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and can cope with downsizing and weight reduction of components while widening the isolation, and simplify the adjustment of electrical characteristics to reduce costs. It is intended to provide a non-reciprocal circuit device that can be used.

【0012】[0012]

【課題を解決するための手段】本発明は、直流磁界が印
加されるフェライトに、複数の中心導体を互いに電気的
絶縁状態で、かつ交差させて配置し、上記各中心導体の
ポートに整合用容量を接続するとともに、何れか1つの
ポートに終端器を接続し、該終端器に整合回路を接続し
てアイソレーション特性の広帯域化を図るようにした非
可逆回路素子であって、上記整合回路に電気長が1/4
・λg(λgは線路内波長)の整数倍となる線路を用
い、かつ該線路がストリップラインとして薄板基板に形
成されたものであり、さらにこの薄板基板が該非可逆回
路素子を構成する整合容量用基板の内部に積層されてい
ることを特徴としている。
According to the present invention, a plurality of center conductors are arranged in a ferrite to which a DC magnetic field is applied in a state of being electrically insulated from each other and crossing each other. A non-reciprocal circuit device having a capacitor connected thereto, a terminator connected to any one of the ports, and a matching circuit connected to the terminator so as to achieve a wider isolation characteristic. Electrical length is 1/4
A line having an integral multiple of λg (λg is a wavelength in the line) is used, and the line is formed as a strip line on a thin substrate, and the thin substrate is used for a matching capacitor constituting the non-reciprocal circuit device. It is characterized in that it is laminated inside the substrate.

【0013】[0013]

【作用】本発明に係る非可逆回路素子によれば、1つの
ポートに接続された終端器に1/4・λgの電気長を有
するストリップラインを接続し、該ストリップラインを
薄板基板にパターン形成し、該薄板基板を整合容量用基
板内に積層したので、I.L.特性への影響を回避しな
がらアイソレーション特性の広帯域化を図ることがで
き、反射波を確実に吸収して不要波の進入を防止でき
る。
According to the non-reciprocal circuit device of the present invention, a strip line having an electrical length of 1 / 4.lambda.g is connected to a terminator connected to one port, and the strip line is formed on a thin substrate by pattern formation. Then, since the thin substrate was laminated in the matching capacity substrate, I.I. L. It is possible to broaden the isolation characteristic while avoiding the influence on the characteristic, and it is possible to reliably absorb the reflected wave and prevent an unnecessary wave from entering.

【0014】また上記薄板基板を非可逆回路素子を構成
する容量用基板に内蔵したので、既存の基板をそのまま
利用できることから部品の寸法,容積,及び重量が増え
ることはほとんどない。従って、上述の整合回路素子や
整合回路基板を別途搭載する場合に比べて部品の小型
化,軽量化に対応できる。
Since the above-mentioned thin board is incorporated in the capacity board constituting the non-reciprocal circuit device, the existing board can be used as it is, so that the size, volume and weight of the component hardly increase. Therefore, it is possible to cope with downsizing and weight reduction of parts as compared with the case where the above-mentioned matching circuit element or matching circuit board is separately mounted.

【0015】さらに本発明では、上記ストリップライン
の線路長を管理するだけでよいので、上記コイル,ディ
スクコンデンサによる回路素子を用いる場合に比べてば
らつきの少ない高精度の広帯域化回路を構成することが
できる。これに伴って電気的調整の簡易化,又は無調整
化を図ることができ、ひいてはコストを低減でき、部品
の低価格化に貢献できる。
Further, in the present invention, since it is only necessary to manage the line length of the strip line, it is possible to configure a high-precision broadband circuit having less variation as compared with the case of using a circuit element including the coil and the disk capacitor. it can. Along with this, it is possible to simplify the electrical adjustment or to eliminate the adjustment, thereby reducing the cost and contributing to the cost reduction of parts.

【0016】[0016]

【実施例】以下、本発明の実施例を図について説明す
る。図1ないし図3は本発明の一実施例による非可逆回
路素子を説明するための図であり、本実施例では集中定
数型のアイソレータに適用した場合を例にとって説明す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIGS. 1 to 3 are diagrams for explaining a non-reciprocal circuit device according to an embodiment of the present invention. In this embodiment, a case where the present invention is applied to a lumped constant type isolator will be described as an example.

【0017】図において、20は本実施例構造が適用さ
れた集中定数型のアイソレータである。このアイソレー
タ20は、端子基板21上に大略コ字状の磁性体金属製
の下ヨーク22を配置し、該下ヨーク22の底壁22a
上に後述する整合用容量基板23を配設するとともに、
フェライト素子24を配設し、上記下ヨーク22に同じ
く磁性体金属製上ヨーク25を装着して閉磁路の磁気回
路を形成して構成されている。また上記上ヨーク25の
内面には永久磁石26が貼着されており、該永久磁石2
6により上記フェライト素子24にバイアス用直流磁界
を印加するように構成されている。
In the figure, reference numeral 20 denotes a lumped constant type isolator to which the structure of the present embodiment is applied. The isolator 20 includes a lower yoke 22 made of a substantially U-shaped magnetic metal disposed on a terminal board 21, and a bottom wall 22 a of the lower yoke 22.
In addition to disposing a matching capacitance substrate 23 described later,
A ferrite element 24 is provided, and an upper yoke 25 made of a magnetic metal is mounted on the lower yoke 22 to form a magnetic circuit of a closed magnetic circuit. A permanent magnet 26 is attached to the inner surface of the upper yoke 25, and the permanent magnet 2
6, a bias DC magnetic field is applied to the ferrite element 24.

【0018】上記端子基板21上面にはアース電極36
aが形成されており、該アース電極36aには下ヨーク
22の下面が当接している。また上記端子基板21の左
右一側縁部の上面及び下面には上記アース電極36aに
接続されるアース用端子電極37a,37bが形成され
ており、この両端子電極37a,37b同士は側面電極
38により接続されている。
A ground electrode 36 is provided on the upper surface of the terminal board 21.
a is formed, and the lower surface of the lower yoke 22 is in contact with the ground electrode 36a. Ground terminal electrodes 37a and 37b connected to the ground electrode 36a are formed on the upper and lower surfaces of the left and right side edges of the terminal board 21, and the terminal electrodes 37a and 37b are connected to the side electrodes 38. Connected by

【0019】また、上記端子基板21の左右他側縁部の
上面及び下面にはそれぞれ入出力用端子電極32a,3
2bが形成されており、該端子電極32a,32b同士
は側面電極39により接続されている。
The input / output terminal electrodes 32a, 32a are provided on the upper and lower surfaces of the left and right side edges of the terminal board 21, respectively.
2b are formed, and the terminal electrodes 32a and 32b are connected to each other by a side electrode 39.

【0020】上記フェライト素子24は、図示しない円
板状のシールド部に網状の第1〜第3中心導体27〜2
9を一体形成し、上記シールド部上にマイクロ波用フェ
ライト30を配設し、該フェライト30の上面に上記各
中心導体27〜29を互いに電気的絶縁状態で、かつ1
20度の角度ごとに交差させて折り曲げ配置した構造と
なっている。また各中心導体27〜29の外部接続部2
7a〜29aは段状に折り曲げ形成されて外方に突出し
ている。
The ferrite element 24 is provided with a net-shaped first to third center conductors 27 and 2 on a disc-shaped shield (not shown).
9, a ferrite 30 for microwaves is disposed on the shield part, and the respective center conductors 27 to 29 are electrically insulated from each other on the upper surface of the ferrite 30.
It is structured to be bent and arranged to intersect at every 20 degree angle. Also, the external connection part 2 of each of the center conductors 27 to 29
Reference numerals 7a to 29a are bent and formed stepwise, and project outward.

【0021】上記整合容量用基板23はこれの中央部に
挿入孔31aを形成し、該挿入孔31aの周縁部に第1
〜第3コンデンサ電極(整合用容量)C1〜C3を厚膜
印刷により形成するとともに、この第3コンデンサ電極
C3に厚膜印刷により終端抵抗膜(終端器)Rを接続形
成して構成されている。
The matching capacitor substrate 23 has an insertion hole 31a formed at the center thereof, and the first hole is formed at the periphery of the insertion hole 31a.
To third capacitor electrodes (matching capacitors) C1 to C3 are formed by thick film printing, and a terminating resistor film (terminator) R is connected to the third capacitor electrode C3 by thick film printing. .

【0022】上記容量基板23の挿入孔31a内にはフ
ェライト素子24が挿入配置されており、これにより上
記フェライト30の下面は各中心導体27〜29のシー
ルド部を介して下ヨーク22の底壁22a上に接続され
ている。
The ferrite element 24 is inserted into the insertion hole 31a of the capacitor substrate 23, so that the lower surface of the ferrite 30 is connected to the bottom wall of the lower yoke 22 via the shields of the central conductors 27 to 29. 22a.

【0023】また上記各コンデンサ電極C1〜C3には
上記各中心導体27〜29の外部接続部27a〜29a
が接続されており、さらにこの第1,第2中心導体2
7,28の接続部27a,28aの先端部27b,28
bは上記端子基板21の入出力用端子電極32a,32
bに接続されている。
External connection portions 27a to 29a of the center conductors 27 to 29 are connected to the capacitor electrodes C1 to C3.
And the first and second center conductors 2
7, 27a, connection portions 27a, 28a, and tip portions 27b, 28
b denotes input / output terminal electrodes 32a, 32 of the terminal board 21.
b.

【0024】そして、図1に示すように、上記容量基板
23は、本実施例の特徴をなす薄板基板を積層して構成
されている。
As shown in FIG. 1, the capacitor substrate 23 is formed by laminating thin substrate substrates which characterize this embodiment.

【0025】上記容量基板23は、第1,第2薄板基板
33,34の間に接着用プリプレグ薄板基板35を介在
させて積層し、これを熱圧着して形成されたもので、こ
れらの各基板33〜35には誘電体,セラミック,ガラ
スエポキシ,BTレジン,あるいはガラス・テフロン等
の材料が使用されている。
The capacitor substrate 23 is formed by laminating a bonding prepreg thin substrate 35 between the first and second thin substrate 33, 34, and thermocompression-bonding them. The substrates 33 to 35 are made of a material such as dielectric, ceramic, glass epoxy, BT resin, or glass Teflon.

【0026】また上記第2誘電体基板34の上面には上
記各コンデンサ電極C1〜C3,終端抵抗膜Rが形成さ
れており、該基板34の下面全面にはアース電極40が
パターン形成されている。及び薄板基板33の下面には
それぞれアース電極40,41がパターン形成されてお
り、該電極40,41同士は薄板基板33を挟んで対向
している。
The capacitor electrodes C1 to C3 and the terminating resistor film R are formed on the upper surface of the second dielectric substrate 34, and the ground electrode 40 is patterned on the entire lower surface of the substrate 34. . Ground electrodes 40 and 41 are formed on the lower surface of the thin substrate 33 in a pattern, respectively. The electrodes 40 and 41 face each other with the thin substrate 33 interposed therebetween.

【0027】そして上記第1薄板基板33上面の挿入孔
31aの一側辺部にはマイクロストリップライン42が
パターン形成されており、該基板33の下面全面にはア
ース電極41が形成されている。このストリップライン
42は線路長が1/4・λgの整数倍となる線路からな
るもので、これの一端42aは上記プリプレグ基板3
5,及び第2誘電体基板34に貫通形成されたスルーホ
ール電極43を介して終端抵抗膜Rに接続されている。
A microstrip line 42 is pattern-formed on one side of the insertion hole 31a on the upper surface of the first thin plate substrate 33, and a ground electrode 41 is formed on the entire lower surface of the substrate 33. The strip line 42 is a line whose line length is an integral multiple of 1 / 4.lambda.g.
5 and the second dielectric substrate 34 are connected to the terminating resistance film R via through-hole electrodes 43 formed therethrough.

【0028】また上記ストリップライン42の他端42
bは、該薄板基板33及びプリプレグ基板35に貫通形
成されたスルーホール電極44を介して上記両アース電
極40,41に接続されており、これにより本実施例の
広帯域化用整合回路が構成されている。ここで、上記ス
トリップライン42の他端42b側はアースに接続する
ことなく、オープンにしてもよい。
The other end 42 of the strip line 42
b is connected to the ground electrodes 40 and 41 via through-hole electrodes 44 formed through the thin plate substrate 33 and the prepreg substrate 35, thereby forming the matching circuit for widening the band of the present embodiment. ing. Here, the other end 42b side of the strip line 42 may be opened without being connected to the ground.

【0029】次に本実施例の作用効果について説明す
る。本実施例のアイソレータ20によれば、1/4・λ
gの電気長を有するマイクロストリップライン42を第
1薄板基板33に形成し、該基板33をプリプレグ基板
35を介在させて容量電極C1〜C3が形成された第2
薄板基板34とともに積層して容量基板23を構成した
ので、I.L.特性への影響を回避しながらアイソレー
ション特性の広帯域化を図ることができ、これにより反
射波を確実に吸収でき、不要波の進入を防止できる。ち
なみに本実施例では、周波数帯域を1.5〜2倍程度ま
で拡大できる。
Next, the operation and effect of this embodiment will be described. According to the isolator 20 of the present embodiment, 1 / · λ
g is formed on the first thin substrate 33, and the substrate 33 is provided with the prepreg substrate 35 interposed therebetween to form the second capacitor electrodes C1 to C3.
Since the capacitance substrate 23 was formed by laminating the capacitor substrate together with the thin plate substrate 34, I.I. L. The isolation characteristic can be broadened while avoiding the influence on the characteristic, whereby the reflected wave can be surely absorbed and the invasion of the unnecessary wave can be prevented. Incidentally, in the present embodiment, the frequency band can be expanded to about 1.5 to 2 times.

【0030】また本実施例では、上記アイソレータ20
を構成する容量基板23に薄板基板33を内蔵して一体
化したので、従来から使用していた容量基板の寸法,容
積,及び重量とほとんど同じにでき、上述の整合回路を
別途搭載する場合に比べて部品の小型化,軽量化に対応
できる。
In this embodiment, the isolator 20
Since the thin substrate 33 is built in and integrated with the capacitance substrate 23, the dimensions, volume, and weight of the conventionally used capacitance substrate can be made almost the same, so that the above-described matching circuit is separately mounted. Compared with this, it is possible to reduce the size and weight of parts.

【0031】さらに本実施例では、上記ストリップライ
ン42の線路長を上記電気長となるように設定するだけ
でよいので、上述の集中定数で整合回路素子を構成する
場合に比べてばらつきの少ない高精度の広帯域化回路を
構成することができる。これによって電気的調整の簡易
化,又は無調整化を図ることができ、ひいてはコストを
低減でき、部品の低価格化に貢献できる。
Further, in this embodiment, since it is only necessary to set the line length of the strip line 42 so as to have the above-mentioned electrical length, there is less variation as compared with the case where the matching circuit element is constituted by the above-mentioned lumped constant. A high-precision broadband circuit can be configured. As a result, the electrical adjustment can be simplified or no adjustment can be made, so that the cost can be reduced and the cost of parts can be reduced.

【0032】なお、上記実施例では、3枚の薄板基板3
3〜35を熱圧着して容量基板23を形成した場合を例
にとって説明したが、本発明は例えばグリーンシートに
各電極をパターン形成し、該電極とグリーンシートとを
一体焼結して容量基板を形成してもよい。
In the above embodiment, three thin substrates 3
Although the case where the capacitance substrate 23 is formed by thermocompression bonding of 3 to 35 has been described as an example, the present invention is, for example, to pattern each electrode on a green sheet and sinter the electrode and the green sheet integrally to form the capacitance substrate 23. May be formed.

【0033】さらに上記実施例では、集中定数型の3ポ
ートサーキュレータに終端器を接続してなるアイソレー
タを例にとって説明したが、本発明はこれに限られるも
のではなく、分布定数型や導波管型の非可逆回路素子に
も勿論適用できる。
Further, in the above embodiment, an isolator in which a terminator is connected to a lumped constant type 3-port circulator has been described as an example. However, the present invention is not limited to this. Of course, the present invention can also be applied to a non-reciprocal circuit device of the type.

【0034】[0034]

【発明の効果】以上のように本発明に係る非可逆回路素
子によれば、1つのポートに接続された終端器に電気長
が1/4・λgとなるストリップラインを接続するとと
もに薄板基板に形成し、該薄板基板を該非可逆回路素子
を構成する整合容量用基板の内部に積層したので、アイ
ソレーション特性の広帯域化を図りながら、部品の小型
化,軽量化に対応できるとともに、低価格化に貢献でき
る効果がある。
As described above, according to the non-reciprocal circuit device according to the present invention, a strip line having an electric length of 1 / 4.lambda.g is connected to a terminator connected to one port and a thin plate substrate is connected. Formed, and the thin substrate is laminated inside the matching capacitor substrate constituting the non-reciprocal circuit device, so that it is possible to cope with the miniaturization and weight reduction of parts and to reduce the price while widening the isolation characteristics. Has the effect of contributing to

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例によるアイソレータの容量基
板を示す分解斜視図である。
FIG. 1 is an exploded perspective view showing a capacitance substrate of an isolator according to one embodiment of the present invention.

【図2】上記実施例のアイソレータの分解斜視図であ
る。
FIG. 2 is an exploded perspective view of the isolator of the embodiment.

【図3】上記実施例のアイソレータの斜視図である。FIG. 3 is a perspective view of the isolator of the embodiment.

【図4】本発明の成立過程を説明するためのアイソレー
タの分解斜視図である。
FIG. 4 is an exploded perspective view of an isolator for explaining a process of establishing the present invention.

【図5】本発明の成立過程を説明するためのアイソレー
タの斜視図である。
FIG. 5 is a perspective view of an isolator for explaining a process of establishing the present invention.

【図6】本発明の成立過程を説明するためのアイソレー
タの分解斜視図である。
FIG. 6 is an exploded perspective view of an isolator for explaining a process of establishing the present invention.

【図7】本発明の成立過程を説明するためのアイソレー
タの斜視図である。
FIG. 7 is a perspective view of an isolator for explaining a process of establishing the present invention.

【図8】本発明の成立過程を説明するためのアイソレー
タの斜視図である。
FIG. 8 is a perspective view of an isolator for explaining a process of establishing the present invention.

【図9】本発明の成立過程を説明するためのアイソレー
タの動作を示す図である。
FIG. 9 is a diagram showing an operation of the isolator for explaining a process of establishing the present invention.

【図10】本発明の成立過程を説明するためのアイソレ
ータの動作を示す図である。
FIG. 10 is a diagram showing an operation of an isolator for explaining a process of establishing the present invention.

【図11】一般的なアイソレータの動作を示す図であ
る。
FIG. 11 is a diagram showing the operation of a general isolator.

【符号の説明】[Explanation of symbols]

20 アイソレータ(非可逆回路素子) 23 容量基板 27〜29 中心導体 30 フェライト 33〜35 薄板基板 42 ストリップライン R 終端抵抗膜(終端器) DESCRIPTION OF SYMBOLS 20 Isolator (non-reciprocal circuit element) 23 Capacitance board 27-29 Center conductor 30 Ferrite 33-35 Thin board 42 Strip line R Terminating resistance film (terminator)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01P 1/36 H01P 1/383 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01P 1/36 H01P 1/383

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流磁界が印加されるフェライトに、複
数の中心導体を互いに電気的絶縁状態で、かつ交差させ
て配置し、上記各中心導体のポートに整合用容量を接続
するとともに、何れか1つのポートに終端器を接続し、
該終端器に整合回路を接続してアイソレーション特性の
広帯域化を図るようにした非可逆回路素子であって、上
記整合回路に電気長が1/4・λg(λgは線路内波
長)の整数倍となる線路を用い、かつ該線路がストリッ
プラインとして薄板基板に形成されたものであり、さら
にこの薄板基板が該非可逆回路素子を構成する整合容量
用基板の内部に積層されていることを特徴とする非可逆
回路素子。
A plurality of center conductors are arranged in a ferrite to which a DC magnetic field is applied in an electrically insulated state and cross each other, and a matching capacitor is connected to a port of each of the center conductors.
And connect a terminator to any one of the ports,
A non-reciprocal circuit device in which a matching circuit is connected to the terminator so as to widen an isolation characteristic, wherein the matching circuit has an electric length of 1 / 4.lambda.g (.lamda.g is a line wavelength). A double line is used, and the line is formed as a strip line on a thin plate substrate, and the thin plate substrate is laminated inside a matching capacitor substrate constituting the non-reciprocal circuit device. Irreversible circuit element.
JP27439993A 1993-11-02 1993-11-02 Non-reciprocal circuit device Expired - Fee Related JP3331701B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27439993A JP3331701B2 (en) 1993-11-02 1993-11-02 Non-reciprocal circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27439993A JP3331701B2 (en) 1993-11-02 1993-11-02 Non-reciprocal circuit device

Publications (2)

Publication Number Publication Date
JPH07131207A JPH07131207A (en) 1995-05-19
JP3331701B2 true JP3331701B2 (en) 2002-10-07

Family

ID=17541130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27439993A Expired - Fee Related JP3331701B2 (en) 1993-11-02 1993-11-02 Non-reciprocal circuit device

Country Status (1)

Country Link
JP (1) JP3331701B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768860B (en) * 2020-12-30 2021-09-10 广东大普通信技术有限公司 Miniaturized wide band circulator

Also Published As

Publication number Publication date
JPH07131207A (en) 1995-05-19

Similar Documents

Publication Publication Date Title
JP3348669B2 (en) Non-reciprocal circuit device
US6020793A (en) Non-reciprocal circuit device
JP3417370B2 (en) Non-reciprocal circuit device and communication device
US20020030548A1 (en) Nonreciprocal circuit device and communication apparatus including the same
EP1916736A1 (en) Irreversible circuit element, composite electronic parts, and communication device
JP3412593B2 (en) Non-reciprocal circuit device and high-frequency circuit device
JP3331701B2 (en) Non-reciprocal circuit device
EP0682380B1 (en) Nonreciprocal circuit element
JP4711038B2 (en) Non-reciprocal circuit module
JP3331702B2 (en) Non-reciprocal circuit device
EP1067622B1 (en) Nonreciprocal circuit device and communication apparatus incorporating same
JP4345254B2 (en) Non-reciprocal circuit device and communication device
JP3267010B2 (en) Non-reciprocal circuit device
JPH11239009A (en) Band widening structure of irreversible circuit element
US6531930B2 (en) Non-reciprocal circuit element having a grounding land between input/output patterns
US20040056731A1 (en) Nonreciprocal circuit device and communication device using same
JP2000114818A (en) Concentrated constant nonreversible circuit element
JP3651137B2 (en) Non-reciprocal circuit element
KR100431145B1 (en) Nonreciprocal Circuit Device and Communication Apparatus Incorporating the same
JP3201279B2 (en) Non-reciprocal circuit device
JPH09270607A (en) Irreversible circuit element
JP3385701B2 (en) Non-reciprocal circuit device
JP3385702B2 (en) Non-reciprocal circuit device
US20020089392A1 (en) Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit
JPH11298205A (en) Irreversible circuit element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees