JP3412292B2 - Harmonic suppression circuit - Google Patents

Harmonic suppression circuit

Info

Publication number
JP3412292B2
JP3412292B2 JP26688594A JP26688594A JP3412292B2 JP 3412292 B2 JP3412292 B2 JP 3412292B2 JP 26688594 A JP26688594 A JP 26688594A JP 26688594 A JP26688594 A JP 26688594A JP 3412292 B2 JP3412292 B2 JP 3412292B2
Authority
JP
Japan
Prior art keywords
wavelength
line
open
ended
harmonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26688594A
Other languages
Japanese (ja)
Other versions
JPH08130423A (en
Inventor
清春 清野
明宏 上小倉
智彦 小野
恵 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26688594A priority Critical patent/JP3412292B2/en
Publication of JPH08130423A publication Critical patent/JPH08130423A/en
Application granted granted Critical
Publication of JP3412292B2 publication Critical patent/JP3412292B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、高出力増幅器に用い
る半導体素子から発生する2倍波、3倍波等の高調波を
抑圧するための高調波抑圧回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a harmonic suppressor circuit for suppressing harmonics such as a second harmonic wave and a third harmonic wave generated from a semiconductor element used in a high output amplifier.

【0002】[0002]

【従来の技術】FET(field effect t
ransistor)、HEMT(high elec
tron mobility transistor)
またはHBT(heterojunction bip
olar transistor)等の半導体素子の高
周波化、高出力化が進み、レーダ、通信等の高出力増幅
器等には、これらの半導体素子が用いられている。
2. Description of the Related Art FET (field effect t)
(transistor), HEMT (high elec)
tron mobility transistor)
Or HBT ( heterojunction bip)
Higher frequency and higher output of semiconductor elements such as an optical transmitter are progressing, and these semiconductor elements are used for a high output amplifier such as radar and communication.

【0003】図10は例えば1982年電子通信学会光
・電波部門全国大会、講演番号127に示された従来の
高出力増幅器の構成図である。図において、1はFE
T、2,3はそれぞれ入力整合回路、出力整合回路、4
は入力端子、5は出力端子、6は主線路、7は先端開放
スタブ、8はバイアス回路、9はバイアス端子、10は
バイアス回路、11,12はそれぞれ基本波で1/4波
長を有する高インピーダンス線路、先端開放線路、13
は抵抗、14はキャパシタ、15はバイアス端子であ
る。
FIG. 10 is a block diagram of a conventional high-power amplifier shown in the lecture number 127, National Convention of the Institute of Electronics and Communications, Optical and Radio Division, 1982. In the figure, 1 is FE
T, 2 and 3 are an input matching circuit, an output matching circuit, and 4 respectively.
Is an input terminal, 5 is an output terminal, 6 is a main line, 7 is an open-end stub, 8 is a bias circuit, 9 is a bias terminal, 10 is a bias circuit, and 11 and 12 are fundamental waves each having a quarter wavelength. Impedance line, open-ended line, 13
Is a resistor, 14 is a capacitor, and 15 is a bias terminal.

【0004】この増幅器は半導体素子の一種であるFE
T1と、このFET1のゲート端子に接続された入力整
合回路2とバイアス回路8およびFET1のドレイン端
子に接続された出力整合回路3とバイアス回路10とか
らなり、入力整合回路2、出力整合回路3の一端にはそ
れぞれ入力端子4、出力端子5が接続された構成となっ
ており、これらの入力整合回路2、出力整合回路3およ
びバイアス回路8、10は誘電体基板上にマイクロ波集
積回路技術を用いて形成されている。
This amplifier is an FE which is a kind of semiconductor device.
The input matching circuit 2 and the output matching circuit 3 are composed of T1, an input matching circuit 2 connected to the gate terminal of the FET1, a bias circuit 8 and an output matching circuit 3 connected to the drain terminal of the FET1 and a bias circuit 10. The input terminal 4 and the output terminal 5 are connected to one end of the input matching circuit 2, the output matching circuit 3 and the bias circuits 8 and 10, respectively. Is formed by using.

【0005】出力整合回路3は主線路6と先端開放スタ
ブ7とから構成されており、FET1の出力インピーダ
ンスと負荷インピーダンスとを整合させるように設計さ
れている。また、バイアス回路10は一端が主線路6
に、他端は抵抗13とキャパシタ14を介して接地さ
れ、長さが基本波で1/4波長を有する高インピーダン
ス線路11とこの高インピーダンス線路11の他端に接
続され、基本波で1/4波長の長さを有する先端開放線
路12とからなり、高インピーダンス線路11の他端に
はバイアス端子15が接続されている。このような高イ
ンピーダンス線路11、先端開放線路12の長さを基本
波で1/4波長に選ぶ事により、高インピーダンス線路
11の他端は高周波的に先端開放線路12により短絡さ
れ、高インピーダンス線路11の一端、つまり、出力整
合回路3からバイアス回路10側を見たインピーダンス
を非常に高くすることができる。
The output matching circuit 3 comprises a main line 6 and an open-end stub 7, and is designed to match the output impedance of the FET 1 with the load impedance. In addition, the bias circuit 10 has a main line 6 at one end.
The other end is connected to the high impedance line 11 having a length of 1/4 wavelength of the fundamental wave and the other end of the high impedance line 11 which is grounded via the resistor 13 and the capacitor 14, and A high-impedance line 11 is connected to a bias terminal 15 at the other end. By selecting the length of the high-impedance line 11 and the open-ended line 12 to be ¼ wavelength of the fundamental wave, the other end of the high-impedance line 11 is short-circuited by the open-ended line 12 at high frequencies, and One end of 11, that is, the impedance seen from the output matching circuit 3 to the bias circuit 10 side can be made extremely high.

【0006】従って、このバイアス回路10は所要帯域
で増幅特性に影響を与えることなく、所望のバイアスを
供給する機能がある。また、バイアス回路10に用いて
いる抵抗13は低周波帯で増幅器の安定化を図るための
ものである。さらに、入力整合回路2はFET1の入力
インピーダンスと電源インピーダンスとを整合させるよ
うに設計されており、出力整合回路3とほぼ同じ構成に
なっている。また、バイアス回路8もまた、バイアス回
路10とほぼ同じ回路構成、機能を有する。
Therefore, the bias circuit 10 has a function of supplying a desired bias without affecting the amplification characteristics in the required band. Further, the resistor 13 used in the bias circuit 10 is for stabilizing the amplifier in the low frequency band. Further, the input matching circuit 2 is designed to match the input impedance of the FET 1 with the power source impedance, and has substantially the same configuration as the output matching circuit 3. The bias circuit 8 also has substantially the same circuit configuration and function as the bias circuit 10.

【0007】次に動作について説明をする。バイアス端
子9,15から印加された直流入力はバイアス回路8,
10を介してFET1に供給され、FET1は動作状態
となる。このような状態において、入力端子4から入力
された基本波の信号は入力整合回路2を介してFET1
に供給され、そこで増幅される。さらに、増幅された信
号は出力整合回路3を介して出力端子5に出力される。
Next, the operation will be described. The DC input applied from the bias terminals 9 and 15 is the bias circuit 8 and
It is supplied to the FET 1 through the FET 10, and the FET 1 is in the operating state. In such a state, the signal of the fundamental wave input from the input terminal 4 passes through the input matching circuit 2 and the FET 1
And then amplified there. Further, the amplified signal is output to the output terminal 5 via the output matching circuit 3.

【0008】[0008]

【発明が解決しようとする課題】高出力増幅器等ではよ
り高い出力電力を得るために、FET1を飽和領域で使
用する場合が多い。この場合、FET1の非線形性によ
り、基本波信号以外に2倍波、3倍波等の高調波もFE
T1から出力される。従来の高出力増幅器では出力整合
回路3、バイアス回路10にFET1から発生した高調
波を抑圧する機能がなかったため、高出力増幅器の出力
端子5から基本波信号と同時に高調波も出力され、この
高調波が他の機器に悪影響を与えてしまう問題点があっ
た。
In a high output amplifier or the like, the FET1 is often used in the saturation region in order to obtain higher output power. In this case, due to the non-linearity of the FET 1, not only the fundamental wave signal but also harmonics such as the second harmonic wave and the third harmonic wave are FE.
It is output from T1. In the conventional high output amplifier, since the output matching circuit 3 and the bias circuit 10 do not have the function of suppressing the harmonics generated from the FET 1, the harmonics are simultaneously output from the output terminal 5 of the high output amplifier at the same time as the fundamental wave signal. There was a problem that the waves adversely affected other devices.

【0009】この発明は上記のような問題点を解消する
ためになされたもので出力整合回路あるいはバイアス回
路の機能を損なうことなく、高調波を抑圧できる高調波
抑圧回路を得る事を目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a harmonic suppression circuit capable of suppressing harmonics without impairing the function of the output matching circuit or the bias circuit. .

【0010】[0010]

【0011】[0011]

【0012】[0012]

【0013】[0013]

【課題を解決するための手段】 この発明に係わる高調波
抑圧回路は 出力整合回路を構成する主線路に、一端が接
続され、基本波で1/4波長の長さを有する高インピー
ダンス線路と、この高インピーダンス線路の他端に接続
された基本波で1/4波長の長さを有する先端開放路
と、この先端開放線路に1/8波長の先端開放線路が形
成されるようなコの字形のスリットとを用いたものであ
る。
Means for Solving the Problems] harmonics according to the present invention
The suppression circuit has a high-impedance line whose one end is connected to the main line that constitutes the output matching circuit and which has a length of ¼ wavelength of the fundamental wave, and a fundamental wave which is connected to the other end of the high-impedance line. An open-ended path having a length of / 4 wavelength and a U-shaped slit for forming an open-ended line of 1/8 wavelength on this open-ended line are used.

【0014】また、この発明に係わる高調波抑圧回路
出力整合回路を構成する主線路に、一端が接続され、
基本波で1/4波長の長さを有する高インピーダンス線
路と、この高インピーダンス線路の他端に接続され、基
本波で1/4波長および1/8波長の長さを有する先端
開放線路と、主線路には1/12波長の長さを有する先
端開放線路が形成されるようなコの字形のスリットとを
用いたものである。
In the harmonic suppression circuit according to the present invention ,
Is connected to the main line of the output matching circuit at one end,
A high-impedance line having a length of ¼ wavelength for the fundamental wave, and an open-ended line having a length of ¼ wavelength and ⅛ wavelength for the fundamental wave, which is connected to the other end of the high-impedance line The main line uses a U-shaped slit that forms an open-ended line having a length of 1/12 wavelength.

【0015】また、この発明に係わる高調波抑圧回路
1/12波長の長さを有する先端開放線路と主線路
を接続するコの字形のスリットをまたぐように設けられ
た金属細線、あるいは1/12波長の先端開放線路の先
端部に設けられた金属島と、この1/12波長の先端開
放線路と金属島間を接続する金属細線とを用いたもので
ある。
In the harmonic suppression circuit according to the present invention ,
Is a thin metal wire provided so as to straddle a U-shaped slit that connects between an open-ended line having a length of 1/12 wavelength and a main line, or the end of an open-ended line of 1/12 wavelength The metal island provided in the section and the thin metal wire connecting the open tip line of 1/12 wavelength and the metal island are used.

【0016】また、この発明に係わる高調波抑圧回路
1/12波長の先端開放線路に直列に抵抗を設けたも
のである。
In the harmonic suppression circuit according to the present invention ,
Is a 1/12 wavelength open-ended line provided with a resistor in series.

【0017】さらに、この発明に係わる高調波抑圧回路
では出力整合回路を構成する主線路に、一端が接続さ
れ、基本波で1/4波長の長さ有する高インピーダンス
線路と、この高いインピーダンス線路の他端に接続さ
れ、基本波で1/4波長の長さを有する先端開放線路
と、出力整合回路に設けられ、複数個の1/4n波長
(nは2以上の整数)の先端開放線路が形成されるよう
なコの字形のスリットを用いたものである。
Further, the harmonic suppression circuit according to the present invention
Then, one end is connected to the main line that constitutes the output matching circuit, and a high impedance line having a length of 1/4 wavelength for the fundamental wave and the other end of this high impedance line are connected for the 1/4 wavelength of the fundamental wave. And an open-ended line having a length of 1 and a U-shaped slit provided in the output matching circuit so that a plurality of open-ended lines of 1 / 4n wavelength (n is an integer of 2 or more) are formed. It is a thing.

【0018】さらに、また、この発明に係わる高調波抑
圧回路では複数個の1/4n波長の先端開放線路を同じ
長さにし、且つ、1/4波長間隔で配置したものであ
る。
Furthermore, also the open-end line of 1 / 4n wavelength of the harmonic suppression circuit plurality in accordance with the present invention is the same length, and, in which are arranged at a 1/4-wavelength intervals.

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】[0022]

【作用】 この発明に係わる高調波抑圧回路では 出力整合
回路を構成する主線路に、一端が接続され、基本波で1
/4波長の高インピーダンス線路と、この高インピーダ
ンス線路の他端に接続され、基本波で1/4波長の先端
開放線路と、この1/4波長の先端開放線路に1/8波
長の先端開放線路が形成されるようなコの字形のスリッ
トとを設けることにより、1/8波長の先端開放線路を
用いることなく主線路と高インピーダンス線路との接続
点で2倍波を短絡することができる。
In the harmonic suppression circuit according to the present invention , one end is connected to the main line that constitutes the output matching circuit, and the
High-impedance line of / 4 wavelength, open end line of 1/4 wavelength connected to the other end of this high impedance line, and open end of 1/4 wavelength to open end line of 1/4 wavelength By providing the U-shaped slit so that the line is formed, the second harmonic can be short-circuited at the connection point between the main line and the high impedance line without using the open-ended line of 1/8 wavelength. .

【0023】また、この発明に係わる高調波抑圧回路
出力整合回路を構成する主線路に、一端が接続され、
基本波で1/4波長の高インピーダンス線路と、この高
インピーダンス線路の他端に接続され、基本波で1/4
波長および1/8波長の長さを有する先端開放路と、且
つ、主線路には1/12波長の長さを有する先端開放線
路が形成されるようなコの字形のスリットとを設けるこ
とにより、主線路と高インピーダンス線路との接続点で
2倍波を、また、主線路上で3倍波を同時に短絡でき
る。
Further, in the harmonic suppression circuit according to the present invention ,
Is connected to the main line of the output matching circuit at one end,
It is connected to the high impedance line of 1/4 wavelength with the fundamental wave and the other end of this high impedance line,
By providing an open-ended path having a wavelength and a length of 1/8 wavelength, and a U-shaped slit in the main line so that an open-ended line having a length of 1/12 wavelength is formed. The second harmonic can be short-circuited at the connection point between the main line and the high impedance line, and the third harmonic can be simultaneously short-circuited on the main line.

【0024】また、この発明に係わる高調波抑圧回路
1/12波長の先端開放線路と主線路間を接続し、コ
の字形のスリットをまたぐように設けられた金属細線、
あるいは1/12波長の先端開放線路の先端部に金属島
を設け、且つ、この1/12波長の先端開放線路と金属
島間を接続する金属細線を用いることにより、短絡する
3倍波の周波数を調整することができる。
In the harmonic suppression circuit according to the present invention ,
Is a thin metal wire that connects the open-ended line of 1/12 wavelength and the main line, and is provided so as to straddle a U-shaped slit.
Alternatively, by providing a metal island at the tip of the open-ended line of 1/12 wavelength and using a thin metal wire connecting the open-ended line of 1/12 wavelength and the metal island, the frequency of the third harmonic wave to be short-circuited Can be adjusted.

【0025】また、この発明に係わる高調波抑圧回路
1/12波長の先端開放線路に直列に接続した抵抗を
用いることにより、3倍波に対して主線路に抵抗を並列
に装荷させることができる。
In the harmonic suppression circuit according to the present invention ,
By the use of a resistor connected in series with the open-end line of 1/12 wavelength, it can be loaded with the resistance in parallel to the main line with respect to the third harmonic.

【0026】さらに、この発明に係わる高調波抑圧回路
では出力整合回路を構成する主線路に、一端が接続さ
れ、基本波で1/4波長の長さ有する高インピーダンス
線路と、この高インピーダンス線路の他端に接続され、
基本波で1/4波長の先端開放線路と、上記、出力整合
回路には複数個の1/4n波長(nは2以上の整数)の
先端開放線路が形成されるようなコの字形のスリットを
設けることにより、種々の高調波を主線路上で短絡する
ことができる。
Further, the harmonic suppression circuit according to the present invention
Then, one end is connected to the main line that constitutes the output matching circuit, and the high impedance line having a length of ¼ wavelength of the fundamental wave is connected to the other end of this high impedance line.
An open-ended line of 1/4 wavelength for the fundamental wave and a U-shaped slit for forming a plurality of open-ended lines of 1 / 4n wavelength (n is an integer of 2 or more) in the output matching circuit. By providing, various harmonics can be short-circuited on the main line.

【0027】さらに、また、この発明に係わる高調波抑
圧回路では複数個の1/4n波長の先端開放線路を同じ
長さにし、且つ、1/4波長間隔で配置することによ
り、広帯域にわたって高調波を短絡することができる。
Furthermore, also the open-end line of 1 / 4n wavelength plurality in harmonic suppression circuit according to the invention the same length, and, by arranging at 1/4-wavelength intervals, harmonics over a wide band Can be short-circuited.

【0028】[0028]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の高調波抑圧回路を用いた高出力
増幅器の構成図であり、16は高調波抑圧回路、17は
基本波で1/8波長の先端開放線路である。この発明の
高調波抑圧回路16は図10に示した従来のバイアス回
路10の基本波で1/4波長の先端開放線路12に並列
接続した1/8波長の先端開放線路17を設けたもので
ある。
Example 1. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a high-power amplifier using the harmonic suppression circuit of the present invention. Reference numeral 16 is a harmonic suppression circuit, and 17 is a fundamental wave, which is a 1/8 wavelength open-ended line. The harmonic suppression circuit 16 of the present invention is provided with a 1/8 wavelength open-ended line 17 connected in parallel with a 1/4 wavelength open-ended line 12 for the fundamental wave of the conventional bias circuit 10 shown in FIG. is there.

【0029】この1/8波長の先端開放線路17を設け
ることにより、2倍波では1/4波長の高インピーダン
ス線路11の他端が高周波的に短絡され、また、1/4
波長の高インピーダンス線路11は2倍波で1/2波長
となるため、主線路6と1/4波長の高インピーダンス
線路11との接続点から高調波抑圧回路16側を見たイ
ンピーダンスは零オームとなる。
By providing the open-ended line 17 of 1/8 wavelength, the other end of the high-impedance line 11 of 1/4 wavelength is short-circuited in high frequency in the case of the second harmonic, and 1/4.
Since the high-impedance line 11 with a wavelength becomes a half-wave with a double wave, the impedance seen from the harmonic suppression circuit 16 side from the connection point between the main line 6 and the high-impedance line 11 with a quarter-wave is zero ohms. Becomes

【0030】一方、基本波では1/4波長の高インピー
ダンス線路11の他端は1/8波長の先端開放線路17
に関係なく、常に、1/4波長の先端開放線路12で短
絡されるため、主線路6と1/4波長の高インピーダン
ス線路11との接続点から高調波抑圧回路16側を見た
インピーダンスは無限大となる。つまり、この高調波抑
圧回路16は基本波で無限大、2倍波で低インピーダン
スを有する。
On the other hand, in the fundamental wave, the other end of the 1/4 wavelength high impedance line 11 has a 1/8 wavelength open-ended line 17 at the other end.
Regardless of, the impedance is always short-circuited at the open-ended line 12 of 1/4 wavelength, so the impedance seen from the harmonic suppression circuit 16 side from the connection point between the main line 6 and the high impedance line 11 of 1/4 wavelength is Becomes infinite. That is, the harmonic suppression circuit 16 has infinity as the fundamental wave and low impedance as the second harmonic wave.

【0031】このように高調波抑圧回路16を高出力増
幅器に用いる事により、従来のバイアス回路10の機能
を損なうことなく、FET1から発生した2倍波を短絡
することにより、著しく2倍波を抑圧することができ
る。従って、高出力増幅器から発生する高調波成分が非
常に小さくなるため、他の機器に悪影響を与えることが
なくなる利点が有る。
As described above, by using the harmonic suppression circuit 16 in the high-power amplifier, the second harmonic generated from the FET1 is short-circuited without impairing the function of the conventional bias circuit 10, so that the second harmonic is remarkably generated. Can be suppressed. Therefore, since the harmonic components generated from the high-power amplifier are extremely small, there is an advantage that other devices are not adversely affected.

【0032】実施例2.図2(a)はこの発明の他の実
施例の高調波抑圧回路を用いた高出力増幅器の構成図、
図2(b)は、また、他の実施例の高調波抑圧回路の構
成図である。図2(a)において、18は基本波で1/
4波長より短い高インピーダンス線路、19はこの高イ
ンピーダンス線路に並列に接続した容量性素子であり、
ここではキャパシタを用いている。この高調波抑圧回路
16では図1に示した高調波抑圧回路16の基本波で1
/4波長の高インピーダンス線路11のかわりに、1/
4波長より短い高インピーダンス線路18とこの高イン
ピーダンス線路18のほぼ中央部に接続した容量性素子
19とを用いている。
Example 2. FIG. 2A is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to another embodiment of the present invention,
FIG. 2B is a configuration diagram of a harmonic wave suppression circuit according to another embodiment. In FIG. 2A, 18 is a fundamental wave, which is 1 /
A high impedance line shorter than 4 wavelengths, 19 is a capacitive element connected in parallel to this high impedance line,
Here, a capacitor is used. In the harmonic suppression circuit 16, the fundamental wave of the harmonic suppression circuit 16 shown in FIG.
/ 4 instead of the high-impedance line 11 of 1/4 wavelength
A high impedance line 18 shorter than 4 wavelengths and a capacitive element 19 connected to substantially the center of the high impedance line 18 are used.

【0033】このように高インピーダンス線路18のほ
ぼ中央部に容量性素子19を装荷することにより、ロー
パスフィルタ回路が形成されるため、1/4波長の高イ
ンピーダンス線路11とこの回路は基本波で同じ性能が
得られる。また、2倍波に対しては1/2波長よりもや
や長い電気長となるが、1/4波長の高インピーダンス
線路11とほぼ同じ性能である。従って、実施例1で述
べた1/4波長の高インピーダンス線路11を用いる高
調波抑圧回路16とこの高調波抑圧回路16とは電気的
にほぼ同じ電気性能であり、この高調波抑圧回路16で
は1/4波長より短い高インピーダンス線路18で構成
できるため、実施例1のものに比べ、小形化が図れる。
Since the low-pass filter circuit is formed by thus loading the capacitive element 19 substantially in the center of the high impedance line 18, the high impedance line 11 of 1/4 wavelength and this circuit are the fundamental wave. The same performance is obtained. The electrical length of the second harmonic is slightly longer than the half wavelength, but the performance is almost the same as that of the high impedance line 11 having the quarter wavelength. Therefore, the harmonic suppression circuit 16 and the harmonic suppression circuit 16 that use the high-impedance line 11 having the ¼ wavelength described in the first embodiment have substantially the same electrical performance, and the harmonic suppression circuit 16 has the same electrical performance. Since the high-impedance line 18 shorter than a quarter wavelength can be used, the size can be reduced as compared with the first embodiment.

【0034】以上のように基本波で1/4波長より短い
高インピーダンス線路18のほぼ中央部に接続した容量
性素子19を用いる構成の高調波抑圧回路16を高出力
増幅器に用いることにより、小形で2倍波成分の少ない
高出力増幅器を得ることができる。
As described above, the high-power amplifier uses the harmonic suppression circuit 16 having the capacitive element 19 connected to the center of the high-impedance line 18 having a fundamental wave shorter than 1/4 wavelength, thereby reducing the size of the high-power amplifier. Thus, it is possible to obtain a high output amplifier with a small number of second harmonic components.

【0035】図2(b)はこの発明の高インピーダンス
線路18に並列に容量性素子19を接続する構成の高調
波抑圧回路16の他の実施例であり、ここでは容量性素
子19として先端開放線路を用い、高インピーダンス線
路18の出力整合回路3側の一端に容量性素子19を接
続した例である。
FIG. 2B shows another embodiment of the harmonic suppression circuit 16 in which the capacitive element 19 is connected in parallel to the high impedance line 18 of the present invention. Here, the capacitive element 19 has an open end. This is an example in which a capacitive element 19 is connected to one end of the high impedance line 18 on the output matching circuit 3 side using a line.

【0036】このように高インピーダンス線路18の一
端に容量性素子19を接続することにより、L形回路が
形成されるため、この場合も1/4波長の高インピーダ
ンス線路11とほぼ同じ電気性能が得られる。特に、容
量性素子19である先端開放線路の長さを1/8波長に
選ぶ事により、この容量性素子19で主線路6と高イン
ピーダンス線路18との接続点から高調波抑圧回路16
側を見たインピーダンスを2倍波で零オームにできる。
このため、この目的のために用いている1/8波長の先
端開放線路17が不要になり、高調波抑圧回路16の著
しい小形化が図れる利点がある。
By connecting the capacitive element 19 to one end of the high impedance line 18 in this way, an L-shaped circuit is formed, and in this case as well, substantially the same electrical performance as that of the quarter-wavelength high impedance line 11 is obtained. can get. In particular, by selecting the length of the open-ended line which is the capacitive element 19 to be ⅛ wavelength, the harmonic suppression circuit 16 is connected from the connection point between the main line 6 and the high impedance line 18 by the capacitive element 19.
The impedance seen from the side can be made zero ohms by the second harmonic.
Therefore, the 1/8 wavelength open-ended line 17 used for this purpose becomes unnecessary, and there is an advantage that the harmonic suppression circuit 16 can be remarkably miniaturized.

【0037】実施例3.図3(a),(b)は、また、
この発明の他の実施例を示す高調波抑圧回路の構成図で
ある。図3(a)は図1の実施例1で示した高調波抑圧
回路16の1/4波長の高インピーダンス線路11の出
力整合回路3側の一端に直列に抵抗20を設けた構成の
ものである。この高調波抑圧回路16において、1/4
波長の高インピーダンス線路11の一端におけるインピ
ーダンスは実施例1で述べたように基本波では無限大、
2倍波では零オームとなるため、この高調波抑圧回路1
6では基本波で無限大のインピーダンス、2倍波では抵
抗20が接続されているものと見なすことができる。
Example 3. FIGS. 3A and 3B also show
It is a block diagram of the harmonic suppression circuit which shows another Example of this invention. FIG. 3A shows a configuration in which a resistor 20 is provided in series at one end on the output matching circuit 3 side of the quarter-wavelength high impedance line 11 of the harmonic suppression circuit 16 shown in the first embodiment of FIG. is there. In this harmonic suppression circuit 16, 1/4
The impedance at one end of the high-impedance line 11 having a wavelength is infinite for the fundamental wave as described in the first embodiment,
This harmonic suppression circuit 1
In 6 it can be considered that the impedance is infinite with the fundamental wave and the resistor 20 is connected with the 2nd wave.

【0038】従って、この高調波抑圧回路16を高出力
増幅器に用いることにより、基本波では増幅特性に影響
を与える事がない。しかし、2倍波では主線路6と高調
波抑圧回路16との接続点に抵抗20が接続されるた
め、FET1で生じた2倍波はこの抵抗20で吸収され
る。このようにこの高調波抑圧回路16では高調波を吸
収することにより、高調波抑圧を図るものである。
Therefore, by using this harmonic suppression circuit 16 in a high output amplifier, the fundamental wave does not affect the amplification characteristics. However, since the resistor 20 is connected to the connection point between the main line 6 and the harmonic suppression circuit 16 in the second harmonic wave, the second harmonic wave generated in the FET 1 is absorbed by the resistor 20. As described above, the harmonic suppression circuit 16 absorbs the harmonics to suppress the harmonics.

【0039】図3(b)は図2の実施例2で示した高調
波抑圧回路16の高インピーダンス線路18と抵抗13
との間に直列に抵抗20を接続した構成のものである。
この場合も基本波に影響を与えることなく、2倍波を吸
収することができるとともに、高調波抑圧回路16の小
形化が図れる。
FIG. 3B shows the high impedance line 18 and the resistor 13 of the harmonic suppression circuit 16 shown in the second embodiment of FIG.
And the resistor 20 is connected in series between and.
Also in this case, the second harmonic can be absorbed without affecting the fundamental wave, and the harmonic suppression circuit 16 can be downsized.

【0040】以上のように、高調波は吸収して、高調波
を抑圧する構成の高調波抑圧回路16では実施例1,2
述べた高調波を短絡、つまり、反射させて抑圧するもの
に比べ、高出力増幅器の安定化が図れる利点がある。
As described above, the harmonic suppression circuit 16 configured to absorb the harmonics and suppress the harmonics has the first and second embodiments.
There is an advantage that the high-power amplifier can be stabilized as compared with the above-described one in which the harmonics are short-circuited, that is, reflected and suppressed.

【0041】実施例4.図4(a)は、また、この発明
の他の実施例の高調波抑圧回路を用いた高出力増幅器の
構成図であり、図において21はコの字形のスリット、
22は1/8波長の先端開放線路である。この構成の高
調波抑圧回路16は図1の実施例1で述べた高調波抑圧
回路16の1/8波長の先端開放線路17を削除すると
ともに、1/4波長の先端開放線路12に1/8波長の
先端開放線路22が形成されるようなコの字形のスリッ
ト21を設けたものである。
Example 4. FIG. 4 (a) is a block diagram of a high output amplifier using a harmonic suppression circuit according to another embodiment of the present invention, in which 21 is a U-shaped slit,
22 is a 1/8 wavelength open-ended line. The harmonic suppression circuit 16 of this configuration eliminates the 1/8 wavelength open-ended line 17 of the harmonic suppression circuit 16 described in the first embodiment of FIG. A U-shaped slit 21 is formed so that an open-ended line 22 of 8 wavelengths is formed.

【0042】このように1/4波長の先端開放線路12
内に1/8波長の先端開放線路22を形成することによ
り、1/4波長の先端開放線路12と1/8波長の先端
開放線路22とは並列接続されているものと見なすこと
ができ、実施例1の高調波抑圧回路16と等価回路的に
は同じになる。しかし、実施例1のような独立した1/
8波長の先端開放線路17が不要になるため、著しい回
路の小形化が図れる利点がある。
In this way, the open-ended line 12 having a quarter wavelength is used.
By forming the 1/8 wavelength open-ended line 22 inside, it can be considered that the 1/4 wavelength open-ended line 12 and the 1/8 wavelength open-ended line 22 are connected in parallel. The equivalent circuit is the same as the harmonic suppression circuit 16 of the first embodiment. However, an independent 1 /
Since the open-ended line 17 of 8 wavelengths is not necessary, there is an advantage that the circuit can be significantly downsized.

【0043】図4(b)は、また、この発明の他の実施
例の高調波抑圧回路の構成図である。この高調波抑圧回
16は図4(a)の1/4波長の高インピーダンス線路
11に直列に抵抗20を設けた構成のものであり、著し
く小形にでき、電気的には実施例3のものと同じであ
る。
FIG. 4B is a block diagram of a harmonic wave suppression circuit according to another embodiment of the present invention. The harmonic suppression circuit 16 has a configuration in which a resistor 20 is provided in series with the high impedance line 11 having a quarter wavelength shown in FIG. 4A, can be made extremely small, and is electrically the same as that of the third embodiment. Is the same as.

【0044】以上の実施例1〜実施例4で述べた高調波
抑圧回路16は従来のバイアス回路10の機能を損なう
ことなく、高調波を抑圧できる機能を有するものであ
る。以下、出力整合回路3に同様の機能を付加する場合
について述べる。
The harmonic suppression circuit 16 described in the first to fourth embodiments has the function of suppressing the harmonic without impairing the function of the conventional bias circuit 10. Hereinafter, a case where a similar function is added to the output matching circuit 3 will be described.

【0045】実施例5.図5は、また、この発明の高調
波抑圧回路を用いた高出力増幅器の構成図であり、図に
おいて、23は高調波抑圧回路、24は1/12波長の
先端開放線路である。この増幅器は図1の出力整合回路
3のかわりに高調波抑圧回路23を用いた構成のもので
ある。ここで用いている高調波抑圧回路23は従来の出
力整合回路3の主線路6に、1/12波長の先端開放線
路24をコの字形のスリット21により形成したもので
ある。このように波長に比べ十分短い1/12波長の先
端開放線路24を設けることにより、基本波ではその長
さが無視でき、1/12波長の先端開放線路24が形成
されている場合であっても主線路6の電気特性はほぼ一
定となる。これに対して、その長さが1/4波長となる
3倍波の周波数帯では1/12波長の先端開放線路24
が接続される主線路6の接続点で非常に低インピーダン
スとなる。
Example 5. FIG. 5 is a block diagram of a high output amplifier using the harmonic suppression circuit of the present invention. In the figure, 23 is a harmonic suppression circuit and 24 is a 1/12 wavelength open-ended line. This amplifier has a configuration in which a harmonic suppression circuit 23 is used instead of the output matching circuit 3 in FIG. The harmonic suppression circuit 23 used here is a main line 6 of a conventional output matching circuit 3 in which a 1/12 wavelength open-ended line 24 is formed by a U-shaped slit 21. By providing the open-ended line 24 of 1/12 wavelength, which is sufficiently shorter than the wavelength, the length of the fundamental wave can be neglected, and the open-ended line 24 of 1/12 wavelength is formed. Also, the electrical characteristics of the main line 6 are almost constant. On the other hand, in the frequency band of the third harmonic whose length is 1/4 wavelength, the open-ended line 24 of 1/12 wavelength is used.
Has a very low impedance at the connection point of the main line 6 to which is connected.

【0046】このためFET1から出力された基本波は
主線路6を通ってそのまま出力端子5に出力されるのに
対して、3倍波は主線路6上の1/12波長の先端開放
線路24の接続点で大部分が反射され、出力端子5には
出力されない。このようにこの高調波抑圧回路23は従
来の出力整合回路3の機能を損なうことなく、3倍波を
抑圧する機能が有る。
Therefore, the fundamental wave output from the FET 1 passes through the main line 6 and is output to the output terminal 5 as it is, whereas the third harmonic wave has a 1/12 wavelength open-ended line 24 on the main line 6. Most of the light is reflected at the connection point of and is not output to the output terminal 5. As described above, the harmonic suppression circuit 23 has a function of suppressing the third harmonic wave without impairing the function of the conventional output matching circuit 3.

【0047】従って、この図ように従来のバイアス回路
10のかわりに高調波抑圧回路16を用い、また、出力
整合回路3のかわりに高調波抑圧回路23を高出力増幅
器に用いることにより、2倍波、3倍波を同時に抑圧す
ることができる。
Therefore, by using the harmonic suppression circuit 16 instead of the conventional bias circuit 10 and the harmonic suppression circuit 23 instead of the output matching circuit 3 in the high output amplifier as shown in FIG. Waves and third harmonics can be suppressed at the same time.

【0048】実施例6.図6(a),(b)は、また、
この発明の高調波抑圧回路の構成図であり、25は金属
細線、26は金属島である。図6(a)は主線路6上に
設けた1/12波長の先端開放線路24の接続部近傍で
コの字形のスリット21をまたぐように主線路6と1/
12波長の先端開放線路24間を金属細線25で接続し
たものである。このように主線路6と1/12波長の先
端開放線路24間を金属細線25で接続することによ
り、接続する位置によって1/12波長の先端開放線路
24の線路長を容易に可変する事ができ、抑圧する3倍
波の周波数を変化させることができる。
Example 6. FIGS. 6A and 6B also show
It is a block diagram of the harmonic suppression circuit of this invention, 25 is a metal thin wire, 26 is a metal island. FIG. 6 (a) shows the main line 6 and the main line 6 and 1/1 so as to straddle the U-shaped slit 21 in the vicinity of the connection portion of the 1/12 wavelength open-ended line 24 provided on the main line 6.
The 12-wavelength open-ended line 24 is connected by a thin metal wire 25. By connecting the main line 6 and the 1/12 wavelength open-ended line 24 with the thin metal wire 25 in this manner, the line length of the 1/12 wavelength open-ended line 24 can be easily changed depending on the connection position. Therefore, the frequency of the third harmonic wave to be suppressed can be changed.

【0049】従って、使用する基本波の周波数が異なる
ような場合であっても同一の高調波抑圧回路23で対処
でき、回路の低価格化が図れる利点がある。
Therefore, even if the frequencies of the fundamental waves to be used are different, the same harmonic suppression circuit 23 can be used, and there is an advantage that the cost of the circuit can be reduced.

【0050】図6(b)は1/12波長の先端開放線路
24の先端に金属島26を設け、この金属島26と1/
12波長の先端開放線路24間を金属細線で接続したも
のであり、この場合も1/12波長の先端開放線路24
の長さを可変することができ、図6(a)と同様の効果
が得られる。
In FIG. 6B, a metal island 26 is provided at the tip of the open-ended line 24 of 1/12 wavelength, and the metal island 26 and 1 /
The 12-wavelength open-ended line 24 is connected by a thin metal wire, and in this case as well, the 1 / 12-wavelength open-ended line 24 is used.
The length can be varied, and the same effect as in FIG. 6A can be obtained.

【0051】実施例7.図7(a),(b)は、また、
この発明の高調波抑圧回路の構成図であり、27は抵抗
である。図7(a)は図5の実施例5で示した高調波抑
圧回路23の1/12波長の先端開放線路24に直列に
抵抗27を接続したものである。この1/12波長の先
端開放線路24は基本波では高インピーダンス、3倍波
では非常に低インピーダンス特性を示すため、抵抗27
と主線路6との接続点から1/12波長の先端開放線路
24側を見たインピーダンスは基本波では高インピーダ
ンス特性、3倍波では主線路6に並列に抵抗27が装荷
されているものと見なすことができる。
Example 7. 7 (a) and 7 (b) also show
It is a block diagram of the harmonic suppression circuit of this invention, 27 is a resistance. FIG. 7A shows a resistor 27 connected in series to the 1/12 wavelength open-ended line 24 of the harmonic wave suppression circuit 23 shown in the fifth embodiment of FIG. The 1/12 wavelength open-ended line 24 has a high impedance for the fundamental wave and a very low impedance for the third harmonic wave.
The impedance seen from the open end 24 side of the 1/12 wavelength from the connection point between the main line 6 and the main line 6 has high impedance characteristics in the fundamental wave, and the resistance 27 is loaded in parallel with the main line 6 in the third harmonic wave. I can see it.

【0052】従って、FET1から出力された基本波に
影響を与えることなく、抵抗27で3倍波を吸収するこ
とができ、出力端子5から出力される3倍波を抑圧出き
る。このように、高調波を吸収する機能を有する高調波
抑圧回路23を高出力増幅器に用いることにより、増幅
器の安定化が図れる利点が有る。
Therefore, the third harmonic wave can be absorbed by the resistor 27 without affecting the fundamental wave outputted from the FET 1, and the third harmonic wave outputted from the output terminal 5 can be suppressed. As described above, by using the harmonic suppression circuit 23 having the function of absorbing harmonics in the high-power amplifier, there is an advantage that the amplifier can be stabilized.

【0053】図7(b)は実施例6で示した長さを調整
できる構成の1/12波長の先端開放線路24に直列に
抵抗27を接続したものである。この高調波抑圧回路2
3では増幅器の安定化が図れるとともに、基本波の周波
数が異なる場合でも対処できる。
In FIG. 7B, a resistor 27 is connected in series to the open-ended line 24 of 1/12 wavelength having the structure capable of adjusting the length shown in the sixth embodiment. This harmonic suppression circuit 2
In No. 3, the amplifier can be stabilized, and it is possible to cope with the case where the fundamental wave frequency is different.

【0054】実施例8.図8は、また、この発明の高調
波抑圧回路を用いた高出力増幅器の構成図である。ここ
で用いている高調波抑圧回路23では主線路6にコの字
形のスリット21により形成された1/12波長の先端
開放線路24および1/8波長の先端開放線路22を設
けたものである。この場合、2倍波、3倍波を同時に抑
圧することができる。このように高調波に対応した複数
個の先端開放線路を主線路6に設けることにより、小形
な構成で、複数の高調波を同時に抑圧することができ
る。
Example 8. FIG. 8 is a block diagram of a high output amplifier using the harmonic wave suppression circuit of the present invention. In the harmonic suppression circuit 23 used here, the main line 6 is provided with a 1/12 wavelength open tip line 24 and a 1/8 wavelength open tip line 22 formed by a U-shaped slit 21. . In this case, the second harmonic wave and the third harmonic wave can be suppressed at the same time. By thus providing the main line 6 with a plurality of open-ended lines corresponding to harmonics, it is possible to simultaneously suppress a plurality of harmonics with a compact structure.

【0055】実施例9.図9(a),(b)は、さら
に、この発明の高調波抑圧回路の構成図である。図9
(a)は主線路6に1/4波長の間隔をおいて、2個の
1/12波長の先端開放線路24を設けた場合であり、
また、図9(b)は1個の主線路6に、もう一個を先端
開放スタブ7に設けた場合である。このように1/4波
長の間隔をおいて2個の1/12波長の先端開放線路2
4を設けることにより、3倍波の周波数帯で、広帯域に
わたって低インピーダンス特性を実現することができ、
広帯域にわたって3倍波を抑圧することができる。この
ように、1/4波長の間隔をおいて高調波に対応した長
さの先端開放線路を設けることにより、従来の出力整合
回路3の機能を損なうことなく小形な構成で広帯域にわ
って高調波を抑圧することができる。
Example 9. 9A and 9B are configuration diagrams of the harmonic suppression circuit of the present invention. Figure 9
(A) is a case where two 1/12 wavelength open-ended lines 24 are provided in the main line 6 with a space of 1/4 wavelength,
Further, FIG. 9B shows a case where one main line 6 is provided and the other is provided on the open-end stub 7. In this way, two 1/12 wavelength open-ended lines 2 with a quarter wavelength interval are provided.
By providing 4, low impedance characteristics can be realized over a wide band in the frequency band of the third harmonic,
It is possible to suppress the third harmonic over a wide band. In this way, by providing the open-ended line having a length corresponding to the harmonics at an interval of 1/4 wavelength, the output matching circuit 3 of the related art can be harmonized over a wide band with a compact configuration without impairing its function. The waves can be suppressed.

【0056】以上述べたようにバイアス回路10あるい
は出力整合回路3に高調波を抑圧する機能を追加するこ
とにより、高調波成分の少ない高性能な高出力増幅器を
実現できる。
As described above, by adding the function of suppressing harmonics to the bias circuit 10 or the output matching circuit 3, it is possible to realize a high-performance high-output amplifier with few harmonic components.

【0057】なお、上記、実施例では高調波抑圧回路を
高出力増幅器に用いた場合について述べたが、この発明
の高調波抑圧回路をてい倍器、あるいは発振器の共振回
路として用いた場合であってもよい。また、半導体素子
として、FETのかわりにHEMT,HBTあるいはダ
イオードを用いた場合であってもこの発明に変わりがな
い。
In the above embodiment, the case where the harmonic suppression circuit is used for the high output amplifier is described, but the case where the harmonic suppression circuit of the present invention is used as a multiplier or a resonance circuit of an oscillator is described. May be. Further, even if a HEMT, HBT, or diode is used as the semiconductor element instead of the FET, the present invention remains unchanged.

【0058】[0058]

【0059】[0059]

【0060】[0060]

【0061】[0061]

【発明の効果】 この 発明によれば出力整合回路を構成す
る主線路に、一端が接続され、基本波で1/4波長の高
インピーダンス線路と、この高インピーダンス線路の他
端に接続され、基本波で1/4波長の先端開放線路と、
この1/4波長の先端開放線路に1/8波長の先端開放
線路が形成されるようなコの字形のスリットを設けるこ
とにより、独立した1/8波長の先端開放線路を用いる
ことなく2倍波を抑圧できるとともに著しく回路の小形
化が図れる。
Effects of the Invention in the main line constituting the output matching circuit according to the present invention, one end of which is connected to a high impedance line of 1/4 wavelength at the fundamental, is connected to the other end of the high impedance lines, the basic Open-ended line of 1/4 wavelength in waves,
This 1/4 wavelength open-ended line is provided with a U-shaped slit so that a 1/8 wavelength open-ended line is formed, so that it can be doubled without using an independent 1 / 8-wavelength open-ended line. The waves can be suppressed and the circuit can be made significantly smaller.

【0062】この発明によれば出力整合回路を構成する
主線路に、一端が接続され、基本波で1/4波長の高イ
ンピーダンス線路と、この高インピーダンス線路の他端
に接続され、基本波で1/4波長および1/8波長の長
さを有する先端開放路と、主線路には1/12波長の長
さを有する先端開放線路が形成されるようなコの字形の
スリットとを設けることにより、2倍波と3倍波を同時
に抑圧することができる。
According to the present invention, one end is connected to the main line that constitutes the output matching circuit, and a high impedance line having a quarter wavelength of the fundamental wave is connected to the other end of this high impedance line. Provide an open-ended path having a length of ¼ wavelength and ⅛ wavelength, and a U-shaped slit for forming an open-ended line having a length of 1/12 wavelength in the main line. Thus, the second harmonic wave and the third harmonic wave can be suppressed at the same time.

【0063】また、この発明によれば1/12波長の
端開放線路と主線路間を接続し、コの字形のスリットを
またぐように設けられた金属細線あるいは1/12波長
の先端開放線路の先端部に金属島を設け、且つ、この1
/12波長の先端開放線路と金属島間を接続する金属細
線を用いることにより、抑圧する3倍波の周波数を調整
することができる。
According to the present invention, the 1/12 wavelength open-ended line and the main line are connected to each other, and the thin metal wire or 1/12 wavelength is provided so as to straddle the U-shaped slit. A metal island is provided at the tip of the open-ended line of
The frequency of the third harmonic wave to be suppressed can be adjusted by using the thin metal wire that connects the open-ended line of / 12 wavelength and the metal island.

【0064】この発明によれば1/12波長の先端開放
線路に直列に接続した抵抗を用いることにより、3倍波
を抵抗で吸収させることができ、これにより3倍波を抑
圧できるとともに高出力増幅器等の安定化を図ることが
できる。
According to the present invention, by using the resistor connected in series to the 1/12 wavelength open-ended line, the third harmonic wave can be absorbed by the resistor, whereby the third harmonic wave can be suppressed and the high output can be obtained. It is possible to stabilize the amplifier and the like.

【0065】この発明によれば出力整合回路を構成する
主線路に、一端が接続され、基本波で1/4波長の長さ
有する高インピーダンス線路と、この高インピーダンス
線路の他端に接続され、基本波で1/4波長の先端開放
線路と、出力整合回路には複数個の1/4n波長(nは
2以上の整数)の先端開放線路が形成されるようなコの
字形のスリットを設けることにより、種々の高調波を同
時に抑圧することができる。
According to the present invention, one end is connected to the main line forming the output matching circuit, and the high impedance line having a length of ¼ wavelength of the fundamental wave is connected to the other end of the high impedance line. An open-ended line of 1/4 wavelength for the fundamental wave and a U-shaped slit for forming a plurality of open-ended lines of 1 / 4n wavelength (n is an integer of 2 or more) are provided in the output matching circuit. As a result, various harmonics can be suppressed at the same time.

【0066】また、この発明によれば複数個の1/4n
波長の先端開放線路を同じ長さにし、且つ、1/4波長
間隔で配置することにより、広帯域にわたって高調波を
抑圧することができる。
Further, according to the present invention, a plurality of 1 / 4n
Harmonics can be suppressed over a wide band by setting the wavelength open-ended lines to the same length and arranging them at quarter wavelength intervals.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の一実施例の高調波抑圧回路を用い
た高出力増幅器の構成図である。
FIG. 1 is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to an embodiment of the present invention.

【図2】 この発明の実施例2の高調波抑圧回路を用い
た高出力増幅器の構成図である。
FIG. 2 is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to a second embodiment of the present invention.

【図3】 この発明の実施例3を示す高調波抑圧回路の
構成図である。
FIG. 3 is a configuration diagram of a harmonic wave suppression circuit showing a third embodiment of the present invention.

【図4】 この発明の実施例4の高調波抑圧回路を用い
た高出力増幅器の構成図である。
FIG. 4 is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to a fourth embodiment of the present invention.

【図5】 この発明の実施例5の高調波抑圧回路を用い
た高出力増幅器の構成図である。
FIG. 5 is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to a fifth embodiment of the present invention.

【図6】 この発明の実施例6を示す高調波抑圧回路の
構成図である。
FIG. 6 is a configuration diagram of a harmonic wave suppression circuit showing a sixth embodiment of the present invention.

【図7】 この発明の実施例7を示す高調波抑圧回路の
構成図である。
FIG. 7 is a configuration diagram of a harmonic wave suppression circuit showing a seventh embodiment of the present invention.

【図8】 この発明の実施例8の高調波抑圧回路を用い
た高出力増幅器の構成図である。
FIG. 8 is a configuration diagram of a high output amplifier using a harmonic wave suppression circuit according to an eighth embodiment of the present invention.

【図9】 この発明の実施例9を示す高調波抑圧回路の
構成図である。
FIG. 9 is a configuration diagram of a harmonic wave suppression circuit according to a ninth embodiment of the present invention.

【図10】 従来の高出力増幅器の構成図である。FIG. 10 is a block diagram of a conventional high output amplifier.

【符号の説明】[Explanation of symbols]

1 FET、2 入力整合回路、3 出力整合回路、4
入力端子、5 出力端子、6 主線路、7 先端開放
スタブ、8 バイアス回路、9 バイアス端子、10
バイアス回路、11 1/4波長高インピーダンス線
路、12 1/4波長先端開放線路、13 抵抗、14
キャパシタ、15 バイアス端子、16高周波抑圧
路、17 1/8波長先端開放線路、18 高インピー
ダンス線路、19 容量性素子、20 抵抗、21 コ
の字形のスリット、22 1/8波長先端開放線路、2
3 高周波抑圧回路、24 1/12波長先端開放線
路、25 金属細線、26 金属島、27 抵抗。
1 FET, 2 input matching circuit, 3 output matching circuit, 4
Input terminal, 5 output terminal, 6 main line, 7 open-end stub, 8 bias circuit, 9 bias terminal, 10
Bias circuit, 11 1/4 wavelength high impedance line, 12 1/4 wavelength open-ended line, 13 resistance, 14
Capacitor, 15 bias terminal, 16 high frequency suppression circuit, 17 1/8 wavelength open-ended line, 18 high impedance line, 19 capacitive element, 20 resistor, 21 U-shaped slit, 22 1/8 wavelength Open-ended track, 2
3 high frequency suppression circuit, 24 1/12 wavelength open-ended line, 25 metal fine wire, 26 metal island, 27 resistance.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小倉 恵 鎌倉市上町屋325番地 三菱電機株式会 社 鎌倉製作所内 (56)参考文献 特開 平6−204764(JP,A) 特開 平5−199047(JP,A) 特開 平5−95236(JP,A) 特開 平5−152802(JP,A) 特開 昭62−213307(JP,A) 特開 昭60−256202(JP,A) 特開 平4−249905(JP,A) 特開 平1−233812(JP,A) 特開 昭56−6501(JP,A) 実開 平5−85101(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03F 3/60 H01P 1/24 H01P 5/02 603 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Megumi Ogura, 325 Kamimachiya, Kamakura City Mitsubishi Electric Corporation, Kamakura Plant (56) References JP-A-6-204764 (JP, A) JP-A-5-199047 (JP, A) JP 5-95236 (JP, A) JP 5-152802 (JP, A) JP 62-213307 (JP, A) JP 60-256202 (JP, A) Kaihei 4-249905 (JP, A) JP-A 1-233812 (JP, A) JP-A 56-6501 (JP, A) Actual Kaihei 5-85101 (JP, U) (58) Fields investigated (58) Int.Cl. 7 , DB name) H03F 3/60 H01P 1/24 H01P 5/02 603

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高出力増幅器等に用いる半導体素子の非
線形性により生じる高調波を抑圧するための高調波抑圧
回路において、出力整合回路を構成する主線路に、一端
が接続され、基本波で1/4波長の長さを有する高イン
ピーダンス線路と、上記高インピーダンス線路の他端に
接続され、基本波で1/4波長の長さを有する先端開放
線路と、上記先端開放線路に設けられ、1/8波長の
先端開放線路が形成されるようなコの字形のスリットと
を具備し、上記1/4波長の長さを有する先端開放線路と上記1/
8波長の先端開放線路とは並列接続されていると見なさ
れるように配置した ことを特徴とする高調波抑圧回路。
1. A harmonic suppression circuit for suppressing a harmonic generated by a non-linearity of a semiconductor element used for a high-power amplifier or the like, one end of which is connected to a main line forming an output matching circuit and a fundamental wave and / 4 high impedance line having a length of wavelength, is connected to the other end of the high impedance line, and open-end line having a length of 1/4 wavelength at the fundamental, provided in the open-end line, A U-shaped slit for forming an open-ended line of 1/8 wavelength, and the open-ended line having a length of the above 1/4 wavelength and the above 1 /
It is considered to be connected in parallel with the open-ended line of 8 wavelengths.
The harmonic suppression circuit is arranged so that
【請求項2】 高出力増幅器等に用いる半導体素子の非
線形性により生じる高調波を抑圧するための高調波抑圧
回路において、出力整合回路を構成する主線路に、一端
が接続され、基本波で1/4波長の長さを有する高イン
ピーダンス線路と、上記高インピーダンス線路の他端に
接続され、基本波でそれぞれ1/4波長および1/8波
長の長さを有する先端開放線路と、上記主線路に設け
られ1/12波長の長さを有する先端開放線路が形成さ
れるようなコの字形スリットとを具備したことを特徴と
する高調波抑圧回路。
2. A harmonic suppression circuit for suppressing harmonics caused by non-linearity of a semiconductor element used for a high-power amplifier or the like, one end of which is connected to a main line forming an output matching circuit, and a fundamental wave A high impedance line having a length of / 4 wavelength, an open-ended line connected to the other end of the high impedance line and having a length of ¼ wavelength and 1/8 wavelength of the fundamental wave, respectively, and the main line. And a U-shaped slit which is provided inside to form an open-ended line having a length of 1/12 wavelength.
【請求項3】 上記1/12波長の長さを有する先端開
放線路と主線路間を接続し、コの字形のスリットをまた
ぐように設けられた金属細線、あるいは1/12波長の
先端開放線路の先端部設けられた金属島と、上記1/
12波長の先端開放線路と金属島間を接続する金属細線
とを具備したことを特徴とする請求項5記載の高調波抑
圧回路。
3. A thin metal wire provided so as to connect between the open-ended line having a length of 1/12 wavelength and the main line and straddling a U-shaped slit, or an open-ended line of 1/12 wavelength. a metal island disposed on the distal end portion of said 1 /
The harmonic suppression circuit according to claim 5, further comprising a 12-wavelength open-ended line and a thin metal wire connecting between the metal islands.
【請求項4】 上記1/12波長の長さを有する先端開
放線路に直列に抵抗を設けたことを特徴とする請求項2
又は請求項3記載の高調波抑圧回路。
4. A resistor is provided in series with the open-ended line having a length of 1/12 wavelength.
Alternatively, the harmonic suppression circuit according to claim 3.
【請求項5】 高出力増幅器等に用いる半導体素子の非
線形性により生じる高調波を抑圧するための高調波抑圧
回路において、出力整合回路を構成する主線路に、一端
が接続され、基本波で1/4波長の長さを有する高イン
ピーダンス線路と、上記高インピーダンス線路の他端に
接続され、基本波で1/4波長の長さを有する先端開放
線路と、上記出力整合回路を構成する主線路内に設けら
れ、複数個の1/4n波長(nは2以上の整数)の先端
開放線路が形成されるようなコの字形のスリットとを具
備したことを特徴とする高調波抑圧回路。
5. A harmonic suppression circuit for suppressing a harmonic generated due to the non-linearity of a semiconductor element used for a high-power amplifier or the like, one end of which is connected to a main line forming an output matching circuit, and a fundamental wave High-impedance line having a length of / 4 wavelength, an open-ended line connected to the other end of the high-impedance line and having a length of 1/4 wavelength of the fundamental wave, and a main line forming the output matching circuit. A harmonic suppression circuit , which is provided inside, and is provided with a U-shaped slit for forming a plurality of 1 / 4n wavelength (n is an integer of 2 or more) open-ended lines.
【請求項6】 上記複数個の1/4n波長の先端開放線
路は互いに同じ長さを有し、且つ、1/4波長間隔で配
置されていることを特徴とする請求項5記載の高調波抑
圧回路。
6. The harmonic wave according to claim 5, wherein the plurality of 1 / 4n wavelength open-ended lines have the same length and are arranged at quarter wavelength intervals. Suppression circuit.
JP26688594A 1994-10-31 1994-10-31 Harmonic suppression circuit Expired - Lifetime JP3412292B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26688594A JP3412292B2 (en) 1994-10-31 1994-10-31 Harmonic suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26688594A JP3412292B2 (en) 1994-10-31 1994-10-31 Harmonic suppression circuit

Publications (2)

Publication Number Publication Date
JPH08130423A JPH08130423A (en) 1996-05-21
JP3412292B2 true JP3412292B2 (en) 2003-06-03

Family

ID=17437016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26688594A Expired - Lifetime JP3412292B2 (en) 1994-10-31 1994-10-31 Harmonic suppression circuit

Country Status (1)

Country Link
JP (1) JP3412292B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335980A (en) * 1997-06-04 1998-12-18 Nec Corp Low-distortion high-efficiency matching circuit
JP4494223B2 (en) * 2005-01-11 2010-06-30 三菱電機株式会社 Semiconductor device
JP5203775B2 (en) * 2008-03-31 2013-06-05 三菱電機株式会社 Double harmonic suppression circuit
JP6249631B2 (en) * 2013-05-10 2017-12-20 三菱電機株式会社 Harmonic processing circuit
US9780730B2 (en) * 2014-09-19 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Wideband self-envelope tracking RF power amplifier

Also Published As

Publication number Publication date
JPH08130423A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
JP4206589B2 (en) Distributed amplifier
JP5009500B2 (en) Method for improving linearity in RF power devices and RF power transistor devices
JP3663397B2 (en) High frequency power amplifier
KR100322989B1 (en) High-Frequency Amplifier
US5999058A (en) Microwave amplifier
JPH08130419A (en) Amplifier and receiver and communication equipment with the amplifier
JP2002171138A (en) Microwave power amplifier
EP1391987A1 (en) Reflection loss suppression circuit
JP3412292B2 (en) Harmonic suppression circuit
JP3439344B2 (en) Semiconductor amplifier
JP3214245B2 (en) Microwave semiconductor amplifier
JPH03250807A (en) Power synthesis type multi-stage amplifier
JP2883218B2 (en) Semiconductor amplifier
JPH11150431A (en) Bias circuit for microwave amplifier
WO2000035084A1 (en) Microwave amplifier
US11677358B2 (en) Power amplifier circuit
JPH1141042A (en) Microwave amplifier
JP2841724B2 (en) Semiconductor device
JP3062358B2 (en) Microwave integrated circuit device
US7199667B2 (en) Integrated power amplifier arrangement
US20030102922A1 (en) Distributed amplifier and differential distributed amplifier
JP3224509B2 (en) Microwave multiplier
JPH0585101U (en) Bias circuit for microwave semiconductor device
JP3064939B2 (en) High frequency amplifier
JPH0261175B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 11

EXPY Cancellation because of completion of term