JPH11150431A - Bias circuit for microwave amplifier - Google Patents
Bias circuit for microwave amplifierInfo
- Publication number
- JPH11150431A JPH11150431A JP31545797A JP31545797A JPH11150431A JP H11150431 A JPH11150431 A JP H11150431A JP 31545797 A JP31545797 A JP 31545797A JP 31545797 A JP31545797 A JP 31545797A JP H11150431 A JPH11150431 A JP H11150431A
- Authority
- JP
- Japan
- Prior art keywords
- bias circuit
- line
- frequency
- inductance
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロ波増幅器
用バイアス回路に係り、特に高出力で線形性に優れたマ
イクロ波電力増幅器用バイアス回路に関する。The present invention relates to a bias circuit for a microwave amplifier, and more particularly to a bias circuit for a microwave power amplifier having high output and excellent linearity.
【０００２】[0002]
【従来の技術】移動体通信システムにおける衛星搭載用
または基地局用のマイクロ波電力増幅器には、増幅素子
としてＧａＡｓ電界効果トランジスタ（以後ＦＥＴと称
する）が一般的に用いられる。このような電力増幅器に
は、装置の小型化、低消費電力化のために高出力、かつ
高効率な特性が要求される。さらに、情報の大容量化に
伴ない、多数の信号を同時に増幅する機能が必要とな
る。2. Description of the Related Art A GaAs field effect transistor (hereinafter referred to as an FET) is generally used as an amplifying element in a microwave power amplifier for a satellite or a base station in a mobile communication system. Such a power amplifier is required to have high output and high efficiency characteristics in order to reduce the size and power consumption of the device. Further, as the capacity of information increases, a function of simultaneously amplifying a large number of signals is required.
【０００３】そのために、他のチャンネルに悪影響を与
えないよう、相互変調歪みの少ない、線形性に優れたマ
イクロ波電力増幅器が求められる。多数の信号が同時に
電力増幅器に入力されると、増幅器の非線形性により、
相互変調歪み成分以外に、入力信号の周波数差の周波数
に２次歪み電力成分が現れる。Therefore, a microwave power amplifier with little intermodulation distortion and excellent linearity is required so as not to adversely affect other channels. When a large number of signals are input to the power amplifier at the same time, the nonlinearity of the amplifier causes
In addition to the intermodulation distortion component, a secondary distortion power component appears at the frequency of the frequency difference of the input signal.
【０００４】電力増幅器に用いられる増幅素子のＦＥＴ
は、波列に多フィンガー構成され、または、ＦＥＴチッ
プを多数並列に合成して、ゲート幅を増大させることに
より、高出力化が図られる。このような高出力化した電
力増幅器では、バイアス回路の低周波数インピーダンス
が、ある程度高いと、入力信号の周波数差の周波数に現
れる２次歪み電圧成分が増大し、再度、ＦＥＴのドレン
端で出力信号とミキシングを起こし、増幅器自身が持っ
ている歪み特性以上に、相互変調歪みを悪化させる。こ
れでは、ＦＥＴの線形性が有効に利用されていないこと
になる。Amplifying element FET used in power amplifier
A high output is achieved by increasing the gate width by configuring a multi-finger in a wave train or combining a large number of FET chips in parallel. In such a high-output power amplifier, if the low-frequency impedance of the bias circuit is high to some extent, the second-order distortion voltage component that appears at the frequency of the frequency difference of the input signal increases, and the output signal again rises at the drain end of the FET. This causes intermodulation distortion to be worse than the distortion characteristics of the amplifier itself. In this case, the linearity of the FET is not effectively used.
【０００５】以下、図面を参照して、従来のマイクロ波
電力増幅器に用いられるバイアス回路について説明す
る。図５は、従来のマイクロ波電力増幅器に用いられる
バイアス回路の第１従来例を示す図である。図５に示す
ように、通常、マイクロ波電力増幅器に用いられるバイ
アス回路は、例えば、一端を主線路に接続した基本周波
数の１／４波長線路７の他端が、第１のキャパシタ８で
終端され、１／４波長線路７と第１のキャパシタ８との
接続点ａからチョークインダクタ９を介して、第２のキ
ャパシタ１０で終端されたバイアス供給端子１１を設け
た構成をとる。Hereinafter, a bias circuit used in a conventional microwave power amplifier will be described with reference to the drawings. FIG. 5 is a diagram showing a first conventional example of a bias circuit used in a conventional microwave power amplifier. As shown in FIG. 5, a bias circuit usually used in a microwave power amplifier has, for example, the other end of a quarter-wavelength line 7 of a fundamental frequency having one end connected to a main line, terminated with a first capacitor 8. Then, a configuration is adopted in which a bias supply terminal 11 terminated by a second capacitor 10 is provided from a connection point a between the quarter wavelength line 7 and the first capacitor 8 via a choke inductor 9.
【０００６】このとき、第１，第２のキャパシタ８，１
０の容量値は、基本波周波数に対して、十分、リアクタ
ンスが小さく（ほぼ短絡に）なるように設定され、基本
波周波数の１／４波長の線路により、主線路とバイアス
回路との接続点２においては、基本波周波数に対するバ
イアス回路のインピーダンスは高く（開放に）なり、主
線路への、バイアス回路の影響が無いようにされる。At this time, the first and second capacitors 8, 1
The capacitance value of 0 is set so that the reactance is sufficiently small (substantially short-circuited) with respect to the fundamental wave frequency, and a connection point between the main line and the bias circuit is provided by a line having a quarter wavelength of the fundamental wave frequency. In No. 2, the impedance of the bias circuit with respect to the fundamental frequency becomes high (open), so that there is no influence of the bias circuit on the main line.
【０００７】図６は、従来のマイクロ波電力増幅器に用
いられるバイアス回路の第２従来例を示す図である。図
６に示すように、基本波周波数の１／４波長の線路は用
いずに、インダクタンス素子１２例えばボンディングワ
イヤーの一端をＦＥＴ３０のドレイン端子２の直近に接
続し、他端をＲＦカット用コンデンサ８で終端し、該接
続点ａからドレインバイアスが供給される。このとき、
インダクタンス素子１２は、増幅されるマイクロ波帯に
影響しないように十分な長さを持ち、また、相互変調歪
みが劣化しない程度のインダクタンスを持つように決め
られる。該バイアス回路においては、ＦＥＴ３０のドレ
イン端子２と電荷を蓄積しているＲＦカット用のコンデ
ンサ８（バイアス用電源）との距離をできるだけ短くす
ることにより、多数の信号が入力され、信号間の周波数
差が大きい場合でも、周波数差に追従する電荷の供給を
可能とし、相互変調歪みが劣化しないとしている。図６
に示された第２の従来例についての詳細については、公
報番号特開平６−１６４２６６公報に開示されている。FIG. 6 is a diagram showing a second conventional example of a bias circuit used in a conventional microwave power amplifier. As shown in FIG. 6, one end of the inductance element 12, for example, a bonding wire is connected to the vicinity of the drain terminal 2 of the FET 30, and the other end is connected to the RF cut capacitor 8 without using a line having a quarter wavelength of the fundamental wave frequency. And a drain bias is supplied from the connection point a. At this time,
The inductance element 12 is determined to have a sufficient length so as not to affect the microwave band to be amplified and to have an inductance that does not deteriorate the intermodulation distortion. In the bias circuit, a large number of signals are input by shortening the distance between the drain terminal 2 of the FET 30 and the RF cut capacitor 8 (bias power supply) storing the electric charge as much as possible. Even when the difference is large, it is possible to supply the charge following the frequency difference, and the intermodulation distortion is not deteriorated. FIG.
The details of the second conventional example shown in Japanese Patent Laid-Open No. 6-164266 are disclosed.
【０００８】[0008]
【発明が解決しようとする課題】ところで、前述した第
１従来例の問題点は、ＦＥＴのゲート幅を増大させて高
出力化した電力増幅器に、該バイアス回路を適用した場
合、ゲート幅の増大に伴って増幅器の歪み特性が劣化す
る傾向が見られるという点である。この原因は、次のよ
うに考えられる。バイアス回路はそのままで、ＦＥＴの
ゲート幅を増幅させて増幅器の高出力化を図った場合、
多数の信号を入力した時に生じる入力信号の周波数差の
増大周波数に見られる２次歪み成分の電力も、ゲート幅
に伴って増幅する。However, the first conventional example described above has a problem in that, when the bias circuit is applied to a power amplifier having a high output by increasing the gate width of the FET, the gate width increases. Accordingly, there is a tendency that the distortion characteristic of the amplifier tends to be deteriorated. The cause is considered as follows. When the output of the amplifier is increased by amplifying the gate width of the FET without changing the bias circuit,
The power of the second-order distortion component, which appears at the increasing frequency of the frequency difference between the input signals generated when a large number of signals are input, is also amplified with the gate width.
【０００９】この２次歪み電力は、バイアス回路のイン
ピーダンスが高いと、その差周波数電圧成分が増幅する
ため、再度、ＦＥＴのドレイン端子で出力信号とミキシ
ングを起こし、増幅器自身が本来持っている歪み特性以
上に、歪み特性を劣化させてしまうのである。つまり、
高出力化した増幅器に用いるバイアス回路においては、
ＦＥＴのゲート幅の増幅に伴って、低周波数におけるイ
ンピーダンスを低下させることが望ましい。If the impedance of the bias circuit is high, the difference frequency voltage component is amplified, so that the secondary distortion power mixes with the output signal again at the drain terminal of the FET, and the distortion inherent in the amplifier itself is generated. That is, the distortion characteristic is deteriorated more than the characteristic. That is,
In a bias circuit used for a high-output amplifier,
It is desirable to lower the impedance at low frequencies with the amplification of the gate width of the FET.
【００１０】ところが、ＲＦバイパスようのコンデンサ
の容量値を単調に大きくしても、バイアス回路に用いた
１／４波長回路のインダクタンス分、及びＦＥＴのドレ
イン端子とバイアス回路接点までのインダクタンス分に
より、バイアス回路のインピーダンスは下がらない。従
って、第１の従来例のバイアス回路では、高出力化した
電力増幅器ほど歪み特性の劣化が大きくなるのである。
以上の理由により、前述した問題点が生じる。However, even if the capacitance value of the capacitor such as the RF bypass is monotonously increased, the inductance of the quarter-wave circuit used for the bias circuit and the inductance between the drain terminal of the FET and the contact of the bias circuit are increased. The impedance of the bias circuit does not decrease. Therefore, in the bias circuit of the first conventional example, the higher the output of the power amplifier, the greater the deterioration of the distortion characteristic.
For the above reasons, the above-mentioned problems occur.
【００１１】また、第２従来例における問題点は、図６
中のＦＥＴ３０と整合回路３をパッケージ（外周器）に
内蔵した整合回路内蔵型電力増幅器３１においては、本
来、端子は入出力の２端子のみで、非常に汎用性が高か
ったわけだが、ＲＦ信号の入力端子と出力端子とは別
に、バイアス供給用の電極端子３３が必要となり、その
汎用性を著しく低下させるという問題があった。The problem in the second prior art example is shown in FIG.
In the power amplifier 31 with a built-in matching circuit in which the FET 30 and the matching circuit 3 in the package are built in a package (peripheral device), the terminals are originally only two terminals for input and output, and the versatility was very high. In addition to the input terminal and the output terminal, an electrode terminal 33 for supplying a bias is required, and there is a problem that its versatility is significantly reduced.
【００１２】さらに、パッケージ内に装填できるインダ
クタやキャパシタには、限度があり、大きなインダクタ
ンスが得られないことと、相互変調歪みの劣化を避ける
ため、インダクタンスを、できるだけ小さくなるように
設定するため、基本波周波数において、バイアス回路の
影響（損失）が大きくなるという問題があった。Further, there is a limit to inductors and capacitors that can be loaded in a package, and in order to prevent a large inductance from being obtained and to prevent deterioration of intermodulation distortion, the inductance is set to be as small as possible. At the fundamental frequency, there is a problem that the influence (loss) of the bias circuit increases.
【００１３】本発明は、上記事情に鑑みてなされたもの
であり、高出力化電力増幅器において、バイアス回路に
よる歪み特性をなくすことを主たる目的とし、更に整合
回路内蔵型電力増幅器において、その汎用性を損なわず
に、バイアス回路の低周波におけるインピーダンスを低
下させ、かつ、基本波周波数帯域での損失を小さくする
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its main object to eliminate distortion characteristics due to a bias circuit in a high-output power amplifier. It is an object of the present invention to lower the impedance of the bias circuit at a low frequency and reduce the loss in the fundamental frequency band without impairing the frequency.
【００１４】[0014]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、多数信号を増幅するマイクロ波電力増幅
器用バイアス回路において、一端をＦＥＴのドレン端あ
るいは増幅器の出力端に接続した基本周波数の１／４波
長線路の他端が、該線路のインダクタンスと信号間の最
大の差周波数で直列共振となるキャパシタで終端された
ことを特徴とする。また、本発明は、多数信号を増幅す
るマイクロ波電力増幅器用バイアス回路において、一端
をＦＥＴのドレイン端子あるいは増幅器の出力端に接続
した基本波周波数の１／４波長線路の他端が、多数の、
直列に接続されたキャパシタで終端され、該線路のイン
ダクタンスと、該キャパシタのキャパシタンスはそれぞ
れ、信号間の異なる差周波数で、直列共振条件を満たす
ことを特徴とする。更に、前記１／４波長線路の幅は、
基本波周波数帯で影響が出ない程度にインダクタンス分
が低減されるよう設定されることが好ましい。In order to solve the above-mentioned problems, the present invention relates to a bias circuit for a microwave power amplifier for amplifying a large number of signals, wherein one end is connected to a drain end of an FET or an output end of the amplifier. The other end of the quarter-wavelength line is terminated by a capacitor that forms a series resonance at the maximum difference frequency between the inductance of the line and the signal. Further, the present invention provides a bias circuit for a microwave power amplifier for amplifying a large number of signals, wherein the other end of a quarter-wavelength line of a fundamental wave frequency having one end connected to a drain terminal of an FET or an output end of the amplifier has a large number. ,
It is terminated by a capacitor connected in series, and the inductance of the line and the capacitance of the capacitor satisfy a series resonance condition at different difference frequencies between signals. Further, the width of the 1/4 wavelength line is
It is preferable to set such that the inductance component is reduced to such an extent that the influence is not exerted in the fundamental frequency band.
【００１５】[0015]
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。 〔第１実施形態〕図１，図２は、本発明の第１実施形態
によるマイクロ波電力増幅用バイアス回路の回路構成を
示す図である。ただし、入力側については、省略してあ
る。Embodiments of the present invention will be described below in detail with reference to the drawings. [First Embodiment] FIGS. 1 and 2 are diagrams showing a circuit configuration of a bias circuit for amplifying a microwave power according to a first embodiment of the present invention. However, the input side is omitted.
【００１６】図１，図２に示された本発明の第１実施形
態によるマイクロ波電力増幅用バイアス回路が、図５に
示された第１従来例のマイクロ波電力増幅用バイアス回
路と異なる点は、一端を主線路に接続した基本波周波数
の１／４波長線路７の他端に接続されたＲＦ終端用の第
１のキャパシタンスが短絡となるような、十分、大きな
値ではなく、信号間の最大の差周波数において、１／４
波長線路７のインダクタンスと直列共振条件を満たす値
に設定されている点である。The microwave power amplifying bias circuit according to the first embodiment of the present invention shown in FIGS. 1 and 2 is different from the microwave power amplifying bias circuit of the first conventional example shown in FIG. Is not a sufficiently large value such that the first capacitance for RF termination connected to the other end of the quarter-wavelength line 7 of the fundamental frequency whose one end is connected to the main line is short-circuited, At the maximum difference frequency of
The point is that it is set to a value that satisfies the inductance of the wavelength line 7 and the series resonance condition.
【００１７】また、図１，図２に示された本発明の第１
実施形態によるマイクロ波電力増幅用バイアス回路が、
図６に示された第２従来例と異なる点は、第２の従来例
のＦＥＴ３０のドレイン端子２に接続されるマイクロス
トリップ線路７が、基本波周波数の１／４波長線路で構
成される点と、該線路を終端する第１のキャパシタ８の
キャパシタンスが、該線路のインダクタンスと信号間の
最大の差周波周波数において直列共振条件を満たす値に
設定される点である。The first embodiment of the present invention shown in FIGS.
The bias circuit for microwave power amplification according to the embodiment,
The difference from the second conventional example shown in FIG. 6 is that the microstrip line 7 connected to the drain terminal 2 of the FET 30 of the second conventional example is constituted by a quarter wavelength line of the fundamental frequency. And the point that the capacitance of the first capacitor 8 terminating the line is set to a value that satisfies the series resonance condition at the maximum difference frequency between the inductance of the line and the signal.
【００１８】図中、本発明のバイアス回路に相当する部
分は、マイクロストリップ線路７、バイアス供給用チョ
ークインダクタ９、バイアス供給端子１１、第１のキャ
パシタ８、第２のキャパシタ１０である。本発明のバイ
アス回路は、図１のように、ＦＥＴ３０のドレイン端子
２に接続されるか、あるいは、図２のように整合回路内
蔵型増幅器３１の出力端３２に接続される。In the figure, parts corresponding to the bias circuit of the present invention are the microstrip line 7, the choke inductor 9 for bias supply, the bias supply terminal 11, the first capacitor 8, and the second capacitor 10. The bias circuit of the present invention is connected to the drain terminal 2 of the FET 30 as shown in FIG. 1 or is connected to the output terminal 32 of the amplifier 31 with a built-in matching circuit as shown in FIG.
【００１９】図１，図２において、マイクロスリップ線
路７の長さＬ１は、基本波周波数の１／４波長程度であ
り、その幅ＷＷ１は、基本波周波数帯で影響が出ない程
度に、拡大して、できるだけインダクタンス分を低減す
るように設定する。第１のキャパシタ８のキャパシタン
スＣ１と第２のキャパシタ１０のキャパシタンスＣ２
は、Ｃ１＜Ｃ２の関係を満足し、第１のキャパシタ８の
キャパシタンスＣ１は、マイクロストリップ線路７のイ
ンダクタンスＬＬ１と、信号間の最大の差周波周波数
（△ｆｍａｘ）と、下記（１）式の直列共振条件を満足
するように設定する。 Ｌ１＊Ｃ１＝１／（２π＊△ｆｍａｘ）2 ・・・・・（１）In FIGS. 1 and 2, the length L1 of the microslip line 7 is about 程度 wavelength of the fundamental frequency, and its width WW1 is enlarged to such an extent that it is not affected in the fundamental frequency band. Then, the setting is made so as to reduce the inductance as much as possible. The capacitance C1 of the first capacitor 8 and the capacitance C2 of the second capacitor 10
Satisfies the relationship of C1 <C2. The capacitance C1 of the first capacitor 8 is determined by the inductance LL1 of the microstrip line 7, the maximum difference frequency frequency between signals (信号 fmax), and the following equation (1). Set to satisfy the series resonance condition. L1 * C1 = 1 / (2π * △ fmax) 2 (1)
【００２０】この構成によれば、信号間の最大の差周波
周波数以下のバイアス回路インピーダンスを、１Ω以下
の十分低い値にし、かつ、基本波周波数帯におけるバイ
アス回路インピーダンスを、ほぼ開放することができ
る。これにより、ＦＥＴのドレイン端子あるいは増幅器
の出力端において、信号間の差周波数に発生する２次歪
み電圧成分を抑圧でき、相互変調歪みの劣化を防止でき
る。さらに、主線路に接続する基本波周波数１／４波長
線路は、基本波周波数帯への影響を及ぼさず、バイアス
回路による基本波周波数帯域での損失を小さくする。According to this configuration, the bias circuit impedance below the maximum difference frequency between the signals can be set to a sufficiently low value of 1 Ω or less, and the bias circuit impedance in the fundamental frequency band can be almost released. . Thereby, at the drain terminal of the FET or the output terminal of the amplifier, the secondary distortion voltage component generated at the difference frequency between the signals can be suppressed, and the deterioration of the intermodulation distortion can be prevented. Further, the fundamental wave frequency quarter-wave line connected to the main line does not affect the fundamental wave frequency band, and reduces the loss in the fundamental wave frequency band due to the bias circuit.
【００２１】〔第２実施形態〕図３，図４は、本発明の
第２実施形態によるマイクロ波増幅器用バイアス回路の
回路構成を示す図である。図３，図４では、図１に対応
する部分に同一の符号を付し、重複する説明は省略し図
の構成と相違する部分を中心に説明する。図３，図４に
示された本発明の第２実施形態によるマイクロ波増幅器
用バイアス回路が、図１，図２に示された本発明の第１
実施形態によるマイクロ波増幅器用バイアス回路と異な
る点は、一端をＦＥＴ３０のドレイン端子２あるいは整
合回路内蔵型増幅器３１の出力端３２に接続したマイク
ロスリップ線路の他端が、多数の、直列に接続されたキ
ャパシタ８−１，８−２，８−３，８−４，…で終端さ
れている点である。[Second Embodiment] FIGS. 3 and 4 are diagrams showing a circuit configuration of a microwave amplifier bias circuit according to a second embodiment of the present invention. 3 and 4, the same reference numerals are given to the portions corresponding to FIG. 1, the overlapping description will be omitted, and the description will be focused on the portions different from the configuration of the drawings. The bias circuit for a microwave amplifier according to the second embodiment of the present invention shown in FIGS. 3 and 4 corresponds to the first embodiment of the present invention shown in FIGS.
The difference from the bias circuit for a microwave amplifier according to the embodiment is that the other end of the microslip line having one end connected to the drain terminal 2 of the FET 30 or the output end 32 of the amplifier 31 with a built-in matching circuit is connected in series to a large number. Are terminated by the capacitors 8-1, 8-2, 8-3, 8-4,.
【００２２】図３，図４において、マイクロストリップ
線路７の長さＬＬ１は、基本波周波数の１／４波長程度
であり、その幅ＷＷ１は、基本波周波数帯で影響が出な
い程度に、拡大して、できるだけインダクタンス分を低
減するように設定する。マイクロストリップ線路７の先
端を終端するキャパシタ８−１，８−２，８−３，８−
４，…キャパシタンスＣ１−１，Ｃ１−２，Ｃ１−３，
Ｃ１−４，…それぞれ、マイクロストリップ線路７のイ
ンダクタンスＬ１と、異なる信号間の差周波数△ｆ１，
△ｆ２，△ｆ３，△ｆ４，…で、以下の（２）式の直列
共振条件を満足するように設定する。 Ｌ１＊Ｃ１−１＝１／（２π＊△ｆ１）2 Ｌ１＊Ｃ１−２＝１／（２π＊△ｆ２）2 Ｌ１＊Ｃ１−３＝１／（２π＊△ｆ３）2 Ｌ１＊Ｃ１−４＝１／（２π＊△ｆ４）2 ・・・・・（２）In FIGS. 3 and 4, the length LL1 of the microstrip line 7 is about 程度 wavelength of the fundamental frequency, and its width WW1 is enlarged to such an extent that there is no influence in the fundamental frequency band. Then, the setting is made so as to reduce the inductance as much as possible. Capacitors 8-1, 8-2, 8-3, 8-that terminate the tip of microstrip line 7
4,... Capacitance C1-1, C1-2, C1-3
C1-4,..., The inductance L1 of the microstrip line 7 and the difference frequency Δf1,
.DELTA.f2, .DELTA.f3, .DELTA.f4,... Are set to satisfy the series resonance condition of the following equation (2). L1 * C1-1 = 1 / (2π * △ f1) 2 L1 * C1-2 = 1 / (2π * △ f2) 2 L1 * C1-3 = 1 / (2π * △ f3) 2 L1 * C1-4 = 1 / (2π * △ f4) 2 (2)
【００２３】この構成によれば、信号間の最大の差周波
数以下のバイアス回路インピーダンスを、広帯域に１Ω
以下の十分低い値にし、かつ、基本波周波数帯における
バイアス回路インピーダンスを、ほぼ開放にすることが
できる。これにより、ＦＥＴドレイン端子あるいは整合
回路内蔵型増幅器の出力端において、信号間の差周波数
に発生する２次歪み電圧成分を抑圧でき、相互変調歪み
の劣化を防止できる。さらに、主線路に接続する基本波
周波数の１／４波長帯へ影響を及ぼさず、バイアス回路
による基本波周波数帯域での損失を小さくできる。According to this configuration, the bias circuit impedance below the maximum difference frequency between the signals can be reduced to 1Ω over a wide band.
It is possible to make the bias circuit impedance in the fundamental wave frequency band substantially open, with the following sufficiently low values. As a result, at the FET drain terminal or at the output terminal of the amplifier with a built-in matching circuit, a secondary distortion voltage component generated at the difference frequency between the signals can be suppressed, and deterioration of intermodulation distortion can be prevented. Furthermore, the loss in the fundamental frequency band due to the bias circuit can be reduced without affecting the quarter wavelength band of the fundamental frequency connected to the main line.
【００２４】[0024]
【発明の効果】以上のように、この発明によれば、バイ
アス回路を、一端をＦＥＴのドレイン端子あるいは増幅
器の出力端に接続した基本波周波数の１／４波長線路の
他端を、該線路のインダクタンスと信号間の最大の差周
波周波数で、それぞれ直列共振となる多数のキャパシタ
により終端した構造としたので、ＦＥＴのドレイン端子
あるいは増幅器の出力端において、信号間の差周波数に
発生する２次歪み電圧成分を抑圧でき、相互変調歪みの
劣化を防止できる。さらに、主線路に接続する基本波周
波数の１／４波長線路は、基本波周波数帯へ影響を及ぼ
さずに、バイアス回路による基本波周波数帯域での損失
を小さくできる効果がある。As described above, according to the present invention, the bias circuit is connected to the other end of the 1/4 wavelength line of the fundamental frequency having one end connected to the drain terminal of the FET or the output end of the amplifier. Of the maximum difference frequency between the inductance and the signal, and terminated by a number of capacitors that form a series resonance, so that the secondary frequency generated at the difference frequency between the signals at the drain terminal of the FET or the output terminal of the amplifier Distortion voltage components can be suppressed, and deterioration of intermodulation distortion can be prevented. Further, the quarter-wavelength line of the fundamental frequency connected to the main line has an effect that the loss in the fundamental frequency band due to the bias circuit can be reduced without affecting the fundamental frequency band.
【図１】 本発明の第１実施形態によるマイクロ波電力
増幅用バイアス回路の回路構成を示す図である。FIG. 1 is a diagram showing a circuit configuration of a bias circuit for microwave power amplification according to a first embodiment of the present invention.
【図２】 本発明の第１実施形態によるマイクロ波電力
増幅用バイアス回路の回路構成を示す図である。FIG. 2 is a diagram showing a circuit configuration of a microwave power amplifying bias circuit according to the first embodiment of the present invention.
【図３】 本発明の第２実施形態によるマイクロ波増幅
器用バイアス回路の回路構成を示す図である。FIG. 3 is a diagram illustrating a circuit configuration of a microwave amplifier bias circuit according to a second embodiment of the present invention.
【図４】 本発明の第２実施形態によるマイクロ波増幅
器用バイアス回路の回路構成を示す図である。FIG. 4 is a diagram illustrating a circuit configuration of a microwave amplifier bias circuit according to a second embodiment of the present invention.
【図５】 従来のマイクロ波電力増幅器に用いられるバ
イアス回路の第１従来例を示す図である。FIG. 5 is a diagram showing a first conventional example of a bias circuit used in a conventional microwave power amplifier.
【図６】 従来のマイクロ波電力増幅器に用いられるバ
イアス回路の第２従来例を示す図である。FIG. 6 is a diagram showing a second conventional example of a bias circuit used in a conventional microwave power amplifier.
１ ＦＥＴのゲート端子 ２ ＦＥＴのドレイン端子 ３ 出力側整合回路 ４ マイクロストリップ ５ ＤＣカットコンデンサ ６ 信号出力端子 ７ マイクロストリップ線路（１／４波長線路） ８ 第１のキャパシタ ８−１，８−２，… 第１のキャパシタ ９ チョークインダクタンス １０ 第２のキャパシタ １１ バイアス供給端子 １２ インダクタンス素子 ３０ ＦＥＴチップ ３１ 整合回路内蔵型増幅器 ３２ 増幅器の出力端子 ＬＬ１ 基本波周波数１／４波長線路の長さ ＷＷ１ 基本波周波数１／４波長線路の幅 Ｌ１ 基本波周波数１／４波長線路のインダクタン
ス成分 Ｃ１ 第１のキャパシタのキャパシタンス Ｃ２ 第２のキャパシタのキャパシタンス ａ 接続点Reference Signs List 1 FET gate terminal 2 FET drain terminal 3 Output-side matching circuit 4 Microstrip 5 DC cut capacitor 6 Signal output terminal 7 Microstrip line (1/4 wavelength line) 8 First capacitor 8-1, 8-2, ... 1st capacitor 9 choke inductance 10 2nd capacitor 11 bias supply terminal 12 inductance element 30 FET chip 31 built-in matching circuit type amplifier 32 amplifier output terminal LL1 fundamental wave frequency 1/4 wavelength line length WW1 fundamental wave frequency Width of quarter wavelength line L1 Inductance component of fundamental wave frequency quarter wavelength line C1 Capacitance of first capacitor C2 Capacitance of second capacitor a Connection point
Claims (3)
器用バイアス回路において、一端をＦＥＴのドレン端あ
るいは増幅器の出力端に接続した基本周波数の１／４波
長線路の他端が、該線路のインダクタンスと信号間の最
大の差周波数で直列共振となるキャパシタで終端された
ことを特徴とするマイクロ波電力増幅器用バイアス回
路。In a bias circuit for a microwave power amplifier for amplifying a large number of signals, the other end of a quarter-wave line of a fundamental frequency having one end connected to a drain end of an FET or an output end of an amplifier is connected to an inductance of the line. A bias circuit for a microwave power amplifier, wherein the bias circuit is terminated by a capacitor that forms a series resonance at a maximum difference frequency between the signal and the signal.
器用バイアス回路において、一端をＦＥＴのドレイン端
子あるいは増幅器の出力端に接続した基本波周波数の１
／４波長線路の他端が、多数の、直列に接続されたキャ
パシタで終端され、該線路のインダクタンスと、該キャ
パシタのキャパシタンスはそれぞれ、信号間の異なる差
周波数で、直列共振条件を満たすことを特徴とするマイ
クロ波電力増幅器用バイアス回路。2. A bias circuit for a microwave power amplifier for amplifying a large number of signals, wherein one end of a fundamental frequency having one end connected to a drain terminal of an FET or an output end of the amplifier.
The other end of the 波長 wavelength line is terminated with a number of capacitors connected in series, and the inductance of the line and the capacitance of the capacitor each satisfy a series resonance condition at a different difference frequency between signals. Characteristic bias circuit for microwave power amplifier.
数帯で影響が出ない程度にインダクタンス分が低減され
るよう設定されることを特徴とする請求項１又は請求項
２記載のマイクロ波電力増幅器用バイアス回路。3. The method according to claim 1, wherein the width of the quarter-wavelength line is set so that the inductance is reduced to such an extent that no influence is exerted in a fundamental frequency band. Bias circuit for microwave power amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31545797A JP3209168B2 (en) | 1997-11-17 | 1997-11-17 | Bias circuit for microwave amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31545797A JP3209168B2 (en) | 1997-11-17 | 1997-11-17 | Bias circuit for microwave amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150431A true JPH11150431A (en) | 1999-06-02 |
| JP3209168B2 JP3209168B2 (en) | 2001-09-17 |
Family
ID=18065600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31545797A Expired - Fee Related JP3209168B2 (en) | 1997-11-17 | 1997-11-17 | Bias circuit for microwave amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209168B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280802A (en) * | 2001-03-15 | 2002-09-27 | Hitachi Metals Ltd | Switch circuit |
| JP2005039537A (en) * | 2003-07-15 | 2005-02-10 | Stanley Electric Co Ltd | Broadband amplifier |
| EP1703634A1 (en) | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
| JP2007507970A (en) * | 2003-09-30 | 2007-03-29 | リー ジョング リュル | I / O signal protection circuit in amplifier circuit |
| JP2008136182A (en) * | 2006-10-25 | 2008-06-12 | Ntt Docomo Inc | Bias circuit |
| JP2010171650A (en) * | 2009-01-21 | 2010-08-05 | Fujitsu Ltd | Bias circuit |
| JP2012124599A (en) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | Bias circuit for power amplifier |
| JP2017503409A (en) * | 2013-12-13 | 2017-01-26 | 中興通訊股▲ふん▼有限公司Ｚｔｅ Ｃｏｒｐｏｒａｔｉｏｎ | RF power amplifier, base station, and impedance adjustment method |
| DE112019007150T5 (en) | 2019-04-04 | 2021-12-09 | Mitsubishi Electric Corporation | Power amplifier |
-
1997
- 1997-11-17 JP JP31545797A patent/JP3209168B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280802A (en) * | 2001-03-15 | 2002-09-27 | Hitachi Metals Ltd | Switch circuit |
| JP2005039537A (en) * | 2003-07-15 | 2005-02-10 | Stanley Electric Co Ltd | Broadband amplifier |
| JP4688410B2 (en) * | 2003-07-15 | 2011-05-25 | スタンレー電気株式会社 | Broadband amplifier |
| JP2007507970A (en) * | 2003-09-30 | 2007-03-29 | リー ジョング リュル | I / O signal protection circuit in amplifier circuit |
| US7385450B2 (en) | 2005-03-14 | 2008-06-10 | Ntt Docomo, Inc. | Bias circuit |
| KR100840701B1 (en) | 2005-03-14 | 2008-06-24 | 가부시키가이샤 엔.티.티.도코모 | Bias circuit |
| EP1703634A1 (en) | 2005-03-14 | 2006-09-20 | NTT DoCoMo, Inc. | Bias circuit |
| JP2008136182A (en) * | 2006-10-25 | 2008-06-12 | Ntt Docomo Inc | Bias circuit |
| US7532075B2 (en) | 2006-10-25 | 2009-05-12 | Ntt Docomo, Inc. | Bias circuit |
| JP2010171650A (en) * | 2009-01-21 | 2010-08-05 | Fujitsu Ltd | Bias circuit |
| JP2012124599A (en) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | Bias circuit for power amplifier |
| JP2017503409A (en) * | 2013-12-13 | 2017-01-26 | 中興通訊股▲ふん▼有限公司Ｚｔｅ Ｃｏｒｐｏｒａｔｉｏｎ | RF power amplifier, base station, and impedance adjustment method |
| DE112019007150T5 (en) | 2019-04-04 | 2021-12-09 | Mitsubishi Electric Corporation | Power amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3209168B2 (en) | 2001-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7310019B2 (en) | High frequency power amplifier | |
| US6201445B1 (en) | High frequency power amplifier | |
| US7193472B2 (en) | Power amplifier | |
| US8487703B2 (en) | Radiofrequency amplifier | |
| US7511575B2 (en) | High-frequency power amplifier | |
| US6724263B2 (en) | High-frequency power amplifier | |
| US11296656B2 (en) | Power amplifier module | |
| JPH0732335B2 (en) | High frequency amplifier | |
| US6614311B2 (en) | Micro-wave power amplifier | |
| JP2513146B2 (en) | High efficiency amplifier circuit | |
| JP3209168B2 (en) | Bias circuit for microwave amplifier | |
| JP3723202B2 (en) | Transmission line and semiconductor integrated circuit device | |
| US6310517B1 (en) | Microwave amplifier | |
| JPH04326206A (en) | Power amplifier | |
| JPH1131923A (en) | Microwave frequency multiplying amplifier | |
| US8149060B2 (en) | Low distortion amplifier and Doherty amplifier using low distortion amplifier | |
| JP2005287055A (en) | Transmission line and semiconductor integrated circuit device | |
| JPH1141042A (en) | Microwave amplifier | |
| US5270668A (en) | Semiconductor amplifier | |
| JP2616464B2 (en) | High efficiency power amplifier circuit | |
| WO2000035084A1 (en) | Microwave amplifier | |
| CN105322892A (en) | FBAR (Film Bulk Acoustic Resonator) based harmonic resonance amplifier | |
| Sokolov et al. | X-band monolithic GaAs push-pull amplifiers | |
| JPH0261175B2 (en) | ||
| US11855601B2 (en) | High-frequency semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010612 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |