JP3412055B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3412055B2 JP3412055B2 JP05460694A JP5460694A JP3412055B2 JP 3412055 B2 JP3412055 B2 JP 3412055B2 JP 05460694 A JP05460694 A JP 05460694A JP 5460694 A JP5460694 A JP 5460694A JP 3412055 B2 JP3412055 B2 JP 3412055B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- voltage
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
幅回路に係り、特に線形増幅回路に関する。
幅回路の基本構成を示す。演算増幅器100の出力端子
100cは帰還抵抗102を介して反転入力端子100
aに接続される。非反転入力端子100bには結合コン
デンサ103を介して信号入力端子104が接続され
る。反転入力端子100aおよび非反転入力端子100
bにはそれぞれ入力抵抗106およびバイアス抵抗10
8を介して基準電圧源(図示せず)からのバイアス電圧
VBが与えられる。出力端子100cにも入力抵抗10
6および帰還抵抗102を介して同一のバイアス電圧V
Bが与えられる。演算増幅器100の出力端子は結合コ
ンデンサ110を介して信号出力端子112に接続され
ている。
子104にはたとえばアナログ映像信号vinが入力さ
れ、この入力映像信号vinに対して所定の増幅率μだけ
線形的に大きな振幅を有する出力映像信号vout が信号
出力端子112に得られる。抵抗106,102の抵抗
値をそれぞれR1,R2 とすると、増幅率μは(1+R2
/R1 )で近似される。
例を示す。図中のブロック120内には、演算増幅器1
00の内部回路と、帰還抵抗102、入力抵抗106及
びバイアス抵抗108が含まれている。
トランジスタ122,124とそれらのエミッタ端子に
共通接続されたカレント・ミラー回路126とで入力差
動増幅段が構成されている。カレント・ミラー回路12
6は、定電流源128からの基準電流を入力し、定電流
回路として機能する。この入力差動増幅段の負荷はカレ
ント・ミラー回路130で構成されており、カレント・
ミラー回路130の出力端子に接続されたエミッタ・フ
ォロアのNPNトランジスタ132と定電流源134と
で出力段が構成されている。入力差動増幅段の両NPN
トランジスタ122,124のベース端子は演算増幅器
100の反転入力端子100a,非反転入力端子100
bに対応し、出力段のNPNトランジスタ132のエミ
ッタ端子は演算増幅器100の出力端子100cに対応
する。
間に直列接続された抵抗152,154と、両抵抗15
2,154の接続点に入力端子が接続されたバッファ回
路156とから構成されている。両抵抗152,154
の接続点には演算増幅器100側からの影響を受けない
基準電圧VS が得られ、バッファ回路136の出力端子
には基準電圧VS に等しいバイアス電圧VB が得られ
る。
作させる際に出力ダイナミックレンジを大きくとれるか
どうかはバイアス電圧VB の設定如何にかかっている。
この例の非反転増幅回路の場合、出力端子100cの電
圧Vout は電源電圧Vccから負荷トランジスタ130A
のコレクタ・エミッタ間電圧VCE(130A)および出力段ト
ランジスタのベース・エミッタ間電圧VBE(132) だけ低
い電圧であるから、次式のように表される。 Vout =Vcc−VCE(130A)−VBE(132) ‥‥‥‥(1)
ンジスタ130Aが飽和する電圧になるから、VCE(130
A)はほぼ零とみなしてよく、次式のようになる。 Vout(MAX)=Vcc−VBE(132) ・・・・・・・(2)
電流源134が0V近辺まで動作可能な回路であるとす
ると、Vout(MIN)=0とみなすことができる。Vout(MI
N)〜Vout(MAX)の範囲内で入力トランジスタ122が非
飽和状態つまり線形領域で動作するものとすると、可能
な最大出力ダイナミックレンジDRoutは、次のように
なる。 DRout =Vout(MAX)〜Vout(MIN) =Vcc−VBE(132) ・・・・・・・(3)
ス電圧を上記可能な最大出力ダイナミックレンジDRou
t の中心点(Vcc−VBE(132) )/2に設定すれば、最
も広いダイナミックレンジを得ることができる。この例
の非反転増幅回路の場合、入力動作点と出力動作点は等
しい関係にあるので、入力バイアス電圧および出力バイ
アス電圧VB =(Vcc−VBE(132) )/2となるように
基準電圧VS を設定すればよい。
Vccを6ボルト、R1 =R2 (μ=6dB)とした場合
の入出力電圧直流特性を示す。この例の出力ダイナミッ
クレンジはほぼ5.2ボルトであり、動作点はほぼ2.
6ボルトに設定されている。直線SLは、Vin=Vout
つまり入力電圧と出力電圧とが等しいという条件を表す
直線であり、この直線SL上に入力動作点(入力バイア
ス電圧)VBin および出力動作点(出力バイアス電圧)
VBoutが設定される。
電圧直流特性(AL)は常温(23゜C付近)下で得ら
れるものである。しかし、温度が上昇してたとえば10
0゜C程にもなると、入力ダイナミックレンジの端付近
で、演算増幅器内のトランジスタが飽和状態で動作し、
鎖線A’Lのように直線性が失われてしまうという不具
合がある。
領域で入出力関係が直線性を保てる範囲は出力ダイナミ
ックレンジでみると、次式(4)で表される。 DRout/2=(1+R1/R2)(VBE(122)−VCE(122)sat +VBE(132)) ≒2VBE(122)・(1+R1/R2) ・・・・・・・(4)
ここで、トランジスタ122が飽和するコレクタ・エミ
ッタ電圧をVCE(122)satとする。図7において、帰還抵
抗R2における電圧降下が(VBE(122)−VCE(122)sat
+VBE(132))よりも低いうちは、入力トランジスタ1
22が非飽和領域で動作するので、入出力関係が直線性
を保つ。動作点よりも低い電圧領域では、帰還抵抗R2
に接続点N1から出力端子側に電流I2が流れる。入出力
関係の直線性が保たれる限界点の電流I2は次式(5)
で表される。 I2 =(VBE(122)−VCE(122)sat +VBE(132))/R2 ・・・・・(5)
れる。このときの出力電圧Voutと出力動作点VBoutと
の差は、入出力電圧直流特性では出力動作点VBoutより
も下側のダイナミックレンジに相当し、増幅回路内では
基準電圧源150から得られたバイアス電圧VBから出
力端子100cまでの電圧降下に相当する。つまり、次
式(6)が成立する。 DRout/2=VBout−Vout =(R1+R2)I2 ・・・・・・・(6)
れる。
ジスタ122のベース・エミッタ間電圧VBE(122) が減
少すると、それに比例して出力ダイナミックレンジDR
outも狭くなることがわかる。
示すように、出力トランジスタ132のエミッタ端子と
出力端子100cとの間にダイオード138を順方向に
挿入していた。ダイオード138の順方向電圧降下は入
力トランジスタ122のベース・エミッタ間電圧VBE(1
22) にほぼ等しいので、式(4)は次式(7)のように
なり、出力ダイナミックレンジが拡がる。 DRout /2≒3VBE(122) ・(1+R1 /R2) ‥‥‥(7)
出力電圧Vout までの電圧降下分が増えるため、電源電
圧Vccが十分に高くないと、出力動作点VBoutよりも上
側の出力ダイナミックレンジが制限されてしまうという
不具合がある。
もので、温度変化、特に温度上昇に対して動作点を自動
的に補正して、常に最大限のダイナミックレンジを保証
するようにした増幅回路を提供することを目的とする。
めに、本発明の第1の増幅回路は、演算増幅器と、前記
演算増幅器の出力端子と一方の入力端子との間に接続さ
れた帰還抵抗と、前記演算増幅器の前記一方の入力端子
および前記出力端子にそれぞれ所定の入力および出力バ
イアス電圧を与えるバイアス電圧発生回路と、前記演算
増幅器の一方の入力端子に接続され、温度の上昇に応じ
た電流を前記帰還抵抗を介して前記演算増幅器の出力端
子より引き込んで前記出力バイアス電圧を補正する出力
バイアス補正回路とを有する構成とした。
イアス電圧発生回路に、温度変化に応じて前記入力およ
び出力バイアス電圧を可変制御するための温度補償回路
を設ける構成とした。
ると、入出力電圧直流特性の最も高い電圧側で直線領域
が広がり、最も低い電圧側で直線領域が失われる。本発
明の増幅回路では、温度上昇に応じた電流が演算増幅器
の出力端子から帰還抵抗を通って出力バイアス補正回路
側へ流れることにより、出力動作点が持ち上げられて出
力ダイナミックレンジの中心点付近までシフトまたは戻
ることができる。バイアス電圧発生回路に温度補償機能
を備えた場合には、温度上昇に応じて入力バイアス電圧
または入力動作点が低くなって入力ダイナミックレンジ
の中心点付近までシフトまたは戻ることができる。
明する。
幅回路の基本構成を示すブロック図である。図中、従来
回路(図6)のものと共通する部分には同一の符号を付
してある。
の両入力端子100a,100bに入力抵抗106,バ
イアス抵抗108を介してそれぞれ所定の入力バイアス
電圧を与えるとともに出力端子100cに入力抵抗10
6,帰還抵抗102を介して所定の出力バイアス電圧を
与えるバイアス電圧発生回路10と、演算増幅器100
の一方の入力端子100aに接続され、温度の上昇に応
じた電流Idを帰還抵抗102を介して演算増幅器10
0の出力端子100cより引き込んで出力バイアス電圧
VBoutを補正する出力バイアス補正回路30とを有して
いる。この実施例では、バイアス電圧発生回路10の出
力(バイアス電圧)が出力バイアス補正回路30にも与
えられる。
具体的構成例を示す回路図である。図中、従来回路(図
7)のものと共通する部分には同一の符号を付してあ
る。
とアース間に直列接続された抵抗12,14およびNP
Nトランジスタ16,18と、両抵抗12,14の接続
点に入力端子が接続されたバッファ回路20とから構成
されている。両NPNトランジスタ16,18は、各々
コレクタ端子にベース端子が共通接続されており、ダイ
オードとして動作する。両抵抗12,14の接続点には
演算増幅器100側からの影響を受けない基準電圧VS
が得られ、バッファ回路20の出力端子には基準電圧V
S に等しいバイアス電圧VB が得られる。
は、温度の上昇につれて、両トランジスタ16,18の
電圧降下分つまりベース・エミッタ間電圧VBE(16),V
BE(18)が減少するため、基準電圧VS が下がり、したが
ってバイアス電圧VB が下がるようになっている。
を構成する一対のNPNトランジスタ32,34と、両
トランジスタ32,34のエミッタ端子とアース間にそ
れぞれ接続された定電流源36,38と、両トランジス
タ32,34のエミッタ端子間に接続された抵抗40
と、電圧源Vccと両トランジスタ32,34のコレクタ
端子との間に接続された第1カレント・ミラー回路42
と、電圧源Vccとアース間に直列接続された温度補償型
基準電圧発生回路43を構成するNPNトランジスタ4
4および抵抗46,48と、一方の電流出力端子が第1
カレント・ミラー回路42の出力端子に接続された第2
カレント・ミラー回路50と、一方の電流出力端子が第
2カレント・ミラー回路50の出力端子に接続され、一
方の電流入力端子が演算増幅器100の一方の入力端子
100a(抵抗106,102の接続点N1 )に接続さ
れた第3カレント・ミラー回路52とを有している。
ランジスタ44のベース・エミッタ間電圧VBE(44)は、
演算増幅器100内の出力トランジスタ132のベース
・エミッタ間電圧VBE(132)とほぼ等しい値に選ばれ
る。両抵抗46,48の抵抗値R46,R48は互いにほぼ
等しい値に選ばれる。したがって、両抵抗46,48の
接続点には、(Vcc−VBE(132))/2に相当する基準
電圧VFが得られる。この基準電圧VFは、最大の出力ダ
イナミックレンジが得られる理想的な出力バイアス電圧
VBoutに相当する電圧値であり、温度の上昇につれてV
BE(44)が小さくなるぶんVFが高くなるという特性を有
している。
VFは、差動入力段の一方のNPNトランジスタ32の
ベース端子に入力される。差動入力段の他方のNPNト
ランジスタ34のベース端子にはバイアス電圧発生回路
10からのバイアス電圧VBが入力される。両NPNト
ランジスタ32,34のエミッタ面積は等しい値に選ば
れる。定電流源36,38を流れる定電流は互いに等し
い値Ioに選ばれる。
発生回路43からの基準電圧VF は常温時の出力バイア
ス電圧VBoutよりも高い値VF ↑になる一方でバイアス
電圧発生回路10からのバイアス電圧VB が常温時の値
よりも低い値VB ↓になり、両電圧VF ↑,VB ↓間の
電圧差(VF ↑−VB ↓)がそのまま抵抗40に印加さ
れ、抵抗40に電流Ia が流れる。抵抗40の抵抗値を
R40とし、電流Ia は次式(8)で表される。 Ia =(VF ↑−VB ↓)/R40 ‥‥‥(8)
ジスタ32のコレクタ電流は(Io+Ia )で、トラン
ジスタ34のコレクタ電流は(Io −Ia )である。第
1カレント・ミラー回路42において両トランジスタ4
2A,42Bのコレクタ電流は等しいから、つまりトラ
ンジスタ42Bからの出力電流は(Io −Ia)であるか
ら、第2カレント・ミラー回路50のトランジスタ50
Aからトランジスタ32のコレクタに供給される電流は
2Ia である。したがって、第2カレント・ミラー回路
50のトランジスタ50Bにもほぼ等しい電流(2Ia
)が流れ、第3カレント・ミラー回路52のトランジ
スタ52Aおよびトランジスタ52Bにも電流(2Ia
)が流れる。このトランジスタ52Bに流れる電流
(2Ia )は、演算増幅器100の出力端子100cよ
り帰還抵抗102を介して引き込まれたものである。こ
れにより、演算増幅器100の出力端子100cにおけ
る出力バイアス電圧VBoutは、出力バイアス補正回路3
0側への引込み電流(2Ia )による帰還抵抗102の
電圧降下分(2Ia ・R2 )だけ持ち上げられる。
イアス電圧発生回路10により、演算増幅器100の入
力端子100a,100bおよび出力端子100cに常
温下で等しいバイアス電圧VB がそれぞれ入力バイアス
電圧VBin および出力バイアス電圧VBoutとして与えら
れる。このとき、出力バイアス補正回路30内ではバイ
アス電圧VB (VBout)にほぼ等しい基準電圧VF が得
られ、抵抗40に電流は実質的に流れない。したがっ
て、演算増幅器100の出力端子100cから帰還抵抗
102を介しての出力バイアス補正回路30への実質的
な電流引込みはない。
発生回路10内の両トランジスタ16,18の温度特性
によりバイアス電圧VB が常温時の値よりも低い値VB
↓になり、これに応じて入力バイアス電圧VBin および
出力バイアス電圧VBoutもそれぞれ常温時の値VBin ,
VBoutよりも低い値VBin ↓,VBout↓になる。しか
し、これと同時に、出力バイアス補正回路30内で基準
電圧VF が常温時の値よりも高い値VF ↑になり、電圧
差(VF ↑−VB ↓)に比例した電流(2Ia )が演算
増幅器100の出力端子100cより帰還抵抗102を
介して出力バイアス補正回路30へ引き込まれる。この
電流引込みによって、演算増幅器100の出力端子10
0cの基準電位つまり出力バイアス電圧は、VBout↓よ
りも2Ia・R2 だけ高い値になる。入力バイアス電圧
はVBin ↓のままである。
は、温度が高くなるにつれて、バイアス電圧発生回路1
0が入力バイアス電圧VBin を常温時の設定値よりも下
げるような温度補償を行うと同時に、出力バイアス補正
回路30が出力バイアス電圧VBoutに対してバイアス電
圧発生回路10の作用を相殺または補正するような温度
補償を行うようになっている。
電圧発生回路10および出力バイアス補正回路30にお
ける特性値の設定方法について説明する。
幅器本体120内のトランジスタ特に入力段のトランジ
スタ122を飽和状態にさせないようなバイアス電圧V
B を設定する必要がある。
きの接続点N1(=Vin)の電圧(接続点N1側の電位が高
い場合)は、Voutが0Vのときであり、次式(9)で
表される。 VBin −(R1/(R1+R2))VBout ・・・・・・・(9)
関係に直線性が保たれるには、この式(9)の電圧が
(VBE(122) −VCE(122)sat+VBE(132))よりも低く
なっていなければならない。すなわち、次式(10)が
成立しなければならない。 VBin −(R1/(R1+R2))VBout < (VBE(122) −VCE(122)sat+VBE(132)) ・・・・・(10)
端子つまり接続点N1の電圧が低くなりすぎると、定電
流回路126のNPNトランジスタ126Aのコレクタ
端子に与えられる電圧も低くなり、定電流回路126が
正常に動作し得なくなる。これを避けるには、式(9)
の電圧が(VE(126A) +VCE(126A)sat+VBE(122))よ
りも高くなっていなければならない。すなわち、次式
(11)が成立しなければならない。 VBin −(R1/(R1+R2))VBout > (VE(126A) +VCE(126A)sat+VBE(122)) ・・・・・(11)
Aのエミッタ電圧、VCE(126A)satはトランジスタ12
6Aが飽和するコレクタ・エミッタ間電圧である。
おいては、上式(10),(11)を同時に満たすバイ
アス電圧VB を出力するように、抵抗12,14の抵抗
値およびトランジスタ16,18の温度特性を設定すれ
ばよい。
る温度補償では、温度が高くなった場合に、入力バイア
ス電圧VBinと一緒に出力バイアス電圧VBoutも低くな
るので、動作点よりも下側のダイミックレンジが狭くな
ってしまう。本実施例では、出力バイアス補正回路30
によってこの点を補うようにしている。
記のように、基準電圧発生回路43より現時の温度に対
して最も広いダイナミックレンジを得るための出力バイ
アス電圧VBoutに相当する基準電圧VF が得られる。し
たがって、増幅回路本体120より引き込む電流(2I
a )によって出力バイアス電圧VBoutが基準電圧VFに
一致するようにすればよい。すなわち、次式(12)が
成立すればよい。 VBout=VBin +R2 ・2Ia =VF ‥‥‥(12)
れぞれ上式(8)におけるVB ↓,VF ↑に対応するも
のである。したがって、式(8)および(12)より次
式(13)を満たすように抵抗40の抵抗値R40を選定
すればよい。 R40=2R2 ‥‥‥(13)
れる入出力電圧直流特性を表す。曲線ALは23℃付近
の常温での特性であり、曲線BLは100℃付近の高温
での特性である。鎖線CLは、出力バイアス補正回路3
0を使わないで、バイアス電圧発生回路10だけを動作
させた場合の特性である。この図からわかるように、温
度が高くなると、バイアス電圧発生回路10の温度補償
によって入力および出力動作点(入力および出力バイア
ス電圧)が同じ割合で低くなり、入力バイアス電圧VBi
nは式(10)を満足する方向にシフトする。そして、
出力バイアス補正回路30の出力バイアス電圧補正によ
って出力バイアス電圧VBoutが持ち上げられ出力ダイナ
ミックレンジの中心点にシフトする。
った場合について説明したが、常温よりも低くなった場
合には、演算増幅器100内のトランジスタのVBEが大
きくなるので、ダイナミックレンジはより広くなり、温
度補償ないし補正機能の負担は軽くなる。
る回路構成を示す。この例では、演算増幅器100の出
力段でトランジスタ140,132をダーリントン接続
しているので、出力動作点の設定についてはトランジス
タ140のベース・エミッタ間電圧VBE(140) も見込ま
なくてはならない。このため、出力バイアス補正回路3
0において基準電圧発生回路43にトランジスタ(ダイ
オード)54を追加している。これにより、基準電圧発
生回路43は演算増幅器100の出力段と等価な関係に
なり、最大の出力ダイナミックレンジを得るための基準
電圧VF を得ることができる。また、バイアス電圧発生
回路10においても、温度補償用のトランジスタ(ダイ
オード)22を1つ増設し、演算増幅器100の出力段
に合わせている。
よびバイアス電圧発生回路10の回路構成または設定値
は、演算増幅器100の回路構成または設定値に対応し
て適宜変形されるものである。なお、出力バイアス補正
回路30による出力バイアス電圧の補正は任意の加減に
設定することが可能であり、式(13)の条件にとらわ
れずに抵抗値R40を選んで任意に出力動作点を設定する
ことが可能である。また、電源電圧Vccが十分高いとき
は、バイアス電圧発生回路10に温度補償機能を設けな
くても、出力バイアス補正回路30の補正だけで済ます
ことも可能である。
幅回路を反転増幅回路に変形した例を示す。この増幅回
路でも上記実施例と同様の温度補償ないし補正が行え
る。本発明は演算増幅器を最も広いダイナミックレンジ
で線形動作させるための技術であるから、非反転増幅回
路や反転増幅回路に限るものではなく、演算増幅器を用
いる任意の線形増幅回路に適用可能なものである。
によれば、温度変化、特に温度上昇に対して動作点を自
動的に補正して、常に最大限のダイナミックレンジを保
証することができる。
構成を示すブロック図である。
図である。
流特性を示す図である。
る。
すブロック図である。
ク図である。
ある。
流特性を示す図である。
る。
Claims (2)
- 【請求項1】 演算増幅器と、前記演算増幅器の出力端
子と一方の入力端子との間に接続された帰還抵抗と、前
記演算増幅器の前記一方の入力端子および前記出力端子
にそれぞれ所定の入力および出力バイアス電圧を与える
バイアス電圧発生回路と、前記演算増幅器の一方の入力
端子に接続され、温度の上昇に応じた電流を前記帰還抵
抗を介して前記演算増幅器の出力端子より引き込んで前
記出力バイアス電圧を補正する出力バイアス補正回路と
を有する増幅回路。 - 【請求項2】 前記バイアス電圧発生回路に、温度変化
に応じて前記入力および出力バイアス電圧を可変制御す
るための温度補償回路を設けたことを特徴とする請求項
1に記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05460694A JP3412055B2 (ja) | 1994-02-28 | 1994-02-28 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05460694A JP3412055B2 (ja) | 1994-02-28 | 1994-02-28 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07240634A JPH07240634A (ja) | 1995-09-12 |
JP3412055B2 true JP3412055B2 (ja) | 2003-06-03 |
Family
ID=12975404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05460694A Expired - Lifetime JP3412055B2 (ja) | 1994-02-28 | 1994-02-28 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3412055B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115881A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | 差動増幅回路およびマイクアンプシステム |
CN114995572B (zh) * | 2022-06-20 | 2024-05-14 | 北京智芯微电子科技有限公司 | 碳化硅mosfet去饱和保护的温度补偿电路及方法 |
-
1994
- 1994-02-28 JP JP05460694A patent/JP3412055B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH07240634A (ja) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6429700B1 (en) | Driver circuit with output common mode voltage control | |
US5150076A (en) | Emitter-grounded amplifier circuit with bias circuit | |
US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
JPH0449287B2 (ja) | ||
JPS6412405B2 (ja) | ||
US4733196A (en) | Current gain stage with low voltage drop | |
US5184086A (en) | Differential amplifier | |
JP3412055B2 (ja) | 増幅回路 | |
US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
GB995879A (en) | A signal amplifier | |
JPH04223602A (ja) | 増幅回路 | |
US5512858A (en) | Amplifier stage with low thermal distortion | |
US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
US5119041A (en) | High gain differential current amplifier having a low output voltage | |
US4573019A (en) | Current mirror circuit | |
US3226652A (en) | Transistor amplifier having means for compensating for nonlinear base-to-emitter impedance | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JPH02113314A (ja) | 定電圧装置 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPS6126846B2 (ja) | ||
US5877655A (en) | Device for limiting the output current of an operational amplifier | |
JPH06169225A (ja) | 電圧電流変換回路 | |
JPS61157108A (ja) | 電圧−電流変換回路 | |
JPH1051248A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |