JP3411757B2 - 積層型圧電トランス素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置のバ
ックライト用冷陰極管の電源等に使用するのに好適な圧
電トランス素子に関する。

【０００２】

【従来の技術】持ち運び可能なノート型パーソナルコン
ピュータ等に用いられる液晶表示装置用のバックライト
には通常冷陰極管が発光源として用いられている。この
冷陰極管を点灯させるためには１ｋＶ以上の高電圧が必
要であり、発光を維持するためには数百Ｖの電圧が必要
である。

【０００３】上記のようなノート型パーソナルコンピュ
ータ等の製品ではその性質上、バックライト点灯用の昇
圧モジュールに対しても小型化、省電力化の要請が高
く、このような要請に答えるためにローゼン型の圧電ト
ランス素子を使用した昇圧モジュールが利用されてい
る。このような圧電トランスを使用した昇圧モジュール
は同出力の巻線トランスを用いた昇圧モジュールに比べ
てモジュール全体の厚みを薄くできるというメリットが
ある。

【０００４】しかしながら、例えば長さ３０ｍｍ、幅３
ｍｍ、厚み２ｍｍの寸法の単板のセラミック圧電体を用
いた圧電トランス素子では、例えば２ワット出力時の昇
圧比（出力電圧と入力電圧の比）は４〜６倍程度と低
い。従って圧電トランスの前段に巻線の小型トランスを
接続する必要があった。

【０００５】そこで最近では、積層型の圧電トランス素
子が提案されている。積層型の圧電トランス素子は、入
力領域が交互に積層された厚さ５０〜３００μｍ程度の
セラミック圧電体と内部電極からなり、積層された内部
電極が一層おきに電気的に接続されて電気的に接続され
た２つの群を構成しており、その２つの内部電極の群が
前記入力領域の両表面に設けられた２つの外部電極にそ
れぞれ電気的に接続された構造を有している（例えば特
開平７−３０２９３８号参照）。即ち、このような積層
型の圧電トランス素子は複数の単板の圧電トランス素子
を並列に接続したものに相当し、これにより高い昇圧比
を得ようとするものである。

【０００６】上記のような積層型の圧電トランス素子で
は負荷時の昇圧比が大幅に向上し、本発明者らが圧電体
１層の厚みを約８０μｍとして２５層積層し、長さ３０
ｍｍ、幅３ｍｍ、厚み２ｍｍの積層型の圧電トランス素
子を作製して試験したところ、２ワット出力時の昇圧比
が約８０倍と桁違いに大きい昇圧比が得られた。しかし
ながらこのような積層型の圧電トランス素子では、トラ
ンスの変換効率、即ち出力電力を入力電力で除した値は
７０〜８０％と、単板素子の変換効率が９０％以上であ
るのに比較して小さいものであった。

【０００７】

【発明が解決しようとする課題】そこで本発明は、変換
効率の高い積層型圧電トランス素子を提供することを目
的とする。

【０００８】

【問題点を解決するための手段】本発明者等は、上記の
ような積層型の圧電トランス素子は、使用されるセラミ
ック圧電体に比べて柔らかい導電体を多く含むと圧電ト
ランス素子に与えられた振動が吸収されやすく、結果と
してその変換効率が低下することを見出した。即ち、内
部電極をなるべく硬度の高いものとし、かつその厚さを
薄くすることにより積層型圧電トランス素子の変換効率
を改善できることを見出したものである。従って本発明
は、上記の知見に基づき、交互に積層された複数のセラ
ミック圧電体と複数の内部電極からなる入力領域を有す
る積層型圧電トランス素子において、各内部電極が２０
〜８０重量％のＰｄを含むＡｇ−Ｐｄ混合物からなり、
かつ１〜５μｍの厚さを有することを特徴とする積層型
圧電トランス素子を提供するものである。

【０００９】また、上記のような積層型圧電トランス素
子において複数の内部電極を１層おきに電気的に接続す
る場合、圧電トランス素子の側面に露出した部分でその
接続を得るようにすると、特に圧電トランス素子の分極
処理を空気中で行う場合、素子側面に露出した内部電極
間で放電が起こって絶縁が破壊され、分極処理が完全に
なされないことがあるという問題があった。この問題に
対し本発明者等は、内部電極を素子側面に露出しないよ
うにし、圧電体の内部電極が積層される位置に予め設け
た孔に導電体（バイア導体）を充填することにより内部
電極間の電気的接続を得る構造の積層型圧電トランス素
子を既に提案している（特願平８−５２５５３号）。

【００１０】このような構造は本発明にも使用すること
ができるが、上記のようなバイア導体を内部に有する圧
電トランス素子においては、内部電極と同様にバイア導
体が圧電トランス素子の固有振動を吸収しやすく、変換
効率を低下させていることが見出された。そしてこの問
題は上記の内部電極と同様にバイア導体をなるべく硬度
の高いものとし、バイア導体の直径を一定の値以下にす
ることによりそのような構造の積層型圧電トランス素子
の変換効率を改善できることを見出したものである。

【００１１】従って本発明の積層型圧電トランス素子の
好適な態様は、内部電極が素子の側面に露出しておら
ず、入力領域のセラミック圧電体に設けられた孔に充填
された導電体により内部電極が電気的に接続されてお
り、該導電体が２０〜８０重量％のＰｄを含むＡｇ−Ｐ
ｄ混合物からなり、かつ該導電体の直径が５０〜２００
μｍであることを特徴とする。

【００１２】

【作用】圧電トランスの変換効率は、素子のＱｍ（機械
的品質係数）と密接な関係がある。ローゼン型圧電トラ
ンスの昇圧比の公式を用いて、エネルギーロスとＱｍと
の関係式を導くことができ、これによればＱｍが大きく
なるほどエネルギーロスが小さくなり、変換効率は向上
する。

【００１３】Ｑｍは与えた振動の減衰のしにくさを表し
ており、与えた振動が減衰しにくければ、振動を継続さ
せるために与え続けなければならないエネルギーが小さ
くてすみ、変換効率が高くなるのである。

【００１４】圧電トランス素子に使用される圧電体の材
料自体は高いＱｍを有する材料を用いることが常識であ
る。例えばＰＺＴ系の圧電体セラミックであれば、Ｆｅ
やＭｎを徴量添加することで高いＱｍを有する圧電体材
料が得られる。しかし積層型の圧電トランス素子の場合
は、圧電体の間に挿入される内部電極が必ず必要であ
る。

【００１５】本発明の積層型圧電トランス素子において
は、内部電極に振動を吸収しにくい特定の組成のＡｇ−
Ｐｄ混合物を使用し、特定の厚さとすることによって素
子全体のＱｍを高いものとし、素子の変換効率の上昇を
図るものである。

【００１６】また本発明の好適な態様においては、入力
領域のセラミック圧電体に設けられた孔に充填された導
電体により内部電極間を電気的に接続するが、この導電
体によっても振動が吸収されるので、導電体の組成を上
記の内部電極と同様のものとし、またその直径を特定の
大きさよりも小さいものとすることにより素子の変換効
率の上昇を図るものである。

【００１７】

【発明の実施の形態】以下、本発明をさらに詳細に説明
する。

【００１８】本発明の積層型圧電トランス素子の構造自
体は、従来公知の任意のものとすることができるが、例
えば図１に示したようなλモードで振動するローゼン型
の圧電トランス素子とすることができる。

【００１９】図１に示した本発明の積層型圧電トランス
素子１は、全体として矩形板（平板状の直方体）の形状
のローゼン型の圧電トランス素子であり、ほぼ半分ずつ
の大きさを有する入力領域２と出力領域３からなる。入
力領域２においては、セラミックス圧電体７と内部電極
６ａ及び６ｂとが交互に積層され（セラミックス圧電体
は内部電極の数より１多い数だけ積層される）、上面及
び下面に入力用外部電極４を有し、その圧電体は厚み方
向（図１において上下方向）に分極されている。出力領
域３は、入力領域と逆の側の端部面に出力用外部電極５
を有し、またその圧電体は長さ方向（図１において左右
方向）に分極されている。

【００２０】入力領域２の交互に積層された内部電極６
ａ及び６ｂは１つおきに電気的に接続され、即ち、内部
電極６ａ同士、内部電極６ｂ同士が電気的に接続されて
電気的に接続された２つの群、内部電極６ａの群と内部
電極６ｂの群を形成し、それぞれの群が入力領域の上下
の電極４のそれぞれに電気的に接続されている。

【００２１】図１に示した圧電トランス素子では、素子
の入力領域側の端部の２つの隅の一方の部分において内
部電極の隅が直角三角形に切り欠かれている（内部電極
６ａと６ｂとでは逆の隅が切り欠かれている）ことを除
いては、入力領域の内部電極と圧電体は同じ平面形状を
有し、内部電極が素子側面に露出している。素子の入力
領域側の端部の２つの隅の外側にそれぞれ内部電極接続
用導体８が設けられ、内部電極６ａ間、並びに内部電極
６ｂ間を電気的に接続し、さらにそれらを外部電極４の
一方にそれぞれ電気的に接続している。

【００２２】内部電極の電気的接続は、図１に示すよう
に内部電極接続用導体８により圧電トランス素子側面に
露出した内部電極の端部で行ってもよいが、好ましくは
本発明者等が上記特願平８−５２５５３号において開示
したように圧電体の入力領域平面内部に設けられた孔に
充填された導電体により行う。そして内部電極の平面形
状を圧電体よりもやや小さいものとし、積層したときに
内部電極が素子側面に露出しないようにすることによ
り、上記したような内部電極が素子側面に露出している
ことにより起こる問題を回避することができる。

【００２３】このような構造においては、入力領域の各
圧電体は、電気的に接続される内部電極の２つの群のそ
れぞれのための２つの導体を収容する２つの孔を有す
る。これらの圧電体の２つの孔は、それぞれの圧電体に
おいて、そこに充填された導電体が積層された内部電極
と接触し、後の焼成時に一体化されて内部電極を電気的
に接続できるような圧電体入力領域内の任意の位置に設
けることができるが、通常は積層される各圧電体の同じ
位置に設けられたバイアホールとする。これらの孔中に
は上記のように導電体（バイア導体）を充填する。

【００２４】これらの圧電体の入力領域に相当する部分
の間にはそれぞれ内部電極を積層する。各内部電極に
は、積層される圧電体中の２つの導電体のいずれか一方
に対応する位置に導電体よりも大きい直径の孔を１個設
ける。この内部電極の孔は、内部電極を圧電体を介して
積層したときに、積層した順に上記の圧電体の２つの導
電体のそれぞれに対応する位置に交互に存在するように
設け、内部電極が一つおきに電気的に接続されるように
する。即ち、一つの内部電極においては、上記圧電体の
導電体の一方に対応する位置で導電体よりも大きい直径
の孔が設けられており、その内部電極は両側の圧電体の
その位置の導電体と接続されず、一方、圧電体の他方の
導電体に対応する位置には孔が設けられておらず、両側
の圧電体中のその位置の導電体と接続される。そしてそ
の隣の内部電極においては、前記各圧電体中の２つの導
電体について逆のパターンで孔が設けられる。このよう
な構造とすることにより内部電極の一層おきの電気的接
続が得られる。また、特にこのような構造により内部電
極の電気的接続を得る場合には上記の通り内部電極が外
部に露出しないように圧電体よりもやや小さい寸法のも
のとする。

【００２５】図２に、上記のような構造を有する本発明
の積層型圧電トランス素子の、一方のバイアホール及び
それに充填されたバイア導体９の部分を含む、素子の長
さ方向の概略断面図を、図３に２つのバイアホール及び
それに充填されたバイア導体９の部分を含む、素子の幅
方向の概略断面図をそれぞれ示す。これらの図に示した
本発明の積層型圧電トランス素子においては、上記のよ
うに２つの異なるパターンで孔を設けた複数の内部電極
６ａ’及び６ｂ’が圧電体７を介して交互に積層されて
おり、内部電極６ａ’同士及び内部電極６ｂ’同士が電
気的に接続されている。

【００２６】上記のような構造の本発明の積層型圧電ト
ランス素子においては、２つの入力用外部電極４の間
に、素子の材質及び振動方向の長さから求められる共振
周波数に対応する周波数の交流電圧を印加すると、逆圧
電効果によって前記共振周波数で圧電トランス素子全体
が機械的に振動し、定在波が形成される。λモードで振
動する場合、定在波の振動の節（ノード点）は素子の両
端部から素子の長さの４分の１の距離（素子の長さをＬ
とするとＬ／４）の位置に存在する。そしてこの定在波
による圧電効果により、入力用外部電極４と出力用外部
電極５の間から交流電圧が取り出せるようになる。圧電
トランス素子では、入力電極間の距離よりも入力電極及
び出力電極間の距離の方が長くなるように形成されてい
るので、入力電極と出力電極との間に生じる電圧は入力
電極間に印加された電圧よりも昇圧される。

【００２７】本発明の積層型圧電トランス素子の寸法等
は従来の公知の積層型圧電トランス素子と同様のもので
よく、一般的には長さ２０〜５０ｍｍ、幅４〜１５ｍ
ｍ、厚さ１〜３ｍｍ程度の寸法を有し、入力領域におい
ては５０〜３００μｍ程度の厚さの圧電体を１０〜３０
層程度積層する。圧電体を形成するセラミックス自体も
従来公知のものでよく、例えばチタン酸ジルコン酸鉛系
（ＰＺＴ）セラミックスにより形成される。

【００２８】本発明の積層型圧電トランス素子において
は、内部電極を２０〜８０重量％のＰｄを含むＡｇ−Ｐ
ｄ混合物からなるものとする。

【００２９】セラミックス誘電体を積層する場合、電極
材料としてはＡｇ、Ａｇ−Ｐｄ混合物、Ａｇ−Ｐｔ混合
物、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ等が一般的に用いられる。
しかし圧電トランスに利用されるＰｂ系の圧電体（Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ₃ 等）は酸素が存在する雰囲気で１０
００℃以上の温度で焼成する必要があるため、これと共
に焼成しようとするとＡｇ、Ｃｕ、Ｎｉは用いることが
できない。また、Ｐｔは高価であるためこれのみで用い
られることは少なく、通常Ａｇ−Ｐｔ混合物やＡｇ−Ｐ
ｄ混合物の形態の導電体が用いられることが多い。

【００３０】本発明においては、変換効率向上の点から
特にＡｇ−Ｐｄ混合物を選択し、さらにＰｄを２０重量
％以上、８０重量％以下含むものを使用する。

【００３１】Ａｇ−Ｐｄ混合物は一般にＡｇ−Ｐｔ混合
物よりも高い硬度が得られるが、Ａｇ−Ｐｄ混合物にお
いても、Ｐｄ含有量が２０重量％未満であると内部導電
体（電極）の「硬度」が不足するためと思われるＱｍの
低下が起こり、変換効率向上の効果が低くなる。また、
Ｐｄ量が８０重量％を越えると焼成後に導電体が繊密に
ならなくなるため、やはりＱｍが低下し、変換効率は向
上しなくなる。

【００３２】内部電極の厚みも同様にＱｍに影響を及ぼ
し、この影響の程度は圧電トランス素子自体の寸法や、
内部電極の積層される数にもよるが、上記のような一般
的な寸法と積層数を有する本発明の積層型圧電トランス
素子においては特に１〜５μｍとする。

【００３３】Ａｇ−Ｐｄ導体をセラミックス圧電体間に
積層すると、基本的にセラミックス圧電体単体よりもＱ
ｍが低下する。上記のような寸法及び積層数の圧電トラ
ンス素子においては１層の内部電極の厚みが５μｍより
厚いとこの低下が無視できなくなり、変換効率の低下が
許容できないものとなる。一方、１μｍより薄いと、圧
電体と同時に焼成されたときに導電体金属が表面張力に
より丸くなろうとし、網の目状の導電体となってしま
い、結果として連続した１枚の導電体として機能できな
くなる。このような導電体では一様に電界を印加するこ
とは不可能であり、圧電体の電気−機械エネルギー変換
能力を十分に引き出すことができず、変換効率が低下す
る。

【００３４】また上記のように内部電極の電気的接続を
バイア導体により得る構造とする場合、バイア導体によ
り素子の振動が吸収され、素子の変換効率が低下する。
そこでこのような構造の場合には、上記に内部電極につ
いて述べたのと同様の理由から、バイア導体もＰｄを２
０重量％以上、８０重量％以下の量で含むＡｇ−Ｐｄ混
合物とすることが好ましい。またバイア導体の直径が大
きくなると素子の振動が吸収されやすくなるので、本発
明においてはその直径を２００μｍ以下とする。また、
直径が５０μｍよりも小さいと導体抵抗が無視できない
程高くなって素子全体のインピーダンスが高くなり、結
果的にＱ値が低下し、変換効率が低下する。

【００３５】上記のように内部電極間の接続のためにバ
イア導体を設ける場合、バイア導体は素子の入力領域平
面内の任意の位置に設けることができるが、好ましくは
素子の振動の節の位置に設ける。このような素子の振動
の最も少ない位置にバイア導体を設けることにより、導
電体の振動による劣化を最小限にすることができる。ま
た、バイア導体による素子の振動の吸収を最小限にする
ことができる。

【００３６】上記のような構造を有する本発明の積層型
圧電トランス素子を製造する方法は特に限定されない
が、例えば公知の低温焼成多層セラミック基板の製造方
法を使用して製造することが好ましい。以下に、公知の
低温焼成多層セラミック基板の製造方法を使用した、本
発明の圧電トランス素子の製造方法の概略を示す。

【００３７】図１に示したような外部導体で内部電極間
の電気的接続を取る構造の本発明の圧電トランス素子の
場合、先ずドクターブレード法等により形成した圧電セ
ラミックステープを焼成後に素子の所望の平面寸法が得
られるような寸法に切断したものを用意する。この場合
圧電セラミックステープは、複数の圧電体を積層した後
に形成された積層体を切断して複数の素子が得られるよ
うな、所望個数の素子の平面寸法に対応する寸法（積
層、焼成及び切断後に所望寸法の素子が所望個数だけ得
られるような寸法）のものとしてもよい。このようなセ
ラミックステープ上にメッシュマスクを用いて内部電極
用の導体のペーストを内部電極の形状に圧電セラミック
ステープ上に印刷する。このとき、内部電極は例えば素
子入力領域側端部の片側の隅に切り欠きを設ける以外は
入力領域の全面に設ける。この場合内部電極の切り欠き
は入力領域側端部の右の隅または左の隅に設けたものの
２パターンを用意する。この２つのパターンで内部電極
を印刷した圧電セラミックステープを交互に所望の数だ
け同数積層し、最後に内部電極を印刷していない圧電セ
ラミックステープを内部電極が露出している側に積層す
る。そして積層された内部電極を有する圧電セラミック
ステープを相互に熱圧着し、焼成し、必要により切断、
研削等の加工を行い、Ａｇペーストを焼き付けること等
により外部電極及び内部電極接続導体を設け、分極処理
することにより本発明の積層型圧電トランス素子を得る
ことができる。

【００３８】また、図２及び図３に示したようなバイア
導体により内部電極を接続した構造の本発明の圧電トラ
ンス素子の場合は、先ず入力領域の圧電体の１層に相当
するドクターブレード法等により形成した圧電セラミッ
クステープにバイアホールに対応する孔を開けたものを
用意する。この場合も、圧電セラミックステープは、複
数の圧電体を積層した後に形成された積層体を切断して
複数の素子が得られるような、所望個数の素子の平面寸
法に対応する寸法のものとすることができる。図４に示
した圧電セラミックステープ１０は、積層して得られた
積層体を焼成した後に切断して４個の圧電トランス素子
を得るために、２個１組で８個の孔１１を設けたもので
ある。次にこれらの孔にバイア導体のペーストをメタル
マスク等を用いた印刷法により充填する。図５は、圧電
セラミックステープ１０の孔１１にバイア導体のペース
ト１２を充填したところを部分断面図により示すもので
ある。その後、メッシュマスクを用いて内部電極用の導
体のペーストを内部電極６ａ’、６ｂ’の形状に圧電セ
ラミックステープ上に印刷する（図６）。このとき、積
層したときに素子の側面に内部電極６ａ’、６ｂ’が露
出しないようにその外形を圧電体よりも小さいものとす
る。また２つの孔の部分においては、その孔を通るバイ
ア導体を電極に接続しない場合はバイア導体よりも大き
い孔を設ける。そして他方のバイア導体に対応する位置
ではベタで印刷し、電極がバイア導体と接続されるよう
にする。２個のバイア導体のいずれか一方の部分に孔を
設けた２種の電極のパターンを有するもの（例えば図６
（ａ）及び（ｂ）に示したもの）を製造しこれを交互に
積層する。内部電極側を上面として、例えば図６（ａ）
及び（ｂ）に示したものをそれぞれパターンＡ及びＢと
すると、例えばＢＡＢＡ．．．ＢＡＢのようにパターン
Ｂが上下にくるように所望数だけ積層し、さらにその下
にはパターンＡのもので電極に孔が設けられていない方
の孔に対応する位置にはバイア導体が形成されておらず
圧電セラミックスのままのものを積層し、上にはパター
ンＢの電極が接続される側のバイア導体に対応する位置
が圧電セラミックスのままのもので内部電極も設けられ
ていない上記と同様のセラミック圧電体を積層する。そ
して積層された圧電セラミックステープを熱圧着し、焼
成し、必要により切断、研削等の加工を行い、Ａｇペー
ストを焼き付けること等により外部電極を設け、分極処
理することにより本発明の積層型圧電トランス素子を得
ることができる。

【００３９】

【実施例】以下、本発明を非限定的な実施例及び比較例
によりさらに詳細に説明する。

【００４０】実施例１〜５ Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃ 系の圧電材料粉末１００重量部
に対し水２５重量部、エマルション型のアクリル系バイ
ンダ１０重量部を配合し、ボールミルでスラリーを作製
した。このスラリーからドクターブレード装置を用いて
乾燥後の厚みが１３０μｍのテープを成形し、焼成後の
テープの厚さが約１００μｍとなるようにした。

【００４１】得られたテープを長さ１００ｍｍ、幅１０
０ｍｍの矩形にカットした後、印刷用フレームに貼り、
スクリーンマスクを用いてその上に表１に示したＡｇ／
Ｐｄ重量比の内部電極を、素子の入力領域となる部分に
印刷した。但し内部電極は、積層、焼成及び積層体の切
断後に入力領域側端部の左右の隅のいずれかに隅を頂角
部分とする２辺が２ｍｍの直角三角形の内部電極の切り
欠きが形成されるように、２種類のパターンで印刷し
た。

【００４２】スクリーンマスクの乳剤厚み及びぺースト
の固形分濃度を変えて印刷して、焼成後の内部電極の厚
みが表１に記載した所定の厚みとなるようにした。

【００４３】上記の２種のパターンで内部電極を印刷し
たテープを交互に各１０層ずつ重ね、さらに内部電極が
露出している側に、内部電極を印刷していない上記と同
様の圧電セラミックステープを積層した。

【００４４】これを１００℃、３０ＭＰａの条件で熱圧
着し、空気中１１５０℃で２時間焼成した。

【００４５】得られた焼成体を長さ４８ｍｍ、幅１０ｍ
ｍに切断し、入力領域上下面及び出力領域端部面の外部
電極をＡｇペーストで印刷し、７００℃にて焼きつけ
た。入力用外部電極については、それぞれ隣接する内部
電極と左右逆のパターンで同様の直角三角形の切り欠き
を設けた。さらに、入力領域端部の２つの角の外側にそ
れぞれ厚み方向全体にわたって、幅方向及び長さ方向の
側面にそれぞれ１ｍｍの幅を有する内部電極用接続導体
を、外部電極と同様にＡｇペーストで印刷し、７００℃
で焼きつけた。

【００４６】この結果、図１に示したような形態で内部
電極が外部電極に電気的に接続された分極前の素子が得
られた。

【００４７】この分極前の素子を、入力領域について、
空気中２５０℃で、３ＭＶ／ｍの電界強度（３００Ｖ／
１００μｍ）で分極処理し、さらに入力電極を短絡さ
せ、空気中２５０℃で、０．８ＭＶ／ｍの電界強度（１
９ｋＶ／２４ｍｍ）で出力領域を分極処理して本発明の
積層型圧電トランス素子を得た。

【００４８】このようにして得た積層型圧電トランス素
子の出力側に５０ｋΩの負荷抵抗及び電流計、電圧計を
接続し、また入力側に電源及び同様に電流計、電圧計を
接続し、２ワットの一定出力に保ちながら入力電力と出
力電力を測定し、変換効率を算出した。表１に結果を示
す。

【００４９】変換効率を測定した後、積層型圧電トラン
ス素子を切断し、電子顕微鏡により内部電極の厚みを測
定してそれぞれが所定の値にあることを確認した。比較例１〜５ 表１に示したＡｇ−Ｐｄの組成比を使用し、内部電極の
厚さが表１に示したものになるようにして、実施例と同
様に積層型の圧電トランス素子を製造した。

【００５０】実施例と同様にして変換効率を測定し、ま
た内部電極の厚みを測定した。この結果も表１に示す。

【００５１】

【表１】 表１に示した結果から判る通り、内部電極のＡｇ／Ｐｄ
比が８０／２０〜２０／８０の範囲にあり、かつ厚さが
１〜５μｍの範囲にある場合に圧電トランスの変換効率
が８５％以上となり、上記範囲外の比較例と比べて変換
効率が有意に改善されることは明らかである。

【００５２】実施例６〜１２ Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃ 系の圧電材料粉末１００重量部
に対し水２５重量部、エマルション型のアクリル系バイ
ンダ１０重量部を配合し、ボールミルでスラリーを作製
した。このスラリーからドクターブレード装置を用いて
乾燥後の厚みが１３０μｍのテープを成形し、焼成後の
テープの厚さが約１００μｍとなるようにした。

【００５３】得られたテープを長さ１００ｍｍ、幅１０
０ｍｍの矩形にカットした後、印刷用フレームに貼り、
パンチング装置を用いて層間接続用導体（バイア導体）
を充填するための円形の孔（バイアホール）を、焼成後
にそれぞれ表１に示す直径になるような大きさで所定位
置に穿孔した。バイアホールは、焼成、切断後に、素子
をλモードで振動させたときに節の位置となる、素子の
長さ方向の端部から１２ｍｍの位置に幅方向に２ｍｍの
間隔を空けて位置するように設けた。

【００５４】表２に示すように組成比を変えたＡｇ−Ｐ
ｄ混合物に有機バインダ等を加えて作製したバイア導体
ペーストをメタルマスクを用いた印刷法によって前記孔
に充填し、乾燥させ、さらにスクリーンマスクを用いて
その上にバイア導体と同じＡｇ／Ｐｄ比の内部電極を、
後で切り出した時に側面にはみ出さないように図６
（ａ）及び（ｂ）に示したような形態（パターンＡ及び
Ｂ）で、焼成後に長さ２３．５ｍｍ、幅９ｍｍの寸法を
有し、対応するバイア導体と同心でバイア導体よりも約
１ｍｍ大きい直径の円形の孔を１個有するように印刷し
た。

【００５５】スクリーンマスクの乳剤厚みおよびぺース
トの固形分濃度を変えて印刷して、内部電極の厚みが表
２に記載した所定の厚みとなるようにした。

【００５６】内部電極側を上面として、パターンＢが上
下にくるようにパターンＢを１０枚、パターンＡを９枚
交互に積層し、さらにその下に最下層としてパターンＡ
のもので、但しパターンＡの電極が接続される方のバイ
ア導体が設けられていない（圧電セラミックスのまま）
ものを積層し、上には最上層として内部電極を印刷して
いない上記と同様のセラミックステープで、但しパター
ンＡの電極が接続される方のバイア導体のみが形成され
たものを積層した。

【００５７】これを１００℃、３０ＭＰａの条件で熱圧
着し、空気中１１５０℃で２時間焼成した。

【００５８】これらのサンプルを内部電極が側面に露出
しないように長さ４８ｍｍ、幅１０ｍｍに切断し、入力
領域上下面及び出力領域端部面の外部電極をＡｇペース
トで印刷し、７００℃で焼きつけた。この結果、図２及
び図３に示したような形態で内部電極が外部電極に電気
的に接続された分極前の素子が得られた。

【００５９】この分極前の素子を、入力領域（積層側）
について、空気中２５０℃で、３ＭＶ／ｍの電界強度
（３００Ｖ／１００μｍ）で分極処理し、さらに入力電
極を短絡させ、空気中２５０℃で、０．８ＭＶ／ｍの電
界強度（１９ｋＶ／２４ｍｍ）で出力領域を分極処理し
て本発明の積層型圧電トランス素子を得た。

【００６０】このようにして得た積層型圧電トランス素
子の出力側に５０ｋΩの負荷抵抗及び電流計、電圧計を
接続し、また入力側に電源及び同様に電流計、電圧計を
接続し、２ワットの一定出力に保ちながら入力電力と出
力電力を測定し、変換効率を算出した。表２に結果を示
す。

【００６１】変換効率を測定した後、積層型圧電トラン
ス素子を切断し、電子顕微鏡にてバイアホールの直径及
び内部電極の厚みを測定してそれぞれが所定の値にある
ことを確認した。

【００６２】比較例６〜１３ 表２に示したＡｇ−Ｐｄの組成比を使用し、内部電極の
厚さ、バイアホールの直径を表２に示したものになるよ
うにして、実施例６〜１２と同様に積層型の圧電トラン
ス素子を製造した。

【００６３】実施例６〜１２と同様にして変換効率を測
定し、またバイアホールの直径及び内部電極の厚みを測
定した。この結果も表２に示す。

【００６４】

【表２】 表２に示した結果から判る通り、内部電極のＡｇ／Ｐｄ
比が８０／２０〜２０／８０、厚さが１〜５μｍ、及び
バイア導体直径が５０〜２００μｍの範囲にある場合は
圧電トランスの変換効率が８５％を超え、上記範囲外の
比較例と比べて有意に改善されることは明らかである。

【００６５】

【発明の効果】以上詳細に述べたように、本発明の積層
型の圧電トランス素子は高いエネルギー変換効率を示
し、積層型圧電トランス素子のさらに多くの用途への応
用を可能とするものである。

【００６６】また、本発明の好ましい態様におけるよう
に、内部電極間の電気的接続を素子内部に設けられるバ
イア導体で得るようにすれば、内部電極を外部に露出し
ないようにすることができ、素子の分極処理を空気中で
行っても絶縁が破壊されることがなく、製造上有利であ
る。

【図面の簡単な説明】

【図１】 本発明の積層型圧電トランス素子の一実施例
の概略斜視図である。

【図２】 本発明の積層型圧電トランス素子の一実施例
の構造を示す概略断面図である。

【図３】 本発明の積層型圧電トランス素子の一実施例
の構造を示す概略断面図である。

【図４】 本発明の積層型圧電トランス素子の製造過程
を示す図である。

【図５】 本発明の積層型圧電トランス素子の製造過程
を示す図である。

【図６】 本発明の積層型圧電トランス素子の製造過程
を示す図である。

【符号の説明】

１．．．．積層型圧電トランス素子、 ２．．．．積層型圧電トランス素子の入力領域、 ３．．．．積層型圧電トランス素子の出力領域、 ４．．．．入力用外部電極、 ５．．．．出力用外部電極、 ６ａ．．．内部電極、 ６ｂ．．．内部電極、 ６ａ’．．内部電極、 ６ｂ’．．内部電極、 ７．．．．セラミックス圧電体、 ８．．．．内部電極接続用導体、 ９．．．．内部電極接続用バイア導体、 １０．．．圧電セラミックステープ、 １１．．．バイアホール、 １２．．．導電体ペースト。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−266333（ＪＰ，Ａ) 特開 平９−69658（ＪＰ，Ａ) 特開 平６−252466（ＪＰ，Ａ) 特開 平９−223828（ＪＰ，Ａ) 特開 平９−331086（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 41/107

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 交互に積層された複数のセラミック圧電
   体と複数の内部電極からなる入力領域を有する積層型圧
   電トランス素子において、各内部電極が２０〜８０重量
   ％のＰｄを含むＡｇ−Ｐｄ混合物からなり、かつ１〜５
   μｍの厚さを有することを特徴とする積層型圧電トラン
   ス素子。
2. 【請求項２】 内部電極が素子の側面に露出しておら
   ず、セラミック圧電体に設けられた孔に充填された導電
   体により内部電極が電気的に接続されており、該導電体
   が２０〜８０重量％のＰｄを含むＡｇ−Ｐｄ混合物から
   なり、かつ該導電体の直径が５０〜２００μｍであるこ
   とを特徴とする請求項１に記載の積層型圧電トランス素
   子。
3. 【請求項３】 セラミック圧電体の導電体を充填する孔
   を素子の振動の節の位置に設けたことを特徴とする請求
   項２に記載の積層型圧電トランス素子。