JP3410185B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3410185B2
JP3410185B2 JP32751693A JP32751693A JP3410185B2 JP 3410185 B2 JP3410185 B2 JP 3410185B2 JP 32751693 A JP32751693 A JP 32751693A JP 32751693 A JP32751693 A JP 32751693A JP 3410185 B2 JP3410185 B2 JP 3410185B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
semiconductor element
porcelain
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32751693A
Other languages
Japanese (ja)
Other versions
JPH07183459A (en
Inventor
宣雄 横江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP32751693A priority Critical patent/JP3410185B2/en
Publication of JPH07183459A publication Critical patent/JPH07183459A/en
Application granted granted Critical
Publication of JP3410185B2 publication Critical patent/JP3410185B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、シリコン半導体素子に
一体結合したデカップリング磁器コンデンサを具備する
半導体装置に関するものである。 【0002】 【従来の技術】近年、シリコン単結晶からなる半導体素
子を用いた半導体集積回路の大規模化及び高速化が急速
に進展しており、そのような半導体集積回路を用いるデ
ジタル回路もより複雑化している。そしてそれに伴い、
デジタル回路の中でいくつかのスイッチングが同時に行
なわれて、その際に発生する電流に起因して回路中の電
圧が変動することにより、回路の誤動作を生じたり、回
路システムの性能を制限してしまうといった問題が発生
するようになってきた。このような電圧変動すなわちノ
イズの大きさは、回路中の電流の大きさとその立ち上が
り時間、及び半導体素子の持つインダクタンスに依存し
ている。 【0003】上記問題の対策として、スイッチングに用
いる電流回路に対して、スイッチングに要する電流の供
給源であり、また半導体素子を収納したパッケージのイ
ンダクタンスをデカップリングするコンデンサ(デカッ
プリングコンデンサ)を使用する方法が、一般的に採用
されている。その場合このデカップリングコンデンサに
は、内部インダクタンスが小さいことに加えて、デカッ
プリングコンデンサと半導体素子との間のインダクタン
ス(ループインダクタンス)が小さいことも要求され
る。そのため、上記デカップリングコンデンサを使用す
る方法として、低インダクタンスのコンデンサ、例えば
磁器コンデンサを、半導体素子を収納するパッケージに
内蔵したり、シリコン単結晶半導体素子に金ボールを介
して電気的かつ機械的に固定して直接に一体結合したり
することが提案されている。 【0004】 【発明が解決しようとする課題】前述のようにシリコン
単結晶からなる半導体素子に一体結合されるデカップリ
ングコンデンサは、低インダクタンスである必要から磁
器コンデンサが使用される。しかし、従来の磁器コンデ
ンサの主材料であるBaTiO3 は、線熱膨張係数がシ
リコン単結晶に比べて大きく、その差が大き過ぎるため
に、シリコン単結晶半導体素子を用いた半導体装置の温
度範囲である−55〜+150℃での温度サイクル負荷
に耐えられず、線熱膨張係数差に起因する熱応力により
コンデンサ磁器が半導体素子との結合部から破壊してし
まうという欠点があった。 【0005】従って、上記デカップリングコンデンサの
材料として、シリコン単結晶との線熱膨張係数の差が小
さい高誘電率系の誘電体磁器が要望されていた。 【0006】本発明の目的は、シリコン単結晶からなる
半導体素子と電気的かつ機械的に一体結合されるデカッ
プリングコンデンサとして、線熱膨張係数が小さくて−
55℃〜+150℃におけるシリコン単結晶の線熱膨張
係数との差が小さく、従ってシリコン単結晶と一体結合
した場合に加わる熱応力が小さく、かつ比誘電率が大き
なデカップリング磁器コンデンサを提供し、それによ
り、シリコン単結晶からなる半導体素子と電気的かつ機
械的に一体結合したデカップリングコンデンサを具備す
る半導体装置を提供することにある。 【0007】 【課題を解決するための手段】本発明の半導体装置は、
絶縁基板と該絶縁基板上に搭載されたシリコン単結晶か
らなる半導体素子と該半導体素子の上面に電気的かつ機
械的に一体結合したデカップリングコンデンサとを具備
する半導体装置であって、前記デカップリングコンデン
サは、Pb、Mg、Zn、Nbを含むペロブスカイト型
複合酸化物誘電体磁器と、該誘電体磁器の内部に積層さ
れた複数の内部電極と、該内部電極に接続し、且つ該誘
電体磁器の主面に形成された外部電極を有するととも
に、−55℃乃至+150℃の温度範囲における前記半
導体素子との線熱膨張係数の差が3.0×10-6/℃以
下であることを特徴とする。 【0008】 【作用】本発明のデカップリングコンデンサをなすP
b、Mg、Zn、Nbを含むペロブスカイト型複合酸化
物誘電体磁器(以下、本誘電体磁器と略記する)として
は、Pb(Mg1/3 Nb2/3 )O3 磁器にPb(Zn
1/3 Nb2/3 )O3 を固溶させてキューリー温度を室温
近傍に移動させたもの、およびPb(Mg1/3
2/3)O3 磁器にPb(Sm1/2 Nb1/2 )O3 を固
溶させて温度特性を調整したもの等がある。本発明者
は、このような本誘電体磁器は従来の誘電体材料である
BaTiO3 磁器に比べて、シリコン単結晶に極めて近
い線熱膨張係数(以下、線膨張係数と記す)を持ち、し
かも誘電率が高くその温度特性も良好であり、コンデン
サ用磁器としても優れた特性を備えていることを見出し
た。 【0009】即ち、シリコン単結晶の−55〜+150
℃における線膨張係数は約1.8〜3.1×10-6/℃
と小さく、BaTiO3 では約5.8〜10.5×10
-6/℃と大きい。これに対して本誘電体磁器、例えばP
b(Mg1/3 Nb2/3 )O3にPb(Zn1/3
2/3 )O3 を固溶させた磁器は、1.3〜5.3×1
-6/℃であり、シリコン単結晶との線膨張係数の差が
小さいものである。 【0010】更に本発明者が、種々の線膨張係数を有す
る12mm角、厚さ0.6mmの誘電体磁器角板を、接
合点間距離が10mmになるようにシリコン単結晶板に
接合して機械的に固定し、−55〜+150℃の温度範
囲での温度サイクル負荷により破壊しない線膨張係数の
差を調べたところ、その差が3.0×10-6/℃以下で
あることが必要であり、より好適には2.2×10-6
℃以下であることが望ましいことが明らかになった。 【0011】この理由について、本発明者は以下のよう
に考える。上記温度サイクル負荷によってシリコン単結
晶に機械的に接合された誘電体磁器に発生する熱応力
は、各温度における線膨張係数の差△αと誘電体磁器の
ヤング率Eとの積を−55〜+150℃の温度範囲にわ
たって積分したものとして求められる。ヤング率Eは、
概ね1.1〜1.8×10-6kgf/cm2 であり、誘
電体磁器とシリコン単結晶との線膨張係数の差が上記範
囲内であれば、誘電体磁器に引っ張り応力が殆ど残らな
いように理想的に接合された場合、誘電体磁器に発生す
る熱応力が磁器の曲げ強度を超えないことによるものと
考えられる。 【0012】従って、本誘電体磁器をシリコン単結晶半
導体素子と電気的かつ機械的に一体結合するデカップリ
ングコンデンサとして用いることにより、温度サイクル
負荷に対して安定で、熱応力により破壊することがない
半導体装置を得ることができる。 【0013】 【実施例】以下、本誘電体磁器及びそれを用いたデカッ
プリングコンデンサ並びに半導体装置について、具体例
に基づいて詳述する。本誘電体磁器の出発原料として、
PbO、MgO、Nb2 5 、ZnO、Sm2 3 及び
BaTiO3 の各粉末を用意した。また、従来の誘電体
の出発原料として、BaTiO3 、BaZnO3 及びN
2 3 の各粉末を用意した。各粉末の純度は、Sm2
3 及びNd2 3 は99.9%以上であり、その他は
99.5%以上である。 【0014】本誘電体磁器の試料は、以下のようにして
作製した。まず、上記出発原料の各粉末を下記A及びB
に示す組成となるように秤量して、それぞれボールミル
にて混合した。これらをマグネシア磁器製容器に入れて
800℃で仮焼した後に粗砕して、更にジルコニアボー
ルをメディアとしてボールミルで微粉砕した。次いで得
られた粉末に分散剤と水と有機結合剤を加えて泥漿にし
て、ドクターブレード法によって厚さ50μmのグリー
ンシートを成形した。このグリーンシートに、積層型コ
ンデンサの内部電極と外部電極とを接続するスルーホー
ルを設けた。 【0015】一方、Ag粉末にエチルセルロース樹脂及
びナフサ系溶剤を加えて混練し、内部電極ペーストを作
製した。そして上記グリーンシート上にこの内部電極ペ
ーストを印刷し、更にスルーホールにも印刷して内部電
極ペーストを充填した。このグリーンシートを積層して
熱間加圧した後に、15mm×15mm角の個々のグリ
ーンチップに切断した。このチップを300℃で脱脂
後、マグネシア磁器製容器に入れて900〜930℃で
2時間焼成して、約12mm×12mm角で厚さ約0.
6mmの角板状チップの試料A及びBを得た。 【0016】〔試料A〕Pb(Mg1/3 Nb2/3
3 :62.50モル% Pb(Zn1/3 Nb2/3 )O3 :37.50モル% 〔試料B〕Pb(Mg1/3 Nb2/3 )O3 :48.97
モル% Pb(Zn1/3 Nb2/3 )O3 :44.13モル% Pb(Sm1/2 Nb1/2 )O3 : 2.00モル% BaTiO3 : 4.90モル%。 【0017】また、従来の誘電体磁器の試料の作製にお
いては、上記出発原料の各粉末を下記Cに示す組成とな
るように秤量し、内部電極ペーストにPd粉末を用いた
ことと焼成温度を1280℃としたことの他は上記と同
様にして、試料Cを得た。 【0018】〔試料C〕BaTiO3 :91.00モル
% BaZrO3 : 8.40モル% Nd23 : 0.60モル% 【0019】そして、得られた試料A、B及びCの角板
状チップのスルーホール端が露出している一主平面に、
外部電極(端子電極)として約0.6mm×0.6mm
のAg−Pd電極膜を形成した。このようにして作製し
たデカップリングコンデンサの構成を、図2に断面図で
示した。同図中、1はコンデンサのボディをなす誘電体
磁器であり、その内部には印刷されて積層された内部電
極2があり、その内部電極2はスルーホール3により2
つの電極群として接続されると共に誘電体磁器1の一主
平面に導かれ、外部電極4に接続されている。このよう
にして作製した試料A、B及びCの容量は、それぞれ3
03nF、128nF、及び225nFであった。 【0020】次に、これら試料A、B及びC並びにシリ
コン単結晶板の−55℃〜+150℃の温度範囲におけ
る線膨張係数を、理学電機製TS−200型TMA装置
(熱機械分析装置)を使用して、冷媒として液体窒素を
用いて測定した。その結果を図3に示した。同図におい
て、横軸は温度を表わし、縦軸は線膨張係数の値を表わ
す。また、同図中の記号○、△、×及び●は、それぞれ
試料A、B、C及びシリコン単結晶の線膨張係数の測定
結果を示し、各記号を結ぶ線図は、各試料の線膨張係数
の温度変化を示す。 【0021】図3に示した結果より、試料A及びBの線
膨張係数は試料C(従来例)よりも小さく、シリコン単
結晶の線膨張係数に近くなっており、−55℃〜+15
0℃の温度範囲における本組成物とシリコン単結晶との
線膨張係数の差が、3.0×10-6/℃以下となってい
ることが判る。 【0022】次に、本発明に係る半導体装置の構成を、
図1に断面図で示す。同図中、5はアルミナ磁器などか
ら成る絶縁基板であり、この半導体装置の基板となる。
この絶縁基板5上には半導体集積回路素子などのような
シリコン単結晶半導体素子6が載置され、更に半導体素
子6の上に、金ボールなどから成る接合部7を介して、
上述した磁器コンデンサからなるデカップリングコンデ
ンサ8が電気的かつ機械的に一体結合されている。ま
た、半導体素子6の周囲の絶縁基板5上には、基板5と
同質の磁器で基板5と同時に焼結して成る磁器層9、1
0及び11が順次形成されており、磁器層9及び10は
その上にタングステンなどによる配線を有していて、そ
の配線の半導体素子6が載置された空間に露出している
部分には、金メッキが施されている。そして、この配線
の金メッキ部分は、金線12により半導体素子6の配線
と接続されている。なお、磁器層11は、半導体素子6
を載置する空間を封止する際の、封止部材を受ける台の
役目を果たすものである。 【0023】このような構成でシリコン単結晶半導体素
子に一体結合されるデカップリングコンデンサに関し
て、一体結合された状態のデカップリングコンデンサの
温度サイクル負荷に対する耐久性を、以下の試験を行な
って評価した。まず、上記の試料A、B及びCのデカッ
プリングコンデンサを、以下のようにしてシリコン単結
晶から成る半導体素子と一体結合した。すなわち、15
mm×15mm角で厚さ約1.2mmのシリコン単結晶
板にAg−Pd膜をメタライズにより形成し、この膜上
にSn−Pb共晶合金からなる球状のハンダを介して、
接合点間の距離が10mmになるようにデカップリング
コンデンサ試料の4隅の4ヶ所を接合し、デカップリン
グコンデンサとシリコン単結晶板とを機械的に一体結合
した温度サイクル負荷評価用試料a、b及びcを作製し
た。 【0024】このようにして作製した試料a、b及びc
を、それぞれ−55℃の恒温槽と+150℃の恒温槽と
に交互に30分ずつ入れて温度サイクル負荷を印加する
ことを40サイクル繰り返す温度サイクル試験を行なっ
た。この試験後に、各試料のデカップリングコンデンサ
とシリコン単結晶板との接合点のハンダを溶融して、デ
カップリングコンデンサを取り外し、それぞれ20倍の
倍率の実体顕微鏡下で観察した。その結果、試料a及び
bでは試験前と比べて変化が認められなかったのに対
し、試料cでは接合点を起点としてコンデンサ磁器にク
ラックが発生し、温度サイクル負荷により破壊されてい
るのが認められた。 【0025】このように試料cにのみ温度サイクル負荷
によりコンデンサ磁器にクラックが発生するのに対し、
試料a及びbではクラックが発生しないことから、コン
デンサ磁器とシリコン単結晶との線膨張係数の差が3.
0×10-6/℃以下であることが、−55℃〜+150
℃の温度範囲での温度サイクル負荷に耐えるために必要
であることが理解される。 【0026】これにより、本発明に係る誘電体磁器より
成る磁器コンデンサは、シリコン単結晶半導体素子と一
体結合するデカップリングコンデンサとして優れた特性
を有することが確かめられ、温度サイクル負荷に対して
安定で、熱応力により破壊することがない半導体装置を
得ることができた。 【0027】 【発明の効果】以上詳述したように、本発明によれば、
線膨張係数が小さくてシリコン単結晶の線膨張係数との
差が小さく、比誘電率が大きい、デカップリング磁器コ
ンデンサに適した誘電体磁器を提供することができた。 【0028】そして、本発明により、シリコン単結晶と
の熱応力が小さくて、シリコン単結晶から成る半導体素
子と電気的かつ機械的に一体結合した場合に温度サイク
ル負荷による破壊を低減できるデカップリングコンデン
サを提供でき、それによって温度サイクル負荷に対して
安定で、熱応力により破壊することがない半導体装置を
提供することができた。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a decoupling ceramic capacitor integrally connected to a silicon semiconductor element. 2. Description of the Related Art In recent years, the scale and speed of semiconductor integrated circuits using semiconductor elements made of silicon single crystal have been rapidly increasing, and digital circuits using such semiconductor integrated circuits have become increasingly common. It's getting more complicated. And with that,
In a digital circuit, several switching operations are performed simultaneously, and the voltage in the circuit fluctuates due to the current generated at that time, causing malfunction of the circuit or limiting the performance of the circuit system. A problem such as getting lost has come to occur. The magnitude of such a voltage fluctuation, that is, the noise depends on the magnitude of the current in the circuit and its rise time, and the inductance of the semiconductor element. As a countermeasure against the above problem, a capacitor (decoupling capacitor) which is a supply source of a current required for switching and which decouples an inductance of a package containing a semiconductor element is used for a current circuit used for switching. The method is generally adopted. In this case, the decoupling capacitor is required not only to have a small internal inductance but also to have a small inductance (loop inductance) between the decoupling capacitor and the semiconductor element. Therefore, as a method of using the above decoupling capacitor, a low-inductance capacitor, for example, a porcelain capacitor is built in a package containing a semiconductor element, or electrically and mechanically through a gold ball to a silicon single crystal semiconductor element. It has been proposed to fix and directly join together. [0004] As described above, a porcelain capacitor is used for the decoupling capacitor which is integrally coupled to the semiconductor element made of silicon single crystal because of its low inductance. However, BaTiO 3 , which is a main material of a conventional ceramic capacitor, has a larger linear thermal expansion coefficient than a silicon single crystal, and the difference is too large, so that the temperature range of a semiconductor device using a silicon single crystal semiconductor element is large. There is a drawback in that the capacitor porcelain cannot withstand a temperature cycle load at a certain temperature of -55 to + 150 ° C. and is broken from a joint with a semiconductor element due to thermal stress caused by a difference in linear thermal expansion coefficient. Therefore, as a material for the decoupling capacitor, a dielectric material of a high dielectric constant type having a small difference in linear thermal expansion coefficient from a silicon single crystal has been demanded. An object of the present invention is to provide a decoupling capacitor which is electrically and mechanically integrated with a semiconductor element made of silicon single crystal and has a small linear thermal expansion coefficient.
A decoupling porcelain capacitor having a small difference from a linear thermal expansion coefficient of a silicon single crystal at 55 ° C. to + 150 ° C., and thus having a small thermal stress applied when integrally bonded to the silicon single crystal and having a large relative dielectric constant; Accordingly, it is an object of the present invention to provide a semiconductor device including a decoupling capacitor that is electrically and mechanically integrated with a semiconductor element made of silicon single crystal. [0007] A semiconductor device according to the present invention comprises:
A semiconductor device comprising: an insulating substrate; a semiconductor element made of silicon single crystal mounted on the insulating substrate; and a decoupling capacitor electrically and mechanically integrated on an upper surface of the semiconductor element. The capacitor includes a perovskite-type composite oxide dielectric ceramic containing Pb, Mg, Zn, and Nb, a plurality of internal electrodes laminated inside the dielectric ceramic, and a capacitor connected to the internal electrodes. And a difference in linear thermal expansion coefficient between the semiconductor element and the semiconductor element in a temperature range of −55 ° C. to + 150 ° C. is 3.0 × 10 −6 / ° C. or less. And The P which forms the decoupling capacitor of the present invention
As a perovskite-type composite oxide dielectric porcelain containing b, Mg, Zn and Nb (hereinafter abbreviated as the present dielectric porcelain), Pb (Mg 1/3 Nb 2/3 ) O 3 porcelain and Pb (Zn
1/3 Nb 2/3 ) O 3 dissolved in solid solution to shift the Curie temperature to around room temperature, and Pb (Mg 1/3 N)
b 2/3 ) O 3 porcelain in which Pb (Sm 1/2 Nb 1/2 ) O 3 is dissolved in solid solution to adjust the temperature characteristics. The present inventor has found that such a dielectric porcelain has a linear thermal expansion coefficient (hereinafter, referred to as a linear expansion coefficient) very close to that of a silicon single crystal as compared with a conventional dielectric material, BaTiO 3 porcelain. It has been found that the dielectric constant is high, the temperature characteristics are good, and the ceramics for a capacitor have excellent characteristics. That is, a silicon single crystal of -55 to +150
The coefficient of linear expansion at ℃ is about 1.8 to 3.1 × 10 -6 / ° C.
About 5.8 to 10.5 × 10 for BaTiO 3.
It is as large as -6 / ° C. On the other hand, the present dielectric porcelain, for example, P
b (Mg 1/3 Nb 2/3 ) O 3 with Pb (Zn 1/3 N
b 2/3 ) The porcelain in which O 3 is dissolved is 1.3 to 5.3 × 1.
0 −6 / ° C., and the difference in linear expansion coefficient from the silicon single crystal is small. Further, the present inventors joined a dielectric ceramic porcelain plate having various linear expansion coefficients of 12 mm square and 0.6 mm thickness to a silicon single crystal plate so that the distance between joints became 10 mm. When the difference in linear expansion coefficient, which is fixed mechanically and does not break due to a temperature cycle load in a temperature range of -55 to + 150 ° C, is examined, it is necessary that the difference be 3.0 × 10 -6 / ° C or less. And more preferably 2.2 × 10 −6 /
It has been found that the temperature is desirably not more than ° C. The inventor considers the reason as follows. The thermal stress generated in the dielectric porcelain mechanically joined to the silicon single crystal by the temperature cycle load is obtained by multiplying the product of the difference Δα of the coefficient of linear expansion at each temperature and the Young's modulus E of the dielectric porcelain by −55 to −55. It is determined as an integral over the temperature range of + 150 ° C. Young's modulus E is
It is approximately 1.1 to 1.8 × 10 −6 kgf / cm 2 , and if the difference in linear expansion coefficient between the dielectric ceramic and the silicon single crystal is within the above range, almost no tensile stress remains in the dielectric ceramic. It is considered that the thermal stress generated in the dielectric porcelain does not exceed the flexural strength of the porcelain when it is ideally joined so as not to be bonded. Therefore, by using the present dielectric porcelain as a decoupling capacitor that is electrically and mechanically integrated with the silicon single crystal semiconductor element, it is stable against a temperature cycle load and does not break down due to thermal stress. A semiconductor device can be obtained. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present dielectric ceramic, a decoupling capacitor using the same, and a semiconductor device will be described in detail based on specific examples. As a starting material for this dielectric porcelain,
PbO, MgO, were prepared powders of Nb 2 O 5, ZnO, Sm 2 O 3 and BaTiO 3. Further, BaTiO 3 , BaZnO 3, and N
Each powder of d 2 O 3 was prepared. The purity of each powder is Sm 2
O 3 and Nd 2 O 3 are at least 99.9%, and others are at least 99.5%. A sample of the present dielectric porcelain was prepared as follows. First, the powders of the above-mentioned starting materials were converted into the following A and B
Were weighed so as to have the composition shown in Table 1 and mixed by a ball mill. These were placed in a magnesia porcelain container, calcined at 800 ° C., coarsely ground, and further finely ground with a ball mill using zirconia balls as media. Next, a dispersant, water and an organic binder were added to the obtained powder to form a slurry, and a green sheet having a thickness of 50 μm was formed by a doctor blade method. This green sheet was provided with a through hole for connecting the internal electrode and the external electrode of the multilayer capacitor. On the other hand, an ethyl cellulose resin and a naphtha-based solvent were added to Ag powder and kneaded to prepare an internal electrode paste. Then, the internal electrode paste was printed on the green sheet, and further printed on the through holes to fill the internal electrode paste. After laminating the green sheets and hot pressing, the green sheets were cut into individual green chips of 15 mm × 15 mm square. This chip is degreased at 300 ° C., placed in a magnesia porcelain container, and baked at 900 to 930 ° C. for 2 hours, and is about 12 mm × 12 mm square and about 0.1 mm thick.
Samples A and B of 6 mm square chip were obtained. [Sample A] Pb (Mg 1/3 Nb 2/3 )
O 3 : 62.50 mol% Pb (Zn 1/3 Nb 2/3 ) O 3 : 37.50 mol% [Sample B] Pb (Mg 1/3 Nb 2/3 ) O 3 : 48.97
Mol% Pb (Zn 1/3 Nb 2/3) O 3: 44.13 mol% Pb (Sm 1/2 Nb 1/2) O 3: 2.00 mol% BaTiO 3: 4.90 mole%. In the preparation of a conventional dielectric ceramic sample, each of the starting material powders was weighed so as to have the composition shown in C below, and the Pd powder was used as the internal electrode paste and the firing temperature was determined. A sample C was obtained in the same manner as described above except that the temperature was set to 1280 ° C. [Sample C] BaTiO 3 : 91.00 mol% BaZrO 3 : 8.40 mol% Nd 2 O 3 : 0.60 mol% And square plates of the obtained samples A, B and C On one principal plane where the through-hole end of the chip is exposed,
About 0.6mm x 0.6mm as external electrode (terminal electrode)
Ag-Pd electrode film was formed. FIG. 2 is a cross-sectional view showing the configuration of the decoupling capacitor manufactured in this manner. In the figure, reference numeral 1 denotes a dielectric porcelain forming a body of a capacitor, in which an internal electrode 2 which is printed and laminated is provided.
It is connected as one electrode group, is guided to one main plane of the dielectric ceramic 1, and is connected to the external electrode 4. The capacity of each of the samples A, B and C thus produced was 3
03 nF, 128 nF, and 225 nF. Next, the linear expansion coefficients of the samples A, B and C and the silicon single crystal plate in the temperature range of -55 ° C. to + 150 ° C. were measured using a Rigaku TS-200 type TMA device (thermomechanical analyzer). The measurement was performed using liquid nitrogen as a refrigerant. The result is shown in FIG. In the figure, the horizontal axis represents temperature, and the vertical axis represents the value of the linear expansion coefficient. The symbols △, Δ, ×, and ● in the figure indicate the results of measurement of the linear expansion coefficients of the samples A, B, C, and silicon single crystal, respectively. The diagram connecting the symbols indicates the linear expansion of each sample. The temperature change of the coefficient is shown. From the results shown in FIG. 3, the linear expansion coefficients of the samples A and B are smaller than those of the sample C (conventional example) and are close to the linear expansion coefficient of the silicon single crystal.
It can be seen that the difference in linear expansion coefficient between the present composition and the silicon single crystal in the temperature range of 0 ° C. is 3.0 × 10 −6 / ° C. or less. Next, the configuration of the semiconductor device according to the present invention will be described.
FIG. 1 is a sectional view. In the figure, reference numeral 5 denotes an insulating substrate made of alumina porcelain or the like, which is a substrate of this semiconductor device.
A silicon single crystal semiconductor element 6 such as a semiconductor integrated circuit element is mounted on the insulating substrate 5, and further on the semiconductor element 6 via a bonding portion 7 made of a gold ball or the like.
The decoupling capacitor 8 composed of the above-mentioned ceramic capacitor is electrically and mechanically integrated. Further, on the insulating substrate 5 around the semiconductor element 6, a porcelain layer 9, 1 formed by sintering simultaneously with the substrate 5 with porcelain of the same quality as the substrate 5.
0 and 11 are sequentially formed, and the porcelain layers 9 and 10 have wiring thereon made of tungsten or the like, and portions of the wiring exposed in the space where the semiconductor element 6 is mounted are: Gold plated. The gold-plated portion of the wiring is connected to the wiring of the semiconductor element 6 by the gold wire 12. The porcelain layer 11 is formed of the semiconductor element 6.
When sealing the space on which is to be mounted, it serves as a platform for receiving the sealing member. With respect to the decoupling capacitor integrally coupled to the silicon single crystal semiconductor device in such a configuration, the durability of the integrally coupled decoupling capacitor to a temperature cycle load was evaluated by performing the following test. First, the decoupling capacitors of Samples A, B, and C were integrally connected to a semiconductor element made of silicon single crystal as follows. That is, 15
An Ag-Pd film is formed by metallizing on a silicon single crystal plate having a size of about 15 mm square and a thickness of about 1.2 mm, and a spherical solder made of a Sn-Pb eutectic alloy is formed on this film,
Temperature cycle load evaluation samples a and b in which the four points at the four corners of the decoupling capacitor sample are joined so that the distance between the joining points is 10 mm, and the decoupling capacitor and the silicon single crystal plate are mechanically integrated. And c were produced. Samples a, b and c thus prepared
Were alternately placed in a constant temperature bath at −55 ° C. and a constant temperature bath at + 150 ° C. for 30 minutes, and a temperature cycle load was applied for 40 cycles. After this test, the solder at the junction between the decoupling capacitor of each sample and the silicon single crystal plate was melted, the decoupling capacitors were removed, and each was observed under a stereoscopic microscope of 20 times magnification. As a result, no change was observed in Samples a and b as compared to before the test, whereas in Sample c, cracks occurred in the capacitor porcelain starting from the junction and were broken by the temperature cycle load. Was done. As described above, while cracks occur in the capacitor porcelain only due to the temperature cycle load on the sample c,
Since cracks did not occur in samples a and b, the difference in the coefficient of linear expansion between the capacitor porcelain and the silicon single crystal was 3.
0 × 10 −6 / ° C. or less is −55 ° C. to + 150 ° C.
It is understood that it is necessary to withstand a temperature cycling load in the temperature range of ° C. Thus, it has been confirmed that the ceramic capacitor made of the dielectric ceramic according to the present invention has excellent characteristics as a decoupling capacitor integrated with a silicon single crystal semiconductor element, and is stable against a temperature cycle load. Thus, a semiconductor device which is not broken by thermal stress was obtained. As described in detail above, according to the present invention,
A dielectric ceramic suitable for a decoupling ceramic capacitor, having a small linear expansion coefficient, a small difference from the linear expansion coefficient of a silicon single crystal, and a large relative permittivity, could be provided. According to the present invention, a decoupling capacitor having a small thermal stress with a silicon single crystal and capable of reducing destruction due to a temperature cycle load when electrically and mechanically integrated with a semiconductor element made of a silicon single crystal. And thereby a semiconductor device that is stable against a temperature cycle load and does not break down due to thermal stress can be provided.

【図面の簡単な説明】 【図1】本発明の半導体装置の実施例における構成を示
す断面図である。 【図2】本発明に係るデカップリングコンデンサの実施
例における構成を示した断面図である。 【図3】本発明に係る誘電体磁器並びにシリコン単結晶
板の線膨張係数の温度変化を示す線図である。 【符号の説明】 1・・・・・・・・誘電体磁器 2・・・・・・・・内部電極 4・・・・・・・・外部電極 5・・・・・・・・絶縁基板 6・・・・・・・・半導体素子 7・・・・・・・・接合部 8・・・・・・・・デカップリングコンデンサ 9、10、11・・磁器層 12・・・・・・・金線
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a configuration of an embodiment of a semiconductor device of the present invention. FIG. 2 is a sectional view showing a configuration of a decoupling capacitor according to an embodiment of the present invention. FIG. 3 is a diagram showing a temperature change of a linear expansion coefficient of a dielectric ceramic and a silicon single crystal plate according to the present invention. [Description of Signs] 1... Dielectric ceramic 2... Internal electrode 4... External electrode 5. 6 ... Semiconductor element 7 ... Junction 8 ... Decoupling capacitors 9, 10, 11 ... Ceramic layer 12 ...・ Gold wire

Claims (1)

(57)【特許請求の範囲】 【請求項1】 絶縁基板と該絶縁基板上に搭載されたシ
リコン単結晶からなる半導体素子と該半導体素子の上面
に電気的かつ機械的に一体結合したデカップリングコン
デンサとを具備する半導体装置であって、 前記デカップリングコンデンサは、Pb、Mg、Zn、
Nbを含むペロブスカイト型複合酸化物誘電体磁器と、
該誘電体磁器の内部に積層された複数の内部電極と、該
内部電極に接続し、且つ該誘電体磁器の主面に形成され
た外部電極を有するとともに、−55℃乃至+150℃
の温度範囲における前記半導体素子との線熱膨張係数の
差が3.0×10-6/℃以下であることを特徴とする半
導体装置。
Claims: 1. An insulating substrate, a semiconductor element made of silicon single crystal mounted on the insulating substrate, and a decoupling electrically and mechanically integrated integrally with an upper surface of the semiconductor element. A decoupling capacitor comprising: Pb, Mg, Zn,
A perovskite-type composite oxide dielectric porcelain containing Nb ;
A plurality of internal electrodes laminated inside the dielectric porcelain;
Connected to the internal electrode and formed on the main surface of the dielectric porcelain
Together with external electrodes was, -55 ° C. to + 150 ℃
A semiconductor device having a linear thermal expansion coefficient difference of 3.0 × 10 −6 / ° C. or less in the above temperature range.
JP32751693A 1993-12-24 1993-12-24 Semiconductor device Expired - Fee Related JP3410185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32751693A JP3410185B2 (en) 1993-12-24 1993-12-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32751693A JP3410185B2 (en) 1993-12-24 1993-12-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH07183459A JPH07183459A (en) 1995-07-21
JP3410185B2 true JP3410185B2 (en) 2003-05-26

Family

ID=18199997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32751693A Expired - Fee Related JP3410185B2 (en) 1993-12-24 1993-12-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3410185B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3843708B2 (en) 2000-07-14 2006-11-08 日本電気株式会社 Semiconductor device, manufacturing method thereof, and thin film capacitor

Also Published As

Publication number Publication date
JPH07183459A (en) 1995-07-21

Similar Documents

Publication Publication Date Title
US5767564A (en) Semiconductor device with a decoupling capacitor mounted thereon having a thermal expansion coefficient matched to the device
JP2825736B2 (en) Dielectric ceramic composition and package for housing semiconductor element
US6426551B1 (en) Composite monolithic electronic component
KR100519422B1 (en) Composition for insulating ceramics and insulating ceramics using the same
US20020025439A1 (en) Dielectric ceramic composition and multi layered ceramic substrate
CA1241079A (en) Laminar electrical component with magnesium orthoborate
JPH08195450A (en) Board for semiconductor device
EP0626725A2 (en) Multi-layer lead-frame for a semiconductor device
JP3410185B2 (en) Semiconductor device
JP2003101217A (en) Circuit substrate and its manufacturing method
JPH10135073A (en) Composite ceramic electronic part and its manufacture
JPH0727995B2 (en) Ceramic wiring board
JP2763478B2 (en) Capacitor material, multilayer alumina wiring board, and package for housing semiconductor element
JP2516981B2 (en) Ceramic package and method of manufacturing the same
JP5383962B2 (en) Glass ceramic composition, glass ceramic sintered body, wiring board using the same, and mounting structure thereof
JP3199596B2 (en) Multilayer wiring board and package for housing semiconductor element
JP3071627B2 (en) Semiconductor device
JP3450119B2 (en) Metallized composition and wiring board using the same
JP3164751B2 (en) Multilayer thin film wiring board
JP2817553B2 (en) Semiconductor package structure and method of manufacturing the same
JP2652229B2 (en) Multilayer circuit ceramic substrate
KR100242930B1 (en) Dielectric paste and thin film capacitor using the same
JP2735750B2 (en) Aluminum nitride sintered body having metallized metal layer
JPH10107180A (en) Silicon nitride wiring board and its manufacturing method
JP2735749B2 (en) Aluminum nitride sintered body having metallized metal layer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees