JP3406152B2 - 光変調器駆動回路 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】この発明は、光伝送システム
に用いられる光中継器に関するものである。より詳細に
は、光中継器に用いられるニオブ酸リチウム（LiNbO3）
マッハツェンダー型光変調器（以下、ＬＮ光変調器）の
制御回路および駆動回路に関する。 【０００２】 【従来の技術】ＬＮ光変調器は、たとえば10Gb/s光伝送
装置のような高速光伝送装置に用いられる。ＬＮ変調器
は、変調された光信号の中心波長の揺らぎ（チャープ）
が少なく、超高速の光変調が可能である。このため（Ｌ
Ｎ光変調器は）長距離光伝送システムや、コヒーレント
光伝送システムなどにおける位相変調器に好適に用いら
れる。 【０００３】 【発明が解決しようとする課題】しかし、ＬＮ変調器に
は時定数の非常に長いＤＣ電圧ドリフトが生じることが
知られている。このＤＣ電圧ドリフトのため、ＬＮ変調
器の最適な動作点が時間とともに移動して、光出力波形
の波形歪みが発生することがある。このＬＮ変調器のＤ
Ｃ電圧ドリフトを補償し、長期間にわたって安定した光
出力波形を得るため、ＤＣ電圧ドリフトに応じてＬＮ光
変調器に最適な動作電圧を与える制御回路が必要であ
る。この電圧補償を行う制御回路として、たとえばＬＮ
変調器の入力光信号レベル、および出力光信号レベルを
検出し、その比率が一定になるようにＬＮ光変調器のバ
イアスを制御する負帰還回路がある。 【０００４】この発明の目的は、変調器の変調特性に依
存せず、変調器を最適動作点に安定化させることが可能
な変調器の制御回路を提供することである。また、この
発明の別の目的は、変調器に生じるＤＣ電圧ドリフトに
よって最適動作点が移動した場合に、それに追随して安
定した動作が可能な光変調器を提供することである。 【０００５】 【課題を解決するための手段】すなわち、第１の実施形
態では、外部から印加される電圧に応じて屈折率が変化
する光導波路に入力光の一部を通すことにより、入力光
を変調した出力光を生成する光変調器の駆動回路におい
て、光変調器の入力側に配置され、光変調器の入力光の
平均レベルを検出する入力光平均レベル検出手段と、光
変調器の出力側に配置され、光変調器の出力光の平均レ
ベルを検出する出力光平均レベル検出手段と、光パワー
伝達率を検出する光パワー伝達率検出手段と、光パワー
伝達率を一定に制御するための負帰還回路手段と、光変
調器の電圧制御範囲を設定するバイアス電圧制限手段を
有し、バイアス電圧制限手段は、負帰還回路手段の出力
動作範囲を所定の電圧範囲に制限するための電圧制限回
路と、電圧制限回路の制限電圧に、オフセット電圧を与
えてシフトさせるための積分回路と、光変調器に印加さ
れる変調電圧とオフセット電圧との差分を検出するため
の差分検出回路を有することを特徴とする。 【０００６】また、第２の実施形態では、ＬＮ光変調器
に与える変調信号のデューティーを、データ信号のデュ
ーティに依存させない手段を設けることである。 【０００７】 【発明の実施の形態】以下、この発明のＬＮ光変調器と
バイアス電圧制御回路について説明する。第１の実施の
形態が、図１に示されている。ここでは、ＬＮ光変調器
１０の入力側に、入力光の平均レベルを検出する入力光
レベル検出回路１１が配置されている。またＬＮ光変調
器１０の出力側には、出力光の平均レベルを検出する出
力光レベル検出回路１２が配置されている。これら入力
光平均レベル検出回路１１、出力光平均レベル検出回路
１２の出力は、除算器１３に供給されている。除算器１
３の出力は負帰還回路１４に与えられる。負帰還回路１
４の出力側に、バイアス電圧制限回路１５が接続されて
いる。 【０００８】ＬＮ光変調器には、コンデンサ１６を介し
て変調信号Ｓが供給されている。この変調信号Ｓに、負
帰還回路１４の出力電圧およびバイアス電圧制限回路１
５の出力電圧が重畳されて変調電圧Ｖｍが生成される。 【０００９】図２に、ＬＮ光変調器１０の構成を示す。
ＬＮ光変調器１０は、ニオブ酸リチウム（LiNbO3）の結
晶板２１内に、入力光Ｐｉを入力する光導波路２２が形
成されている。光導波路２２は、分岐路２２ａおよび分
岐路２２ｂに分岐されている。これらの分岐路２２ａお
よび分岐路２２ｂは、出力側の光導波路２３に接続され
ている。光導波路２２ｂの両側に、電極２４および２５
が配置されている。電極２４はグランドされており、電
極２５は変調入力端子２６に接続されている。前述した
変調電圧Ｖｍが、この変調入力端子２６に印加されてい
る。このＬＮ変調器は、変調入力端子２６に印加される
変調電圧Ｖｍによって電極２４と電極２５との間に電界
Ｅが発生する。この電界Ｅで光導波路２２ｂの屈折率を
変化させることにより、光導波路２２ｂを通過する光の
位相が変化する。すなわち、分岐路２２ａを通過する光
の位相はそのまま光導波路２３に到達する。一方、分岐
路２２ｂを通過する光は、その位相が変化して光導波路
２３に到達する。この結果、双方の光が干渉した出力光
Ｐｏが出力される。 【００１０】図３に、図２に示した光変調器の動作を説
明するための波形図を示す。ＬＮ光変調器は、前述した
ように、光の位相を変化させることにより光出力を変化
させている。このため光出力Ｐｏは、変調電圧Ｖｍに対
して周期的に変化する。従って、光出力Ｐｏの変化周期
の半分に相当する変調電圧（以下、Ｖπという）に等し
い振幅を有する変調信号でＬＮ光変調器を駆動すること
により、良好な光出力波形が得られる。 【００１１】図４に、図１に示す入力光レベル検出回路
１１、出力光レベル検出回路１２、および負帰還回路１
４を詳しく説明する。入力光Ｐｉｎは、入力光レベル検
出回路１１内の光カプラ７１に入力される。光カプラ７
１は、入力光Ｐｉｎを入力光Ｐｉ1および入力光Ｐｉ2に
分岐する。Ｐｉ1はＬＮ光変調器１０に入力される。一
方、Ｐｉ2はフォトダイオード（以下、ＰＤという）７
２に入力される。ＰＤ７２は、入力光Ｐｉ2の光パワー
に比例した電流を出力する。この電流は、除算器１３の
一方の入力に供給される。 【００１２】ＬＮ光変調器１０からは、変調電圧Ｖｍで
変調された出力光Ｐｏが出力される。この出力光Ｐｏ
は、出力光レベル検出回路１２内の光カプラ３１に入力
される。光カプラ３１は、出力光Ｐｏを出力光Ｐo1およ
び出力光Ｐo2に分岐する。Ｐo1は最終的な出力光Ｐｏｕ
ｔとして出力される。一方、Ｐo2はＰＤ３２に入力され
る。ＰＤ３２は、出力光Ｐo2の光パワーに比例した電流
を出力する。この電流は、除算器１３のもう一方の入力
に供給される。 【００１３】除算器１３は、供給される２つの電流に基
づき、ＬＮ変調器の平均光パワー伝達率（入力光Ｐｉの
平均レベルに対する出力光の平均レベルの割合）を検出
する。そして、平均光パワー伝達率に応じた出力電圧を
出力する。この出力電圧は、負帰還回路１４に供給され
る。 【００１４】負帰還回路１４は、演算増幅器（以下、オ
ペアンプという）４１を有する。除算器１３の出力電圧
は、このオペアンプ４１の反転入力に供給される。オペ
アンプ４１の非反転入力には、可変基準電圧源４２が接
続されている。また、オペアンプ４１の出力は抵抗４３
を介して反転入力側に接続されている。抵抗４３には、
コンデンサ４４が並列に接続されている。オペアンプ４
１の出力は、コイル４５を介してＬＮ光変調器１０の変
調入力端子に接続されている。そして、変調信号Ｓがコ
ンデンサ１６を介してＬＮ光変調器１０の変調入力端子
に入力される。前述したように、変調信号Ｓに、オペア
ンプ４１の出力電圧、およびバイアス電圧制限回路１５
の出力電圧が重畳されて変調電圧Ｖｍが生成される。 【００１５】負帰還回路１４は、除算器１３の出力電圧
に基づき、抵抗４３とコンデンサ４４とで決定される時
定数で、ＬＮ光増幅器１０へ供給する電圧を次のように
制御する。すなわち負帰還回路１４は、負帰還回路１４
への入力電圧が増加すると、ＬＮ光変調器１０の出力光
パワーが減少するように、ＬＮ光変調器１０の変調電圧
をバイアスする。つまり負帰還回路１４は、平均光パワ
ー伝達率が可変基準電圧源４２で決定される一定の値と
なるように、ＬＮ光変調器１０の変調電圧をバイアスす
る。従って、ＬＮ光変調器１０の入力光パワーの変動
や、入力光信号の直流光もしくは入力光パルスの影響を
受けない、安定したバイアス電圧の制御を行うことがで
きる。 【００１６】この発明は、さらにバイアス電圧制限回路
１５を有する。しかしここで、バイアス電圧制限回路１
５の動作を明確に理解するため、図４に示されるバイア
ス電圧制御回路が、バイアス電圧制限回路１５を有しな
いと仮定する。この時の波形図が、図５に示されてい
る。図５に示される波形図では、縦軸が光出力Ｐｏ、横
軸がＬＮ光変調器に印加される変調電圧Ｖｍを表す。Ｌ
Ｎ光変調器は図中に●で示す最適動作点を有する。ＬＮ
光変調器はさらに、図中に○で示す２点の間を出力動作
範囲としている。例として、ＬＮ光変調器１０が、変調
電圧Ｖｍ＝０で光出力が最小となるような特性を有する
と仮定する。すると変調電圧Ｖｍ＝Ｖπで光出力が最大
となり、最適な動作点はＶｍ＝Ｖπ／２となる。 【００１７】図４に示されているように、バイアス電圧
制御回路は負帰還回路１４を使用している。この結果、
ＬＮ光変調器１０の平均パワー伝達率が最適動作状態に
比べて高い場合はバイアス電圧が下がる。逆に平均パワ
ー伝達率が最適動作状態に比べて低い場合は、バイアス
電圧が上がる。たとえば、バイアス電圧制御回路の電源
を投入した瞬間に、変調電圧ＶｍがＶｍ＜ーＶπ／２の
範囲にバイアスされた場合、動作点はオペアンプの出力
動作範囲の最小値に固着したまま安定してしまう。逆に
変調電圧がＶｍ＞３Ｖπ／２の範囲にバイアスされた場
合、動作点はオペアンプの出力動作範囲の最大値に固着
したまま安定してしまう。このように、良好な光出力波
形が得られない場合も発生する。一般に、ＬＮ光変調器
の最適動作点は、その変調特性によってほぼ１周期内の
任意の電圧にばらつくので、上記の不具合を回避するた
めには電源を投入する毎にオペアンプの出力動作範囲を
個別に調整する必要がある。さらに、ＬＮ光変調器の最
適動作点はＤＣ電圧ドリフトにより変化する。このた
め、電源を投入した瞬間から長期にわたり最適動作点に
安定化することは難しい。 【００１８】このため本発明では、バイアス電圧制限回
路１５を追加し、バイアス電圧の電圧制限範囲の中央が
最適動作点となるように安定化される。さらに、ＤＣ電
圧ドリフトにより最適動作点が変化した場合にも、それ
に追従することができる。以下、図６を用いてバイアス
電圧制限回路１５を詳細に説明する。本発明のバイアス
電圧制限回路１５は、オペアンプ４１の出力動作範囲を
所定の電圧範囲に制限するための電圧制限回路１００を
有する。次に、電圧制限回路１００の制限電圧に、オフ
セット電圧を与えてシフトさせるための積分回路１１０
を有する。さらに、変調電圧Ｖｍと、オフセット電圧Δ
Ｖとの差分を検出するための差分検出回路１２０を有す
る。 【００１９】電圧制限回路１００には、正電圧＋Ｖｚ
と、負電圧ーＶｚとが供給されている。正電圧＋Ｖｚは
抵抗１６１を介してオペアンプ１５５の非反転入力に供
給される。負電圧ーＶｚは抵抗１６４を介してオペアン
プ１５６の非反転入力に供給される。オペアンプ１５
５、オペアンプ１５６の反転入力は、それぞれ抵抗１５
８、抵抗１６０を介して接地されている。オペアンプ１
５５の出力は抵抗１５７を介して非反転入力に戻されて
いる。またオペアンプ１５６の出力は抵抗１５９を介し
て非反転入力に戻されている。 【００２０】オペアンプ１５５の出力は、オペアンプ１
５２の非反転入力に与えられる。またオペアンプ１５６
の出力は、オペアンプ１５４の非反転入力に与えられ
る。これらオペアンプ１５２および１５４の反転入力
は、ＬＮ光変調器１０に接続されている。オペアンプ１
５２の出力はダイオード１５１のカソードに接続されて
おり、オペアンプ１５４の出力はダイオード１５３のア
ノードに接続されている。ダイオード１５１のアノー
ド、およびダイオード１５３のカソードは、ＬＮ光変調
器１０に接続されている。 【００２１】積分回路１１０は、オペアンプ１１１を有
する。オペアンプ１１１の出力は、抵抗１１３を介して
反転入力に接続されている。この抵抗１１３には、コン
デンサ１１４が並列接続されている。また、オペアンプ
１１１の反転入力は、抵抗１１５を介して接地されてい
る。さらに、オペアンプ１１１の出力は、オペアンプ１
５５およびオペアンプ１５６の非反転入力に接続されて
いる。 【００２２】差分検出回路１２０は、オペアンプ１２１
を有する。オペアンプ１２１の出力は、抵抗１１６を介
してオペアンプ１１１の非反転入力に接続されている。
オペアンプ１２１の出力はまた、抵抗１２２を介してオ
ペアンプ１２１の反転入力に接続されている。オペアン
プ１２１の反転入力は、抵抗１２３を介して、ツェナー
ダイオード１０１のアノードとツェナーダイオード１０
２のカソードとに接続されている。さらに、オペアンプ
１２１の非反転入力は、抵抗１２４を介して、ツェナー
ダイオード１０１のカソードとツェナーダイオード１０
２のアノードとの接続点に接続されている。 【００２３】次に、電圧制限回路１５の動作を説明す
る。まず、バイアス電圧制限回路１５に積分回路１１０
と差分検出回路１２０とが存在せず、ＬＮ光変調器のバ
イアス電圧Ｖｍが、電圧制限回路１００によって所定の
電圧範囲に固定されている（すなわち、バイアス電圧Ｖ
ｍの最小値と最大値とがそれぞれ固定されている）と仮
定する。そして、この固定されたバイアス電圧Ｖｍの最
小値をＶＬ、最大値をＶＨと定義する。 【００２４】図７は、光変調器の変調特性に起因する最
適動作点のばらつきを説明する図である。今バイアス電
圧の最小値ＶＬと最大値ＶＨとを、ＶＬ＝ーＶπ／２、
ＶＨ＝Ｖπ／２と仮定し、最適動作点のばらつきを区分
すると、図７の（ａ）〜（ｄ）の４類型が考えられる。 【００２５】図７の（ｂ）および（ｃ）、すなわちーＶ
π／２＜最適動作点＜Ｖπ／２の場合：この場合には前
記電圧制限範囲（ーＶπ／２〜＋Ｖπ／２）内におい
て、負帰還回路１４によって、図の矢印に示す方向にバ
イアス電圧の制御が行われる。この結果、制御後の安定
点は最適動作点と一致して安定する。しかし、この場合
でも安定点はＬＮ光変調器のＤＣ電圧ドリフトに追従で
きず、いずれ最適動作点から外れる。 【００２６】次に、図７の（ａ）および（ｄ）、すなわ
ちーＶｍ＜最適動作点＜ーＶπ／２、およびＶπ／２＜
最適動作点＜Ｖπの場合：この場合には前記電圧制限範
囲（ーＶπ／２〜＋Ｖπ／２）内において、負帰還回路
１４によって図の矢印の示す方向にバイアス電圧の制御
が行われる。この結果、制御後の安定点と最適動作点と
が一致しない。すなわち、最初に仮定したバイアス電圧
Ｖｍの最小値ＶＬと、最大値ＶＨを固定した場合には上
記の不都合が生じる。よって、この電圧制御範囲をシフ
トさせる必要がある。そこで本発明においては、差分検
出回路１２０により、制御するシフト情報を検出する。
積分回路１１０は、この検出情報に基づいてオフセット
電圧を発生する。このオフセット電圧が電圧制限回路１
００に供給される。電圧制限回路１００は、この供給さ
れたオフセット電圧に応じて電圧制御範囲をシフトさせ
る。ここでは、シフト後の電圧制御範囲をバイアス電圧
制限範囲と称することとする。なお、このシフト後のバ
イアス電圧の最大値は（ＶＨ＋ΔＶ）、最小値は（ＶＬ
＋ΔＶ）になる。よって、シフト前後における最大値と
最小値との電圧差は一定である。 【００２７】ここでＶＬ、ＶＨを次の式で定義する。 ＶＬ＝ーＶＺ＋ΔＶ....（１） ＶＨ＝ ＶＺ＋ΔＶ....（２） ただし、ＶＺは電圧制限範囲の初期値を与える電圧値、
ΔＶは電源投入時からのＶＬ、ＶＨのオフセット電圧で
ある。 【００２８】最適動作点でのバイアス電圧をＶＢとし、
ＶＢをバイアス電圧制限範囲の中央にするためには、次
の式（３）を満足させる必要がある。 ＶＨーＶＢ＝ー（ＶＬーＶＢ）....（３） 【００２９】式（３）に、式（１）と式（２）とをそれ
ぞれ代入すると、次の式（４）が得られる。 ＶＢ＝ΔＶ....（４） 【００３０】すなわち、差分検出回路１２０がＶＢーΔ
Ｖの差分を検出する。この差分信号は、積分回路１１０
に供給される。積分回路１１０により、ＶＢーΔＶ＝０
となるようΔＶを制御する。バイアス電圧制限回路１５
の時定数は、抵抗１１３とコンデンサ１１４とで決定す
ればよい。また、ＶＬ、ＶＨでバイアス電圧が制限され
ている場合、ＬＮ光変調器の制御回路が安定に動作する
ためには、ＶＨーＶＬ＜２Ｖπであることが必要であ
る。そのため、ＶＺに関しては次の式（５）の条件が必
要である。 ＶＺ＜Ｖπ....（５） 【００３１】以下の説明では、電圧ＶＺをＶＺ＝Ｖπ／
２と仮定する。この仮定の下で、図７の４つの場合につ
いて、オフセット電圧ΔＶを制御してバイアス電圧の安
定点を最適動作点に一致させる動作を説明する。まず、
図７（ａ）に示す、ーＶｍ＜最適動作点＜ーＶπ／２の
場合の制御について、図８を用いて説明する。 【００３２】図８の（ａ）に、図７の（ａ）の場合にお
ける時刻ｔ＝ｔ１での安定状態を示す。この場合は、最
適動作点がバイアス電圧制限範囲の中にない。このた
め、バイアス電圧ＶｍはＶＬまたはＶＨに固着してい
る。いま、バイアス電圧がＶＬ＝ーＶπ／２に固着して
いる場合には、積分回路１１０は発生するオフセット電
圧ΔＶを下げ続ける。この結果、バイアス電圧がーＶπ
とーＶπ／２との間で、前記（４）式のΔＶ＝ＶＢとな
る時刻ｔ２で、図８（ｃ）の状態で安定する。この時の
ＶＢ、またΔＶの時間応答が、図８（ｂ）に示される。 【００３３】逆に、バイアス電圧が時刻ｔ１でＶＨ＝Ｖ
π／２に固着している場合には、積分回路１１０は発生
するオフセット電圧ΔＶを上げ続ける。この結果、バイ
アス電圧がＶπとＶπ／２との間で、前記（４）式のΔ
Ｖ＝ＶＢとなる時刻ｔ２で、図８（ｄ）の状態で安定す
る。 【００３４】時刻ｔ２以降は、光変調器のＤＣ電圧ドリ
フトにより最適動作点が変化する。これに追従して、積
分回路１１０がオフセット電圧ΔＶを発生し、常に最適
動作点ＶＢがバイアス電圧制限範囲の中央に安定化され
る。 【００３５】次に、図７（ｂ）に示す、ーＶπ／２＜最
適動作点＜０の場合の制御について、図９を用いて説明
する。 【００３６】図９の（ａ）に、図７の（ｂ）の場合にお
ける時刻ｔ＝ｔ１での安定状態を示す。この場合は、最
適動作点ＶＢが、バイアス電圧制限範囲内に位置してい
る。このため、まずバイアス電圧Ｖｍは、最適動作点Ｖ
Ｂに安定化される。しかし、この最適動作点ＶＢはバイ
アス電圧制限範囲の中央には位置していない。このた
め、積分回路１１０は発生するオフセット電圧ΔＶを下
げ続ける。その後、動作点がバイアス電圧制限範囲の中
央になる（すなわちΔＶ＝ＶＢとなる）時刻ｔ２で安定
化する。この時のＶＢ、またΔＶの時間応答が、図９
（ｂ）に示される。その後は図８の場合と同様に、積分
回路１１０がＤＣ電圧ドリフトに応じてΔＶの値を制御
し、最適動作点ＶＢは常にバイアス電圧制限範囲の中央
に安定化される。 【００３７】次に、図７（ｃ）に示す、０＜最適動作点
＜Ｖπ／２の場合の制御について、図１０を用いて説明
する。 【００３８】図１０の（ａ）に、図７の（ｃ）の場合に
おける時刻ｔ＝ｔ１での安定状態を示す。この場合も、
最適動作点ＶＢが、バイアス電圧制限範囲内に位置して
いる。このため、まずバイアス電圧Ｖｍは、最適動作点
ＶＢに安定化される。しかし、この最適動作点ＶＢはバ
イアス電圧制限範囲の中央には位置していない。このた
め、積分回路１１０は発生するオフセット電圧ΔＶを上
げ続ける。その後、動作点がバイアス電圧制限範囲の中
央になる（すなわちΔＶ＝ＶＢとなる）時刻ｔ２で安定
化する。この時のＶＢ、またΔＶの時間応答が、図１０
（ｂ）に示される。その後は図８の場合と同様に、積分
回路１１０がＤＣ電圧ドリフトに応じてΔＶの値を制御
し、最適動作点ＶＢは常にバイアス電圧制限範囲の中央
に安定化される。 【００３９】最後に、図７（ｄ）に示す、Ｖπ／２＜最
適動作点＜Ｖπの場合の制御について、図１１を用いて
説明する。 【００４０】図１１の（ａ）に、図７の（ｄ）の場合に
おける時刻ｔ＝ｔ１での安定状態を示す。この場合は、
最適動作点がバイアス電圧制限範囲の中にない。このた
め、バイアス電圧はＶＬまたはＶＨに固着している。い
ま、バイアス電圧がＶＬ＝ーＶπ／２に固着している場
合には、積分回路１１０は発生するオフセット電圧ΔＶ
を下げ続ける。この結果、バイアス電圧がーＶπとー３
Ｖπ／２との間で、前記（４）式のΔＶ＝ＶＢとなる時
刻ｔ２で、図１１（ｃ）の状態で安定する。この時のＶ
Ｂ、またΔＶの時間応答が、図１１（ｂ）に示される。 【００４１】逆に、バイアス電圧が時刻ｔ１でＶＨ＝Ｖ
π／２に固着している場合には、積分回路１１０は発生
するオフセット電圧ΔＶを上げ続ける。この結果、バイ
アス電圧がＶπ／２とＶπとの間で、前記（４）式のΔ
Ｖ＝ＶＢとなる時刻ｔ２で、図１１（ｄ）の状態で安定
する。時刻ｔ２以降は、図８の場合と同様に、積分回路
１１０がＤＣ電圧ドリフトに応じてΔＶの値を制御し、
最適動作点ＶＢは常にバイアス電圧制限範囲の中央に安
定化される。 【００４２】以上の説明から明らかな通り、光変調器の
変調特性により、その最適動作点がどのようにばらつい
ていても、バイアス電圧が自動的に最適動作点に安定化
される。さらに、その後のＤＣ電圧ドリフトによって最
適動作点が移動した場合も、バイアス電圧はその移動に
追従する。 【００４３】次に、本発明の第２の実施の形態について
以下に説明する。この実施例による制御回路の構成が、
図１２に説明されている。この実施例では、バイアス電
圧制限回路の代わりに、駆動回路１７を配置したもので
ある。駆動回路の詳細な構成は、図１３および図１４に
示されている。図１３に示される駆動回路には、データ
信号Ｓｉ1およびクロック信号Ｓｉ2が入力されるラッチ
回路１３１を有する。ラッチ回路１３１は、データ信号
Ｓｉ1を、クロック信号Ｓｉ2でラッチする。ラッチ回路
１３１の出力は、ドライバー１３２に入力される。ドラ
イバー１３２の出力は、ＬＮ光変調器１０の駆動信号Ｓ
として、容量１６を介してＬＮ光変調器１０の変調入力
端子に供給される。データ信号Ｓｉ1およびクロック信
号Ｓｉ2とは、相互に同期している。従って、データ信
号Ｓｉ1をクロック信号Ｓｉ2でラッチすることにより、
データ信号Ｓｉ1のデューティに関わらず、ＬＮ光変調
器１０に供給される変調信号のデューティは一定であ
る。 【００４４】次に図１４に、駆動回路１７の別の形態を
示す。データ信号Ｓｉは、比較回路１４１の非反転入力
端子に入力される。この比較回路は、非反転出力と反転
出力との２本の出力を有する。これら２本の出力は、何
れも積分回路１４２に接続される。積分回路１４２は２
つの出力を有する。このうち、比較回路１４１の非反転
出力から与えられた信号の積分電圧信号は、オペアンプ
１４３の非反転入力に与えられる。また比較回路１４１
の反転出力から与えられた信号の積分電圧信号は、オペ
アンプ１４３の反転入力に与えられる。オペアンプ１４
３の出力は、比較回路１４１の反転入力端子に接続され
る。比較回路１４１の非反転出力が、ドライバー１３２
に供給されている。この結果、比較回路１４１の非反転
出力の積分電圧信号と、反転出力の積分電圧信号とが等
しくなるよう、比較回路１４１の反転入力端子電圧が制
御される。このため、データ信号Ｓｉのデューティに関
わらず、ＬＮ光変調器１０に供給される変調信号のデュ
ーティは一定である。 【００４５】また、ドライバー１３２の出力振幅を下げ
ることも、ＬＮ光変調器を最適動作点に安定化させるこ
とに有益である。以下、図１５を用いて、ＬＮ光変調器
においてＤＣドリフトが生じた場合の光出力波形の変化
を説明する。 【００４６】まず図１５（ａ）において、ＬＮ光変調器
へのバイアス電圧が一定で、ＤＣドリフトがマイナスの
方向へ生じた場合、光出力波形のハイレベルが折り返さ
れ、裁ち上がり／たち下がりに２つのピークが現れる
（図１５（ａ）、（２））。ＤＣドリフトがーＶπ／２
まで変動すると、光出力波形のローレベルとハイレベル
が同じになる。この結果、立ち上がり／たち下がりの際
のピークのみが見える。 【００４７】次に図１５（ｂ）に示すように、ドライバ
ー１３２がＬＮ光変調器１０に与える出力振幅を小さく
する。まず、図１５（ｂ）（１）の場合、すなわちＬＮ
光変調器の光出力の平均値はＡＬＬマーク時の１／２に
なる。ＤＣ電圧ドリフトにより、変調電圧が（２）、そ
して（３）と変動した場合、それにつれて光出力の平均
値も増加する。そして（３）の場合に、平均値が最大と
なる。（３）の状態からＤＣ電圧がさらにＶπ（マイナ
ス方向に）ドリフトすると、光出力の平均値は最小とな
る。 【００４８】図１５（ａ）と図１５（ｂ）とを比較する
と明らかなように、ドライバーの出力振幅を抑制するこ
とにより、光出力の平均値の変化が大きくなる。すなわ
ち、それだけＤＣ電圧ドリフトの検出精度が大きくな
る。よって、ＬＮ光変調器の挿入損失の変動などに対し
てＬＮ光変調器を最適動作点で安定化させるのに有効で
ある。 【００４９】 【発明の効果】以上説明したように、変調器の変調特性
に依存せず、変調器を最適動作点に安定化させることが
可能となる。また、変調器に生じるＤＣ電圧ドリフトに
よって最適動作点が移動した場合に、それに追随して安
定した動作が可能となる。

【図面の簡単な説明】 【図１】この発明の第１の実施の形態を示すブロック図
である。 【図２】ＬＮ光変調器の構成を示す図である。 【図３】図２に示すＬＮ光変調器の動作を説明するため
の波形図である。 【図４】図１に示す実施の形態を詳細に説明する図であ
る。 【図５】図４に示す実施例の動作を説明するための波形
図である。 【図６】図４に示されるバイアス電圧制限回路を詳細に
説明する図である。 【図７】光変調器の変調特性に起因する最適動作点のば
らつきを説明する図である。 【図８】図６に示されるバイアス電圧制限回路の動作を
説明する図（その１）である。 【図９】図６に示されるバイアス電圧制限回路の動作を
説明する図（その２）である。 【図１０】図６に示されるバイアス電圧制限回路の動作
を説明する図（その３）である。 【図１１】図６に示されるバイアス電圧制限回路の動作
を説明する図（その４）である。 【図１２】この発明の第２の実施の形態を示すブロック
図である。 【図１３】図１２に示される駆動回路の構成を示す図で
ある。 【図１４】図１２に示される駆動回路の別の構成を示す
図である。 【図１５】ＬＮ光変調器においてＤＣドリフトが生じた
場合の光出力波形の変化を説明する図である。 【符号の説明】 １０・・・ＬＮ光変調器 １１・・・入力光レベル検出回路 １２・・・出力光レベル検出回路 １４・・・負帰還回路 １５・・・バイアス電圧制限回路 １００・・・電圧制限回路 １１０・・・積分回路 １２０・・・差分検出回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０４Ｂ 10/142 10/152 (56)参考文献 特開 平３−81723（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/00 - 1/125

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 外部から印加される電圧に応じて屈折率
   が変化する光導波路に入力光の一部を通すことにより、
   該入力光を変調した出力光を生成する光変調器の駆動回
   路において、 前記光変調器の入力側に配置され、前記光変調器の入力
   光の平均レベルを検出する入力光平均レベル検出手段
   と、 前記光変調器の出力側に配置され、前記光変調器の出力
   光の平均レベルを検出する出力光平均レベル検出手段
   と、 光パワー伝達率を検出する光パワー伝達率検出手段と、 前記光パワー伝達率を一定に制御するための負帰還回路
   手段と、 前記光変調器の電圧制御範囲を設定するバイアス電圧制
   限手段を有し、前記バイアス電圧制限手段は、 前記負帰還回路手段の出力動作範囲を所定の電圧範囲に
   制限するための電圧制限回路と、前記電圧制限回路の制限電圧に、オフセット電圧を与え
   てシフトさせるための積分回路と、 前記光変調器に印加される変調電圧と前記オフセット電
   圧との差分を検出するための差分検出回路を有すること
   を特徴とする、光変調器駆動回路。