JP3402478B2 - Thick film multilayer substrate - Google Patents

Thick film multilayer substrate

Info

Publication number
JP3402478B2
JP3402478B2 JP34278892A JP34278892A JP3402478B2 JP 3402478 B2 JP3402478 B2 JP 3402478B2 JP 34278892 A JP34278892 A JP 34278892A JP 34278892 A JP34278892 A JP 34278892A JP 3402478 B2 JP3402478 B2 JP 3402478B2
Authority
JP
Japan
Prior art keywords
thick film
insulating layer
glass insulating
window
film resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34278892A
Other languages
Japanese (ja)
Other versions
JPH06196860A (en
Inventor
祐司 大谷
長坂  崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP34278892A priority Critical patent/JP3402478B2/en
Publication of JPH06196860A publication Critical patent/JPH06196860A/en
Application granted granted Critical
Publication of JP3402478B2 publication Critical patent/JP3402478B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は厚膜多層基板に関する。 【0002】 【従来技術】従来の厚膜多層基板において、ガラス絶縁
層の内部に抵抗体を形成する場合、図6、図7に示すよ
うに、セラミック基板1上に厚膜抵抗6を印刷、焼成
し、このセラミック基板1上に複数層のガラス絶縁層2
〜4を順次、印刷、焼成し、ガラス絶縁層2〜4上に配
線パタンを印刷、焼成し、更に厚膜抵抗6のレーザート
リミングは下記の時点で実施している。 【0003】まず第一の従来技術では全ガラス絶縁層の
焼成前に実施する。第二の従来技術では図6に示すよう
に全ガラス絶縁層2〜4の焼成後に全ガラス絶縁層2〜
4を開口して設けた窓を通して実施する。第三に図7に
示すように、上部のガラス絶縁層3、4に設けた窓を通
しかつ最下層のガラス絶縁層2を透過して実施する。上
記したガラス絶縁層2〜4に開口した窓は、レーザート
リミングをガラス絶縁層形成後に実施できるので、ガラ
ス絶縁層2〜4の焼成による厚膜抵抗6の抵抗値変動を
除去できるという利点を有している。 【0004】 【発明が解決しようとする課題】しかしながら、上記し
たガラス絶縁層4などに設けたレーザートリミング用の
窓は、ガラス絶縁層4などの表面における配線引き回し
や回路部品配置の制約となり、自由で効率的な回路部品
配置、配線の障害になっていた。特に、このようなレー
ザートリミング厚膜抵抗を多数配設する場合、最上層の
ガラス絶縁層4の表面は穴だらけとなり、回路部品の最
適な配置の障害となり、配線引き回しの困難、配線抵抗
の増大といった問題も生じた。 【0005】本発明は上記問題点に鑑みなされたもので
あり、最上層のガラス絶縁層に形成されるレーザートリ
ミング用の窓によるデッドスペースの低減が可能な厚膜
多層基板を提供することを、その目的としている。 【0006】 【課題を解決するための手段】本発明の厚膜多層基板
は、セラミック基板と、前記セラミック基板上に形成さ
れた厚膜抵抗及び配線と、前記セラミック基板上に交互
に形成されたガラス絶縁層及び配線と、前記厚膜抵抗の
レーザートリミング領域の直上の前記ガラス絶縁層の少
なくとも一部を開口するレーザートリミング用の窓と、
最上層の前記ガラス絶縁層上に固定される回路部品とを
備える厚膜多層基板において、前記回路部品は、前記レ
ーザートリミング用の窓の直上に配設され すくなくと
も前記厚膜抵抗の上層において最近接の前記ガラス絶縁
層は、前記厚膜抵抗の全域に被着され、前記厚膜抵抗の
全域に被着された前記ガラス絶縁層の上層に形成された
残りの前記ガラス絶縁層は、前記窓を有していることを
特徴としている。 【0007】 【作用及び発明の効果】本発明の厚膜多層基板では、最
上層のガラス絶縁層に設けたレーザートリミング用の窓
の直上に回路部品を配置しているので、デッドスペース
の低減が可能となる。また、回路部品位置を窓直上に設
定して配線設計することにより、配線引き回しを減らす
ことができ、配線抵抗損失の低減も可能となる。 【0008】 【実施例】(実施例1)本発明の厚膜多層基板の一実施
例を図1を参照して説明する。図1は、アルミナ基板1
上に3層のガラス絶縁層2〜4を有する厚膜多層基板を
示す。 【0009】基板1上には内部配線5、厚膜抵抗6が印
刷、焼成されており、その上にガラス絶縁層2〜4が形
成され、ガラス絶縁層4上には表面配線7、保護ガラス
71が形成されている。また、ガラス絶縁層4上には回
路部品81〜83がはんだ付けされている。9はビアホ
ールに充填された孔部充填導体である。ガラス絶縁層3
〜4には厚膜抵抗6のレーザートリミング領域61の直
上に位置してレーザートリミング用の窓10が開口され
ており、この窓10からレーザー光を照射して厚膜抵抗
6のレーザートリミングがなされている。 【0010】特にこの実施例では、窓10の直上に回路
部品81が配設されている。回路部品81は両端にはん
だ付け用の電極面81a、81bを有するチップ状受動
部品であり、電極面81a、81bは、窓10の周辺ま
で延設された表面配線7にはんだ付けされている。もち
ろん回路部品81は、リードをもつICなどの能動部品
でもよい。 【0011】以下、この厚膜多層基板の製造工程を説明
する。 (厚膜抵抗形成工程)まず、図2に示すように、Ag粉
末にバインダとしてのエチルセルロースと溶剤としての
テルビネオールなどとを混練して導体ペーストを作成
し、次に約1600℃で焼成されたアルミナ基板1上に
この導体ペーストを印刷し、空気中、800〜950℃
で約10分間保持する焼成プロファイルにて焼成して配
線5を形成する。 【0012】次に、1200〜1500℃で溶融後、水
中急冷し、粉砕した所定の混合比率のPbO、Al2
3 、SiO2 、B2 3 混合物などからなる平均粒径2
〜5μmのガラス粉末50〜80vol%にRu02
末所定vol%を混合した混合粉末を形成し、この混合
粉末に溶剤(例えばテルピネオール)、バインダ(例え
ばエチルセルロース)を入れて混練して抵抗体ペースト
を作成し、この抵抗体ペーストをアルミナ基板1の表面
に印刷し、空気中800〜950℃で約10分間保持す
る焼成プロファイルにて焼成して厚膜抵抗6を形成す
る。 (ガラス絶縁層の最下層を厚膜抵抗上に形成する工程)
次に、図3に示すように、1200〜1500℃で溶融
後、水中急冷し、粉砕した所定の混合比率のCaO、A
2 3 、ZrO、PbOなどの混合物からなる平均粒
径2〜5μmのガラス粉末に、溶剤(例えばテルピネオ
ール)、バインダ(例えばエチルセルロース)を所定量
加え、混練してガラスペーストを作成する。このガラス
ペーストをアルミナ基板1上に印刷し、空気中、800
〜950℃で約10分間保持する焼成プロファイルにて
焼成してガラス絶縁層2を形成する。 (残部のガラス絶縁層及び内部配線形成工程)次に、図
4に示すように、上記したガラス絶縁層2の製造工程と
同じ工程でガラス絶縁層3を形成し、次に、上記導体ペ
ーストをガラス絶縁層2、3の互いに連通するビアホー
ルにスクリーン印刷して充填し、空気中、800〜95
0℃で約10分間保持する焼成プロファイルにて焼成し
て孔部充填導体9の下部を形成する。 【0013】次に、上記したガラス絶縁層2の製造工程
と同じ工程でガラス絶縁層4を形成し、次に、上記ビア
ホールに連通するガラス絶縁層4のビアホールに導体ペ
ーストをスクリーン印刷して充填し、空気中、800〜
950℃で約10分間保持する焼成プロファイルにて焼
成して孔部充填導体9の上部を形成する。なお、ガラス
絶縁層3、4のビアホールと同じ印刷工程でレーザート
リミング用の窓10が形成されるが、当然、窓10には
孔部充填導体9は充填されない。 (表層回路形成工程)次に、図5に示す様に導体ペース
トをガラス絶縁層4表面に印刷し、800〜950℃で
約10分間保持する焼成プロファイルにて焼成して配線
7を形成し、その上に保護ガラスペーストを印刷し、空
気中、500〜650℃をピーク温度とする焼成プロフ
ァイルにて焼成して保護ガラス層71を形成した。 【0014】保護ガラスペーストは、1200〜150
0℃で溶融後、水中急冷し、粉砕した所定の混合比率の
PbO、SiO2 、B2 3 混合物からなる平均 粒径
2〜5μmのガラス粉末に、溶剤(例えばテルピネオー
ル)、バインダ(例えばエチルセルロース)を所定量加
え、混練して作成した。 (レーザートリミング工程)次に、図5に示すように、
厚膜抵抗6の抵抗値をモニタしながら、厚膜抵抗6のレ
ーザートリミング領域にガラス絶縁層2を透過してレー
ザー光を照射し、厚膜抵抗をトリミングする。 (回路部品装着工程)次に、図1に示すように、ガラス
絶縁層4の表面に回路部品81〜83をはんだ付けして
工程を完了した。 【0015】また、基板形成プロセスにて導体ペースト
のAg粉末の代わりにAgとPdあるいはAgとPtと
の混合粉を用いてもよい。またCuを用いることもでき
るが、この場合には酸化防止のため、焼成をN2 雰囲気
で行う必要がある。さらに、表層回路形成工程におい
て、導体ペーストを用いて配線形成後、この配線間に抵
抗体を形成する事もできる。この場合、ガラス絶縁層内
部の抵抗体と表面の抵抗体を同時にトリミングする事が
できる。 (実施例2)なお上記実施例では、レーザートリミング
用の窓10はガラス絶縁層3、4にだけ設けたが、ガラ
ス絶縁層4だけに設けてこのガラス絶縁層4の窓からガ
ラス絶縁層2、3を透過してレーザートリミングを行う
こともできる。この場合にも、ガラス絶縁層4の窓10
を覆って回路部品81を配設することにより回路部品及
び配線の自由度が向上する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thick film multilayer substrate. 2. Description of the Related Art In a conventional thick film multilayer substrate, when a resistor is formed inside a glass insulating layer, a thick film resistor 6 is printed on a ceramic substrate 1 as shown in FIGS. After firing, a plurality of glass insulating layers 2
4 are sequentially printed and baked, a wiring pattern is printed and baked on the glass insulating layers 2 to 4, and the laser trimming of the thick film resistor 6 is performed at the following time. In the first prior art, the process is performed before firing of the all-glass insulating layer. In the second prior art, as shown in FIG. 6, after firing all glass insulating layers 2 to 4, all glass insulating layers 2 to 2 are fired.
4 is carried out through a window provided with an opening. Third, as shown in FIG. 7, the process is performed through windows provided in the upper glass insulating layers 3 and 4 and through the lowermost glass insulating layer 2. Since the windows opened in the glass insulating layers 2 to 4 can be subjected to laser trimming after the formation of the glass insulating layers, there is an advantage that the fluctuation of the resistance value of the thick film resistor 6 due to the firing of the glass insulating layers 2 to 4 can be eliminated. are doing. [0004] However, the window for laser trimming provided on the glass insulating layer 4 and the like described above is restricted by wiring routing and circuit component arrangement on the surface of the glass insulating layer 4 and the like, and is free. This was an obstacle to efficient circuit component placement and wiring. In particular, when a large number of such laser-trimmed thick-film resistors are provided, the surface of the uppermost glass insulating layer 4 is full of holes, which hinders optimal arrangement of circuit components, makes it difficult to route wiring, and increases wiring resistance. Such a problem also occurred. The present invention has been made in view of the above problems, and an object of the present invention is to provide a thick film multilayer substrate capable of reducing a dead space by a window for laser trimming formed in an uppermost glass insulating layer. That is the purpose. A thick film multilayer substrate according to the present invention comprises a ceramic substrate, thick film resistors and wiring formed on the ceramic substrate, and alternately formed on the ceramic substrate. Glass insulating layer and wiring, a window for laser trimming that opens at least a part of the glass insulating layer immediately above the laser trimming region of the thick film resistor,
A circuit component fixed on the uppermost glass insulating layer, wherein the circuit component is disposed immediately above the laser trimming window , and at least
Also the glass insulation closest to the upper layer of the thick film resistor
A layer is deposited over the thick film resistor and the thick film resistor
Formed on the upper layer of the glass insulating layer deposited on the entire area
The remaining of the glass insulating layer is characterized that you have had the window. In the thick-film multilayer substrate of the present invention, since the circuit components are arranged immediately above the laser trimming window provided on the uppermost glass insulating layer, the dead space can be reduced. It becomes possible. In addition, by designing the wiring by setting the circuit component position right above the window, wiring routing can be reduced, and wiring resistance loss can be reduced. (Embodiment 1) An embodiment of a thick film multilayer substrate according to the present invention will be described with reference to FIG. FIG. 1 shows an alumina substrate 1
A thick multilayer substrate having three glass insulating layers 2 to 4 is shown above. On a substrate 1, an internal wiring 5 and a thick film resistor 6 are printed and fired, and glass insulating layers 2 to 4 are formed thereon, and a surface wiring 7 and a protective glass are formed on the glass insulating layer 4. 71 are formed. Circuit components 81 to 83 are soldered on the glass insulating layer 4. Reference numeral 9 denotes a hole filling conductor filled in the via hole. Glass insulation layer 3
4, a window 10 for laser trimming is opened just above the laser trimming region 61 of the thick film resistor 6, and a laser beam is irradiated from this window 10 to perform laser trimming of the thick film resistor 6. ing. Particularly, in this embodiment, a circuit component 81 is disposed immediately above the window 10. The circuit component 81 is a chip-shaped passive component having soldering electrode surfaces 81a and 81b at both ends, and the electrode surfaces 81a and 81b are soldered to the surface wiring 7 extending to the periphery of the window 10. Of course, the circuit component 81 may be an active component such as an IC having leads. Hereinafter, a manufacturing process of the thick film multilayer substrate will be described. (Thick film resistor forming step) First, as shown in FIG. 2, ethyl cellulose as a binder and terbineol as a solvent are kneaded with Ag powder to prepare a conductor paste, and then alumina fired at about 1600 ° C. This conductor paste is printed on the substrate 1 and in air at 800 to 950 ° C.
The wiring 5 is formed by firing with a firing profile that is held for about 10 minutes. Next, after melting at 1200 to 1500 ° C., the mixture was quenched in water and pulverized at a predetermined mixing ratio of PbO and Al 2 O.
3 , an average particle size of a mixture of SiO 2 and B 2 O 3 , etc.
The glass powder 50~80Vol% of ~5μm form a Ru0 2 powder predetermined vol% mixed powder mixed solvent to the mixed powder (e.g. terpineol), a binder (e.g. ethylcellulose) was put kneaded to resistor paste The thick film resistor 6 is formed by printing this resistor paste on the surface of the alumina substrate 1 and firing it in a firing profile in which the temperature is kept at 800 to 950 ° C. for about 10 minutes in the air. (Step of forming the lowermost layer of the glass insulating layer on the thick film resistor)
Next, as shown in FIG. 3, after melting at 1200 to 1500 ° C., quenched in water, and pulverized CaO, A at a predetermined mixing ratio.
A predetermined amount of a solvent (for example, terpineol) and a binder (for example, ethyl cellulose) are added to a glass powder having a mean particle size of 2 to 5 μm made of a mixture of l 2 O 3 , ZrO, PbO, etc., and kneaded to prepare a glass paste. This glass paste is printed on the alumina substrate 1, and the
The glass insulating layer 2 is formed by firing at a firing profile of about 950 ° C. for about 10 minutes. (Remaining Glass Insulating Layer and Internal Wiring Forming Step) Next, as shown in FIG. 4, a glass insulating layer 3 is formed in the same step as the above-described manufacturing step of the glass insulating layer 2, and then the above-mentioned conductive paste is applied. The via holes communicating with each other of the glass insulating layers 2 and 3 are filled by screen printing and filled in the air at 800 to 95%.
The lower portion of the hole-filled conductor 9 is formed by firing at a firing profile maintained at 0 ° C. for about 10 minutes. Next, a glass insulating layer 4 is formed in the same process as the above-mentioned process of manufacturing the glass insulating layer 2, and then a conductive paste is filled in the via holes of the glass insulating layer 4 communicating with the via holes by screen printing. And in the air, 800-
The upper portion of the hole-filled conductor 9 is formed by firing at a firing profile of about 950 ° C. for about 10 minutes. The window 10 for laser trimming is formed in the same printing step as the via holes of the glass insulating layers 3 and 4, but the window 10 is not filled with the hole filling conductor 9 as a matter of course. (Surface Layer Circuit Forming Step) Next, as shown in FIG. 5, a conductor paste is printed on the surface of the glass insulating layer 4 and baked at a firing profile of 800 to 950 ° C. for about 10 minutes to form the wiring 7. A protective glass paste was printed thereon and fired in air with a firing profile having a peak temperature of 500 to 650 ° C. to form a protective glass layer 71. The protective glass paste is 1200 to 150
After melting at 0 ° C., the mixture was quenched in water, crushed in water and crushed into a glass powder having an average particle diameter of 2 to 5 μm composed of a mixture of PbO, SiO 2 , and B 2 O 3 , and a solvent (eg, terpineol) and a binder (eg, ethyl cellulose) ) Was added and kneaded. (Laser trimming step) Next, as shown in FIG.
While monitoring the resistance value of the thick film resistor 6, the laser trimming region of the thick film resistor 6 is irradiated with laser light through the glass insulating layer 2 to trim the thick film resistor. (Circuit Component Mounting Step) Next, as shown in FIG. 1, the circuit components 81 to 83 were soldered to the surface of the glass insulating layer 4 to complete the process. In the substrate forming process, a mixed powder of Ag and Pd or a mixed powder of Ag and Pt may be used instead of the Ag powder of the conductive paste. Cu can also be used, but in this case, firing must be performed in an N 2 atmosphere to prevent oxidation. Further, in the surface circuit forming step, after forming the wiring using the conductive paste, a resistor can be formed between the wirings. In this case, the resistor inside the glass insulating layer and the resistor on the surface can be trimmed at the same time. (Embodiment 2) In the above embodiment, the window 10 for laser trimming is provided only in the glass insulating layers 3 and 4. However, the window 10 for laser trimming is provided only in the glass insulating layer 4. , And laser trimming can be performed. Also in this case, the window 10 of the glass insulating layer 4
By disposing the circuit component 81 so as to cover the above, the degree of freedom of the circuit component and the wiring is improved.

【図面の簡単な説明】 【図1】実施例の厚膜多層基板を示す模式断面図であ
る。 【図2】実施例1の製造工程を示す模式断面図である。 【図3】実施例1の製造工程を示す模式断面図である。 【図4】実施例1の製造工程を示す模式断面図である。 【図5】実施例1の製造工程を示す模式断面図である。 【図6】従来の厚膜多層基板を示す模式断面図である。 【図7】従来の厚膜多層基板を示す模式断面図である。 【符号の説明】 1は基板、2〜4はガラス絶縁層、6は厚膜抵抗、7は
表面配線、81は回路部品、10はレーザートリミング
用の窓である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic sectional view showing a thick-film multilayer substrate of an embodiment. FIG. 2 is a schematic cross-sectional view showing a manufacturing process in Example 1. FIG. 3 is a schematic cross-sectional view showing a manufacturing process in Example 1. FIG. 4 is a schematic cross-sectional view showing a manufacturing process in Example 1. FIG. 5 is a schematic cross-sectional view showing a manufacturing process in Example 1. FIG. 6 is a schematic sectional view showing a conventional thick film multilayer substrate. FIG. 7 is a schematic sectional view showing a conventional thick film multilayer substrate. [Description of References] 1 is a substrate, 2 to 4 are glass insulating layers, 6 is a thick film resistor, 7 is a surface wiring, 81 is a circuit component, and 10 is a window for laser trimming.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H05K 3/46

Claims (1)

(57)【特許請求の範囲】 【請求項1】 セラミック基板と、前記セラミック基板
上に形成された厚膜抵抗及び配線と、前記セラミック基
板上に交互に形成されたガラス絶縁層及び配線と、前記
厚膜抵抗のレーザートリミング領域の直上の前記ガラス
絶縁層の少なくとも一部を開口するレーザートリミング
用の窓と、最上層の前記ガラス絶縁層上に固定される回
路部品とを備える厚膜多層基板において、 前記回路部品は、前記レーザートリミング用の窓の直上
に配設され すくなくとも前記厚膜抵抗の上層において最近接の前記
ガラス絶縁層は、前記厚膜抵抗の全域に被着され、前記
厚膜抵抗の全域に被着された前記ガラス絶縁層の上層に
形成された残りの前記ガラス絶縁層は、前記窓を有して
ることを特徴とする厚膜多層基板。
(57) [Claim 1] A ceramic substrate, a thick film resistor and a wiring formed on the ceramic substrate, and a glass insulating layer and a wiring formed alternately on the ceramic substrate, A thick film multilayer substrate comprising: a window for laser trimming that opens at least a part of the glass insulating layer immediately above the laser trimming region of the thick film resistor; and a circuit component fixed on the uppermost glass insulating layer. In, the circuit component is disposed immediately above the laser trimming window , at least the closest in the upper layer of the thick film resistor
A glass insulating layer is applied over the entire thickness of the thick film resistor,
On top of the glass insulating layer deposited over the entire area of the thick film resistor
The remaining glass insulating layer formed has the window
Thick film multilayer substrate, wherein Rukoto have.
JP34278892A 1992-12-22 1992-12-22 Thick film multilayer substrate Expired - Fee Related JP3402478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34278892A JP3402478B2 (en) 1992-12-22 1992-12-22 Thick film multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34278892A JP3402478B2 (en) 1992-12-22 1992-12-22 Thick film multilayer substrate

Publications (2)

Publication Number Publication Date
JPH06196860A JPH06196860A (en) 1994-07-15
JP3402478B2 true JP3402478B2 (en) 2003-05-06

Family

ID=18356507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34278892A Expired - Fee Related JP3402478B2 (en) 1992-12-22 1992-12-22 Thick film multilayer substrate

Country Status (1)

Country Link
JP (1) JP3402478B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284345A (en) * 1998-03-31 1999-10-15 Kyocera Corp Ceramic multi-layer wiring board
JP4792761B2 (en) * 2005-02-16 2011-10-12 凸版印刷株式会社 Method for forming resistance element
JP2013045899A (en) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd Wiring board with built-in element and manufacturing method therefor

Also Published As

Publication number Publication date
JPH06196860A (en) 1994-07-15

Similar Documents

Publication Publication Date Title
JP3331083B2 (en) Low temperature firing ceramic circuit board
JP3402478B2 (en) Thick film multilayer substrate
JP3019136B2 (en) Thick film paste and ceramic circuit board using the same
JP3093601B2 (en) Ceramic circuit board
JPH10107437A (en) Manufacturing method of circuit board
JP2885477B2 (en) Multilayer wiring board and method of manufacturing the same
JPH09298368A (en) Ceramic wiring board
JPH0346978B2 (en)
JP3686687B2 (en) Low temperature fired ceramic circuit board
JP3635669B2 (en) Method for producing thick film multilayer substrate
JP2766146B2 (en) Multilayer circuit board with built-in capacitor
JP3495203B2 (en) Circuit board manufacturing method
JP2739453B2 (en) Capacitor with fuse function and method of manufacturing the same
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JPH06244363A (en) Manufacture of thick film multilayer substrate
JP3493264B2 (en) Circuit board
JPS6092697A (en) Composite laminated ceramic part
JPH05235550A (en) Low permittivity glass ceramic multilayer circuit board and manufacture thereof
JPH0719968B2 (en) Method for manufacturing multi-layer hybrid IC substrate
JPH0677660A (en) Ceramic circuit board provided with resistor
JP4462695B2 (en) Manufacturing method of ceramic circuit board
JP3193592B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JP3076214B2 (en) Low temperature firing ceramic multilayer circuit board
JPH05267815A (en) Ceramics circuit board and manufacture of the same
JP2005277436A (en) Method of producing thick-film multi-layer substrates

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees