JP3397067B2 - Ｃｐｕモジュール及び情報処理装置 - Google Patents
Ｃｐｕモジュール及び情報処理装置Info
- Publication number
- JP3397067B2 JP3397067B2 JP01095497A JP1095497A JP3397067B2 JP 3397067 B2 JP3397067 B2 JP 3397067B2 JP 01095497 A JP01095497 A JP 01095497A JP 1095497 A JP1095497 A JP 1095497A JP 3397067 B2 JP3397067 B2 JP 3397067B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpu module
- module
- information processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はパーソナルコンピュ
ータなどの情報処理装置に適用して好適な実装構造に関
し、特に放熱効率の向上と小型化を両立した情報処理装
置に関する。
ータなどの情報処理装置に適用して好適な実装構造に関
し、特に放熱効率の向上と小型化を両立した情報処理装
置に関する。
【０００２】
【従来の技術】パーソナルコンピュータ等の情報処理装
置は、処理速度の高速化、筺体の小型化が要求されてい
る。これらの要求を満たすため、また、ＣＰＵのグレー
ドアップの対応を容易にするために、ＣＰＵをモジュー
ル化する傾向がある。ＣＰＵは処理の高速化等を理由と
して使用電力が増えそれに伴い発熱量も増加してきてい
る。ＣＰＵをモジュール化したときにもＣＰＵからの熱
を放熱することが求められる。ＣＰＵをモジュール化し
たときの放熱構造について従来から知られている例とし
て特開平５−１１０２７７号(対応米国特許第5,315,482
号)に記載されたものがある。この公知例では、ＣＰＵ
モジュールに熱拡散用の放熱フィンを一体成型する実装
構造がに記載されている。
置は、処理速度の高速化、筺体の小型化が要求されてい
る。これらの要求を満たすため、また、ＣＰＵのグレー
ドアップの対応を容易にするために、ＣＰＵをモジュー
ル化する傾向がある。ＣＰＵは処理の高速化等を理由と
して使用電力が増えそれに伴い発熱量も増加してきてい
る。ＣＰＵをモジュール化したときにもＣＰＵからの熱
を放熱することが求められる。ＣＰＵをモジュール化し
たときの放熱構造について従来から知られている例とし
て特開平５−１１０２７７号(対応米国特許第5,315,482
号)に記載されたものがある。この公知例では、ＣＰＵ
モジュールに熱拡散用の放熱フィンを一体成型する実装
構造がに記載されている。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
はＣＰＵモジュールの両面に部品が実装されていたり、
放熱フィンが装着されており、小型の情報処理装置で用
いることの配慮が不十分である。
はＣＰＵモジュールの両面に部品が実装されていたり、
放熱フィンが装着されており、小型の情報処理装置で用
いることの配慮が不十分である。
【０００４】また、パーソナルコンピュータへ実装され
たときの効率的な放熱についても配慮が不十分である。
たときの効率的な放熱についても配慮が不十分である。
【０００５】更には、パーソナルコンピュータへ実装さ
れたときの電磁シールドの点の配慮もなされていない。
等の問題を有している。
れたときの電磁シールドの点の配慮もなされていない。
等の問題を有している。
【０００６】本発明の目的は、パーソナルコンピュータ
等の小型の情報処理装置に適したＣＰＵモジュールを提
供することにある。
等の小型の情報処理装置に適したＣＰＵモジュールを提
供することにある。
【０００７】更に、放熱対策を十分考慮しつつ小型化の
要求を満たすＣＰＵモジュールを提供することにある。
要求を満たすＣＰＵモジュールを提供することにある。
【０００８】本発明の他の目的は放熱効率の良い薄型の
情報処理装置を提供することにある。
情報処理装置を提供することにある。
【０００９】また本発明は、電磁シールド構造にも適し
たＣＰＵモジュールを提供することも目的とする。
たＣＰＵモジュールを提供することも目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、プロセッサと、外部と電気的に接続するコネクタ
と、前記プロセッサと前記コネクタとの間の信号の授受
をコントロールするシステムコントロール回路と、前記
プロセッサ、前記コネクタ及び前記システムコントロー
ル回路を実装するプリント基板とからなるＣＰＵモジュ
ールにおいて、一方の面で前記プリント板と張り合わさ
れ、他方の面を略平面状とした金属板を設け、前記プリ
ント基板にキャビティを形成し、該キャビティ部に前記
プロセッサをベアチップ状態で搭載し、該ベアチップの
一方の面を前記金属板と接合させたものである。
に、プロセッサと、外部と電気的に接続するコネクタ
と、前記プロセッサと前記コネクタとの間の信号の授受
をコントロールするシステムコントロール回路と、前記
プロセッサ、前記コネクタ及び前記システムコントロー
ル回路を実装するプリント基板とからなるＣＰＵモジュ
ールにおいて、一方の面で前記プリント板と張り合わさ
れ、他方の面を略平面状とした金属板を設け、前記プリ
ント基板にキャビティを形成し、該キャビティ部に前記
プロセッサをベアチップ状態で搭載し、該ベアチップの
一方の面を前記金属板と接合させたものである。
【００１１】プロセッサがベアチップの状態で金属板に
接合するので、プロセッサが発する熱は金属板に伝導す
る。熱が金属板から放出され十分な冷却がなされる。片
側が平面状なのでパーソナルコンピュータ等の情報処理
装置に実装するときに、その筺体等の他の部材と平面で
接っせられ、他の部材を通して熱を伝導させることがで
きるので情報処理装置への搭載時にさらに放熱効果を増
す。
接合するので、プロセッサが発する熱は金属板に伝導す
る。熱が金属板から放出され十分な冷却がなされる。片
側が平面状なのでパーソナルコンピュータ等の情報処理
装置に実装するときに、その筺体等の他の部材と平面で
接っせられ、他の部材を通して熱を伝導させることがで
きるので情報処理装置への搭載時にさらに放熱効果を増
す。
【００１２】ＣＰＵモジュールの部品が片面実装で他の
面は平面なためＣＰＵモジュールの薄型化が図られる。
プロセッサのペアチップ実装と合わせて非常に小型のＣ
ＰＵモジュールができる。従ってこれが実装される情報
処理装置自体を小型、薄型化することができる。
面は平面なためＣＰＵモジュールの薄型化が図られる。
プロセッサのペアチップ実装と合わせて非常に小型のＣ
ＰＵモジュールができる。従ってこれが実装される情報
処理装置自体を小型、薄型化することができる。
【００１３】更に、情報処理装置の電磁シールドの一部
となるようにマザーボードへ実装することができる点で
も情報処理装置の小型化に効果がある。
となるようにマザーボードへ実装することができる点で
も情報処理装置の小型化に効果がある。
【００１４】また、前記キャビティ部を前記金属板より
熱伝導率の低い部材で封止すれば、熱が上部に向かうこ
とを防止し、金属板側からの放熱率を多くすることがで
きる。コネクタがある面への放熱を少なくすることがで
きるので、マザーボード側へ熱が伝わることを低減でき
る。
熱伝導率の低い部材で封止すれば、熱が上部に向かうこ
とを防止し、金属板側からの放熱率を多くすることがで
きる。コネクタがある面への放熱を少なくすることがで
きるので、マザーボード側へ熱が伝わることを低減でき
る。
【００１５】前記封止したキャビティ上部に、微少なギ
ャップを介して２段目の基板を搭載し該２段目の基板に
電子部品を実装することもできる。ギャップが微少なこ
とによりその内部の空気は対流を起こさないのでギャッ
プ自体に断熱効果があるため、前段で述べた効果が増
す。また、プロセッサを搭載した基板の上に多段に部品
を搭載できるのでモジュールの面積を小さくすることが
できる。
ャップを介して２段目の基板を搭載し該２段目の基板に
電子部品を実装することもできる。ギャップが微少なこ
とによりその内部の空気は対流を起こさないのでギャッ
プ自体に断熱効果があるため、前段で述べた効果が増
す。また、プロセッサを搭載した基板の上に多段に部品
を搭載できるのでモジュールの面積を小さくすることが
できる。
【００１６】更に、２段目の基板に載せる電子部品をプ
ロセッサとのつながりの強いキャッシュメモリ及びキャ
ッシュメモリ制御機構とすることにより、プロセッサと
の間の信号線の長さを短くでき、高速化、高信頼化が達
成する製品が提供できる。
ロセッサとのつながりの強いキャッシュメモリ及びキャ
ッシュメモリ制御機構とすることにより、プロセッサと
の間の信号線の長さを短くでき、高速化、高信頼化が達
成する製品が提供できる。
【００１７】この２段目の基板に載せるキャッシュメモ
リもベアチップ状態で搭載するので、ＣＰＵモジュール
の高さを低く抑え、面積も小さくすることができる。
リもベアチップ状態で搭載するので、ＣＰＵモジュール
の高さを低く抑え、面積も小さくすることができる。
【００１８】プロセッサをベアチップ状態で搭載した
が、このベアチップの搭載方法を金属バンプを用いて基
板と接続するフェイスダウン方式で搭載する場合及びチ
ップサイズパッケージ(ＣＳＰ)状態で搭載する場合にも
ベアチップと比してやや効果は劣るがある程度本願発明
の目的を達せられる。
が、このベアチップの搭載方法を金属バンプを用いて基
板と接続するフェイスダウン方式で搭載する場合及びチ
ップサイズパッケージ(ＣＳＰ)状態で搭載する場合にも
ベアチップと比してやや効果は劣るがある程度本願発明
の目的を達せられる。
【００１９】一方で、従来は特にノート型のパーソナル
コンピュータのマザーボードに搭載される部品の中では
ＣＰＵモジュールが最も高いものの一つであったため
に、ノート型パーソナルコンピュータの高さを低くでき
ない原因となっていた。
コンピュータのマザーボードに搭載される部品の中では
ＣＰＵモジュールが最も高いものの一つであったため
に、ノート型パーソナルコンピュータの高さを低くでき
ない原因となっていた。
【００２０】本願発明では、ＣＰＵモジュールがノート
型パーソナルコンピュータを設計する上で高さの制限と
させないことをも目的とする。
型パーソナルコンピュータを設計する上で高さの制限と
させないことをも目的とする。
【００２１】この目的を達成するために、ＣＰＵモジュ
ールの実装面までの高さを１０ミリメートル以下にし
た。現在ノート型パーソナルコンピュータにはＰＣＭＣ
ＩＡで標準化されるＰＣカードが搭載され、ＰＣカード
が縦に２枚ささるＰＣカードスロットが汎用品として用
いられることがほとんどである。この高さが標準仕様の
都合上１０．５ミリメートルの高さとなる。本願発明で
はＣＰＵモジュールの実装面からの高さを１０ミリメー
トル以下とすることで、ＣＰＵモジュールがノート型パ
ーソナルコンピュータの高さ設計の上で制限とならない
ようすることを可能にし、薄型のノート型パーソナルコ
ンピュータの提供を可能とした。
ールの実装面までの高さを１０ミリメートル以下にし
た。現在ノート型パーソナルコンピュータにはＰＣＭＣ
ＩＡで標準化されるＰＣカードが搭載され、ＰＣカード
が縦に２枚ささるＰＣカードスロットが汎用品として用
いられることがほとんどである。この高さが標準仕様の
都合上１０．５ミリメートルの高さとなる。本願発明で
はＣＰＵモジュールの実装面からの高さを１０ミリメー
トル以下とすることで、ＣＰＵモジュールがノート型パ
ーソナルコンピュータの高さ設計の上で制限とならない
ようすることを可能にし、薄型のノート型パーソナルコ
ンピュータの提供を可能とした。
【００２２】１０ミリメートル以下のＣＰＵモジュール
とするために、キャビティ部にプロセッサを搭載し、最
も高い部品であるコネクタを実装する面に他の部品を全
て搭載した。
とするために、キャビティ部にプロセッサを搭載し、最
も高い部品であるコネクタを実装する面に他の部品を全
て搭載した。
【００２３】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を詳細に説明する。
例を詳細に説明する。
【００２４】図１は本発明の一実施例のＣＰＵ（中央処
理ユニット）モジュールの断面図を示す。ＣＰＵモジュ
ール２はプロセッサが発する熱を拡散する熱拡散板とし
ての金属板１０２をベースとして、ＣＰＵモジュール２
の電力の殆どを消費し発熱量の大きいＣＰＵベアチップ
２０とＣＰＵモジュール基板１０１を接続した構造であ
る。プロセッサを金属板１０２と接する構造とするため
ＣＰＵモジュール基１０１にはキャビティ（貫通孔）が
形成されている。
理ユニット）モジュールの断面図を示す。ＣＰＵモジュ
ール２はプロセッサが発する熱を拡散する熱拡散板とし
ての金属板１０２をベースとして、ＣＰＵモジュール２
の電力の殆どを消費し発熱量の大きいＣＰＵベアチップ
２０とＣＰＵモジュール基板１０１を接続した構造であ
る。プロセッサを金属板１０２と接する構造とするため
ＣＰＵモジュール基１０１にはキャビティ（貫通孔）が
形成されている。
【００２５】ＣＰＵベアチップ２０とＣＰＵモジュール
基板１０１は純金などの材料でできたボンディングワイ
ヤ１０３で電気的に接続される。ベアチップは樹脂等で
パッケージされていない金属がむきだしのチップであ
る。ＣＰＵモジュール２とＣＰＵモジュール基板１０１
のキャビティ部分およびボンディングワイヤ１０３との
間にできた隙間はＣＰＵモジュール基板１０１のキャビ
ティを埋めて、ＣＰＵモジュール基板１０１が直方体と
なるようにボッディングレジン１０４で充填される。ボ
ッディングレジンは金属板よりも熱の伝導率が低い。こ
のように構成されたＣＰＵモジュール基板１０１には、
さらにキャッシュサブモジュール４０、システムコント
ローラ３０およびインターフェース用コネクタ９０とい
った主要部品を搭載する。システムコントローラは、本
実施例ではＢＧＡ（ボールグリッドアレイ）である。
基板１０１は純金などの材料でできたボンディングワイ
ヤ１０３で電気的に接続される。ベアチップは樹脂等で
パッケージされていない金属がむきだしのチップであ
る。ＣＰＵモジュール２とＣＰＵモジュール基板１０１
のキャビティ部分およびボンディングワイヤ１０３との
間にできた隙間はＣＰＵモジュール基板１０１のキャビ
ティを埋めて、ＣＰＵモジュール基板１０１が直方体と
なるようにボッディングレジン１０４で充填される。ボ
ッディングレジンは金属板よりも熱の伝導率が低い。こ
のように構成されたＣＰＵモジュール基板１０１には、
さらにキャッシュサブモジュール４０、システムコント
ローラ３０およびインターフェース用コネクタ９０とい
った主要部品を搭載する。システムコントローラは、本
実施例ではＢＧＡ（ボールグリッドアレイ）である。
【００２６】キャッシュサブモジュール４０をプロセッ
サを搭載した部分の上に搭載するので著しい小型化が可
能である。
サを搭載した部分の上に搭載するので著しい小型化が可
能である。
【００２７】マザーボードと接続するためのコネクタが
最も物理的高さの高い部品であり、本例では3.25ミリメ
ートルの高さである。本実施例では上述した構造として
いるため金属板１０２と基板１０１の高さ2.5ミリメー
トルと合わせて5.75ミリメートルという超薄型化のＣＰ
Ｕモジュールとすることができている。
最も物理的高さの高い部品であり、本例では3.25ミリメ
ートルの高さである。本実施例では上述した構造として
いるため金属板１０２と基板１０１の高さ2.5ミリメー
トルと合わせて5.75ミリメートルという超薄型化のＣＰ
Ｕモジュールとすることができている。
【００２８】図２は本発明の一実施例の上面図であり、
図１と同じ構成要素には同じ符号が付してある。以下の
図においても同様に同じ構成要素には同じ符号が付して
ある。
図１と同じ構成要素には同じ符号が付してある。以下の
図においても同様に同じ構成要素には同じ符号が付して
ある。
【００２９】図２中、クロックドライバ６０は適応シス
テムによりＣＰＵモジュール２に搭載されず、インター
フェース用コネクタ９０を通してマザーボード等の外部
からクロックを供給してもよい。小型チップ部品９１
は、比較的高周波領域のノイズ対策として実装するチッ
プセラミックコンデンサ、およびバスのプルアップや初
期設定のストラッピング用のプルアップもしくはプルダ
ウン、信号のダンピング等に使用するチップ抵抗、およ
び温度センサーとして用いるチップサーミスタ等であ
り、大型チップ部品９２は、ＣＰＵベアチップ２０がク
ロック停止状態から復帰してクロック供給を開始して通
常動作状態に遷移する時などのように比較的低周波領域
での電源ノイズを吸収するための大容量の例えばチップ
タンタルコンデンサや、温度のセンシングをシリアルバ
スを介して温度情報を伝送するインテリジェントな温度
センサー、およびＣＰＵモジュール２が要求する特殊な
電源電圧を作るのに必要なＤＣ/ＤＣコンバータやコイ
ル、大容量のコンデンサなどである。
テムによりＣＰＵモジュール２に搭載されず、インター
フェース用コネクタ９０を通してマザーボード等の外部
からクロックを供給してもよい。小型チップ部品９１
は、比較的高周波領域のノイズ対策として実装するチッ
プセラミックコンデンサ、およびバスのプルアップや初
期設定のストラッピング用のプルアップもしくはプルダ
ウン、信号のダンピング等に使用するチップ抵抗、およ
び温度センサーとして用いるチップサーミスタ等であ
り、大型チップ部品９２は、ＣＰＵベアチップ２０がク
ロック停止状態から復帰してクロック供給を開始して通
常動作状態に遷移する時などのように比較的低周波領域
での電源ノイズを吸収するための大容量の例えばチップ
タンタルコンデンサや、温度のセンシングをシリアルバ
スを介して温度情報を伝送するインテリジェントな温度
センサー、およびＣＰＵモジュール２が要求する特殊な
電源電圧を作るのに必要なＤＣ/ＤＣコンバータやコイ
ル、大容量のコンデンサなどである。
【００３０】キャッシュサブモジュール４０には、非同
期型もしくはクロック同期型のSRAMが使用されデータが
格納されるキャッシュSRAM41を必要なキャッシュ容量に
応じて例えば256kBの容量が必要であれば1Mbの容量のキ
ャッシュSRAM41を２個搭載し、512kBの容量が必要であ
れば1Mbの容量のキャッシュSRAM41を４個搭載する。
期型もしくはクロック同期型のSRAMが使用されデータが
格納されるキャッシュSRAM41を必要なキャッシュ容量に
応じて例えば256kBの容量が必要であれば1Mbの容量のキ
ャッシュSRAM41を２個搭載し、512kBの容量が必要であ
れば1Mbの容量のキャッシュSRAM41を４個搭載する。
【００３１】キャッシュサブモジュール４０には４個の
搭載スペースがあるので２Ｍｂ構成のャッシュSRAM41を
使用すれば1MBのキャッシュ容量を確保できる。キャッ
シュサブモジュール４０には、ほかにキャッシュSRAM41
に格納したデータのアドレスの一部を格納するTAG SRAM
42および必要に応じて、デカップリング用のチップセラ
ミックコンデンサや、例えば1MbのキャッシュSRAM41を
２個用いて256kBのキャッシュ容量を実現するか４個用
いて512kBの容量を実現するかの選択を行うためのジャ
ンパ用チップ抵抗を実装する。キャッシュ容量に応じた
TAG SRAM42に要求される容量およびビット構成はキャッ
シング方式により様々であるのでここでは説明しない。
キャッシュ搭載パターンを４つ備えた構成としたモジュ
ール構成としているので大きさを変更せずＣＰＵモジュ
ールに搭載される形状は標準構成のままキャッシュ容量
の選択が可能となり、設計の自由度を高めることができ
る。
搭載スペースがあるので２Ｍｂ構成のャッシュSRAM41を
使用すれば1MBのキャッシュ容量を確保できる。キャッ
シュサブモジュール４０には、ほかにキャッシュSRAM41
に格納したデータのアドレスの一部を格納するTAG SRAM
42および必要に応じて、デカップリング用のチップセラ
ミックコンデンサや、例えば1MbのキャッシュSRAM41を
２個用いて256kBのキャッシュ容量を実現するか４個用
いて512kBの容量を実現するかの選択を行うためのジャ
ンパ用チップ抵抗を実装する。キャッシュ容量に応じた
TAG SRAM42に要求される容量およびビット構成はキャッ
シング方式により様々であるのでここでは説明しない。
キャッシュ搭載パターンを４つ備えた構成としたモジュ
ール構成としているので大きさを変更せずＣＰＵモジュ
ールに搭載される形状は標準構成のままキャッシュ容量
の選択が可能となり、設計の自由度を高めることができ
る。
【００３２】キャッシュSRAM41とTAG SRAM42のパッケー
ジ形態は両方ともベアチップの場合、両方ともプラスチ
ックやセラミックでモールドされたパッケージの場合、
いずれかがベアチップでいずれかがモールドされたパッ
ケージの場合があるが、本実施例の説明はキャッシュSR
AM41にベアチップを使い、TAG SRAM42にプラスチックモ
ールドされたTSOPを使った場合である。ベアチップを用
いることにより、より小型薄型化が実現できる。
ジ形態は両方ともベアチップの場合、両方ともプラスチ
ックやセラミックでモールドされたパッケージの場合、
いずれかがベアチップでいずれかがモールドされたパッ
ケージの場合があるが、本実施例の説明はキャッシュSR
AM41にベアチップを使い、TAG SRAM42にプラスチックモ
ールドされたTSOPを使った場合である。ベアチップを用
いることにより、より小型薄型化が実現できる。
【００３３】図３は本発明のＣＰＵモジュールの一実施
例の裏面図であり、熱拡散板として利用する金属板１０
２の形状を示す。このように、金属板１０２には複数の
固定用の穴が設けられているだけで電子部品等はいっさ
い搭載、実装せず、水平平面型の熱インターフェースと
する。このように熱抵抗が低く単純な形状の熱インター
フェースを提供する事で、情報処理装置システムの放熱
構造設計が容易となる。また情報処理装置の筺体等を利
用した放熱に適した構造となり放熱効果も高くなる。
例の裏面図であり、熱拡散板として利用する金属板１０
２の形状を示す。このように、金属板１０２には複数の
固定用の穴が設けられているだけで電子部品等はいっさ
い搭載、実装せず、水平平面型の熱インターフェースと
する。このように熱抵抗が低く単純な形状の熱インター
フェースを提供する事で、情報処理装置システムの放熱
構造設計が容易となる。また情報処理装置の筺体等を利
用した放熱に適した構造となり放熱効果も高くなる。
【００３４】図４はキャッシュサブモジュール40の部品
面パターンの一例であり、ベアチップで供給されるキャ
ッシュSRAM41とTSOPの形態で供給されるTAG SRAM42の実
装パタンおよび位置の例を示している。図４中、チップ
部品４６はデカップリング用のチップセラミックコンデ
ンサおよびジャンパ用チップ抵抗の実装パタンおよび位
置の例である。
面パターンの一例であり、ベアチップで供給されるキャ
ッシュSRAM41とTSOPの形態で供給されるTAG SRAM42の実
装パタンおよび位置の例を示している。図４中、チップ
部品４６はデカップリング用のチップセラミックコンデ
ンサおよびジャンパ用チップ抵抗の実装パタンおよび位
置の例である。
【００３５】図５はキャッシュサブモジュール40のハン
ダ面パターンの一例であり、はんだボール１０７によ
り、キャッシュサブモジュール40とＣＰＵモジュール基
板１０１を電気的および機械的に接続する。本例ではは
んだボール１０７を搭載する丸いランドのアレイはキャ
ッシュサブモジュール40の短手方向の両辺がわに分離し
た形状になっているのは、ＣＰＵベアチップ２０を実装
するキャビティをまたいで搭載するためである。
ダ面パターンの一例であり、はんだボール１０７によ
り、キャッシュサブモジュール40とＣＰＵモジュール基
板１０１を電気的および機械的に接続する。本例ではは
んだボール１０７を搭載する丸いランドのアレイはキャ
ッシュサブモジュール40の短手方向の両辺がわに分離し
た形状になっているのは、ＣＰＵベアチップ２０を実装
するキャビティをまたいで搭載するためである。
【００３６】また、この１５２個のはんだボール１０７
用の丸いランドのアレイは、はんだボールを用いたBGA
(Ball Grid Array)での実装に限定されるものでなく、
キャッシュサブモジュール40とＣＰＵモジュール基板１
０１側のランドの両方のランドにはんだ印刷してリフロ
ーして搭載するLGA(Land Grid Array)の形態をとる場合
でもよい。キャッシュサブモジュール40の実装方法は何
もBGAやLGAといった特定の実装形態に限定されるもので
はないが、薄型化を考慮した場合は望ましい実装形態と
言える。
用の丸いランドのアレイは、はんだボールを用いたBGA
(Ball Grid Array)での実装に限定されるものでなく、
キャッシュサブモジュール40とＣＰＵモジュール基板１
０１側のランドの両方のランドにはんだ印刷してリフロ
ーして搭載するLGA(Land Grid Array)の形態をとる場合
でもよい。キャッシュサブモジュール40の実装方法は何
もBGAやLGAといった特定の実装形態に限定されるもので
はないが、薄型化を考慮した場合は望ましい実装形態と
言える。
【００３７】図６は図１に示すＣＰＵモジュールを情報
処理装置に搭載したときのシステムブロック図であり、
情報処理装置１の全体システムの一例を示すものであ
る。
処理装置に搭載したときのシステムブロック図であり、
情報処理装置１の全体システムの一例を示すものであ
る。
【００３８】ＣＰＵモジュール２だけのシングルプロセ
ッサシステムの場合と、ＣＰＵモジュール２とＣＰＵモ
ジュール２’等の複数のモジュールで構成するマルチプ
ロセッサシステムの場合の構成がある。ＣＰＵモジュー
ル２は、図１および図２に示すインターフェースコネク
タ９０を物理的インターフェースとしてもつが、論理的
には主に主記憶のバスであるDRAMインターフェース７お
よび汎用のシステムバスである例えばPCI(Peripheral C
omponent Interconect)などのシステムバス８をインタ
ーフェースとしてもつ、さらに高速にデータを転送する
必要のあるグラフィックコントローラとのインターフェ
ースとして専用のグラフィックポート９をインターフェ
ースとして持つ場合もある。ＣＰＵモジュール２の内部
は、いままで説明してきたようにＣＰＵベアチップ２０
とCPUバスインターフェース機能、キャッシュコントロ
ル機能、DRAMインターフェース機能、システムバスイン
ターフェース機能、専用ポートコントロール機能をもつ
ブリッジであるシステムコントローラ３０およびキャッ
シュサブモジュール４０が、主にCPUバス５０を介して
接続されている。このＣＰＵモジュール２を中心にし
て、DRAMインターフェース７を介してＤＲＡＭモジュー
ル３、およびグラフィックポート９を介してグラフィッ
クモジュール４が接続される。グラフィックモジュール
４はグラフィックポート９にグラフィックコントローラ
４０１が接続され、フレームバッファインターフェース
４０３を介してフレームバッファ４０２が接続され、表
示信号４０４でディスプレイを駆動する。また、グラフ
ィック専用のインターフェースのない一般的システムで
はシステムバス８を介してグラフィックモジュール４と
同等の機能のグラフィックモジュールを接続して、CRT
や液晶ディスプレイに文字やグラフィックスの表示を行
う。
ッサシステムの場合と、ＣＰＵモジュール２とＣＰＵモ
ジュール２’等の複数のモジュールで構成するマルチプ
ロセッサシステムの場合の構成がある。ＣＰＵモジュー
ル２は、図１および図２に示すインターフェースコネク
タ９０を物理的インターフェースとしてもつが、論理的
には主に主記憶のバスであるDRAMインターフェース７お
よび汎用のシステムバスである例えばPCI(Peripheral C
omponent Interconect)などのシステムバス８をインタ
ーフェースとしてもつ、さらに高速にデータを転送する
必要のあるグラフィックコントローラとのインターフェ
ースとして専用のグラフィックポート９をインターフェ
ースとして持つ場合もある。ＣＰＵモジュール２の内部
は、いままで説明してきたようにＣＰＵベアチップ２０
とCPUバスインターフェース機能、キャッシュコントロ
ル機能、DRAMインターフェース機能、システムバスイン
ターフェース機能、専用ポートコントロール機能をもつ
ブリッジであるシステムコントローラ３０およびキャッ
シュサブモジュール４０が、主にCPUバス５０を介して
接続されている。このＣＰＵモジュール２を中心にし
て、DRAMインターフェース７を介してＤＲＡＭモジュー
ル３、およびグラフィックポート９を介してグラフィッ
クモジュール４が接続される。グラフィックモジュール
４はグラフィックポート９にグラフィックコントローラ
４０１が接続され、フレームバッファインターフェース
４０３を介してフレームバッファ４０２が接続され、表
示信号４０４でディスプレイを駆動する。また、グラフ
ィック専用のインターフェースのない一般的システムで
はシステムバス８を介してグラフィックモジュール４と
同等の機能のグラフィックモジュールを接続して、CRT
や液晶ディスプレイに文字やグラフィックスの表示を行
う。
【００３９】システムバス８には、ネットワークコント
ローラやSCSIコントローラ等のさまざまな機能ブロック
が接続可能である。例えばＰＣカードスロットに接続さ
れる通信用のＰＣカード等23が接続される。また、例え
ばPCIのように比較的新しい規格であり高速なシステム
バスだけでは従来のインターフェースを持つi/o装置の
接続が困難かつコストアップになるので、システムバス
８にはIDE10やISA12といった従来のインターフェスとの
ブリッジとなるPCI to i/o ブリッジ５が接続される。I
DE10には安価なHDD/CD-ROMドライブ６が接続され、ISA1
2には比較的低速で問題の発生しない。
ローラやSCSIコントローラ等のさまざまな機能ブロック
が接続可能である。例えばＰＣカードスロットに接続さ
れる通信用のＰＣカード等23が接続される。また、例え
ばPCIのように比較的新しい規格であり高速なシステム
バスだけでは従来のインターフェースを持つi/o装置の
接続が困難かつコストアップになるので、システムバス
８にはIDE10やISA12といった従来のインターフェスとの
ブリッジとなるPCI to i/o ブリッジ５が接続される。I
DE10には安価なHDD/CD-ROMドライブ６が接続され、ISA1
2には比較的低速で問題の発生しない。
【００４０】更にサウンドコントローラやモデムなどが
接続される。その他i/oインターフェース１１には、フ
ロッピーディスク装置やキーボードやポインティングデ
バイス等が接続される。
接続される。その他i/oインターフェース１１には、フ
ロッピーディスク装置やキーボードやポインティングデ
バイス等が接続される。
【００４１】今度は、図１２を用いてＣＰＵモジュール
２の詳細な機能的構造を説明する。図１２はＣＰＵモジ
ュールブロック図であり、ＣＰＵモジュール２の内部に
はＣＰＵベアチップ２０とCPUバスインターフェース機
能、キャッシュコントロル機能、DRAMインターフェース
機能、システムバスインターフェース機能をもつブリッ
ジであるシステムコントローラ３０およびキャッシュサ
ブモジュール４０が、主にCPUバス５０を介して接続す
る大まかな構造はすでに説明してあるので、ここでは、
それ以外の詳細部分の説明を行う。
２の詳細な機能的構造を説明する。図１２はＣＰＵモジ
ュールブロック図であり、ＣＰＵモジュール２の内部に
はＣＰＵベアチップ２０とCPUバスインターフェース機
能、キャッシュコントロル機能、DRAMインターフェース
機能、システムバスインターフェース機能をもつブリッ
ジであるシステムコントローラ３０およびキャッシュサ
ブモジュール４０が、主にCPUバス５０を介して接続す
る大まかな構造はすでに説明してあるので、ここでは、
それ以外の詳細部分の説明を行う。
【００４２】ＣＰＵベアチップ２０の物理的距離の近い
位置に温度センサー７０を実装し、温度センス信号７１
を出力する。ＣＰＵベアチップ２０が、電源オン、リセ
ット後どのようなモードで動作すべきかを指定するモー
ド設定信号２１の設定はモード設定用チップ分品８０で
行う。
位置に温度センサー７０を実装し、温度センス信号７１
を出力する。ＣＰＵベアチップ２０が、電源オン、リセ
ット後どのようなモードで動作すべきかを指定するモー
ド設定信号２１の設定はモード設定用チップ分品８０で
行う。
【００４３】ＣＰＵベアチップ２０はクロックで動作す
るが、ＣＰＵ用クロック信号６１をクロックドライバ６
０が駆動する。このクロックドライバ６０はシステムコ
ントロラ用クロック信号６２およびマザーボード用クロ
ック信号６３も駆動する。DRAMインターフェース７がク
ロックに同期する同期型のDRAMをもサポートする場合
は、クロックドライバ６０はDRAMインターフェース７に
もクロックを供給する。
るが、ＣＰＵ用クロック信号６１をクロックドライバ６
０が駆動する。このクロックドライバ６０はシステムコ
ントロラ用クロック信号６２およびマザーボード用クロ
ック信号６３も駆動する。DRAMインターフェース７がク
ロックに同期する同期型のDRAMをもサポートする場合
は、クロックドライバ６０はDRAMインターフェース７に
もクロックを供給する。
【００４４】また、クロックドライバ６０がマザーボー
ド用クロック信号６３も駆動する方式ではなく、マザー
ボード側にクロックドライバ６０を搭載してＣＰＵベア
チップ２０およびシステムコントロラ３０にクロック信
号を供給する方式もある。ＣＰＵベアチップ２０は通常
動作のための信号だけではなく、診断用バス２２をも
ち、システムコントローラ３０も同じように診断用バス
２２に接続される場合もある。
ド用クロック信号６３も駆動する方式ではなく、マザー
ボード側にクロックドライバ６０を搭載してＣＰＵベア
チップ２０およびシステムコントロラ３０にクロック信
号を供給する方式もある。ＣＰＵベアチップ２０は通常
動作のための信号だけではなく、診断用バス２２をも
ち、システムコントローラ３０も同じように診断用バス
２２に接続される場合もある。
【００４５】キャッシュサブモジュール４０のキャッシ
ュＳＲＡＭ４１にはＣＰＵバス５０以外にキャッシュ制
御信号４３が接続され、ＴＡＧ ＳＲＡＭ４２はＣＰＵ
バス５０のアドレス信号の一部以外にTAGデータ/書込み
制御信号４４で接続する。また、システムコントローラ
３０には、パワーマネージメントの為の制御信号などの
その他制御信号３１も存在する。
ュＳＲＡＭ４１にはＣＰＵバス５０以外にキャッシュ制
御信号４３が接続され、ＴＡＧ ＳＲＡＭ４２はＣＰＵ
バス５０のアドレス信号の一部以外にTAGデータ/書込み
制御信号４４で接続する。また、システムコントローラ
３０には、パワーマネージメントの為の制御信号などの
その他制御信号３１も存在する。
【００４６】図７は、図１で説明したＣＰＵモジュール
２の断面図のポイントとなる部分を拡大して説明するた
めの断面構造拡大図である。図７を下から説明する。金
属板１０２の上に、接着剤を塗布したＣＰＵモジュール
基板１０１を接続し、ＣＰＵモジュール基板１０１のキ
ャビティ部分の金属板１０２の上に導電性の接着剤であ
る銀ペースト１０５を塗布してＣＰＵベアチップ２０を
搭載し、ボンディングワイヤ１０３でＣＰＵベアチップ
２０とＣＰＵモジュール基板１０１とを電気的に接続
し、ポッディングレジンで穴埋めする。この状態で、下
方向へは直接金属を接続するので熱抵抗が低く、上方向
へは樹脂が充填されているので熱抵抗が高くなってい
る。
２の断面図のポイントとなる部分を拡大して説明するた
めの断面構造拡大図である。図７を下から説明する。金
属板１０２の上に、接着剤を塗布したＣＰＵモジュール
基板１０１を接続し、ＣＰＵモジュール基板１０１のキ
ャビティ部分の金属板１０２の上に導電性の接着剤であ
る銀ペースト１０５を塗布してＣＰＵベアチップ２０を
搭載し、ボンディングワイヤ１０３でＣＰＵベアチップ
２０とＣＰＵモジュール基板１０１とを電気的に接続
し、ポッディングレジンで穴埋めする。この状態で、下
方向へは直接金属を接続するので熱抵抗が低く、上方向
へは樹脂が充填されているので熱抵抗が高くなってい
る。
【００４７】さらに、エアギャップ１０６を挟んでキャ
ッシュサブモジュール基板４５が存在するので、上方向
への熱抵抗はさらに高くなり、熱は殆ど下方に伝導し、
キャッシュサブモジュール基板４５への伝導は非常に小
さいため、キャッシュＳＲＡＭ４１等の電子部品/回路
の搭載が可能となる。なお、空気の層が非常に薄い場合
は殆ど熱対流が発生せず、断熱の効果がある。本発明の
ＢＧＡの場合ギャップは0.5mm程度であり十分に断熱効
果がある。このような構造により放熱方向をコントロー
ルする事が可能となる。
ッシュサブモジュール基板４５が存在するので、上方向
への熱抵抗はさらに高くなり、熱は殆ど下方に伝導し、
キャッシュサブモジュール基板４５への伝導は非常に小
さいため、キャッシュＳＲＡＭ４１等の電子部品/回路
の搭載が可能となる。なお、空気の層が非常に薄い場合
は殆ど熱対流が発生せず、断熱の効果がある。本発明の
ＢＧＡの場合ギャップは0.5mm程度であり十分に断熱効
果がある。このような構造により放熱方向をコントロー
ルする事が可能となる。
【００４８】図８にノートパソコンでの適用例を示す。
情報処理装置１は、ノートブック型パーソナルコンピュ
ータの形状であり、液晶表示パネル１００１と調整ボリ
ューム１００２等を持つ構造である。
情報処理装置１は、ノートブック型パーソナルコンピュ
ータの形状であり、液晶表示パネル１００１と調整ボリ
ューム１００２等を持つ構造である。
【００４９】ＣＰＵモジュール２をマザーボード１００
４に接続し、ＣＰＵモジュール２の金属板１０２を下部
筐体１００５に取り付ける事で、熱は主に下部筐体１０
０５側に伝導しマザーボード１００４には殆ど伝導して
いかないので、キーボード１００３に熱が伝わらないの
で、キーボードが熱くて情報処理装置１を操作するユー
ザーに不快感を与える事のない情報処理装置が実現でき
る。なお図８中１００６はＰＣカードソケットである。
ノーご型のパーソナルコンピュータのマザーボードに実
装される部品の中で、最も物理的な高さが必要なのがこ
のＰＣカードソケットである。標準化団体で標準の寸法
が定められており、２段構成の汎用品で10.5ミリメート
ルの高さが必要とされる。本構成ではＣＰＵモジュール
の高さを10ミリメートル以下とし、ＣＰＵモジュールに
よる高さの制限の配慮をノート型パーソナルコンピュー
タの設計上低減させることができる。
４に接続し、ＣＰＵモジュール２の金属板１０２を下部
筐体１００５に取り付ける事で、熱は主に下部筐体１０
０５側に伝導しマザーボード１００４には殆ど伝導して
いかないので、キーボード１００３に熱が伝わらないの
で、キーボードが熱くて情報処理装置１を操作するユー
ザーに不快感を与える事のない情報処理装置が実現でき
る。なお図８中１００６はＰＣカードソケットである。
ノーご型のパーソナルコンピュータのマザーボードに実
装される部品の中で、最も物理的な高さが必要なのがこ
のＰＣカードソケットである。標準化団体で標準の寸法
が定められており、２段構成の汎用品で10.5ミリメート
ルの高さが必要とされる。本構成ではＣＰＵモジュール
の高さを10ミリメートル以下とし、ＣＰＵモジュールに
よる高さの制限の配慮をノート型パーソナルコンピュー
タの設計上低減させることができる。
【００５０】また、ＣＰＵモジュール２の金属板側を下
部筐体１００５に密着させるには薄い熱伝導シートを使
う方法及びシリコングリースを塗布する方法等がある。
部筐体１００５に密着させるには薄い熱伝導シートを使
う方法及びシリコングリースを塗布する方法等がある。
【００５１】図９にノートパソコンでの適用例２を示
す。この例は金属板１０２と金属の下部筐体１００５を
共通、一体にしたものであり、同じく金属製の上部筐体
１００７と隙間なく圧接する事でシステム全体の電磁シ
ールドを効果的に形成可能である。
す。この例は金属板１０２と金属の下部筐体１００５を
共通、一体にしたものであり、同じく金属製の上部筐体
１００７と隙間なく圧接する事でシステム全体の電磁シ
ールドを効果的に形成可能である。
【００５２】図１０にノートパソコンでの適用例３を示
す。この例は、マザーボードを下部筐体１００５側に搭
載する方法であり、キーボード１００３が多少暖まって
もかまわないコンセプトでの情報処理装置での構造を示
す。
す。この例は、マザーボードを下部筐体１００５側に搭
載する方法であり、キーボード１００３が多少暖まって
もかまわないコンセプトでの情報処理装置での構造を示
す。
【００５３】ここまでは、ＣＰＵベアチップ２０をプリ
ント基板の接続する側の面に対し、ベアチップの回路及
びパッドが形成された面が同じ向きであるファイスアッ
プとなるワイヤボンディングによる接続での例を説明し
てきたが、以下ではベアチップの回路及びパッドが形成
された面とプリント基板の接続する側の面が対向する向
きであるフェイスダウンとなるFCA(Flip Chip Attach)
による接続例について述べる。
ント基板の接続する側の面に対し、ベアチップの回路及
びパッドが形成された面が同じ向きであるファイスアッ
プとなるワイヤボンディングによる接続での例を説明し
てきたが、以下ではベアチップの回路及びパッドが形成
された面とプリント基板の接続する側の面が対向する向
きであるフェイスダウンとなるFCA(Flip Chip Attach)
による接続例について述べる。
【００５４】図１１にフェイスダウン型モジュール例を
示す。４６はキャッシュサブモジュール４０に搭載する
チップ部品であり、１０８は金バンプであり、ＣＰＵベ
アチップ２０はボンディングワイヤでなくはんだバンプ
や金バンプ１０８を形成したあとＣＰＵモジュール基板
１０１に直接接続する。
示す。４６はキャッシュサブモジュール４０に搭載する
チップ部品であり、１０８は金バンプであり、ＣＰＵベ
アチップ２０はボンディングワイヤでなくはんだバンプ
や金バンプ１０８を形成したあとＣＰＵモジュール基板
１０１に直接接続する。
【００５５】この例ではシステムコントローラ３０もＣ
ＰＵベアチップ２０と同じように接続し、伝熱緩衝材１
０９を介して金属板１０２に接続する。伝熱緩衝材１０
９により、複数のベアチップのＣＰＵモジュール基板１
０１からの縦方向の寸法ずれを吸収して、金属板１０２
に効率良く熱を伝える事が出来る。
ＰＵベアチップ２０と同じように接続し、伝熱緩衝材１
０９を介して金属板１０２に接続する。伝熱緩衝材１０
９により、複数のベアチップのＣＰＵモジュール基板１
０１からの縦方向の寸法ずれを吸収して、金属板１０２
に効率良く熱を伝える事が出来る。
【００５６】このような構造をとる事で、フェイスダウ
ン型の実装においても直接チップから放熱可能であり、
ワイヤボンディングよりも給電及び信号配線パターンが
短くなるので、実装密度は高くなり、高速動作が可能に
なる。図１１は、キャッシングしたデータを格納するメ
モリー素子と、キャッシングしたデータの主記憶上のア
ドレスの一部を格納するメモリー素子を搭載する方法と
して、２段型基板を使用するキャッシュサブモジュール
４０の形態で説明してあるが、必ずしもサブモジュール
の形態をとる必要はなく、ＣＰＵモジュール基板１０１
に直接メモリー素子を搭載する方法もある。
ン型の実装においても直接チップから放熱可能であり、
ワイヤボンディングよりも給電及び信号配線パターンが
短くなるので、実装密度は高くなり、高速動作が可能に
なる。図１１は、キャッシングしたデータを格納するメ
モリー素子と、キャッシングしたデータの主記憶上のア
ドレスの一部を格納するメモリー素子を搭載する方法と
して、２段型基板を使用するキャッシュサブモジュール
４０の形態で説明してあるが、必ずしもサブモジュール
の形態をとる必要はなく、ＣＰＵモジュール基板１０１
に直接メモリー素子を搭載する方法もある。
【００５７】最も部品の形状が小さいのはベアチップで
あるが、特にフェイスダウンの場合、基板の配線ピッチ
がシリコンのベアチップのパッド寸法に依存するため、
非常にファインなピッチの基板を作成する必要があるた
め、基板が高価になる、製造歩留まりが上がらないとい
った問題がある。このような問題を解決する事を狙っ
て、近年CSP(Chip Size Package)という殆どベアチップ
と変わらない投影面積のICパッケージが開発されてい
る。このCSPを使ったモジュール例を図１３に示す。図
１３において、２００１はＣＳＰであり、２００２はＣ
ＳＰモールド部分、２００３はＱＦＰ(Quad Flat Packa
ge)を示す。このようにＣＳＰを使う事で、ベアチップ
をFCAで実装するのと同様のモジュールを構成可能であ
る。図１３では、チップが露出したCSPを図示したが、
チップが何らかの材質の物質で覆われた形状のCSPでも
ある程度熱抵抗が増加するが、クリティカルな場合でな
ければ使用可能である。
あるが、特にフェイスダウンの場合、基板の配線ピッチ
がシリコンのベアチップのパッド寸法に依存するため、
非常にファインなピッチの基板を作成する必要があるた
め、基板が高価になる、製造歩留まりが上がらないとい
った問題がある。このような問題を解決する事を狙っ
て、近年CSP(Chip Size Package)という殆どベアチップ
と変わらない投影面積のICパッケージが開発されてい
る。このCSPを使ったモジュール例を図１３に示す。図
１３において、２００１はＣＳＰであり、２００２はＣ
ＳＰモールド部分、２００３はＱＦＰ(Quad Flat Packa
ge)を示す。このようにＣＳＰを使う事で、ベアチップ
をFCAで実装するのと同様のモジュールを構成可能であ
る。図１３では、チップが露出したCSPを図示したが、
チップが何らかの材質の物質で覆われた形状のCSPでも
ある程度熱抵抗が増加するが、クリティカルな場合でな
ければ使用可能である。
【００５８】図１１ではベアチップを用いたキャッシュ
サブモジュールが図示され、図１３ではＱＦＰおよびＴ
ＳＯＰが直接搭載された図になっているが、２段型の基
板を使ったサブモジュールの形態でも直接パッケージタ
イプのICを直に実装する方法のいずれでもＣＰＵモジュ
ールは構成可能であり、ＣＰＵ及びシステムコントロー
ラの実装形態も図１、図１１、図１３の何れで示す形態
でも実現可能であり、キャッシュサブモジュールとＣＰ
Ｕの実装形態は何れの組合わせでも可能である。
サブモジュールが図示され、図１３ではＱＦＰおよびＴ
ＳＯＰが直接搭載された図になっているが、２段型の基
板を使ったサブモジュールの形態でも直接パッケージタ
イプのICを直に実装する方法のいずれでもＣＰＵモジュ
ールは構成可能であり、ＣＰＵ及びシステムコントロー
ラの実装形態も図１、図１１、図１３の何れで示す形態
でも実現可能であり、キャッシュサブモジュールとＣＰ
Ｕの実装形態は何れの組合わせでも可能である。
【００５９】本発明により、情報処理装置の効率のよい
冷却設計が容易になる。また、情報処理装置を使う人に
熱的不快感を与えない薄型軽量の放熱設計が可能とな
る。さらに電磁シールドを容易に構成可能なCPUモジュ
ールを提供できる。
冷却設計が容易になる。また、情報処理装置を使う人に
熱的不快感を与えない薄型軽量の放熱設計が可能とな
る。さらに電磁シールドを容易に構成可能なCPUモジュ
ールを提供できる。
【００６０】本発明によれば、ベアチップCPUを熱拡散
板に直接接続し、熱拡散板のベアチップCPU接続側のみ
に他の電子部品を実装する片面実装の形態をとる事によ
り高効率の放熱の効果と、熱インターフェースを略平面
とする事により、情報処理装置の放熱構造の設計が容易
となる効果がある。
板に直接接続し、熱拡散板のベアチップCPU接続側のみ
に他の電子部品を実装する片面実装の形態をとる事によ
り高効率の放熱の効果と、熱インターフェースを略平面
とする事により、情報処理装置の放熱構造の設計が容易
となる効果がある。
【００６１】また、熱拡散板の片側には電子回路および
部品が実装されない事から、熱拡散板に金属を使用する
事により熱拡散板が電磁シールドの一部として利用可能
となり、放射ノイズ対策が容易になる効果がある。
部品が実装されない事から、熱拡散板に金属を使用する
事により熱拡散板が電磁シールドの一部として利用可能
となり、放射ノイズ対策が容易になる効果がある。
【００６２】さらに、発熱量の大きいベアチップCPUの
封止に熱伝導率の低い樹脂を用い、さらに上層の回路と
の間に薄い空気層を形成する事により、熱拡散板への熱
抵抗に比較し、上層回路への熱抵抗を十分小さくできる
ので、短い距離で熱のアイソレートが可能となり、CPU
に近接して別の電子回路を実装できるので実装密度が高
くなる効果と、熱的不快感をユーザーに与えない薄型の
情報処理装置が提供可能となる効果がある。
封止に熱伝導率の低い樹脂を用い、さらに上層の回路と
の間に薄い空気層を形成する事により、熱拡散板への熱
抵抗に比較し、上層回路への熱抵抗を十分小さくできる
ので、短い距離で熱のアイソレートが可能となり、CPU
に近接して別の電子回路を実装できるので実装密度が高
くなる効果と、熱的不快感をユーザーに与えない薄型の
情報処理装置が提供可能となる効果がある。
【００６３】ベアチップとパッケージングされた電子部
品を部品毎に最適に選択しているので、高密度な実装と
なり、情報処理装置の小型化の効果がる。高密度実装に
より信号および電源配線パタンが短くなる事からシステ
ムの動作マージンが大きくなり高い信頼性を確保できる
事、動作マージンをある基準で決めると信号の高速化が
図られ高性能な情報処理装置実現できる効果がある。
品を部品毎に最適に選択しているので、高密度な実装と
なり、情報処理装置の小型化の効果がる。高密度実装に
より信号および電源配線パタンが短くなる事からシステ
ムの動作マージンが大きくなり高い信頼性を確保できる
事、動作マージンをある基準で決めると信号の高速化が
図られ高性能な情報処理装置実現できる効果がある。
【００６４】また、本発明によれば、キャビティ部にプ
ロセッサを搭載し、最も高い部品であるコネクタを実装
する面に他の部品を全て搭載して、高さを１０ミリメー
トルに抑えた。これにより、情報処理装置に実装したと
きに他の部品では最も高い部品であるＰＣカードスロッ
ト以下に抑えることができ、マザーボードに実装したと
きにＣＰＵモジュールの高さが全体の筺体に影響を与え
ることがなくなり、情報処理装置を薄く構成することが
できる。
ロセッサを搭載し、最も高い部品であるコネクタを実装
する面に他の部品を全て搭載して、高さを１０ミリメー
トルに抑えた。これにより、情報処理装置に実装したと
きに他の部品では最も高い部品であるＰＣカードスロッ
ト以下に抑えることができ、マザーボードに実装したと
きにＣＰＵモジュールの高さが全体の筺体に影響を与え
ることがなくなり、情報処理装置を薄く構成することが
できる。
【００６５】
【発明の効果】本発明によれば、ベアチップCPUを熱拡
散板に直接接続し、熱拡散板のベアチップCPU接続側の
みに他の電子部品を実装する片面実装の形態をとる事に
より高効率の放熱の効果と、熱インターフェースを略平
面とする事により、情報処理装置の放熱構造の設計が容
易となる効果がある。
散板に直接接続し、熱拡散板のベアチップCPU接続側の
みに他の電子部品を実装する片面実装の形態をとる事に
より高効率の放熱の効果と、熱インターフェースを略平
面とする事により、情報処理装置の放熱構造の設計が容
易となる効果がある。
【図１】本発明のＣＰＵモジュールの一実施例の断面図
である。
である。
【図２】本発明のＣＰＵモジュールの一実施例の上面図
である。
である。
【図３】本発明のＣＰＵモジュールの一実施例の裏面図
である。
である。
【図４】サブモジュールの部品面パターンの一例を示す
図である。
図である。
【図５】サブモジュールのハンダ面パターンの一例を示
す図である。
す図である。
【図６】本発明の情報処理装置の一実施例のシステムブ
ロック図である。
ロック図である。
【図７】図１に示すＣＰＵモジュールのプロセッサ搭載
部分の断面構造図である。
部分の断面構造図である。
【図８】ノートパソコンへの実装例を示す図である。
【図９】ノートパソコンへの他の実装例を示す図であ
る。
る。
【図１０】ノートパソコンへの更に他の実装例を示す図
である。
である。
【図１１】フェイスダウン型のＣＰＵモジュールを説明
する図である。
する図である。
【図１２】ＣＰＵモジュールのブロック図である。
【図１３】チップサイズパッケージのプロセッサを搭載
したＣＰＵモジュールを示す図である。
したＣＰＵモジュールを示す図である。
１…情報処理装置，２…ＣＰＵモジュール，３…ＤＲＡ
Ｍモジュール，４…グラフィックモジュール，５…PCI
to i/o ブリッジ，６…HDD/CD-ROMドライブ，７…DRAM
インターフェース，８…システムバス，９…グラフィッ
クポート，１０…IDE，１１…その他i/oインターフェー
ス，１２…ISAバス，２０…CPUベアチップ，２１…モー
ド設定信号，２２…診断用バス，３０…システムコント
ローラ，３１…その他制御信号，４０…キャッシュサブ
モジュール，４１…キャッシュSRAM，４２…TAG SRAM，
４３…キャッシュ制御信号，４４…TAGデータ/書込み制
御信号，４５…キャッシュサブモジュール基板，４６…
チップ部品，５０…CPUバス，６０…クロックドライ
バ，６１…CPU用クロック信号，６２…システムコント
ローラ用クロック信号，６３…マザーボード用クロック
信号，７０…温度センサー，７１…温度センス信号，８
０…モード設定用チップ部品，９０…インターフェース
コネクタ，９１…小型チップ部品，９２…大型チップ部
品，１０１…ＣＰＵモジュール基板，１０２…金属板，
１０３…ボンディングワイヤ，１０４…ポッディングレ
ジン，１０５…銀ペースト，１０６…エアギャップ，１
０７…はんだボール，１０８…金バンプ，１０９…伝熱
緩衝材，４０１…グラフィックコントローラ，４０２…
フレームバッファ，４０３…フレームバッファインター
フェース，４０４…表示信号，１００１…液晶表示パネ
ル，１００２…調整ボリューム，１００３…キーボー
ド，１００４…マザーボード，１００５…下部筐体，１
００６…PCカードソケット，１００７…上部筐体，２０
０１…CSP，２００２…CSPモールド部分，２００３…Ｑ
ＦＰ
Ｍモジュール，４…グラフィックモジュール，５…PCI
to i/o ブリッジ，６…HDD/CD-ROMドライブ，７…DRAM
インターフェース，８…システムバス，９…グラフィッ
クポート，１０…IDE，１１…その他i/oインターフェー
ス，１２…ISAバス，２０…CPUベアチップ，２１…モー
ド設定信号，２２…診断用バス，３０…システムコント
ローラ，３１…その他制御信号，４０…キャッシュサブ
モジュール，４１…キャッシュSRAM，４２…TAG SRAM，
４３…キャッシュ制御信号，４４…TAGデータ/書込み制
御信号，４５…キャッシュサブモジュール基板，４６…
チップ部品，５０…CPUバス，６０…クロックドライ
バ，６１…CPU用クロック信号，６２…システムコント
ローラ用クロック信号，６３…マザーボード用クロック
信号，７０…温度センサー，７１…温度センス信号，８
０…モード設定用チップ部品，９０…インターフェース
コネクタ，９１…小型チップ部品，９２…大型チップ部
品，１０１…ＣＰＵモジュール基板，１０２…金属板，
１０３…ボンディングワイヤ，１０４…ポッディングレ
ジン，１０５…銀ペースト，１０６…エアギャップ，１
０７…はんだボール，１０８…金バンプ，１０９…伝熱
緩衝材，４０１…グラフィックコントローラ，４０２…
フレームバッファ，４０３…フレームバッファインター
フェース，４０４…表示信号，１００１…液晶表示パネ
ル，１００２…調整ボリューム，１００３…キーボー
ド，１００４…マザーボード，１００５…下部筐体，１
００６…PCカードソケット，１００７…上部筐体，２０
０１…CSP，２００２…CSPモールド部分，２００３…Ｑ
ＦＰ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 栗原 良一
神奈川県海老名市下今泉810番地 株式
会社日立製作所 オフィスシステム事業
部内
(72)発明者 坂上 雅一
神奈川県海老名市下今泉810番地 株式
会社日立製作所 オフィスシステム事業
部内
(72)発明者 上村 康浩
神奈川県秦野市堀山下１番地 株式会社
日立インフォメ−ションテクノロジ−内
(56)参考文献 特開 平９−17905（ＪＰ，Ａ)
特開 平８−78621（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
Claims (2)
- 【請求項１】 記憶装置等の半導体部品を搭載するマザー
ボードと、該マザーボードを実装する筺体と、電磁シー
ルド用シールドエンクロージャを含む情報処理装置にお
いて、 前記マザーボードに、 プロセッサと、外部と電気的に接続するコネクタと、前
記プロセッサと前記コネクタとの間の信号の授受をコン
トロールするシステムコントロール回路と、前記プロセ
ッサ、前記コネクタ及び前記システムコントロール回路
を実装するプリント基板とからなるＣＰＵモジュールで
あって、一方の面で前記プリント板と張り合わされ、他
方の面を略平面状とした金属板を設け、前記プリント基
板にキャビティを形成し、該キャビティ部に前記プロセ
ッサをベアチップ状態で搭載し、該ベアチップの一方の
面を前記金属板と接合させたＣＰＵモジュールを、前記
電磁シールド用エンクロージャの一部として構成するよ
うに接続することを特徴とする情報処理装置。 - 【請求項２】 請求項１記載の情報処理装置において、前
記CPUモジュールは、前記マザーボードの実装面からの
最大の高さが１０ミリメートル以下であるのＣＰＵモジ
ュールであることを特徴とした情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01095497A JP3397067B2 (ja) | 1997-01-24 | 1997-01-24 | Ｃｐｕモジュール及び情報処理装置 |
| US09/010,185 US6069793A (en) | 1997-01-24 | 1998-01-21 | Circuit module and information processing apparatus |
| TW087100871A TW408256B (en) | 1997-01-24 | 1998-01-22 | Circuit module and information processing apparatus |
| US09/557,161 US6266242B1 (en) | 1997-01-24 | 2000-04-25 | Circuit module and information processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01095497A JP3397067B2 (ja) | 1997-01-24 | 1997-01-24 | Ｃｐｕモジュール及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209368A JPH10209368A (ja) | 1998-08-07 |
| JP3397067B2 true JP3397067B2 (ja) | 2003-04-14 |
Family
ID=11764596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01095497A Expired - Fee Related JP3397067B2 (ja) | 1997-01-24 | 1997-01-24 | Ｃｐｕモジュール及び情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397067B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3914651B2 (ja) | 1999-02-26 | 2007-05-16 | エルピーダメモリ株式会社 | メモリモジュールおよびその製造方法 |
| JP2012151326A (ja) | 2011-01-20 | 2012-08-09 | Toshiba Corp | 半導体装置の製造方法、半導体装置及び電子部品のシールド方法 |
-
1997
- 1997-01-24 JP JP01095497A patent/JP3397067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209368A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069793A (en) | Circuit module and information processing apparatus | |
| US5432913A (en) | Computer system module | |
| US7154175B2 (en) | Ground plane for integrated circuit package | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| US20080192428A1 (en) | Thermal management system for computers | |
| JP2501266B2 (ja) | 半導体モジュ―ル | |
| JPH10270496A (ja) | 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法 | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| JP4447615B2 (ja) | 半導体モジュール | |
| JP3936191B2 (ja) | 半導体モジュール | |
| JP2001118984A (ja) | 電子モジュール及びコネクタ付電子モジュール | |
| JP2882116B2 (ja) | ヒートシンク付パッケージ | |
| JP3968703B2 (ja) | リードレスパッケージおよび半導体装置 | |
| JPH10326862A (ja) | メモリ・カード用の改良型チップ実装構造 | |
| JPH1187574A (ja) | 垂直実装形半導体チップパッケージ及びそれを含むパッケージモジュール | |
| JPH11186771A (ja) | 回路モジュール及び情報処理装置 | |
| JP3397067B2 (ja) | Ｃｐｕモジュール及び情報処理装置 | |
| JP2009505435A (ja) | マイクロプロセッサとレベル４キャッシュとを有するパッケージ | |
| JP2961976B2 (ja) | ヒートシンク付半導体パッケージ | |
| JP2718203B2 (ja) | ヒートシンク付セラミックパッケージ | |
| US7679201B2 (en) | Device package | |
| JPH07202120A (ja) | 高放熱型メモリおよび高放熱型メモリモジュール | |
| JPH11297876A (ja) | ボール・グリッド・アレイの実装構造 | |
| JPH09283664A (ja) | 回路モジュールの冷却装置 | |
| JP3460930B2 (ja) | 電子回路パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |