JP3393804B2

JP3393804B2 - 電界効果トランジスタとその形成方法

Info

Publication number: JP3393804B2
Application number: JP35584697A
Authority: JP
Inventors: 元一小川
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-12-24
Filing date: 1997-12-24
Publication date: 2003-04-07
Anticipated expiration: 2017-12-24
Also published as: JPH11186288A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電界効果トランジス
タとその形成方法に関し、特にシリコン基板上にガリウ
ム砒素などから成る活性層を形成した電界効果トランン
ジスタとその形成方法に関する。

【０００２】

【従来の技術】ガリウム砒素のような周期表第III-V 族
の化合物半導体を用いた電子デバイスは、シリコンを用
いたデバイスより高速・高周波域で動作することが可能
であるため、マイクロ波デバイスやミリ波デバイスなど
の電子素子ヘの利用が拡大している。

【０００３】ところが、化合物半導体のみから成るバル
ク状の化合物半導体基板は、口径が末だ３〜４インチ、
大きくても５〜６インチ程度と小さく、しかも高価格で
あり、６〜８インチさらには１２インチといった大口径
化が達成されて低価格であるシリコン基板と比較して、
その上に形成される半導体装置の量産化と今後の成長を
困難としている。

【０００４】そこで、注目されているのがシリコン基板
上に化合物半導体層をエピタキシャル成長させたヘテロ
エピタキシャル成長の化合物半導体基板である。シリコ
ン基板上に化合物半導体をエピタキシャル成長すること
で、化合物半導体層を有する基板の大口径化と低コスト
化が可能となる。また、シリコン基板上に化合物半導体
層を形成した基板は、機械的強度に優れ、且つ熱伝導性
が高いため、半導体装置を形成した際の放熱性に優れる
などの特徴を有する。また、ガリウム砒素などの化合物
半導体材料は、光学特性と電気特性を併せ持つため、シ
リコン基板上に優れた結晶性の化合物半導体を成長でき
れば、ＭＥＳＦＥＴ（金属半導体電界効果トランジス
タ）やＨＥＭＴ（高電子移動度トランジスタ）などの電
子素子と共に、ＬＥＤやＬＤなどの光素子を同一基板上
に作製した光・電子混成デバイスを実現することも可能
になる。

【０００５】シリコン基板上に化合物半導体を形成した
半導体基板は、このような多くのメリットを持つ反面、
シリコンなどの第IV族の元素から成る基板上にガリウム
砒素などのIII-V 族の元素から成る化合物半導体層をヘ
テロエピタキシャル成長させると、化合物半導体層の成
長初期における成長時の基板温度が高いため、化合物半
導体層に基板材料のシリコン原子が拡散侵入し、これが
化合物半導体に対してドーパントとなって化合物半導体
層が低抵抗となり、それを用いたデバイス特性が劣化す
るという問題があった。

【０００６】シリコン基板上に形成した化合物半導体層
上に、さらに第２の化合物半導体層を形成し、この第２
の化合物半導体層をデバイスの動作層とする場合、シリ
コン基板の直上に形成した化合物半導体層が第２の化合
物半導体層よりも充分に高抵抗にならないため、動作層
に形成されたデバイスの特性を劣化させたり、デバイス
間の素子分離が不十分となって素子の集積化（ＩＣ化）
を困難にしていた。例えば、ＦＥＴでは、ピンチオフ特
性の低下、しきい値のシフト、ドレインコンダクタンス
の増加を起こし、素子の性能を低下させる。また、素子
を高集積化した場合、素子間のリーク電流の発生などに
よって素子の分離特性が低下し、集積回路の動作不良、
消費電力の増加、遅延時間の増加などの性能低下をもた
らす。

【０００７】そこで、このシリコン基板と化合物半導体
層との界面での低抵抗層によるデバイスヘの悪影響を軽
減もしくは無くすために幾つかの技術が開示されてい
る。

【０００８】例えば特開平７−２７３０２４号公報で
は、シリコン基板上に１×１０¹⁸ａｔｏｍｓ・ｃｍ^-3以
上のＰ型の不純物を導入した化合物半導体から成るバッ
ファ層を形成することにより、シリコン基板との界面の
低抵抗化を防止した化合物半導体基板が開示されてい
る。

【０００９】また、特開平８−３２１４４４号公報で
は、シリコン基板表面に凹凸を形成し、その上に化合物
半導体を成長し、その後高温アニール手段を経て、界面
にＰＮ接合を形成し、これを空乏層とすることによっ
て、シリコン基板との界面近傍に形成される低抵抗層の
実質的な厚みを小さくして低抗値を高くし、デバイスヘ
の悪影響を小さくした化合物半導体基板が開示されてい
る。

【００１０】さらに、特開平５−１４４７６４号公報で
は、シリコン基板上にガリウム砒素層を成長させた後、
ガリウム砒素層の上から酸素イオンを界面に到達するよ
うに高エネルギーで注入して、このシリコン基板との界
面近傍を高抵抗化した化合物半導体基板が開示されてい
る。

【００１１】さらにまた、特開平６−２０８９６３号公
報では、シリコン基板と化合物半導体層との間に、酸素
を１×１０¹⁶〜１０²¹ａｔｏｍｓ・ｃｍ^-3添加した高低
抗な化合物半導体層を少なくとも１層形成することによ
り、シリコン基板との界面近傍に導電層が形成されるこ
とを防止した化合物半導体基板が開示されている。

【００１２】

【発明が解決しようとする課題】しかしながら、特開平
７−２７３０２４号公報のように、シリコン基板上に１
×１０¹⁸ａｔｏｍｓ・ｃｍ^-3以上のＰ型の不純物を導入
した化合物半導体から成るバッファ層を形成した場合、
シリコン基板に近いバッファ層の下層部では１×１０¹⁸
ａｔｏｍｓ・ｃｍ^-3以上のＰ型不純物の導入で、より高
抵抗化することも可能であるが、シリコンの拡散濃度が
小さいバッファ層の中層部から上層部では、逆効果とし
て導入したＰ型不純物によって低抵抗化するという問題
がある。

【００１３】また、特開平８−３２１４４４号公報のよ
うに、シリコン基板上に凹凸を形成して、その上にエピ
タキシャル成長させた極薄の動作層は、基板の凹凸の影
響を受けて結晶中に欠陥が生じており、この動作層にデ
バイスが形成されると、化合物半導体デバイスの大きな
特徴である高い電子移動度が低下し、化合物半導体デバ
イス本来の特性である高速動作性などが発揮できないと
いった問題を生じてしまう。

【００１４】また、特開平５−１４４７６４号公報のよ
うに、シリコン基板上にガリウム砒素層を成長させた後
に、ガリウム砒素層の上から酸素イオンをシリコン基板
との界面に到達するように高エネルギーで注入して界面
近傍を高低抗化する場合、デバイスを形成するガリウム
砒素層に与えるダメージが強く、イオン注入後のアニー
ルによってダメージを軽減したとしても、完全に回復さ
せることは難しく、また酸素濃度の層分布の制御が困難
で、ガリウム砒素デバイスの大きな特徴である高い電子
移動度が劣化し、ガリウム砒素デバイス本来の特性であ
る高速動作性などの特性が発揮できないといった問題が
ある。

【００１５】また、特開平６−２０８９６３号公報のよ
うに、シリコン基板と化合物半導体層との間に、１×１
０¹⁶〜１０²¹ａｔｏｍｓ・ｃｍ^-3で、酸素を添加した膜
厚２００ｎｍ以上の高抵抗な化合物半導体層を形成する
ことにより、界面近傍の導電層の絶縁不良の防止を図る
場合、高濃度の酸素添加では成長表面が荒れ、例え酸素
添加濃度を抑制したとしても、膜厚が厚くなった場合、
成長表面が荒れる傾向がある。

【００１６】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、シリコン基板上にエピタキ
シャル成長させる化合物半導体層が低抵抗化したり、結
晶性が損なわれることを解消した電界効果トランジスタ
とその形成方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る電界効果トランジスタでは、シリコ
ン基板上にバッファ層と活性層を設け、この活性層上に
ゲート電極とソース・ドレイン電極を設けた電界効果ト
ランジスタにおいて、前記バッファ層上に酸化したＡｌ
_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層をその一部が帯状
に突出するように設けた。

【００１８】また、請求項４に係る電界効果トランジス
タの形成方法では、シリコン基板上にバッファ層と活性
層を形成して、この活性層上にゲート電極とソース・ド
レイン電極を形成する電界効果トランジスタの形成方法
において、前記シリコン基板上にバッファ層となるＧａ
Ａｓ層、５００Å以上の厚みを有するＡｌ_xＧａ_1-xＡ
ｓ（０．９≦ｘ≦１）層、および活性層となる層を形成
し、前記Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層の一
部と活性層となる層が帯状に突出して残るように他の部
分をエッチング除去した後に、このＡｌ_xＧａ_1-xＡｓ
（０．９≦ｘ≦１）層をウエット酸化する。

【００１９】

【発明の実施の形態】以下、各請求項に係る発明を詳細
に説明する。図１は、請求項１に係る電界効果トランジ
スタを示す平面図、図２は図１中のＡ−Ａ’線断面図で
あり、１はゲート電極、２はソース電極、３はドレイン
電極である。また、図１中、Ｍは化合物半導体の活性層
６を残してエッチングされたメサ部である。この電界効
果トランジスタでは、ゲート幅Ｗｇは５０〜２００μｍ
程度に形成され、ゲート長Ｌｇは０．１〜２μｍ程度に
形成され、ソース電極２とドレイン電極３との間隔幅Ｌ
ｓｄは１〜１０μｍ程度に形成され、ソース電極幅Ｌｓ
とドレイン電極幅Ｌｄは１０〜５０μｍ程度に形成され
る。

【００２０】本発明では、化合物半導体層を形成するた
めの基板として、シリコン基板４が用いられる。化合物
半導体層を形成するための基板として、シリコン基板４
を用いると、機械的強度が優れ、４インチ以上の大口径
の基板を用いることができ、基板の割れに起因する製造
歩留まりの低下を大幅に改善することができる。また、
シリコン（Ｓｉ）の熱伝導率は３００Ｋで１．４５ｗａ
ｔｔ／ｃｍ℃と良好であることから、ＦＥＴの放熱性を
大幅に向上させることができる。

【００２１】このシリコン基板４上には、ＧａＡｓから
成るバッファ層５が０．２〜２μｍの厚みに形成されて
いる。

【００２２】このバッファ層５上には、酸化されたＡｌ
_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８が０．０５〜５
μｍの厚みに形成されている。この酸化されたＡｌ_xＧ
ａ_1-xＡｓ（０．９≦ｘ≦１）層８は、その一部が帯状
に突出したメサ状に形成されており、メサ幅はゲート幅
Ｗ_gよりも若干小さく設定されている。この酸化された
Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８は１０⁵Ω
ｃｍ以上の比抵抗を有する。このように、バッファ層５
上に酸化されたＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）
層８を形成すると、シリコン基板４と活性層６およびゲ
ート電極１との絶縁性が大幅に向上する。その結果、バ
ッファ層５側への電流の漏れがなくなって、相互コンダ
クタンスが大きくなると共に、ノイズ特性が向上し、さ
らに浮遊容量が小さくなって高周波特性が向上する。こ
の場合、Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８
は、例えば１０００Å程度の膜厚に形成される。なお、
Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８の膜厚が５
００Å未満の場合や、Ａｌ組成ｘが０．９未満の場合、
酸化時間が長時間となり、実用的でない。

【００２３】バッファ層５上には、活性層６が形成され
ている。この活性層６は、例えばＧａＡｓなどから成
り、例えば１〜５×１０¹⁷ａｔｏｍｓ・ｃｍ^-3 程度の
電子密度を有する。この活性層６は、１０００〜５００
０Å程度の厚みに形成される。なお、この活性層６の電
子密度と膜厚は、所望とするＦＥＴの特性にあわせて適
宜選択される。

【００２４】さらに、必要に応じて、ソース電極１やド
レイン電極２とのオーミック抵抗を低減させるために、
電子密度として５×１０¹⁷〜２×１０¹⁸ｃｍ^-3のｎ型Ｇ
ａＡｓ層などで構成される厚み１００〜２０００Å程度
のコンタクト層７を設けてもよい。

【００２５】なお、ゲート電極１を形成する部位の活性
層６は必要に応じてリセスエッチングを行って凹状に形
成してもよい。

【００２６】活性層６上には、ゲート電極１が形成され
ている。このゲート電極１は、例えば、ＴｉとＡｌやＡ
ｕの二層構造のものなどで構成される。この場合、Ｔｉ
は３００Å程度の厚みに形成され、ＡｌやＡｕは３００
０Åの程度の厚みに形成される。

【００２７】コンタクト層７上には、ＳｉＯ₂等の絶縁
膜９が形成されており、この絶縁膜９に形成されたコン
タトホールを介して、ソース電極２とドレイン電極３が
コンタクト層７に接続されている。

【００２８】ソース電極２とドレイン電極３は、ＡｕＧ
ｅ／Ｎｉ／Ａｕなどで構成される。ＡｕＧｅは例えば１
０００Å程度の厚みに、またＮｉは３００Å程度の厚み
に、さらにＡｕは３０００Å程度の厚みに形成される。

【００２９】なお、必要に応じてゲート電極１の一部
（ワイヤボンディングのパッド部Ｐ）、ソース電極２、
およびドレイン電極３に、２〜５μｍ程度の厚みのＡｕ
めっき層を設け、ＦＥＴの耐電力性を向上させるように
してもよい。

【００３０】なお、図２に示すように、活性層６と酸化
したＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８との間
に、不純物濃度が１×１０¹⁶ａｔｏｍｓ・ｃｍ^-3以下の
アンドープＡｌ_yＧａ_1-yＡｓ（０≦ｙ＜０．９）層１
０を設けてもよい。このように、活性層６と酸化したＡ
ｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８との間に、ア
ンドープＡｌ_yＧａ_1-yＡｓ（０≦ｙ＜０．９）層１０
を挿入すると、活性層６中の電子の移動度が向上し、さ
らに高周波特性が改善できる。

【００３１】次に、上述のような電界効果トランジスタ
の形成方法を説明する。まず、図３（ａ）に示すよう
に、各化合物半導体層５、８’、６、７を形成する。シ
リコン基板４上に、ＭＯＣＶＤ法やＭＢＥ法で、通常の
２段階成長法を用いて、ＧａＡｓから成るバッファ層５
を０．２〜２μｍの厚みに成長させる。次に、Ａｌ_xＧ
ａ_1-xＡｓ（０．９≦ｘ≦１）層８’を０．０５〜５μ
ｍの厚みに成長させる。次に、電子密度として１×１０
¹⁷〜５×１０¹⁷ｃｍ^-3の活性層６となるｎ型ＧａＡｓ層
を１０００〜５０００Å成長させる。さらに、必要に応
じて、ソース電極２やドレイン電極３とのオーミック抵
抗を低減させるために、電子密度として５×１０¹⁷〜２
×１０¹⁸ｃｍ^-3のコンタクト層７となるｎ型ＧａＡｓ層
を１００〜２０００Å成長させる。

【００３２】次に、図３（ｂ）に示すように、コンタク
ト層７、活性層６、存在する場合にはアンドープＡｌ_y
Ｇａ_1-yＡｓ（０≦ｙ＜０．９）層１０、およびＡｌ_x
Ｇａ_1-xＡｓ（０．９≦ｘ≦１）層８’の一部が帯状に
突出するように、メサ部Ｍに対応した部分をメサエッチ
ングする。この際、通常のフォトリソグラフィーを用
い、所望のメサ領域をフォトレジストでマスクし、硫
酸、過酸化水素水、水の混合液をエッチャントとし、Ａ
ｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８’の途中まで
エッチングする。

【００３３】次に、Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦
１）層８’のウエット酸化を行う。まず、メサ領域Ｍを
形成したシリコン基板４を石英チューブの加熱炉に入れ
る。次に、９０℃前後の恒温槽中の超純水に窒素を１〜
１０リットル／分バブリングすることで超純水の蒸気を
石英チューブ内に供給する。石英チューブを４００〜５
００℃に加熱し、１〜１０時間酸化することでＡｌ_xＧ
ａ_1-xＡｓ（０．９≦ｘ≦１）層８’の酸化層８を得
る。酸化に必要な時間と温度は、Ａｌ_xＧａ_1-xＡｓ
（０．９≦ｘ≦１）層８’の膜厚、Ａｌ組成ｘ、メサ部
Ｍの幅により異なるが、メサ部Ｍの幅が１００μｍでＡ
ｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層８’の膜厚が１
０００Åの時、４００℃で３時間のウエット酸化で、活
性層６の下のＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層
８’の酸化が完了する。この場合、ＡｌＡｓは層の内側
に向かって数百μｍの厚みに酸化されるが、ＧａＡｓは
酸化されない。したがって、活性層６およびコンタクト
層７も酸化されない。

【００３４】なお、Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦
１）層８の膜厚が５００Å未満の場合や、Ａｌ組成ｘが
０．９未満の場合、酸化時間が長時間となり、実用的で
ない。

【００３５】次に、図３（ｃ）に示すように、ゲート電
極１を形成する。つまり、Ｔｉ（約３００Å）とＡｌ
（約３０００Å）やＡｕ（約３０００Å）を蒸着して、
リフトオフ法によりゲート電極１を形成する。なお、活
性層６にリセス領域を設ける場合は、ゲート電極１を形
成する前に、フォトリソグラフィとエッチングを用いて
化合物半導体層６のリセスエッチングを行う。

【００３６】次に、図２に示すように、ＳｉＯ₂等の絶
縁膜９を形成した後に、コンタクトホールを開け、Ａｕ
Ｇｅ（約１０００Å）／Ｎｉ（約３００Å）／Ａｕ（約
３０００Å）を蒸着し、リフトオフ法でソース電極２と
ドレイン電極３を形成する。水素ガスや窒素ガスの雰囲
気中、約４５０℃で約２分間アニールすることでソース
電極２とドレイン電極３と化合物半導体層７をオーミッ
ク接合させる。

【００３７】最後に、必要に応じて、ゲート電極１の一
部（ワイヤボンディング用パッド部）とソース電極２、
ドレイン電極３にＡｕメッキを行い、Ａｕ膜厚を２μｍ
から５μｍ形成し、ＦＥＴの耐電力性を向上させる。

【００３８】

【発明の効果】以上のように、請求項１に係る電界効果
トランジスタによれば、バッファ層上に酸化したＡｌ_x
Ｇａ_1-xＡｓ（０．９≦ｘ≦１）層をその一部が突出す
るように設けたことから、バッファ層の上層部分が極め
て高抵抗化し、バッファ層側への漏れ電流がなくなっ
て、相互コンダクタンスとノイズ特性が改善され、また
浮遊容量が小さくなって高周波特性の良好な電界効果ト
ランジスタとなる。

【００３９】また、請求項４に係る電界効果トランジス
タの形成方法によれば、バッファ層８上に５００Å以上
のＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層を形成し、
このＡｌ_xＧａ_1-xＡｓ層の一部がメサ状になるように
他の部分をエッチング除去した成後に、このバッファ層
をウエット酸化して絶縁層化することから、ゲート電
極、ソース電極、ドレイン電極の各電極と活性層を容易
に電気的に絶縁することができ、もってこれら電極のパ
ッド部とバッファ層やシリコン基板の間の寄生容量を容
易に低減させることができ、相互コンダクタンスとノイ
ズ特性が改善され、高周波特性を大幅に改善した電界効
果トランジスタとなる。

【図面の簡単な説明】

【図１】請求項１ないし請求項３に係る電界効果トラン
ジスタの一実施形態を示す平面図である。

【図２】図１のＡ−Ａ’線断面図である。

【図３】請求項４に係る電界効果トランジスタの形成方
法の一実施形態を示す断面図である。

【符号の説明】

１‥‥‥ゲート電極、２‥‥‥ソース電極、３‥‥‥ド
レイン電極、４‥‥‥シリコン基板、５‥‥‥バッファ
層、６‥‥‥活性層、７‥‥‥コンタクト層、８‥‥‥
酸化したＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層

Claims

(57)【特許請求の範囲】

【請求項１】シリコン基板上にバッファ層と活性層を
設け、この活性層上にゲート電極とソース・ドレイン電
極を設けた電界効果トランジスタにおいて、前記バッフ
ァ層上に酸化したＡｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦
１）層をその一部が帯状に突出するように設けたことを
特徴とする電界効果トランジスタ。
【請求項２】前記酸化したＡｌ_xＧａ_1-xＡｓ（０．
９≦ｘ≦１）層が５００Å以上の厚みを有することを特
徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】前記酸化したＡｌ_xＧａ_1-xＡｓ（０．９
≦ｘ≦１）層と活性層との間に、不純物濃度が１×１０
¹⁶ａｔｏｍｓ・ｃｍ^-3以下のＡｌ_yＧａ_1-yＡｓ（０≦ｙ
＜０．９）層を設けたことを特徴とする請求項１または
２に記載の電界効果トランジスタ。
【請求項４】シリコン基板上にバッファ層と活性層を
形成して、この活性層上にゲート電極とソース・ドレイ
ン電極を形成する電界効果トランジスタの形成方法にお
いて、前記シリコン基板上にバッファ層となるＧａＡｓ
層、５００Å以上の厚みを有するＡｌ_xＧａ_1-xＡｓ
（０．９≦ｘ≦１）層、および活性層となる層を形成
し、前記Ａｌ_xＧａ_1-xＡｓ（０．９≦ｘ≦１）層の一
部と活性層となる層が帯状に突出して残るように他の部
分をエッチング除去した後に、このＡｌ_xＧａ_1-xＡｓ
（０．９≦ｘ≦１）層をウエット酸化することを特徴と
する電界効果トランジスタの形成方法。