JP3392731B2 - 低ひずみ大振幅ダウンコンバータ濾波増幅回路 - Google Patents

低ひずみ大振幅ダウンコンバータ濾波増幅回路

Info

Publication number
JP3392731B2
JP3392731B2 JP28130197A JP28130197A JP3392731B2 JP 3392731 B2 JP3392731 B2 JP 3392731B2 JP 28130197 A JP28130197 A JP 28130197A JP 28130197 A JP28130197 A JP 28130197A JP 3392731 B2 JP3392731 B2 JP 3392731B2
Authority
JP
Japan
Prior art keywords
circuit
current
frequency
currents
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28130197A
Other languages
English (en)
Other versions
JPH10190358A (ja
Inventor
ストイキタ イオアン
エス． エイ． ベザム イグナチウス
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JPH10190358A publication Critical patent/JPH10190358A/ja
Application granted granted Critical
Publication of JP3392731B2 publication Critical patent/JP3392731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/08—Code representation by pulse width
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は概括的には通信用
の高周波信号復調回路に関し、より詳しくいうと、周波
数混合、炉波および増幅など必要な信号処理機能をコス
ト最小化のために組み合わせた高周波信号復調回路に関
する。
【０００２】
【発明が解決しようとする課題】周波数ダウンコンバー
タは図１に示す従来技術の回路「ギルバートセル」を用
いて通常構成する。ギルバートセルは全差動構成を備
え、一組の差動電圧ＶLO±およびＶRF±の入力から差動
電圧出力ＶIF±を発生する。電圧出力は周波数混合で生
じた不要周波数成分の除去のために同調回路に加えるか
フィルタにかける。復調器では所望の出力を通常ベース
バンド出力と呼ぶ。そのベースバンド出力の周波数は局
部発振器ＬＯ出力と無線周波数ＲＦ入力との周波数の差
である。
【０００３】基本ギルバートセルの制約の一つは、与え
られた供給電圧に対する大きい電圧振幅の達成が困難で
あることである。所要成分と不要成分とが同程度に存在
するので、利用可能な振幅範囲が小さくなる。同様に、
周波数混合動作で得られる電圧利得が制限される。大き
い電圧利得は出力における大きい電圧振幅を意味する。
電圧振幅が制限されると実用的な電圧利得も制限され
る。この電圧利得を制限するもう一つの条件はＤＣバイ
アスである。利得は抵抗値の比ＲL／ＲINで設定され
る。特定のひずみ性能レベルを達成するために、抵抗値
ＲINは与えられたバイアス電流ＩBに対して最小値に選
んである。利得を高く設定することは抵抗値ＲLを大き
くすることを意味する。実用的な動作のためには、ＶIF
±ノードでのＤＣ電圧値をＶLO±ノードでの電圧値以下
にすることはできない。
【０００４】上述の制限の解消は、一般に、周波数ミク
サの利得を小さく保つとともに、不要高周波成分除去の
ために集積回路の外部に配置したフィルタを用いること
によって達成している。そのためには信号を集積回路か
らまず外に迂回させ、フィルタにかけ、そのあとで後段
の増幅にかけるように集積回路に戻さなければならな
い。この解決方法は信号を集積回路から引き出しさらに
その集積回路に戻すためのピンをそれだけ多く必要とす
る。また、信号を集積回路から引き出して戻す必要があ
るために信号の品質を損なう。さらに、信号を集積回路
から一旦引き出してその集積回路に再供給すると信号の
平衡差動性を維持することは困難である。それら信号の
差動性が十分に維持されなければ、後段の増幅器は所望
のベースバンド信号だけでなく外部からの余分なひずみ
成分も併せて増幅する。
【０００５】したがって、信号の差動性を十分に維持し
てひずみを最小に抑えるとともに所要の高利得を備える
差動増幅器回路が求められている。
【０００６】
【課題を解決するための手段】この発明は低ひずみで大
振幅の中間周波数信号を供給できる半導体集積回路を対
象とする。周波数混合、濾波、および増幅の機能をその
集積回路で提供する。
【０００７】この発明は一対の差動電流を生じそれら電
流を濾波し条件づけして一対の差動電圧に変換しそれら
電圧を増幅する回路を対象とする。
【０００８】上記差動電流対は低域フィルタで濾波す
る。
【０００９】上記差動電圧対は一対の電流鏡像回路およ
びバイアス回路で条件づけする。
【００１０】上記差動電流対は負帰還を用いた回路で差
動電圧対に変換され増幅される。
【００１１】この発明は、単一の半導体集積回路チップ
上の回路から低ひずみ大振幅中間周波数信号を生ずる方
法であって、一対の差動電流の入力を受ける過程と、前
記差動電流対を一対の差動電圧に変換する過程と、前記
差動電圧対を増幅する過程とを含む方法を対象とする。
【００１２】上記差動電流対はフィルタと一対の電流鏡
像回路とバイアス回路とによって条件づけされる。
【００１３】上記差動電流対は、差動増幅器と一対の負
帰還増幅器とを含む回路で一対の差動電圧に変換され増
幅される。
【００１４】この発明は全差動ミクサ・フィルタ・増幅
器回路を提供する。この回路は従来技術のギルバートセ
ルの電圧振幅制限の解消を、ミクサからの信号を電圧と
してでなく電流として伝達することによって達成してい
る。電圧としてでなく電流としてのこの信号伝達がＤＣ
バイアスの制限を解消する。不要成分は高周波数域に多
いので、上記伝達電流信号から不要成分を除去するのに
抵抗をキャパシタンスとを用いる。第１段では電圧利得
は不要であるので、抵抗値はＤＣバイアス問題を伴わな
い小さい値にできる。電流から電圧への変換は、高周波
数応答を維持するとともに電圧総合利得を示す負帰還増
幅器の利用により達成する。電圧振幅が取り出されるの
は最終段出力ノードだけであるので、上記動作は容易に
なる。
【００１５】この発明は添付図面と関連づけて以下に述
べる詳細な説明からさらによく理解されよう。この説明
から当業者に明らかになるとおり、説明対象の実施例は
この発明のもっとも好ましい実施の態様を例示したもの
にすぎない。この実施例には、この発明の範囲を逸脱す
ることなく種々の変形が可能であることが理解されよ
う。
【００１６】
【発明の実施の形態】以下の説明において、説明を簡潔
明瞭にするために、概略図に示した多数の素子のすべて
を詳述することは避けて、この発明の影響を受けこの発
明の動作の理解に必要な素子だけを詳述する。これら多
数の素子の図示は当業者にこの発明の十分な開示を行う
ためのものである。当業者がこの発明を実施するのにこ
れら多数の素子のすべてについて詳細な説明が必要であ
るわけではないことは当業者には明らかであろう。
【００１７】図１を参照すると、従来技術の回路１０
０、すなわち「ギルバートセル」として通信工学の分野
で一般に知られている回路が示してある。回路１００
は、一対の差動増幅器１０４および１０６を含む上側回
路１０２と、もう一つの差動増幅器１１０を含む下側回
路１０８とからなるトランジスタトリー回路を備える。
【００１８】これら差動増幅器１０４、１０６および１
１０は第１および第２のＮＰＮトランジスタ１１２、１
１４、１１６、１１８、１２０および１２２をそれぞれ
含む。トランジスタ１１２および１１４のエミッタ電極
は共通接続点１２４を形成するように互いに接続してあ
り、トランジスタ１１６および１１８のエミッタ電極も
同様に共通接続点１２６を形成するように互いに接続し
てある。これら共通接続点１２４および１２６はトラン
ジスタ１２０および１２２のコレクタ電極にそれぞれ接
続してある。トランジスタ１１２および１１８のベース
電極は接続点１２８で相互接続してあり、トランジスタ
１１４および１１６のベース電極も接続点１３０で相互
接続してある。上側入力ポート１３６の入力端子１３２
および１３４は上記共通接続点１２８および１３０にそ
れぞれ接続してある。
【００１９】トランジスタ１１２および１１６のコレク
タ電極は接続点１３８で相互接続してあり、トランジス
タ１１４および１１８のコレクタ電極も接続点１４０で
同様に相互接続してある。これら接続点１３８および１
４０には、出力端子１４２および１４４、および負荷抵
抗器１４６および１４８の各々の片方の端子がそれぞれ
接続してある。これら負荷抵抗器１４６および１４８の
各々の他方の端子は正電圧供給線１５０に接続してあ
る。
【００２０】トランジスタ１２０および１２２のエミッ
タ電極は抵抗値ＲINの抵抗器１５２経由で互いに接続し
てあり、また個別の定電流源１５６経由で接地線１５４
に接続してある。下側入力ポート１６２の入力端子１５
８および１６０はトランジスタ１２０および１２２のベ
ース電極にそれぞれ接続してある。
【００２１】図１に示したギルバートセルは四象限乗算
器とも呼ばれる。ギルバートセルは全差動回路構成を備
え、ポート１３６への差動電圧ＬＯ±およびポート１６
２への差動電圧ＲＦ±をひと組の入力として受け、差動
電圧出力ＩＦ±を出力端子１４２および１４４に発生す
る。この電圧出力はこの周波数混合過程で生ずる不要成
分の除去のために同調または濾波にかけることができ
る。復調器では所要出力周波数はベースバンド周波数と
呼び、この周波数は上記ＬＯ±入力およびＲＦ±入力の
信号周波数の差に等しい。
【００２２】図２を参照すると、この発明の第１の実施
例である回路２００が示してある。この回路２００は互
いに一体化したミクサ（乗算器）、フィルタおよび増幅
器として動作する。この組合せ回路の動作は、この回路
を四つの部分に分け、各部分を別々に説明した方が理解
しやすい。それら回路部分の各々を概括的にまず説明す
る。
【００２３】点線２０２で囲んで示した第１の部分は図
１に示した従来技術のギルバート四象限乗算器セルと同
様である。和の周波数および差の周波数は、点線２０２
で示すとおり、図１の場合のような電圧信号としてでな
く電流信号として上記第１の部分から取り出す。点線２
０４で囲んで示した第２の部分は、不要な高周波成分が
上記第１の部分から取り出されて増幅されることを阻止
する第１のフィルタ部である。上記第１の部分、すなわ
ち点線２０２で囲んだ部分の発生した電流は、二つの抵
抗器と一つのキャパシタとを含む点線２０４で示す第２
の部分に結合される。点線２０６内の第３の部分はフィ
ルタずみのベースバンド信号電流を電圧総合増幅用の分
流−分流帰還回路構成に結合する電流伝達回路を含む。
点線２０８で囲んだ第４の部分では、ベースバンド電流
が帰還抵抗器を通じて流れて所要の電圧振幅を生ずる。
したがって、電圧振幅はＩＦ±出力だけで生ずる。
【００２４】点線２０２内にある上記第１の部分の回路
について述べると、この回路はトランジスタツリー回路
として周知の回路を含み、差動増幅器対２１２および２
１４を含む上側回路２１０と、差動増幅器２２０を含む
下側回路１０４とを備える。これら差動増幅器２１２、
２１４および２２０の各々は第１および第２のＮＰＮト
ランジスタ２２２および２２４と、２２６および２２８
と、２３０および２３２とをそれぞれ含む。トランジス
タ２２２および２２４のエミッタ電極は共通に接続され
て共通接続点２３４を形成する。トランジスタ２２６お
よび２２８のエミッタ電極は共通に接続されて共通接続
点２３６を形成する。上記共通接続点２３４はトランジ
スタ２３０のコレクタ電極に接続し、共通接続点２３６
はトランジスタ２３２のコレクタ電極に接続する。トラ
ンジスタ２２２および２２６のコレクタ電極は接続点２
３８で相互接続してある。トランジスタ２２４および２
２８のコレクタ電極は接続点２４０で相互接続してあ
る。
【００２５】トランジスタ２３０および２３２のエミッ
タ電極は抵抗値ＲINの抵抗器２４２経由で互いに接続し
てあり、またＮＰＮトランジスタ２４４および２４６の
コレクタ電極にそれぞれ個別に接続してある。トランジ
スタ２４４および２４６のエミッタ電極は抵抗値ＲBの
バイアス抵抗器２５０および２５２経由で共通接地線２
４８にそれぞれ接続してある。トランジスタ２４４およ
び２４６のベース電極は電圧ＶBの電圧源に接続してあ
る。トランジスタ２３０および２３２のベース電極は下
側入力ポート２６０の入力他端子２５６および２５８に
接続してある。
【００２６】トランジスタ２２２および２２８のベース
電極は共通接続点２６１で相互接続されている。トラン
ジスタ２２４および２２６のベース電極は共通接続点２
６２で相互接続されている。これら共通接続点２６１お
よび２６２は入力端子２６４および２６６にそれぞれ接
続されている。入力端子２６４および２６６は上側入力
ポート２６８を構成する。
【００２７】点線２０４で囲まれた第２の部分の回路を
参照すると、この回路はフィルタ回路であって抵抗値Ｒ
Sの二つの抵抗器２７０および２７２とキャパシタンス
ＣSのコンデンサ２７４とを含む。抵抗器２７０の片方
の電極はコンデンサ２７４の片方の電極および上記共通
接続点２３８に接続され上記第１の部分の中の回路への
一つの接続を形成する。抵抗器２７２の片方の電極はコ
ンデンサ２７４の他方の電極および上記共通接続点２４
０に接続され上記第１の部分の中の回路へのもう一つの
接続を形成する。
【００２８】共通接続点２７６は抵抗値ＲSの抵抗器２
７０の片方の電極、キャパシタンスＣSのコンデンサ２
７４の片方の電極、および共通接続点２３８の相互接続
点で定義される。同様に共通接続点２７８は抵抗値ＲS
の抵抗器２７２の片方の電極、上記コンデンサ２７４の
他方の電極、および共通接続点２４０への接続線の相互
接続点で定義される。
【００２９】点線２０６で示した上記第３の部分の回路
を参照すると、この回路は、第１の電流鏡像回路２８０
と、第２の電流鏡像回路２８２と、これら電流鏡像回路
２８０および２８２のバイアスレベルを設定するバイア
スレベル設定回路２８４とを含む電流伝達回路から概括
的に構成される。第１の電流鏡像回路２８０は二つのＰ
ＮＰトランジスタ２８６および２８８を含み、第２の電
流鏡像回路２８２は二つのＰＮＰトランジスタ２９０お
よび２９２を含む。トランジスタ２８６、２８８、２９
０および２９２のエミッタ電極は正電圧電源線２９４に
接続する。トランジスタ２８６および２８８のベース電
極は共通接続して共通接続点２９６を形成する。この共
通接続点２９６は共通接続点２９７でトランジスタ２８
６のコレクタ電極と接続する。トランジスタ２９０およ
び２９２のベース電極は共通接続して共通接続点２９８
を形成する。この共通接続点２９８は共通接続点３００
でトランジスタ２９０のコレクタに接続する。
【００３０】バイアスレベル設定回路２８４はベース電
極をコレクタ電極に接続して共通接続点３０４を形成し
たＮＰＮトランジスタ３０２を含み、その共通接続点３
０４を、抵抗値ＲMの抵抗器３０８の片方の電極および
抵抗値ＲMの抵抗器３１０の片方の電極の相互接続が構
成する共通接続点３０６に接続する。トランジスタ３０
２のエミッタ電極は共通接地線２４８に接続する。抵抗
器３０８の他方の電極はトランジスタ２８８のコレクタ
電極に接続して接続点３１２を形成する。抵抗器３１０
の他方の電極はトランジスタ２８８のコレクタ電極に接
続して接続点３１４を形成する。
【００３１】共通接続点２９７を抵抗値ＲSの抵抗器２
７０の他方の電極に接続して上記第２の部分２０４内の
回路との間の第１の接続を構成する。共通接続点３００
を抵抗値ＲSの抵抗器２７２の他方の電極に接続して第
２の部分２０４内の回路との第２の接続を構成する。
【００３２】次に点線２０８で示した第４の部分の中の
回路を参照すると、この回路は概括的には電流入力電圧
増幅器３１４を含む。この電流入力電圧増幅器３１４は
ＮＰＮトランジスタ３１６および３１８とＮＰＮトラン
ジスタ３２０および３２２とを含む。ＮＰＮトランジス
タ３１６および３１８のエミッタ電極は相互接続して共
通接続点３１９を構成する。この接続点３１９はＮＰＮ
トランジスタ３２１のコレクタ電極に接続する。トラン
ジスタ３１６のベース電極は上記接続点３１４に接続し
た共通接続点３２４に接続し、点線２０６で表示した上
記第３の部分内の回路への第１の接続を構成する。トラ
ンジスタ３１６のベース電極は抵抗値ＲFの抵抗器３２
６の片方の電極にも接続する。この抵抗器３２６のもう
一方の電極はトランジスタ３２０のエミッタ電極に接続
して接続点３２７を構成する。トランジスタ３２０のコ
レクタ電極は電圧ＶSの電源線２９４に接続する。接続
点３２７はＩＦ−出力端子３３２とＮＰＮトランジスタ
３３４のコレクタ電極とに接続する。トランジスタ３１
８のベース電極は接続点３１２に接続し、点線２０６で
表示した上記第３の部分の中の回路への第２の接続を構
成する。このトランジスタ３１８のベース電極はトラン
ジスタ３２２のエミッタ電極に接続して共通接続点３３
６を形成する。トランジスタ３２２のコレクタ電極は電
圧ＶSの電源線３２９に接続してある。共通接続点３３
６はＩＦ＋出力端子３４０に接続した共通接続点３３８
とＮＰＮトランジスタ３４２のコレクタとに接続してあ
る。
【００３３】トランジスタ３２０のベース電極はトラン
ジスタ３１６のコレクタ電極に接続して共通接続点３４
４を形成する。この共通接続点３４４は抵抗値ＲGの抵
抗器３４６の片方の電極に接続する。この抵抗器の他方
の電極は電圧ＶSの電源線２９４に接続する。トランジ
スタ３２２のベース電極はトランジスタ３１８のコレク
タ電極に接続して共通接続点３４８を形成する。この共
通接続点３４８は抵抗値 ＲGの抵抗器３５０の片方の
電極に接続する。この抵抗器３５０の他方の電極は電圧
ＶSの電源線２９４に接続する。
【００３４】トランジスタ３３４のエミッタ電極は抵抗
器ＲGの抵抗器３５２経由で接地線２４８に接続する。
トランジスタ３２１のエミッタ電極は抵抗器ＲGの抵抗
器３５４経由で接地線２４８に接続する。トランジスタ
３４２のエミッタ電極は抵抗値 ＲGの抵抗器３５６経
由で接地線２４８に接続する。
【００３５】この回路の動作は次に述べるとおりであ
る。図１に示したギルバート乗算器セルの動作は周知の
通りである。通信システムの主要動作の一つは周波数混
合であって、この信号処理は互いに異なる周波数の二つ
の入力信号を非直線性回路に加えて新たな周波数の出力
信号を発生させる。ギルバート乗算器セルなどのアナロ
グ乗算器は二つの入力端子への入力信号の積を表す信号
を発生することによって（すなわち「乗算器」として動
作して）この周波数混合を行う。ギルバート乗算器セル
は通信用受信機において所要信号を搬送波信号から分離
抽出する復調器として用いられる。ギルバート乗算器セ
ルは二つの入力の積をそれら入力の代数符号とは無関係
に出力として発生する四象限乗算器である。図１におい
て、局部発振器（図示してない）からポート１３６への
局部発振ＬＯが第１の入力信号である。このＬＯポート
１３６の入力端子１３２への入力信号をＬＯ+、入力端
子１３４への入力信号をＬＯ-でそれぞれ表示してあ
る。同様に、外部信号源（図示してない）からＲＦポー
ト１６２の入力端子１５８への高周波入力信号をＲ
Ｆ+、入力端子１６０への高周波入力信号をＲＦ-でそれ
ぞれ表示してある。この外部信号源は上記局部発振の周
波数よりも通常低い周波数の搬送波の例えば放送信号
（例えばＴＶ放送信号）の受信アンテナやケーブル（Ｃ
ＡＴＶシステムの）などである。当業者に周知の通り、
図１の回路は二組の入力信号を周波数混合して、一対の
出力端子１４２および１４４に中間周波数出力ＩＦ+お
よびＩＦ-をそれぞれ生ずる。これら信号の関係式は次
のとおりである。
【００３６】
【式１】 ここで、ＶIF+は信号ＩＦ＋の電圧、ＶIF-は信号ＩＦ−
の電圧、ＶRF+およびＶRF-は位相差１８０度の信号電圧
である。
【００３７】中間周波数ｆIFは入力信号の周波数の和
（ｆRF＋ｆLO）と入力信号の周波数の差（ｆRF−ｆLO）
とを含む。所望のベースバンド周波数は差周波数（ｆRF
−ｆLO）である。
【００３８】上述の関係式から中間周波数ｆIFは二つの
入力信号の周波数の和（ｆRF＋ｆLO）と差（ｆRF−
ｆLO）との関係であることがわかる。所望の差周波数成
分（ｆRF−ｆLO）を得るにはこの差周波数成分以外の成
分を除去しなければならない。また、出力端子１４２お
よび１４４における出力信号が差動電圧信号であるため
に、このギルバートセル回路は一定供給電圧に対して大
きい電圧振幅を達成できない。
【００３９】図２の回路における点線２０２表示の第１
の部分は、図１に示し上述したギルバート乗算器と類似
の周波数ミクサである。図１の回路の場合と同様に、点
線２０４表示の第２の部分は局部発振器（図示してな
い）からの局部発振をポート２６８に第１の入力信号と
して受ける。ポート２６８の入力端子２６４への入力信
号はＬＯ+、入力端子２６６への入力信号はＬＯ-でそれ
ぞれ表示してある。同様に、上記第２の部分はポート２
６０に外部信号源（図示してない）からのＲＦ信号を第
２の入力信号として受ける。上述のとおり、この外部信
号源はＣＡＴＶシステムまたは衛星放送受信機のチュー
ナ出力で構成される。ポート２６０の入力端子２５６へ
のＲＦ信号をＲＦ+信号、入力端子２５８へのＲＦ信号
をＲＦ-信号とそれぞれ表示してある。上記第１の部分
は上記二組の信号の周波数混合を行う。しかし、図１の
場合と異なり、ひと組の出力電圧は差動増幅器２１２お
よび２１４の構成トランジスタのコレクタ電極からは取
り出していない。代わりに、ひと組の差動電流、すなわ
ち上記共通接続点２７６に流入する電流ＩBB+と共通接
続点２７８に流入する電流ＩBB-とを上記回路２００内
の次段に供給している。ここで、電流信号の間には次の
関係がある。
【００４０】
【式２】
【式３】 ここで、ｉBR(ｔ)は周波数混合過程から生じた寄生残留
周波数スペクトラムであり、和の周波数（ｆRF＋ｆLO）
の成分を含んでいる。
【００４１】上記共通接続点２７６および２７８に流入
する電流ＩCC+およびＩCC-は互いに整合した抵抗値ＲS
の抵抗器２７０および２７２とキャパシタンスＣSのコ
ンデンサ２７４とを含む上記点線２０４表示のフィルタ
を流れる電流である。このフィルタは和周波数（ｆRF＋
ｆLO）を実質的に除去して所望のベースバンド信号周波
数である差周波数（ｆRF−ｆLO）だけを電流ＩCC+およ
びＩCC-に残す低域フィルタである。抵抗値ＲSおよびキ
ャパシタンスＣSは周波数ｆRFおよびｆLOに応じて選
ぶ。これら回路定数の設定方法は周知であるのでここで
は詳述しない。
【００４２】電流ＩBB+およびＩBB-は点線２０６表示の
回路内の共通接続点２９７および３００にそれぞれ流入
する。点線２０６表示の回路の内部の回路はこれら電流
ＩBB+およびＩBB-を条件づけする電流条件づけ回路とし
て作用する。電流鏡像回路２８０は共通接続点２９７か
らの電流ＩBB+の鏡像を生じ、鏡像電流ＩBB'+をトラン
ジスタ２８８のコレクタ電極から共通接続３１２に流入
させる。理論的には電流鏡像回路２８０は正確な電流鏡
像を生ずる。しかし、実際には諸定数の微差のために正
確な鏡像からずれる。したがって、電流ＩBB'+は電流Ｉ
BB+からのずれを含む可能性があるのでプライムづけで
示してある。しかし、トランジスタ２８８のコレクタか
らの出力電流で共通接続点２９７への入力電流の鏡像を
生じさせる狙いであることを理解されたい。同様に、電
流鏡像回路２８２は共通接続点３００からの電流ＩBB-
の鏡像を生じ、トランジスタ２９２のコレクタ電極から
共通接続点３１４に鏡像電流ＩBB'-を流入させる。回路
２８４はトランジスタ２８８および２９２のバイアスを
設定する。この回路２８４は互いに整合した抵抗値 Ｒ
Mの抵抗器２０８および２０６とダイオード動作のＮＰ
Ｎトランジスタ３０２とを含み、約０．７ボルトの電圧
降下を生ずる。
【００４３】点線２０８表示の回路は電流入力電圧増幅
器であって、電流ＩBB'+およびＩBB'-を電圧に変換し、
それらを増幅し、出力端子３４０および３３２から出力
する。点線２０８表示の回路はトランジスタ３２０およ
び３２２への帰還抵抗器として作用する互いに整合した
抵抗値ＲFの抵抗器３２６および３２８を有する負帰還
回路を備える。点線２０８表示の回路内の電流はＩ
BB''+およびＩBB''-として表示してある。これら電流Ｉ
BB''+およびＩBB''- は電流ＩBB'+およびＩBB'-と等し
くすることを意図するものであるが、実際には製造上の
微差から後者とは厳密には一致しない。トランジスタ３
３４、３２１および３４２は互いに整合した抵抗値ＲB
の抵抗器３５２、３５４および３５６と協動してトラン
ジスタ３２０、３１６、３１８および３１２への適切な
バイアスを供給する。回路２００の出力信号ＩＦ＋およ
びＩＦ−は出力端子３４０および３３２からそれぞれ取
り出される。
【００４４】この発明の好適な実施例についての上述の
説明は図解および例示のためのものである。この説明は
網羅的ではなく、この発明をここに開示したものに限定
しようとするものではない。この明細書の記載事項に基
づく自明の改変または変形が可能である。実施例の選択
および説明は、この発明の原理およびその実際の応用を
もっともよく図解し、それによって当業者による種々の
用途のための種々の態様による発明の実施を可能にする
ように行った。上記改変および変形は添付の特許請求の
範囲にすべて含まれるものである。
【図面の簡単な説明】
【図１】「ギルバートセル」四象限乗算回路を含む従来
技術の周波数ダウンコンバータ回路の回路図。
【図２】一体化ミクサ・フィルタ・増幅器として動作す
るこの発明の一実施例の概略図。
【符号の説明】
104, 106, 110 差動増幅器 136 上側入力ポート 162 下側入力ポート 142, 144 ＩＦ出力端子 146, 148 負荷抵抗器 150 正電圧供給線 154 接地線 202 周波数ミクサ回路（図１の回路と
類似） 204 フィルタ部 206 電流条件づけ回路 208 電流入力電圧増幅回路 260 高周波信号入力ポート 268 局部発振信号入力ポート 332, 340 ＩＦ出力端子 280, 282 電流鏡像回路 294 正電圧供給線 248 共通接地線
フロントページの続き (72)発明者 イグナチウス エス． エイ． ベザム アメリカ合衆国 カリフォルニア州 94043 マウンテン ビュウ，アダ ア ヴェニュー 227 (56)参考文献 特開 平２−190011（ＪＰ，Ａ) 特開 平１−276907（ＪＰ，Ａ) 特開 昭54−2047（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 7/14 H03D 7/00

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 低ひずみ大振幅中間周波数信号を生ずる
    回路であって、 二組の入力信号の周波数の和に等しい第１の周波数成分
    と前記二組の入力信号の周波数の差に等しい第２の周波
    数成分とを各々が含む第１および第２の電流を出力する
    第１の部分と、前記第１の部分から前記第１および第２の電流を受けて
    それら第１および第２の電流の中から前記第１または第
    ２の 周波数成分を濾波する第２の部分と、前記第１および第２の電流の 残余の周波数成分、すなわ
    ち前記第１および第２の電流の中の前記第２の部分で濾
    波されなかった前記第１または第２の周波数成分を増幅
    する第３の部分とを含む回路。
  2. 【請求項２】 前記第１の電流を受けるように接続され
    た第１の電流鏡像回路および前記第２の電流を受けるよ
    うに接続された第２の電流鏡像回路を含み前記第１およ
    び第２の電流の電流鏡像出力を生ずる第４の部分をさら
    に含む請求項１記載の回路。
  3. 【請求項３】 低ひずみ大振幅中間周波数信号を生ずる
    回路であって、 二組の入力信号の周波数の和に等しい周波数成分と前記
    二組の入力信号の周波数の差に等しい周波数成分とを各
    々が含む第１および第２の電流を出力する第１の部分
    と、前記第１および第２の電流を受けるように接続され 前記
    第１および第２の電流からの二つの周波数成分の一方を
    濾波する第２の部分と、前記第２の部分に接続され 前記二つの周波数成分の他方
    を増幅する第３の部分と、 前記第１および第２の電流を前記第３の部分から受ける
    ように接続された第１および第２の電流鏡像回路を含み
    前記第１および第２の電流の電流鏡像出力を生ずる第４
    の部分とを含む回路。
  4. 【請求項４】 前記第３の部分が電流入力電圧増幅器を
    含む請求項３記載の回路。
  5. 【請求項５】 前記電流入力電圧増幅器が第１および第
    ２のトランジスタを有する差動増幅器を含む請求項４記
    載の回路。
  6. 【請求項６】 前記電流入力電圧増幅器の中の前記第１
    および第２のトランジスタの各々が負帰還を利用する請
    求項５記載の回路。
  7. 【請求項７】 前記第１の部分が前記二組の入力信号の
    第１の組の信号を受ける第１の組の入力端子に接続した
    一対の差動増幅器と、 前記二組の入力信号の第２の組の信号を受ける第２の組
    の入力端子に接続した一対の差動増幅器とを含む請求項
    ６記載の回路。
  8. 【請求項８】 低ひずみ大振幅中間周波数信号を生ずる
    回路であって、 一対の差動電流を出力する周波数ミクサ回路と、 前記一対の差動電流を増幅するように前記周波数ミクサ
    回路に接続した電流入力電圧増幅器と、 前記周波数ミクサ回路と前記電流入力電圧増幅器との間
    に接続した第１のフィルタ回路とを含む回路。
  9. 【請求項９】 前記フィルタ回路と前記電流入力電圧増
    幅器との間に接続した電流鏡像回路をさらに含む請求項
    ８記載の回路。
  10. 【請求項１０】低ひずみ大振幅中間周波数信号を生ずる
    回路であって、 一対の差動電流を出力する周波数ミクサ回路と、 前記一対の差動電流を増幅するように前記周波数ミクサ
    回路に接続した電流入力電圧増幅器と、 前記周波数ミクサ回路と前記電流入力電圧増幅器との間
    に接続したフィルタ回路と、 前記フィルタ回路と電流入力電圧増幅器との間に接続し
    た 一対の電流鏡像回路とを含む回路。
  11. 【請求項１１】前記電流入力電圧増幅器が差動増幅器と
    各々が負帰還を利用した一対のトランジスタとを含む請
    求項１０記載の回路。
JP28130197A 1996-09-30 1997-09-29 低ひずみ大振幅ダウンコンバータ濾波増幅回路 Expired - Fee Related JP3392731B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/727,818 US5901350A (en) 1996-09-30 1996-09-30 Low distortion large swing frequency down coverter filter amplifier circuit
US08/727,818 1996-09-30

Publications (2)

Publication Number Publication Date
JPH10190358A JPH10190358A (ja) 1998-07-21
JP3392731B2 true JP3392731B2 (ja) 2003-03-31

Family

ID=24924196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28130197A Expired - Fee Related JP3392731B2 (ja) 1996-09-30 1997-09-29 低ひずみ大振幅ダウンコンバータ濾波増幅回路

Country Status (7)

Country Link
US (1) US5901350A (ja)
EP (1) EP0833440B1 (ja)
JP (1) JP3392731B2 (ja)
KR (1) KR19980025182A (ja)
CA (1) CA2216584A1 (ja)
DE (2) DE69717390T2 (ja)
TW (1) TW357491B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0982848B1 (en) * 1998-08-26 2002-10-30 Nippon Telegraph and Telephone Corporation Complementary tuned mixer
US6094084A (en) * 1998-09-04 2000-07-25 Nortel Networks Corporation Narrowband LC folded cascode structure
US6342804B1 (en) * 1999-02-04 2002-01-29 Agere Systems Guardian Corp. Low-noise mixer
US6242963B1 (en) * 1999-09-09 2001-06-05 Atheros Communications, Inc. Differential mixer with improved linearity
US6255889B1 (en) 1999-11-09 2001-07-03 Nokia Networks Oy Mixer using four quadrant multiplier with reactive feedback elements
GB2366103B (en) 2000-08-10 2004-05-26 Sgs Thomson Microelectronics Mixer circuitry
US6864723B2 (en) * 2000-09-27 2005-03-08 Broadcom Corporation High-swing transconductance amplifier
US6566951B1 (en) * 2001-10-25 2003-05-20 Lsi Logic Corporation Low voltage variable gain amplifier having constant common mode DC output
US6727755B2 (en) * 2001-12-10 2004-04-27 Texas Instruments Incorporated High speed linear variable gain amplifier architecture
US7547993B2 (en) * 2003-07-16 2009-06-16 Autoliv Asp, Inc. Radiofrequency double pole single throw switch
DE10344876B3 (de) * 2003-09-26 2005-05-19 Infineon Technologies Ag Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk
EP1798851A1 (en) * 2005-12-14 2007-06-20 Dibcom Enhanced mixer device
TWI304678B (en) * 2005-12-15 2008-12-21 Realtek Semiconductor Corp Low noise mixer
US7640002B2 (en) * 2006-09-14 2009-12-29 Infineon Technologies Ag RF amplifier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3927381A1 (de) * 1989-08-19 1991-02-21 Philips Patentverwaltung Phasenvergleichsschaltung
US5287351A (en) * 1990-11-27 1994-02-15 Scientific-Atlanta, Inc. Method and apparatus for minimizing error propagation in correlative digital and communication system
US5319267A (en) * 1991-01-24 1994-06-07 Nec Corporation Frequency doubling and mixing circuit
JP2887993B2 (ja) * 1991-10-25 1999-05-10 日本電気株式会社 周波数ミキサ回路
US5214390A (en) * 1992-03-16 1993-05-25 Scientific-Atlanta, Inc. Method and apparatus for partial response demodulation
EP0565299A1 (en) * 1992-04-07 1993-10-13 Hughes Aircraft Company Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
US5465415A (en) * 1992-08-06 1995-11-07 National Semiconductor Corporation Even order term mixer
DE69313624T2 (de) * 1993-06-30 1998-04-02 Sgs Thomson Microelectronics Regelbarer Verstärker
GB9320068D0 (en) * 1993-09-29 1993-11-17 Sgs Thomson Microelectronics Demodulation of fm audio carrier
US5507036A (en) * 1994-09-30 1996-04-09 Rockwell International Apparatus with distortion cancelling feed forward signal
US5630228A (en) * 1995-04-24 1997-05-13 Motorola, Inc. Double balanced mixer circuit with active filter load for a portable comunication receiver
US5532637A (en) * 1995-06-29 1996-07-02 Northern Telecom Limited Linear low-noise mixer

Also Published As

Publication number Publication date
TW357491B (en) 1999-05-01
CA2216584A1 (en) 1998-03-30
KR19980025182A (ko) 1998-07-06
DE833440T1 (de) 1999-05-06
DE69717390D1 (de) 2003-01-09
EP0833440B1 (en) 2002-11-27
DE69717390T2 (de) 2007-07-05
EP0833440A1 (en) 1998-04-01
US5901350A (en) 1999-05-04
JPH10190358A (ja) 1998-07-21

Similar Documents

Publication Publication Date Title
JP3392731B2 (ja) 低ひずみ大振幅ダウンコンバータ濾波増幅回路
US5999804A (en) Low noise quadrature mixer circuit
US6438365B1 (en) Balanced mixer with feedback pre-amplifier
US6037825A (en) Tree mixer operable in class A, B or AB
EP2110947B1 (en) Variable gain RF amplifier
JPH03123210A (ja) ２段縦続差動増幅器
US6922556B2 (en) System and method for establishing a bias current using a feedback loop
US6029060A (en) Mixer with current mirror load
US6744308B1 (en) System and method for establishing the input impedance of an amplifier in a stacked configuration
EP1369992A2 (en) Amplifier and radio frequency tuner
US7098742B2 (en) Differential/single-ended input stage
EP1359666B1 (en) Signal processing stage and radio frequency tuner
JPH07240663A (ja) アクティブフィルタ回路
EP1676362B1 (en) Electronic circuit for amplification of a bipolar signal
US20060068741A1 (en) Reducing Noise and Distortion in a Receiver System
JPH10322135A (ja) ミキサ回路
GB2364190A (en) Low noise rf amplifier with good input impedance matching using two tranconductance stages and feedback
EP0859460B1 (en) Mixer circuit with wide dynamic range
JPH10209901A (ja) 周波数変換器およびこれを用いた無線受信機
JPH06177654A (ja) 平衡変調回路
CN100452846C (zh) 调谐器电路
JPH1041750A (ja) 利得制御周波数変換回路
US20030222711A1 (en) Amplifier and radio frequency tuner
Sevova et al. BALANCED MIXERS DESIGNED FOR RF
JP2002076795A (ja) 増幅回路及びそれを用いた衛星放送受信装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees