JP3389092B2 - 誘電体分離型半導体装置 - Google Patents
誘電体分離型半導体装置Info
- Publication number
- JP3389092B2 JP3389092B2 JP09141398A JP9141398A JP3389092B2 JP 3389092 B2 JP3389092 B2 JP 3389092B2 JP 09141398 A JP09141398 A JP 09141398A JP 9141398 A JP9141398 A JP 9141398A JP 3389092 B2 JP3389092 B2 JP 3389092B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- semiconductor device
- base
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、誘電体分離型半導
体装置に係り、特に素子間絶縁に誘電体分離方式を用い
る半導体集積回路におけるバイポーラトランジスタの構
造に関する。
体装置に係り、特に素子間絶縁に誘電体分離方式を用い
る半導体集積回路におけるバイポーラトランジスタの構
造に関する。
【０００２】
【従来の技術】図８は、誘電体分離方式としてＳＯＩ
（Silicon on Insulator）基板とトレンチ加工を用いた
従来のＮＰＮトランジスタの平面パターンの一例を示し
ている。図９（ａ）、（ｂ）は、図８中のＡ−Ａ線に沿
う断面構造の一例を示している。
（Silicon on Insulator）基板とトレンチ加工を用いた
従来のＮＰＮトランジスタの平面パターンの一例を示し
ている。図９（ａ）、（ｂ）は、図８中のＡ−Ａ線に沿
う断面構造の一例を示している。
【０００３】図８および図９（ａ）、（ｂ）に示すＮＰ
Ｎトランジスタにおいて、５１は絶縁基板上に形成され
た半導体層にそれぞれ島状に区分されて複数形成された
不純物濃度が比較的低いＮ- 型半導体領域からなるコレ
クタ領域、５２は上記コレクタ領域の周囲を囲むように
前記半導体層に形成された素子分離用のトレンチ（溝）
の内部に埋め込まれた絶縁体（あるいは多結晶シリコン
など）、５３は前記コレクタ領域の表層部の一部に形成
されたＰ型拡散領域からなるベース領域、５４は上記ベ
ース領域の表層部の一部に形成されたＮ型拡散領域から
なるエミッタ領域、５５は前記コレクタ領域の表層部の
一部に形成されたＮ型拡散領域からなるコレクタ取り出
し領域、５６は前記エミッタ領域に対するエミッタ配線
コンタクト領域、５７は前記ベース領域に対するベース
配線コンタクト領域、５８は前記コレクタ取り出し領域
に対するコレクタ配線コンタクト領域である。
Ｎトランジスタにおいて、５１は絶縁基板上に形成され
た半導体層にそれぞれ島状に区分されて複数形成された
不純物濃度が比較的低いＮ- 型半導体領域からなるコレ
クタ領域、５２は上記コレクタ領域の周囲を囲むように
前記半導体層に形成された素子分離用のトレンチ（溝）
の内部に埋め込まれた絶縁体（あるいは多結晶シリコン
など）、５３は前記コレクタ領域の表層部の一部に形成
されたＰ型拡散領域からなるベース領域、５４は上記ベ
ース領域の表層部の一部に形成されたＮ型拡散領域から
なるエミッタ領域、５５は前記コレクタ領域の表層部の
一部に形成されたＮ型拡散領域からなるコレクタ取り出
し領域、５６は前記エミッタ領域に対するエミッタ配線
コンタクト領域、５７は前記ベース領域に対するベース
配線コンタクト領域、５８は前記コレクタ取り出し領域
に対するコレクタ配線コンタクト領域である。
【０００４】図９（ａ）に示す断面図中には、ＮＰＮト
ランジスタが飽和領域のオン状態にある時にコレクタ領
域５１へ電子ｅ- が注入する様子を示している。この場
合、ＮＰＮトランジスタの飽和領域では、ベース・コレ
クタ間のＰＮ接合が順方向にバイアスされているので、
ベース領域５３からコレクタ領域５１へホールｈ+ も注
入され、コレクタ領域５１内には過剰な電子とホールが
存在する状態になっている。
ランジスタが飽和領域のオン状態にある時にコレクタ領
域５１へ電子ｅ- が注入する様子を示している。この場
合、ＮＰＮトランジスタの飽和領域では、ベース・コレ
クタ間のＰＮ接合が順方向にバイアスされているので、
ベース領域５３からコレクタ領域５１へホールｈ+ も注
入され、コレクタ領域５１内には過剰な電子とホールが
存在する状態になっている。
【０００５】図９（ｂ）に示す断面図中には、ＮＰＮト
ランジスタがスイッチングオフする時のコレクタ領域か
らキャリアが引き出される様子を示している。この場
合、前記飽和領域での動作時にコレクタ領域５１内に蓄
積されている電子ｅ- は高電位側のコレクタ取り出し領
域５５へ引き出され、ホールｈ+ は低電位側のベース領
域５３へ引き出され、コレクタ領域５１内にキャリアが
なくなってベース領域５３からコレクタ領域５１に向か
って空乏化することでオフ状態となる。ここで、５９は
空乏層を表わしている。
ランジスタがスイッチングオフする時のコレクタ領域か
らキャリアが引き出される様子を示している。この場
合、前記飽和領域での動作時にコレクタ領域５１内に蓄
積されている電子ｅ- は高電位側のコレクタ取り出し領
域５５へ引き出され、ホールｈ+ は低電位側のベース領
域５３へ引き出され、コレクタ領域５１内にキャリアが
なくなってベース領域５３からコレクタ領域５１に向か
って空乏化することでオフ状態となる。ここで、５９は
空乏層を表わしている。
【０００６】図１０は、図８のバイポーラトランジスタ
のスイッチング動作時の典型的な波形を示している。ス
イッチング動作は、ベース電流ＩB がオンしてから完全
にコレクタ電流Ｉcが安定するまでの時間ｔｒ、ベース
電流がオフしてから前記コレクタ電流Ｉc が切れ始める
までの時間ｔstg 、上記コレクタ電流Ｉc が切れ始めて
から切れ終わるまでの時間ｔｆに分けられる。
のスイッチング動作時の典型的な波形を示している。ス
イッチング動作は、ベース電流ＩB がオンしてから完全
にコレクタ電流Ｉcが安定するまでの時間ｔｒ、ベース
電流がオフしてから前記コレクタ電流Ｉc が切れ始める
までの時間ｔstg 、上記コレクタ電流Ｉc が切れ始めて
から切れ終わるまでの時間ｔｆに分けられる。
【０００７】この場合、前記スイッチングオフする時に
コレクタ領域５１からのキャリアの掃き出しが完了する
までの時間が上記時間ｔstg に現われるものであり、こ
の掃き出しが完了するまでの時間ｔstg を短くできな
い。
コレクタ領域５１からのキャリアの掃き出しが完了する
までの時間が上記時間ｔstg に現われるものであり、こ
の掃き出しが完了するまでの時間ｔstg を短くできな
い。
【０００８】この理由は、誘電体分離方式を用いる半導
体集積回路におけるバイポーラトランジスタでは、飽和
領域がオン状態にある時にコレクタ領域５１内に空乏層
がなく、キャリア蓄積領域が広いからである。
体集積回路におけるバイポーラトランジスタでは、飽和
領域がオン状態にある時にコレクタ領域５１内に空乏層
がなく、キャリア蓄積領域が広いからである。
【０００９】これに対して、素子間絶縁に接合分離方式
を用いる従来の半導体集積回路におけるバイポーラトラ
ンジスタは、図１１に示すような平面パターンと、図１
２（ａ）、（ｂ）に示すような断面構造を持ち、トラン
ジスタの周辺の素子分離用Ｐ型拡散領域８２から空乏層
８９が広がり、コレクタ領域８１の実効的な体積が減少
しており、飽和領域がオン状態にある時にキャリアが蓄
積する領域が狭くなっているので、スイッチングオフす
る時にコレクタ領域８１からのキャリアの掃き出しが完
了するまでの時間ｔstg が短い。
を用いる従来の半導体集積回路におけるバイポーラトラ
ンジスタは、図１１に示すような平面パターンと、図１
２（ａ）、（ｂ）に示すような断面構造を持ち、トラン
ジスタの周辺の素子分離用Ｐ型拡散領域８２から空乏層
８９が広がり、コレクタ領域８１の実効的な体積が減少
しており、飽和領域がオン状態にある時にキャリアが蓄
積する領域が狭くなっているので、スイッチングオフす
る時にコレクタ領域８１からのキャリアの掃き出しが完
了するまでの時間ｔstg が短い。
【００１０】なお、図１１および図１２（ａ）、（ｂ）
に示す素子間絶縁に接合分離方式を用いたＮＰＮトラン
ジスタにおいて、８０はＰ型半導体基板、８１は基板表
層部に島状に区分された不純物濃度が比較的低いＮ- 型
半導体領域からなるコレクタ領域、９０は上記コレクタ
領域８１の底面部に埋め込み形成された不純物濃度が比
較的高いＮ+ 型半導体領域からなる埋め込み層、８２は
前記コレクタ領域８１の周囲を囲むように基板表層部に
形成されたＰ型半導体領域からなる素子分離領域、８３
はベース領域、８４はエミッタ領域、８５はコレクタ取
り出し領域、８６はエミッタ配線コンタクト領域、８７
はベース配線コンタクト領域、８８はコレクタ配線コン
タクト領域である。そして、空乏層８９は、素子分離用
Ｐ型拡散領域８２の近傍で大きく広がっている。
に示す素子間絶縁に接合分離方式を用いたＮＰＮトラン
ジスタにおいて、８０はＰ型半導体基板、８１は基板表
層部に島状に区分された不純物濃度が比較的低いＮ- 型
半導体領域からなるコレクタ領域、９０は上記コレクタ
領域８１の底面部に埋め込み形成された不純物濃度が比
較的高いＮ+ 型半導体領域からなる埋め込み層、８２は
前記コレクタ領域８１の周囲を囲むように基板表層部に
形成されたＰ型半導体領域からなる素子分離領域、８３
はベース領域、８４はエミッタ領域、８５はコレクタ取
り出し領域、８６はエミッタ配線コンタクト領域、８７
はベース配線コンタクト領域、８８はコレクタ配線コン
タクト領域である。そして、空乏層８９は、素子分離用
Ｐ型拡散領域８２の近傍で大きく広がっている。
【００１１】
【発明が解決しようとする課題】上記したように従来の
誘電体分離型半導体装置におけるバイポーラトランジス
タは、コレクタ領域内のキャリア蓄積領域が広く、スイ
ッチングオフ時のキャリアの掃き出しが完了するまでの
時間ｔstg を短くできないという問題があった。
誘電体分離型半導体装置におけるバイポーラトランジス
タは、コレクタ領域内のキャリア蓄積領域が広く、スイ
ッチングオフ時のキャリアの掃き出しが完了するまでの
時間ｔstg を短くできないという問題があった。
【００１２】本発明は上記の問題点を解決すべくなされ
たもので、バイポーラトランジスタのコレクタ領域内の
キャリア蓄積領域が狭くなり、バイポーラトランジスタ
がスイッチングオフする時のキャリアの掃き出しが完了
するまでの時間ｔstg を短くすることが可能となる誘電
体分離型半導体装置を提供することを目的とする。
たもので、バイポーラトランジスタのコレクタ領域内の
キャリア蓄積領域が狭くなり、バイポーラトランジスタ
がスイッチングオフする時のキャリアの掃き出しが完了
するまでの時間ｔstg を短くすることが可能となる誘電
体分離型半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の誘電体分離型半
導体装置は、半導体層にそれぞれ島状に区分されて複数
形成された第１導電型の半導体領域からなるコレクタ領
域と、前記コレクタ領域の周囲を囲むように前記半導体
層に形成された素子分離用のトレンチと、前記トレンチ
の内部に埋め込まれた絶縁体と、前記コレクタ領域の表
層部の一部に形成された第２導電型の拡散領域からなる
ベース領域と、前記ベース領域の表層部の一部に形成さ
れた第１導電型の拡散領域からなるエミッタ領域と、前
記コレクタ領域の表層部の一部に形成された第１導電型
の拡散領域からなるコレクタ取り出し領域と、前記コレ
クタ取り出し領域の周囲の少なくとも一部を囲むように
形成され、前記ベース領域と等しい電位が与えられる第
２導電型の拡散領域とを具備することを特徴とする。
導体装置は、半導体層にそれぞれ島状に区分されて複数
形成された第１導電型の半導体領域からなるコレクタ領
域と、前記コレクタ領域の周囲を囲むように前記半導体
層に形成された素子分離用のトレンチと、前記トレンチ
の内部に埋め込まれた絶縁体と、前記コレクタ領域の表
層部の一部に形成された第２導電型の拡散領域からなる
ベース領域と、前記ベース領域の表層部の一部に形成さ
れた第１導電型の拡散領域からなるエミッタ領域と、前
記コレクタ領域の表層部の一部に形成された第１導電型
の拡散領域からなるコレクタ取り出し領域と、前記コレ
クタ取り出し領域の周囲の少なくとも一部を囲むように
形成され、前記ベース領域と等しい電位が与えられる第
２導電型の拡散領域とを具備することを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明の誘電体分
離型半導体装置の第１の実施の形態として、ＳＯＩ基板
とトレンチ加工を用いて素子間絶縁がなされたＮＰＮト
ランジスタの平面パターンの一例を示している。
施の形態を詳細に説明する。図１は、本発明の誘電体分
離型半導体装置の第１の実施の形態として、ＳＯＩ基板
とトレンチ加工を用いて素子間絶縁がなされたＮＰＮト
ランジスタの平面パターンの一例を示している。
【００１５】図２は、図１中のＣ−Ｃ線に沿う断面構造
の一例を示している。図１および図２に示すＮＰＮトラ
ンジスタにおいて、２０は絶縁基板であり、例えば台基
板用のシリコン基板１０上に酸化膜１０ａのような絶縁
膜が形成されたものである。
の一例を示している。図１および図２に示すＮＰＮトラ
ンジスタにおいて、２０は絶縁基板であり、例えば台基
板用のシリコン基板１０上に酸化膜１０ａのような絶縁
膜が形成されたものである。
【００１６】１１は前記絶縁基板２０上に形成された半
導体層にそれぞれ島状に区分されて複数形成された不純
物濃度が比較的低いＮ- 型半導体領域からなるコレクタ
領域、１２は上記コレクタ領域の周囲を囲むように前記
半導体層に形成された素子分離用のトレンチ（溝）の内
部に埋め込まれた絶縁体（あるいは多結晶シリコンな
ど）である。なお、１０ｂは前記トレンチの内面に形成
された例えば酸化膜のような絶縁膜である。
導体層にそれぞれ島状に区分されて複数形成された不純
物濃度が比較的低いＮ- 型半導体領域からなるコレクタ
領域、１２は上記コレクタ領域の周囲を囲むように前記
半導体層に形成された素子分離用のトレンチ（溝）の内
部に埋め込まれた絶縁体（あるいは多結晶シリコンな
ど）である。なお、１０ｂは前記トレンチの内面に形成
された例えば酸化膜のような絶縁膜である。
【００１７】１３は前記コレクタ領域の表層部の一部に
形成されたＰ型拡散領域からなるベース領域、１４は上
記ベース領域１３の表層部の一部に形成された不純物濃
度が比較的高いＮ+ 型拡散領域からなるエミッタ領域、
１３ａは前記ベース領域の表層部の一部に形成された不
純物濃度が比較的高いＰ+ 型拡散領域からなるベース取
り出し領域、１５は前記コレクタ領域１１の表層部の一
部に形成された不純物濃度が比較的高いＮ+ 型拡散領域
からなる例えば方形パターン状のコレクタ取り出し領域
である。この場合、前記ベース領域１３は、その一部が
前記コレクタ取り出し領域１５の周囲を例えば方形パタ
ーン状に囲むように形成されている。
形成されたＰ型拡散領域からなるベース領域、１４は上
記ベース領域１３の表層部の一部に形成された不純物濃
度が比較的高いＮ+ 型拡散領域からなるエミッタ領域、
１３ａは前記ベース領域の表層部の一部に形成された不
純物濃度が比較的高いＰ+ 型拡散領域からなるベース取
り出し領域、１５は前記コレクタ領域１１の表層部の一
部に形成された不純物濃度が比較的高いＮ+ 型拡散領域
からなる例えば方形パターン状のコレクタ取り出し領域
である。この場合、前記ベース領域１３は、その一部が
前記コレクタ取り出し領域１５の周囲を例えば方形パタ
ーン状に囲むように形成されている。
【００１８】さらに、１６は前記エミッタ領域１４に接
続されているエミッタ配線のコンタクト領域、１７は前
記ベース領域に接続されているベース配線のコンタクト
領域、１８は前記コレクタ取り出し領域１５に接続され
ているコレクタ配線のコンタクト領域である。
続されているエミッタ配線のコンタクト領域、１７は前
記ベース領域に接続されているベース配線のコンタクト
領域、１８は前記コレクタ取り出し領域１５に接続され
ているコレクタ配線のコンタクト領域である。
【００１９】上記構造のＮＰＮトランジスタが飽和領域
のオン状態にある時には、エミッタ領域１４からコレク
タ領域１１へ電子ｅ- が注入されるが、ベース・コレク
タ間のＰＮ接合が順方向にバイアスされているので、ベ
ース領域１３からコレクタ領域１１へホールｈ+ も注入
され、コレクタ領域１１内（特にエミッタ領域１４の下
方部からコレクタ取り出し領域１５の下方部までの領
域）には過剰な電子とホールが存在する状態になってい
る。
のオン状態にある時には、エミッタ領域１４からコレク
タ領域１１へ電子ｅ- が注入されるが、ベース・コレク
タ間のＰＮ接合が順方向にバイアスされているので、ベ
ース領域１３からコレクタ領域１１へホールｈ+ も注入
され、コレクタ領域１１内（特にエミッタ領域１４の下
方部からコレクタ取り出し領域１５の下方部までの領
域）には過剰な電子とホールが存在する状態になってい
る。
【００２０】図２に示す断面図中には、ＮＰＮトランジ
スタがスイッチングオフする時にコレクタ領域１１から
キャリアｅ- 、ｈ+ が引き出される様子を示している。
図１の構造においては、トランジスタがスイッチングオ
フする時にベース・コレクタ間のＰＮ接合に印加される
電圧は逆方向にバイアスされ、コレクタ・ベース接合を
形成する２つの半導体領域のうちで不純物濃度が低い方
のコレクタ領域１１中により多くの空乏層１９が延び
る。
スタがスイッチングオフする時にコレクタ領域１１から
キャリアｅ- 、ｈ+ が引き出される様子を示している。
図１の構造においては、トランジスタがスイッチングオ
フする時にベース・コレクタ間のＰＮ接合に印加される
電圧は逆方向にバイアスされ、コレクタ・ベース接合を
形成する２つの半導体領域のうちで不純物濃度が低い方
のコレクタ領域１１中により多くの空乏層１９が延び
る。
【００２１】これにより、飽和領域での動作時にコレク
タ領域１１内に蓄積されている余剰キャリア（ｅ- ）が
コレクタ領域１１から高電位側のコレクタ取り出し領域
１５へ押し出される（引き出される）ようになる。
タ領域１１内に蓄積されている余剰キャリア（ｅ- ）が
コレクタ領域１１から高電位側のコレクタ取り出し領域
１５へ押し出される（引き出される）ようになる。
【００２２】この場合、コレクタ取り出し領域１５の周
囲を囲むようにベース領域１３の一部が形成されている
ので、本来のベース領域１３の下方部だけでなく、コレ
クタ取り出し領域１５の周囲を囲むように空乏層１９が
延びるので、コレクタ領域１１内の特にコレクタ取り出
し領域１５の下方部の領域に蓄積されている余剰キャリ
アがコレクタ取り出し領域１５へ押し出されるようにな
る。
囲を囲むようにベース領域１３の一部が形成されている
ので、本来のベース領域１３の下方部だけでなく、コレ
クタ取り出し領域１５の周囲を囲むように空乏層１９が
延びるので、コレクタ領域１１内の特にコレクタ取り出
し領域１５の下方部の領域に蓄積されている余剰キャリ
アがコレクタ取り出し領域１５へ押し出されるようにな
る。
【００２３】換言すれば、キャリア掃き出し時の実効的
なコレクタ領域が小さくなっているので、ベース電流Ｉ
B がオフしてからコレクタ電流Ｉc が切れ始めるまでの
時間ｔstg が短くなる。
なコレクタ領域が小さくなっているので、ベース電流Ｉ
B がオフしてからコレクタ電流Ｉc が切れ始めるまでの
時間ｔstg が短くなる。
【００２４】そして、上記コレクタ領域１１内にキャリ
アがなくなってベース領域１３からコレクタ領域１１に
向かって空乏化することでオフ状態となる。結果とし
て、ベース電流がオフしてからコレクタ電流Ｉc が切れ
終わるまでの時間が短くなり、スイッチングオフ動作が
高速化される。
アがなくなってベース領域１３からコレクタ領域１１に
向かって空乏化することでオフ状態となる。結果とし
て、ベース電流がオフしてからコレクタ電流Ｉc が切れ
終わるまでの時間が短くなり、スイッチングオフ動作が
高速化される。
【００２５】なお、図９に示した構造の従来例のＮＰＮ
トランジスタでも、ベース領域５３からコレクタ領域５
１に向かって空乏化するが、ベース領域５３がコレクタ
取り出し領域５５の周囲を囲むようには形成されていな
いので、コレクタ領域５１内の右隅部（コレクタ取り出
し領域５５を挟んでベース領域５３とは反対側の領域）
のキャリアはなかなか掃き出されず、前記時間ｔstg が
長くなっていた。
トランジスタでも、ベース領域５３からコレクタ領域５
１に向かって空乏化するが、ベース領域５３がコレクタ
取り出し領域５５の周囲を囲むようには形成されていな
いので、コレクタ領域５１内の右隅部（コレクタ取り出
し領域５５を挟んでベース領域５３とは反対側の領域）
のキャリアはなかなか掃き出されず、前記時間ｔstg が
長くなっていた。
【００２６】なお、前記コレクタ取り出し領域１５の周
囲を囲むベース領域１３部のパターン形状は、図１に示
したように連続するものに限らず、例えば図５（ａ）あ
るいは（ｂ）に示すように空乏層１９が連続的に生成さ
れるようにパターンの一部が欠落していても、前記した
ような効果が得られる。
囲を囲むベース領域１３部のパターン形状は、図１に示
したように連続するものに限らず、例えば図５（ａ）あ
るいは（ｂ）に示すように空乏層１９が連続的に生成さ
れるようにパターンの一部が欠落していても、前記した
ような効果が得られる。
【００２７】また、前記コレクタ取り出し領域１５の外
縁とこの周囲を囲むベース領域１３部の内縁との距離
は、ＮＰＮトランジスタの耐圧と動作速度に対して二律
相反する関係で影響するものであり、例えば図６に示す
ように実施することが望ましい。
縁とこの周囲を囲むベース領域１３部の内縁との距離
は、ＮＰＮトランジスタの耐圧と動作速度に対して二律
相反する関係で影響するものであり、例えば図６に示す
ように実施することが望ましい。
【００２８】図６に示すＮＰＮトランジスタの構造は、
図１に示したＮＰＮトランジスタの構造と比べて、コレ
クタ取り出し領域１５およびこの周囲を囲むベース領域
１３部がそれぞれ円形パターン状に形成されている点が
異なり、その他は同じである。
図１に示したＮＰＮトランジスタの構造と比べて、コレ
クタ取り出し領域１５およびこの周囲を囲むベース領域
１３部がそれぞれ円形パターン状に形成されている点が
異なり、その他は同じである。
【００２９】このような図６に示すＮＰＮトランジスタ
の構造によれば、コレクタ取り出し領域１５の外縁とこ
の周囲を囲むベース領域１３部の内縁との距離が全周に
わたって等しいので、ＮＰＮトランジスタの耐圧と動作
速度の特性が向上する。
の構造によれば、コレクタ取り出し領域１５の外縁とこ
の周囲を囲むベース領域１３部の内縁との距離が全周に
わたって等しいので、ＮＰＮトランジスタの耐圧と動作
速度の特性が向上する。
【００３０】図３は、本発明の誘電体分離型半導体装置
の第２の実施の形態として、ＳＯＩ基板とトレンチ加工
を用いて素子間絶縁がなされたＮＰＮトランジスタの平
面パターンの一例を示している。
の第２の実施の形態として、ＳＯＩ基板とトレンチ加工
を用いて素子間絶縁がなされたＮＰＮトランジスタの平
面パターンの一例を示している。
【００３１】図４は、図３のＤ−Ｄ線に沿う断面構造の
一例を示している。図３に示すＮＰＮトランジスタは、
図１を参照して前述したＮＰＮトランジスタと比べて、
さらにベース拡散領域１３の外周部に、ベース拡散領域
と同じ導電型（本例ではＰ型）でそれより深い拡散領域
３０が形成されている点が異なり、その他は同じである
ので図１中と同一符号を付している。
一例を示している。図３に示すＮＰＮトランジスタは、
図１を参照して前述したＮＰＮトランジスタと比べて、
さらにベース拡散領域１３の外周部に、ベース拡散領域
と同じ導電型（本例ではＰ型）でそれより深い拡散領域
３０が形成されている点が異なり、その他は同じである
ので図１中と同一符号を付している。
【００３２】このようにＰ型拡散領域３０が形成されて
いると、トランジスタがスイッチングオフする時に、図
４に示すように、コレクタ領域１１中の周辺領域の空乏
層１９の領域がより広がり、キャリア掃き出し時の実効
的なコレクタ領域がさらに小さくなっているので、スイ
ッチングオフ動作がさらに高速になる。
いると、トランジスタがスイッチングオフする時に、図
４に示すように、コレクタ領域１１中の周辺領域の空乏
層１９の領域がより広がり、キャリア掃き出し時の実効
的なコレクタ領域がさらに小さくなっているので、スイ
ッチングオフ動作がさらに高速になる。
【００３３】しかも、コレクタ領域１１中にコレクタ取
り出し領域１５の周囲を囲むように形成される空乏層１
９の領域が深さ方向により深くなっているので、図１に
示した構造のＮＰＮトランジスタよりもコレクタ領域１
１の厚さが厚い場合でも、コレクタ領域１１内の特にコ
レクタ取り出し領域１５の下方部の領域に蓄積されてい
る余剰キャリアをコレクタ取り出し領域１５へ押し出し
易くなっている。
り出し領域１５の周囲を囲むように形成される空乏層１
９の領域が深さ方向により深くなっているので、図１に
示した構造のＮＰＮトランジスタよりもコレクタ領域１
１の厚さが厚い場合でも、コレクタ領域１１内の特にコ
レクタ取り出し領域１５の下方部の領域に蓄積されてい
る余剰キャリアをコレクタ取り出し領域１５へ押し出し
易くなっている。
【００３４】図７に示すＮＰＮトランジスタの構造は、
図３に示した第２の実施の形態に係るＮＰＮトランジス
タの構造と比べて、ベース領域１３内におけるベース取
り出し領域１３ａとエミッタ領域１４との位置が入れ替
えられて形成されている点と、Ｐ型拡散領域３０がベー
ス取り出し領域１３ａを含む領域であってエミッタ領域
１４に接近するまで広い領域に形成されている点が異な
り、その他は同じである。
図３に示した第２の実施の形態に係るＮＰＮトランジス
タの構造と比べて、ベース領域１３内におけるベース取
り出し領域１３ａとエミッタ領域１４との位置が入れ替
えられて形成されている点と、Ｐ型拡散領域３０がベー
ス取り出し領域１３ａを含む領域であってエミッタ領域
１４に接近するまで広い領域に形成されている点が異な
り、その他は同じである。
【００３５】このような図７に示すＮＰＮトランジスタ
の構造によれば、Ｐ型拡散領域３０がベース取り出し領
域１３ａを含む領域であってエミッタ領域１４に接近す
るまで広い領域に形成されていると、トランジスタがス
イッチングオフする時に、空乏層の領域がコレクタ領域
１１内のエミッタ領域１４の下方部の領域の近傍まで広
がり、エミッタ領域１４の下方部に蓄積されている余剰
キャリアに対する押し出し効果が向上する。
の構造によれば、Ｐ型拡散領域３０がベース取り出し領
域１３ａを含む領域であってエミッタ領域１４に接近す
るまで広い領域に形成されていると、トランジスタがス
イッチングオフする時に、空乏層の領域がコレクタ領域
１１内のエミッタ領域１４の下方部の領域の近傍まで広
がり、エミッタ領域１４の下方部に蓄積されている余剰
キャリアに対する押し出し効果が向上する。
【００３６】
【発明の効果】上述したように本発明によれば、バイポ
ーラトランジスタがスイッチングオフする時のキャリア
の掃き出しが完了するまでの時間ｔstg を短くすること
が可能となる誘電体分離型半導体装置を提供することが
できる。
ーラトランジスタがスイッチングオフする時のキャリア
の掃き出しが完了するまでの時間ｔstg を短くすること
が可能となる誘電体分離型半導体装置を提供することが
できる。
【図１】本発明の誘電体分離型半導体装置の第１の実施
の形態に係るＮＰＮトランジスタの平面パターンの一例
を示す図。
の形態に係るＮＰＮトランジスタの平面パターンの一例
を示す図。
【図２】図１中のＣ−Ｃ線に沿う断面構造の一例につい
てトランジスタがオン状態の時とスイッチングオフする
時のキャリアの動きを説明するために示す図。
てトランジスタがオン状態の時とスイッチングオフする
時のキャリアの動きを説明するために示す図。
【図３】本発明の第２の実施の形態に係るＮＰＮトラン
ジスタの平面パターンの一例を示す図。
ジスタの平面パターンの一例を示す図。
【図４】図３中のＤ−Ｄ線に沿う断面構造の一例を示す
図。
図。
【図５】図１のＮＰＮトランジスタの平面パターンの変
形例１を示す図。
形例１を示す図。
【図６】図１のＮＰＮトランジスタの平面パターンの変
形例２を示す図。
形例２を示す図。
【図７】図３のＮＰＮトランジスタの平面パターンの変
形例を示す図。
形例を示す図。
【図８】従来の誘電体分離型半導体装置のＮＰＮトラン
ジスタの平面パターンの一例を示す図。
ジスタの平面パターンの一例を示す図。
【図９】図８中のＡ−Ａ線に沿う断面構造の一例を示す
図。
図。
【図１０】図８のバイポーラトランジスタのスイッチン
グ動作時の典型的な波形を示す図。
グ動作時の典型的な波形を示す図。
【図１１】従来の接合分離型半導体装置のＮＰＮトラン
ジスタの平面パターンの一例を示す図。
ジスタの平面パターンの一例を示す図。
【図１２】図１１中のＢ−Ｂ線に沿う断面構造の一例を
示す図。
示す図。
１１…コレクタ領域、
１２…素子分離用トレンチ内部に埋め込まれた絶縁体、
１３…ベース領域、
１３ａ…ベース取り出し領域、
１４…エミッタ領域、
１５…コレクタ取り出し領域、
１９…空欠層。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−267966（ＪＰ，Ａ)
特開 平５−121426（ＪＰ，Ａ)
特開 平６−267965（ＪＰ，Ａ)
特開 平２−244655（ＪＰ，Ａ)
特公 昭46−19010（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 27/12
Claims (9)
- 【請求項１】 半導体層にそれぞれ島状に区分されて複
数形成された第１導電型の半導体領域からなるコレクタ
領域と、 前記コレクタ領域の周囲を囲むように前記半導体層に形
成された素子分離用のトレンチと、 前記トレンチの内部に埋め込まれた絶縁体と、 前記コレクタ領域の表層部の一部に形成された第２導電
型の拡散領域からなるベース領域と、 前記ベース領域の表層部の一部に形成された第１導電型
の拡散領域からなるエミッタ領域と、 前記コレクタ領域の表層部の一部に形成された第１導電
型の拡散領域からなるコレクタ取り出し領域と、 前記コレクタ取り出し領域の周囲の少なくとも一部を囲
むように形成され、前記ベース領域と等しい電位が与え
られる第２導電型の拡散領域とを具備することを特徴と
する誘電体分離型半導体装置。 - 【請求項２】 請求項１記載の誘電体分離型半導体装置
において、 前記拡散領域は、前記ベース領域に連なり、前記コレク
タ取り出し領域の周囲を全て囲むように形成されている
ことを特徴とする誘電体分離型半導体装置。 - 【請求項３】 請求項１記載の誘電体分離型半導体装置
において、 前記拡散領域は、前記ベース領域に連なり、前記コレク
タ取り出し領域の周囲の一部を囲むように形成されてい
ることを特徴とする誘電体分離型半導体装置。 - 【請求項４】 請求項１記載の誘電体分離型半導体装置
において、 前記拡散領域は、前記ベース領域とは分離されて形成さ
れていることを特徴とする誘電体分離型半導体装置。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
誘電体分離型半導体装置において、 前記ベース領域および拡散領域は、前記コレクタ領域に
比べて不純物濃度が高いことを特徴とする誘電体分離型
半導体装置。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
誘電体分離型半導体装置において、 さらに、前記ベース領域および拡散領域の外周部に前記
ベース領域より深く形成された前記第２導電型の拡散領
域を具備することを特徴とする誘電体分離型半導体装
置。 - 【請求項７】 請求項１乃至４のいずれか１項に記載の
誘電体分離型半導体装置において、 さらに、前記ベース領域の表層部の一部で前記エミッタ
領域を挟んで前記コレクタ取り出し領域側とは反対側に
形成された第２導電型の拡散領域からなるベース取り出
し領域を具備することを特徴とする誘電体分離型半導体
装置。 - 【請求項８】 請求項７記載の誘電体分離型半導体装置
において、 さらに、前記ベース領域のベース取り出し領域を含む外
周部に前記ベース領域より深く形成された第２導電型の
拡散領域を具備することを特徴とする誘電体分離型半導
体装置。 - 【請求項９】 請求項１乃至８のいずれか１項に記載の
誘電体分離型半導体装置において、 前記半導体層は絶縁基板上に形成されているシリコン層
であることを特徴とする誘電体分離型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09141398A JP3389092B2 (ja) | 1998-04-03 | 1998-04-03 | 誘電体分離型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09141398A JP3389092B2 (ja) | 1998-04-03 | 1998-04-03 | 誘電体分離型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11288945A JPH11288945A (ja) | 1999-10-19 |
| JP3389092B2 true JP3389092B2 (ja) | 2003-03-24 |
Family
ID=14025704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09141398A Expired - Fee Related JP3389092B2 (ja) | 1998-04-03 | 1998-04-03 | 誘電体分離型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3389092B2 (ja) |
-
1998
- 1998-04-03 JP JP09141398A patent/JP3389092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11288945A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795721A (en) | Walled slot devices and method of making same | |
| US7297604B2 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
| JPS6228577B2 (ja) | ||
| KR19990025080A (ko) | 모스 컨트롤 다이오드 및 그 제조방법 | |
| KR100278526B1 (ko) | 반도체 소자 | |
| JP2004207733A (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| US6525392B1 (en) | Semiconductor power device with insulated circuit | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| JP3389092B2 (ja) | 誘電体分離型半導体装置 | |
| US6236100B1 (en) | Semiconductor with high-voltage components and low-voltage components on a shared die | |
| KR0138917B1 (ko) | 반도체 소자 | |
| US5065210A (en) | Lateral transistor structure for bipolar semiconductor integrated circuits | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 | |
| JP2830053B2 (ja) | 半導体装置の製造方法 | |
| JPH07235602A (ja) | Ｉｉｌ回路を有する半導体装置およびその製造方法 | |
| KR100277680B1 (ko) | 개선된 엘아이지비티 전력소자 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| KR0174622B1 (ko) | 바이폴라 인버터의 구조 및 그 제조방법 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JPH09153611A (ja) | 半導体装置 | |
| JP2000058869A (ja) | 半導体装置 | |
| KR20000010184A (ko) | 트랜치구조를 갖는 바이폴라트랜지스터 및 그 제조방법 | |
| KR100275755B1 (ko) | 고전력 바이폴라트랜지스터 및 그 제조방법 | |
| CN116137227A (zh) | 形成功率半导体装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |