JP3381003B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP3381003B2 JP3381003B2 JP12682593A JP12682593A JP3381003B2 JP 3381003 B2 JP3381003 B2 JP 3381003B2 JP 12682593 A JP12682593 A JP 12682593A JP 12682593 A JP12682593 A JP 12682593A JP 3381003 B2 JP3381003 B2 JP 3381003B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- storage means
- stored
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
ーラ、特にその入出力信号の監視機能に関するものであ
る。
なPCのプログラムの構造は、一定時間毎に走査されて
演算処理されるメインプログラムに、タイマ割り込や外
部からの割り込みによって起動されるプログラムを付け
加えた形になっている。このようなPCのシーケンスプ
ログラムを作成する場合には、個々の出力条件を一連の
プログラムの中に組み込まなければならないのでプログ
ラムが複雑になったり、また、出力条件とは関係のない
プログラムの変更などがあった場合でもその影響を受け
るため、プログラムの変更作業に時間を要し、しかも変
更ミスを起こし易いという問題点があった。
になされたものであり、装置が安全に動作するために必
要な条件及びその処理プログラムと通常のプログラムと
を切り離して別個管理できるようにすることにより、プ
ログラムの変更等の管理レベルの細分化を可能にしたP
Cを提供することを目的とする。
るPCは、メインプログラムが格納される第1の記憶手
段と、入力信号及び出力信号が格納される第2の記憶手
段と、異常時に該当する出力を保持又は非保持状態の何
れかにするポーズパラメータが格納される第3の記憶手
段と、前記第2の記憶手段に格納される出力信号を外部
に転送する際に、前記出力信号に関連する事項が所定の
条件を満たしているかどうかを判定し、前記条件を満た
しているときにはそのまま外部に転送し、前記条件を満
たしていないときには、所定の演算処理を行って当該異
常に対応した信号を生成するための第1の判定プログラ
ムが格納される第4の記憶手段と、前記第1の記憶手段
に格納されたメインプログラムを走査し、前記第2の憶
手段の入力信号を読み出しつつ実行・演算し、その演算
結果を出力信号として前記第2の記憶手段に格納する演
算処理手段と、前記メインプログラムの1走査分につい
ての前記演算処理手段による演算処理が終了すると出力
信号を外部に転送する処理を行い、その際に、前記第4
の記憶手段に格納された判定プログラムを実行・演算す
ることにより、前記出力信号をそのまま外部に転送し、
又は前記異常に対応した信号若しくは前記ポーズパラメ
ータに対応した信号を外部に出力する出力判定処理部と
を有する。
述の構成に加えて、入力信号を前記第2の記憶手段に取
り込む際に、その入力信号に関連する事項が所定の条件
を満たしているかどうかを判定し、前記条件を満たして
いないときは、所定の演算処理を行って当該異常に対応
した制御信号を生成するための第2の判定プログラムが
格納される第5の記憶手段と、前記メインプログラムの
1走査分についての前記演算処理手段による演算処理を
開始する前に、前記第5の記憶手段に格納された第2の
判定プログラムを実行・演算し、その演算結果に基づい
た制御信号を生成して出力する入力判定処理部とを有す
る。
理手段が第1の記憶手段に格納されたユーザープログラ
ムを、第2の記憶手段の入力信号を読み出しつつ実行・
演算し、その演算結果を出力信号として第2の記憶手段
に格納する。そして、その第2の記憶手段に格納された
出力信号を外部に転送する際には、出力判定処理部は第
4の記憶手段に格納された第1の判定プログラムを実
行、演算することにより、出力信号に関連する事項が所
定の条件を満たしているかどうかを判定し、前記条件を
満たしているときにはそのまま外部に転送し、前記条件
を満たしていないときには、所定の演算処理を行って当
該異常に対応した信号を生成して外部に出力する。この
ように、何等かの異常があったときには、出力判定処理
部が異常に対応した信号若しくは前記ポーズパラメータ
に対応した信号を外部に出力し、外部の被制御機器が暴
走等の異常動作を起こさないようにしている。
は、入力信号を第2の記憶手段に取り込む際に、入力判
定処理部は、第5の記憶手段に格納された第2の判定プ
ログラムを実行・演算し、その入力信号に関連する事項
が所定の条件を満たしているかどうかを判定し、前記条
件を満たしていないときは、所定の演算処理を行って当
該異常に対応した制御信号を生成し、例えばそれを出力
判定処理部の判定の際の判断資料として供する。出力判
定処理部はその制御信号を参照して判断処理を行い、当
該異常に対応した信号を生成して外部に出力する。
モジュールのハード構成を示すブロック図である。図1
において、1はPCのCPUモジュールであり、2は本
発明の演算処理部、出力判定処理部、入力判定処理部等
の機能を有するCPU、3はシステムプログラムが格納
されているROMであり、CPU2はこのシステムプロ
グラムに基いてRAM4に格納されているメインプログ
ラム及びROM8に格納されている入出力判定処理プロ
グラムを実行する。
ョンで使用する数値や文字等のデータを格納するRAM
であり、入出力信号が格納されるRAM等のように読み
出しステータスと書き込みステータス等の分離はなく、
常にリード/ライトの対象となる。6は入出力信号以外
の信号が格納されるRAMであり、例えばCPU2の演
算処理に使用されるビット信号が格納される。7は入力
モジュール21からの入力信号が格納されるとともに、
外部出力用の出力信号が格納されるRAMである。8は
入出力判定処理プログラム等が格納されるRAMであ
り、このプログラムは、入出力信号がそれぞれに条件を
満たしているかどうかを判定するためのプログラムと、
条件を満たしていないときにその異常に対応した処理を
施すためのプログラムとから構成されている。
(D)の条件も格納されている。 (A)PCの運転状態やプログラム実行の全体又は部
分、或いは出力動作の全体又は部分を制御する条件とそ
の場合の制御内容。 (B)出力ON(又はOFF)動作の正常/異常判定条
件。動作確認信号と動作監視時間。インタロック条件
(動作条件/禁止条件)。 (C)出力動作異常判定時の処理内容。 (D)異常判定時の出力メッセージタイプ。
プログラムの実行・演算よって入力信号或いは出力信号
に関連する事項が所定の条件を満たしていないと判断さ
れた結果、出力を制御(ON/OFF)する内容が格納
されるRAMであり、ポ−ズステータス等が格納され
る。このRAM9は異常判定だけでなく、PCで制御し
ている装置全体又は一部を停止させるための機能である
ポーズ機能においても使用されるものであり、ポーズパ
ラメータ等が格納される。10は出力信号がON(又は
OFF)してからその出力動作が完了したことを確認す
るまでの時間を監視するために、出力転送の毎にその動
作継続時間が記憶されるRAMである。11は表示装置
20と接続されるインタフェース(以下I/Fという)
であり、12は入力モジュール21及び出力モジュール
22と接続されるIFである。
は上述のように構成されており、動作を開始すると、C
PU2は、ROM4に格納されているメインプログラム
を読み出して演算処理を順次行う。そして、演算結果の
うち、外部に転送する出力信号はRAM7に格納され
る。CPU2はメインプログラムに一走査分についての
演算処理を終了すると、次にRAM7に格納された出力
信号を外部に転送する出力転送の処理に移る。この出力
転送において、CPU2はRAM8に格納されている入
出力判定処理プログラムを読み出してそれを実行し、出
力信号に関連する事項が所定の条件を満たしているかど
うかという観点から異常の有無を判断し、異常がなけれ
ばその出力信号を入出力用IF12を介して出力モジュ
ール22に出力する。条件を満たしておらず異常がある
と判断されると、その異常に応じた制御信号を入出力用
IF12を介して出力モジュール22に出力する。この
異常の有無を判断する際には、RAM8及びRAM9に
格納されたデータに基いて行われるが、簡単な事例を次
に説明する。
る。 [監視時間]AND[動作条件]AND[禁止条件]=[0/1] (超過:0) (OFF:0) (ON :0) (未満:1) (ON :1) (OFF:1) ここで、出力動作時間が予め設定されている監視時間を
越えている場合、動作条件が成立しておらずOFFの場
合及び禁止条件が解除になっておらずONになっている
場合のいずれかに該当する場合には、演算結果が「0」
となり動作異常と判断される。そして、出力動作時間が
所定の監視時間を越えておらず、動作条件が成立してO
Nなっており、かつ禁止条件が解除されてOFFになっ
ている場合にのみ、演算結果が「1」となり動作正常と
判断される。上述の演算結果が0(動作異常)の場合に
は、ポーズステータスを「0」にする。また、異常処理
設定においてポーズ機能が設定されている場合には、P
Cの一時停止やPCの停止を行う。その後、次の処理を
行う。 [ポーズパラメータ]OR[ポーズステータス]AND[ステータス] (非保持:0) (ポーズ :0) (OFF:0) (保持 :1) (非ポーズ:1) (ON :1) =[出力モジュ−ルへ]
ズステータスは「0」になるが、その他に、ポーズパラ
メータを設定しておくことも可能である。このポーズパ
ラメータは異常発生時やポーズ機能が働いたとき、出力
を強制的にOFFにするか保持するかを設定するための
パラメータである。また、上記のステータスは出力信号
に相当する。以上の論理演算の結果が入出力用IF12
を介して出力モジュ−ル22に転送される。RAM7に
格納されている全ての出力信号について上述の処理が終
了すると、次に入力転送の処理を行う。
からの信号を入出力用I/F12を介してRAM7に取
り込む。そして、入力信号に関連する事項が所定の条件
を満たしているかどうかという観点から異常があるかど
うかを判断する。例えば昇降シリンダを動作させたとき
には上限位置を検出する検出器と下限位置を検出する検
出器とは同時に動作することはないが、これらの検出器
からの信号が同時に入力してきた場合は、動作異常であ
るから、このような場合には異常処理として例えばポー
ズ機能を働かせてPCの一時停止又は停止処理を行うこ
とができる。入力モジュール21からの全ての入力信号
について上述の処理が終了すると、再び、RAM4に格
納されているメインプログラムを読み出して実行する。
以上の処理が終了の指示があるまでサイクリックに繰り
返される。
詳細をラダ−プログラムの形式で示した図である。この
プログラムは昇降シリンダの入出力判定処理プログラム
の例である。図において、TMR・T1は供給上昇時間
オーバー監視タイマ、MTS・T10は供給上昇時間オ
ーバー異常メッセージ出力であり、メッセージタイプM
T・ST10に基いてメッセージを構成して出力すると
ともにポーズステータスPSQ100をONにする。T
MR・T2は供給上昇動作不良監視タイマである。MT
・ST11は供給上昇動作不良メッセージ出力であり、
メッセージタイプMT・ST11に基づきメーセージを
構成するとともにポーズステータスPSQ100をON
にする。MT・ST12は供給上昇動作条件不足異常メ
ッセージ出力であり、メッセージタイプMT・ST12
に基づきメーセージを構成するとともにポーズステータ
スPSQ100をONにする。MT・ST13は供給上
昇動作条件禁止異常メッセージ出力であり、メッセージ
タイプMT・ST13に基づきメーセージを構成すると
ともにPSQ100をONにする。
監視タイマである。MT・ST14は供給下降動作時間
オーバー異常メッセージ出力であり、メッセージタイプ
MT・ST14に基づきメーセージを構成するとともに
ポーズステータスPSQ101をONにする。TMR・
T4は供給下降動作不良監視タイマである。MT・ST
15は供給下降動作不良異常メッセージ出力であり、メ
ッセージタイプMT・ST15に基づきメーセージを構
成するとともにポーズステータスPSQ101をONに
する。MT・ST16は供給下降動作条件不足異常メッ
セージ出力であり、メッセージタイプMT・ST16に
基づきメーセージを構成するとともにポーズステータス
PSQ101をONにする。MT・ST17は供給下降
動作条件禁止異常メッセージ出力であり、メッセージタ
イプMT・ST17に基づきメーセージを構成するとと
もにPSQ101をONにする。
常メッセージ出力であり、メッセージタイプMT・ST
20に基づきメーセージを構成するとともにポーズステ
ータスPSQ100,PSQ101をONにする。MT
・ST21は供給昇降確認同時未検知異常メッセージ出
力であり、メッセージタイプMT・ST21に基づきメ
ーセージを構成するとともにポーズステータスPSQ1
00,PSQ101をONにする。QWT・Q100は
供給上昇出力ステータスモジュールの転送処理であり、
QWT・Q100の条件が成立したとき出力モジュール
22の端子Q100をONし、不成立のときOFFにす
る。端子Q100がONのときには、ダブルソレノイド
が駆動されて昇降シリンダが上昇動作をする。QWT・
Q101は供給下降出力ステータスモジュールの転送処
理であり、QWT・Q101の条件が成立したとき出力
モジュール22の端子Q101をONし、不成立のとき
OFFにする。端子Q101がONのときには、ダブル
ソレノイドが駆動されて昇降シリンダが下降動作をす
る。
昇指令である出力番号Q100がONになりQWT・Q
100が成立し、それが出力モジュール22にそのまま
転送されて昇降シリンダが上昇動作を開始しているもの
とする。このとき、昇降シリンダの供給上昇端の検出信
号に相当する入力信号I20は入力されておらずその常
閉接点は閉成されており、タイマTMR・T1は上昇時
間の計時を開始する。所定の時間内(例えば3秒以内)
に昇降シリンダが上昇端に到達すると、そのときには入
力信号I20が入力されて常閉接点は開成され、タイマ
TMR・T1の時間の計測はリセットされる。しかし、
その時間を越えても入力信号I20の常閉接点が閉成さ
れたままであるとタイマTMR・T1は常開接点TMR
・T1を閉成し、MT・ST10が出力され、上昇動作
時間がオーバーしており何等かの異常があると判断され
る。そして、この出力によりそれに対応したメッセージ
がIF11を介して表示装置20に送出されて表示さ
れ、また、ポーズステータスPSQ100をONにす
る。
りその常閉接点は開成され、QWT・Q100が成立せ
ず、このQWT・Q100(OFF)は出力信号として
出力モジュール22に転送され、出力モジュール22の
端子Q100に接続されているダブルソレノイドはOF
Fになり昇降シリンダは停止する。但し、このときポー
ズ機能が働いていると、ポーズパラメータPTQ100
の設定状況によってはQWT・Q100が成立してダブ
ルソレノイドが駆動状態を継続する。
るから、供給下降端の検出信号に相当する入力信号I2
1は入力されずその常開接点は閉成されることはない
が、何等かの原因でこの接点が閉成されると、タイマM
TR・T2は時間を計測し始める。そして、所定の時間
(例えば0.5秒)を経過すると、常開接点TMR・T
2が閉成され、上昇動作不良としてMT・ST11を出
力し、その出力により対応したメッセージがIF11を
介して表示装置20に送出されて表示され、また、ポー
ズステータスPSQ100をONにする。これによりポ
ーズステータスPSQ100の常閉接点は開成されてQ
WT・Q100が成立しなくなり、QWT・Q100
(OFF)は出力信号として出力モジュール22に転送
され、出力モジュール22の端子Q100に接続されて
いるダブルソレノイドはOFFになり昇降ダシリンダは
停止する。
れに相当する入力信号I30が入力されていない場合に
は、その常閉接点は閉成されたままとなる。また、上昇
禁止条件が解除されておらずその入力信号I31が入力
されている場合には、その常開接点が閉成される。これ
らの場合には上昇動作条件が満たされておらずMT・S
T12を出力し、或いは禁止条件が解除されていないと
してMT・ST13を出力する。このMT・ST12又
はMT・ST13の出力によりポーズステータスPSQ
100はONになり、その常閉接点は開成される。これ
によりQWT・Q100が成立せず、QWT・Q100
(OFF)は出力信号として出力モジュール22に転送
され、出力モジュール22の端子Q100に接続されて
いるダブルソレノイドはOFFになり昇降シリンダは停
止する。
力信号I20と供給下降端の検出信号に相当する入力信
号I21とは同時に入力することはないから、それらの
常開接点は同時に閉成されることはないが、これが何等
かの原因で同時に閉成されたときには、MT・ST20
を出力し、異常があるものとしてポーズステータスPS
Q100及びPSQ101をONにする。また、昇降シ
リンダは上昇又は下降のいずれか一方の動作しかでき
ず、供給上昇指令に相当する出力番号Q100及び供給
下降指令に相当する出力番号Q101は同時にONにな
ることはないが、これが何等かの原因で同時にONにな
りそれらの常閉接点が開成され、かつ入力信号I20,
I21の常閉接点が開成されると、MT・ST21が出
力され、異常があるものとしてポーズステータスPSQ
100及びPSQ101をONにする。
PSQ100及びPSQ101がONになると、その常
閉接点は開成してQWT・Q100及びQWT・Q10
1の双方が成立せず、QWT・Q100(OFF)及び
QWT・Q101(OFF)が出力モジュール22の該
当する端子に転送され、ダブルソレノイドはOFFにな
り、昇降シリンダが上昇又は下降のいずれも動作中であ
っても停止する。また、MT・ST12、MT・ST1
3、MT・ST20又はMT・ST21が出力された場
合には、それぞれの出力に応じたメッセージが表示装置
20に表示される。
うために、供給下降の出力番号Q101の常開接点Q1
01を閉成してQWT・Q101を成立させることによ
り昇降シリンダを下降させたときにも、上述の出力番号
Q100の場合と同様に処理され、異常があるとポーズ
ステータスPSQ101をONにする。これによりQW
TQ101が成立させず、タブルソレノイドの駆動を停
止して昇降シリンダの動作を停止させる。
ログラムと入出力判定処理プログラムとそれぞれ分離し
て独立して管理するようにしたので、動作順等の変更が
必要になった場合でも変わらない入出力判定処理プログ
ラを別個管理することができ、プログラムの変更等の管
理レベルの細分化が可能になっている。また、出力信
号、入力信号等の判定処理を逐次行うようにしているの
で、プログラムミスや機器の整備不良による異常動作を
未然に防止できるとともに、そのプログラムミスや機器
の故障を容易に発見できるという効果が得られている。
また、前述したようにメインプログラムにインタロック
や監視時間等の安全回路を入れる必要がなくなったた
め、シーケンス変更によるプログラム変更の作業が容易
になるという効果が得られている。
ルのハード構成を示すブロック図である。
ある。
Claims (2)
- 【請求項1】 メインプログラムが格納される第1の記
憶手段と、 入力信号及び出力信号が格納される第2の記憶手段と、異常時に該当する出力を保持又は非保持状態の何れかに
するポーズパラメータが格納される第3の記憶手段と 、 前記第2の記憶手段に格納される出力信号を外部に転送
する際に、前記出力信号に関連する事項が所定の条件を
満たしているかどうかを判定し、前記条件を満たしてい
るときにはそのまま外部に転送し、前記条件を満たして
いないときには、所定の演算処理を行って当該異常に対
応した信号を生成するための第1の判定プログラムが格
納される第4の記憶手段と、 前記第1の記憶手段に格納されたメインプログラムを走
査し、前記第2の憶手段の入力信号を読み出しつつ実行
・演算し、その演算結果を出力信号として前記第2の記
憶手段に格納する演算処理手段と、 前記メインプログラムの1走査分についての前記演算処
理手段による演算処理が終了すると出力信号を外部に転
送する処理を行い、その際に、前記第4の記憶手段に格
納された判定プログラムを実行・演算することにより、
前記出力信号をそのまま外部に転送し、又は前記異常に
対応した信号若しくは前記ポーズパラメータに対応した
信号を外部に出力する出力判定処理部とを有することを
特徴とするプログラマブルコントローラ。 - 【請求項2】 入力信号を前記第2の記憶手段に取り込
む際に、その入力信号に関連する事項が所定の条件を満
たしているかどうかを判定し、前記条件を満たしていな
いときは、所定の演算処理を行って当該異常に対応した
制御信号を生成するための第2の判定プログラムが格納
される第5の記憶手段と、 前記メインプログラムの1走査分についての前記演算処
理手段による演算処理を開始する前に、前記第5の記憶
手段に格納された第2の判定プログラムを実行・演算
し、その演算結果に基づいた制御信号を生成して出力す
る入力判定処理部とを有する請求項1記載のプログラマ
ブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12682593A JP3381003B2 (ja) | 1993-05-28 | 1993-05-28 | プログラマブルコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12682593A JP3381003B2 (ja) | 1993-05-28 | 1993-05-28 | プログラマブルコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06337707A JPH06337707A (ja) | 1994-12-06 |
JP3381003B2 true JP3381003B2 (ja) | 2003-02-24 |
Family
ID=14944866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12682593A Expired - Lifetime JP3381003B2 (ja) | 1993-05-28 | 1993-05-28 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3381003B2 (ja) |
-
1993
- 1993-05-28 JP JP12682593A patent/JP3381003B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06337707A (ja) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0581921A1 (en) | Dialysis machine with safety monitoring | |
EP0164421B1 (en) | Programmable controller | |
JP2007226383A (ja) | 数値制御装置 | |
JP3381003B2 (ja) | プログラマブルコントローラ | |
JPH01168420A (ja) | 射出成形機の駆動系異常検出装置 | |
JPH0778005A (ja) | プログラマブルコントローラ | |
JPH0478245B2 (ja) | ||
JPH06202712A (ja) | プログラマブルコントローラのシミュレーション装置 | |
JPS5998205A (ja) | 機械の制御演算システム | |
JPH01174285A (ja) | 内部情報表示機能を有するサーボモータ制御装置 | |
JPH08123501A (ja) | プロセス制御装置 | |
JP2554268B2 (ja) | 計算機分散システム | |
JPH05105397A (ja) | クレーンにおけるアウトリガ張出し幅の設定装置 | |
JPS6389901A (ja) | プログラマブルコントロ−ラの制御回路 | |
GB2330667A (en) | Circuit card for a Personal Computer emulates a Programmable Logic Controller | |
JPS5833701A (ja) | 分散形階層システムのn:1バツクアツプ方式 | |
JPH05324001A (ja) | 計装制御用バックアップ操作器 | |
JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
JPH0439707A (ja) | 数値制御装置の非常停止装置 | |
JP3127528B2 (ja) | 自動販売機の入出力チェック装置 | |
JP2006107284A (ja) | 数値制御装置 | |
WO1992021073A1 (en) | Method for debugging sequential program | |
JP2003091302A (ja) | 工作機械の制御システムにおける異常検出装置 | |
JP2535389B2 (ja) | 操作パネル装置 | |
JPH01124035A (ja) | 出力データ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |