JP3378207B2 - 半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケース - Google Patents
半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケースInfo
- Publication number
- JP3378207B2 JP3378207B2 JP02879999A JP2879999A JP3378207B2 JP 3378207 B2 JP3378207 B2 JP 3378207B2 JP 02879999 A JP02879999 A JP 02879999A JP 2879999 A JP2879999 A JP 2879999A JP 3378207 B2 JP3378207 B2 JP 3378207B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- condenser microphone
- electret condenser
- semiconductor
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップから
なる電気音響変換素子を用いた半導体エレクトレットコ
ンデンサマイクロホンと、これに用いられるケースとに
関する。
なる電気音響変換素子を用いた半導体エレクトレットコ
ンデンサマイクロホンと、これに用いられるケースとに
関する。
【０００２】
【従来の技術】従来のこの種の半導体エレクトレットコ
ンデンサマイクロホンは、必要な電子回路が形成された
半導体チップと、この半導体チップを収納するケースと
から構成されていた。この半導体エレクトレットコンデ
ンサマイクロホンは、例えば携帯電話のマイクロホンと
して使用されるために、小型化の強い要請があった。
ンデンサマイクロホンは、必要な電子回路が形成された
半導体チップと、この半導体チップを収納するケースと
から構成されていた。この半導体エレクトレットコンデ
ンサマイクロホンは、例えば携帯電話のマイクロホンと
して使用されるために、小型化の強い要請があった。
【０００３】
【発明が解決しようとする課題】ところで、従来のこの
種の半導体エレクトレットコンデンサマイクロホンで
は、インピーダンス変換用のＦＥＴやアンプ回路やノイ
ズキャンセル回路等の必要な電子回路は半導体チップに
形成しているが、ＡＬＣ回路の時定数回路用キャパシタ
やＡＤＣ回路の積分用キャパシタは大容量のものが必要
となるので、半導体チップには形成できなかった。この
ため、大容量のキャパシタ等は、半導体エレクトレット
コンデンサマイクロホンが搭載されるプリント基板に設
けられていた。また、半導体チップには大容量のインダ
クタは形成できないので、ノイズ対策用のインダクタも
前記プリント基板に設けるのが一般的であった。このた
め、従来のものでは、半導体エレクトレットコンデンサ
マイクロホン自身は小型化されたとしても、その周辺に
設けられる回路等のため全体として小型化の要請に応え
ることができず、そのコストダウンにも一定の限界があ
った。
種の半導体エレクトレットコンデンサマイクロホンで
は、インピーダンス変換用のＦＥＴやアンプ回路やノイ
ズキャンセル回路等の必要な電子回路は半導体チップに
形成しているが、ＡＬＣ回路の時定数回路用キャパシタ
やＡＤＣ回路の積分用キャパシタは大容量のものが必要
となるので、半導体チップには形成できなかった。この
ため、大容量のキャパシタ等は、半導体エレクトレット
コンデンサマイクロホンが搭載されるプリント基板に設
けられていた。また、半導体チップには大容量のインダ
クタは形成できないので、ノイズ対策用のインダクタも
前記プリント基板に設けるのが一般的であった。このた
め、従来のものでは、半導体エレクトレットコンデンサ
マイクロホン自身は小型化されたとしても、その周辺に
設けられる回路等のため全体として小型化の要請に応え
ることができず、そのコストダウンにも一定の限界があ
った。
【０００４】本発明は上記事情に鑑みて創案されたもの
で、大容量のキャパシタやインダクタ或いは抵抗を半導
体エレクトレットコンデンサマイクロホンの内部に組み
込んで、小型とするとともにコストダウンをも図った半
導体エレクトレットコンデンサマイクロホンを提供する
ことを目的としている。
で、大容量のキャパシタやインダクタ或いは抵抗を半導
体エレクトレットコンデンサマイクロホンの内部に組み
込んで、小型とするとともにコストダウンをも図った半
導体エレクトレットコンデンサマイクロホンを提供する
ことを目的としている。
【０００５】
【課題を解決するための手段】本発明に係る半導体エレ
クトレットコンデンサマイクロホンは、必要な電子回路
等が形成された半導体チップ上にエレクトレット処理を
した高分子振動膜を一体化した電気音響変換素子を収容
するケースを備えており、前記ケースは、複数のセラミ
ックス層を積層してなり、各セラミックス層に前記半導
体チップと電気的に接続される必要な抵抗、インダク
タ、キャパシタが形成されている。
クトレットコンデンサマイクロホンは、必要な電子回路
等が形成された半導体チップ上にエレクトレット処理を
した高分子振動膜を一体化した電気音響変換素子を収容
するケースを備えており、前記ケースは、複数のセラミ
ックス層を積層してなり、各セラミックス層に前記半導
体チップと電気的に接続される必要な抵抗、インダク
タ、キャパシタが形成されている。
【０００６】また、本発明に係る半導体エレクトレット
コンデンサマイクロホンに用いられるケースは、必要な
電子回路等が形成された半導体チップ上にエレクトレッ
ト処理をした高分子振動膜を一体化した電気音響変換素
子を収容するケースであって、複数のセラミックス層を
積層してなり、各セラミックス層に前記半導体チップと
電気的に接続される必要な抵抗、インダクタ、キャパシ
タが形成されている。
コンデンサマイクロホンに用いられるケースは、必要な
電子回路等が形成された半導体チップ上にエレクトレッ
ト処理をした高分子振動膜を一体化した電気音響変換素
子を収容するケースであって、複数のセラミックス層を
積層してなり、各セラミックス層に前記半導体チップと
電気的に接続される必要な抵抗、インダクタ、キャパシ
タが形成されている。
【０００７】
【発明の実施の形態】図１は本発明の第１の実施の形態
に係る半導体エレクトレットコンデンサマイクロホンに
用いられるケースを構成するケース本体の図面であっ
て、同図（Ａ）は概略的平面図、同図（Ｂ）は概略的正
面半断面図、同図（Ｃ）は概略的側面半断面図である。
に係る半導体エレクトレットコンデンサマイクロホンに
用いられるケースを構成するケース本体の図面であっ
て、同図（Ａ）は概略的平面図、同図（Ｂ）は概略的正
面半断面図、同図（Ｃ）は概略的側面半断面図である。
【０００８】また、図２は本発明の第１の実施の形態に
係る半導体エレクトレットコンデンサマイクロホンに用
いられるケースを構成するケース本体の第８層の概略的
平面図、図３は本発明の第１の実施の形態に係る半導体
エレクトレットコンデンサマイクロホンに用いられるケ
ースを構成するケース本体の第７層の概略的平面図、図
４は本発明の第１の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第６層の概略的平面図、図５は本発明
の第１の実施の形態に係る半導体エレクトレットコンデ
ンサマイクロホンに用いられるケースを構成するケース
本体の第５層の概略的平面図、図６は本発明の第１の実
施の形態に係る半導体エレクトレットコンデンサマイク
ロホンに用いられるケースを構成するケース本体の第４
層の概略的平面図、図７は本発明の第１の実施の形態に
係る半導体エレクトレットコンデンサマイクロホンに用
いられるケースを構成するケース本体の第３層の概略的
平面図、図８は本発明の第１の実施の形態に係る半導体
エレクトレットコンデンサマイクロホンに用いられるケ
ースを構成するケース本体の第２層の概略的平面図、図
９は本発明の第１の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第１層の概略的底面図、図１０は本発
明の第１の実施の形態に係る半導体エレクトレットコン
デンサマイクロホンに用いられる電気音響変換素子の概
略的断面図、図１１は本発明の第１の実施の形態に係る
半導体エレクトレットコンデンサマイクロホンに用いら
れるケースを構成するケース本体に電気音響変換素子を
収納した状態の概略的断面図である。
係る半導体エレクトレットコンデンサマイクロホンに用
いられるケースを構成するケース本体の第８層の概略的
平面図、図３は本発明の第１の実施の形態に係る半導体
エレクトレットコンデンサマイクロホンに用いられるケ
ースを構成するケース本体の第７層の概略的平面図、図
４は本発明の第１の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第６層の概略的平面図、図５は本発明
の第１の実施の形態に係る半導体エレクトレットコンデ
ンサマイクロホンに用いられるケースを構成するケース
本体の第５層の概略的平面図、図６は本発明の第１の実
施の形態に係る半導体エレクトレットコンデンサマイク
ロホンに用いられるケースを構成するケース本体の第４
層の概略的平面図、図７は本発明の第１の実施の形態に
係る半導体エレクトレットコンデンサマイクロホンに用
いられるケースを構成するケース本体の第３層の概略的
平面図、図８は本発明の第１の実施の形態に係る半導体
エレクトレットコンデンサマイクロホンに用いられるケ
ースを構成するケース本体の第２層の概略的平面図、図
９は本発明の第１の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第１層の概略的底面図、図１０は本発
明の第１の実施の形態に係る半導体エレクトレットコン
デンサマイクロホンに用いられる電気音響変換素子の概
略的断面図、図１１は本発明の第１の実施の形態に係る
半導体エレクトレットコンデンサマイクロホンに用いら
れるケースを構成するケース本体に電気音響変換素子を
収納した状態の概略的断面図である。
【０００９】さらに、図１２は本発明の第２の実施の形
態に係る半導体エレクトレットコンデンサマイクロホン
に用いられるケースを構成するケース本体の第５層の概
略的平面図、図１３は本発明の第２の実施の形態に係る
半導体エレクトレットコンデンサマイクロホンに用いら
れるケースを構成するケース本体の第４層の概略的平面
図、図１４は本発明の第２の実施の形態に係る半導体エ
レクトレットコンデンサマイクロホンに用いられるケー
スを構成するケース本体の第３層の概略的平面図、図１
５は本発明の第２の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第２層の概略的平面図である。
態に係る半導体エレクトレットコンデンサマイクロホン
に用いられるケースを構成するケース本体の第５層の概
略的平面図、図１３は本発明の第２の実施の形態に係る
半導体エレクトレットコンデンサマイクロホンに用いら
れるケースを構成するケース本体の第４層の概略的平面
図、図１４は本発明の第２の実施の形態に係る半導体エ
レクトレットコンデンサマイクロホンに用いられるケー
スを構成するケース本体の第３層の概略的平面図、図１
５は本発明の第２の実施の形態に係る半導体エレクトレ
ットコンデンサマイクロホンに用いられるケースを構成
するケース本体の第２層の概略的平面図である。
【００１０】なお、図１〜図３及び図９における括弧記
号に内の符号は、本発明の第２の実施の形態に係る半導
体エレクトレットコンデンサマイクロホンに用いられる
ケースを構成するケース本体の各部を示すものである。
号に内の符号は、本発明の第２の実施の形態に係る半導
体エレクトレットコンデンサマイクロホンに用いられる
ケースを構成するケース本体の各部を示すものである。
【００１１】まず、本発明の第１の実施の形態に係る半
導体エレクトレットコンデンサマイクロホンに用いられ
る電気音響変換素子１０００を構成する半導体チップ１
００について説明する。この半導体チップ１００には、
インピーダンス変換用のＦＥＴやアンプ回路やノイズキ
ャンセル回路等の必要な電子回路１１０が常法により形
成されている。また、半導体チップ１００の表面には、
絶縁層１３０が積層されている。さらに、前記絶縁層１
３０の上には、アルミニウム等からなるゲート電極用の
電極層１４０が積層されている。さらに、前記電極層１
４０の上にはＴｉＮからなる絶縁膜１５０が積層されて
いる。
導体エレクトレットコンデンサマイクロホンに用いられ
る電気音響変換素子１０００を構成する半導体チップ１
００について説明する。この半導体チップ１００には、
インピーダンス変換用のＦＥＴやアンプ回路やノイズキ
ャンセル回路等の必要な電子回路１１０が常法により形
成されている。また、半導体チップ１００の表面には、
絶縁層１３０が積層されている。さらに、前記絶縁層１
３０の上には、アルミニウム等からなるゲート電極用の
電極層１４０が積層されている。さらに、前記電極層１
４０の上にはＴｉＮからなる絶縁膜１５０が積層されて
いる。
【００１２】なお、前記絶縁膜１５０は、電極層１４０
がアルミニウム等の耐腐食性の低いものである場合に必
要となるが、電極層１４０が金等の耐腐食性の高いもの
である場合には、前記絶縁膜１５０に相当するものを特
に設ける必要はない。この絶縁膜１５０には、略リング
状のスペーサ層１７０が形成されている。
がアルミニウム等の耐腐食性の低いものである場合に必
要となるが、電極層１４０が金等の耐腐食性の高いもの
である場合には、前記絶縁膜１５０に相当するものを特
に設ける必要はない。この絶縁膜１５０には、略リング
状のスペーサ層１７０が形成されている。
【００１３】なお、前記絶縁層１３０、電極層１４０及
び絶縁膜１５０は、半導体チップ１００の表面の全面に
形成されているのではなく、一部の表面を露出させて形
成されている。この露出された部分は、ボンディングワ
イヤ１９０で後述する３つのケース本体３００Ａの導体
層３７２、３７３、３７４と接続される電極部１９１と
して形成されているのである。
び絶縁膜１５０は、半導体チップ１００の表面の全面に
形成されているのではなく、一部の表面を露出させて形
成されている。この露出された部分は、ボンディングワ
イヤ１９０で後述する３つのケース本体３００Ａの導体
層３７２、３７３、３７４と接続される電極部１９１と
して形成されているのである。
【００１４】このように構成される半導体チップ１００
は、次のようにして形成される。まず、４〜５インチの
シリコンウエハに常法を用いて必要な電子回路１１０を
形成する。例えば、この半導体チップ１００は、２ｍｍ
角の大きさに形成される。さらに、常法によって、絶縁
層１３０、電極層１４０、絶縁膜１５０及びスペーサ層
１７０を形成する。
は、次のようにして形成される。まず、４〜５インチの
シリコンウエハに常法を用いて必要な電子回路１１０を
形成する。例えば、この半導体チップ１００は、２ｍｍ
角の大きさに形成される。さらに、常法によって、絶縁
層１３０、電極層１４０、絶縁膜１５０及びスペーサ層
１７０を形成する。
【００１５】このようにしてスペーサ層１７０まで形成
された半導体チップ１００を粘着シートに貼着し、その
状態でカッター等によりダイシングする。そして、前記
粘着シートを外側方向に引っ張ることによって個々の半
導体チップ１００に分割する。その後、粘着シートから
個々の半導体チップ１００を剥がして洗浄する。このよ
うにして構成された半導体チップ１００は、厚さが０．
３ｍｍの２ｍｍ角のものとなる。
された半導体チップ１００を粘着シートに貼着し、その
状態でカッター等によりダイシングする。そして、前記
粘着シートを外側方向に引っ張ることによって個々の半
導体チップ１００に分割する。その後、粘着シートから
個々の半導体チップ１００を剥がして洗浄する。このよ
うにして構成された半導体チップ１００は、厚さが０．
３ｍｍの２ｍｍ角のものとなる。
【００１６】このように構成された半導体チップ１００
に振動膜２００を一体化することで電気音響変換素子１
０００を構成する。前記 振動膜２００は、片面に電極
膜を形成した高分子ＦＥＰフィルムをエレクトレット化
したものである。具体的には、厚さが５μｍ〜１２．５
μｍの高分子ＦＥＰフィルムの表面側にニッケルを厚さ
４００Å程度に蒸着して電極膜としたものである。そし
て、電極膜が形成されていない側、すなわち、裏面側に
コロナ照射、ＥＢ照射等のその他の分極処理を施すこと
により、高分子ＦＥＰフィルムに半永久的に電荷をチャ
ージしてエレクトレット化する。
に振動膜２００を一体化することで電気音響変換素子１
０００を構成する。前記 振動膜２００は、片面に電極
膜を形成した高分子ＦＥＰフィルムをエレクトレット化
したものである。具体的には、厚さが５μｍ〜１２．５
μｍの高分子ＦＥＰフィルムの表面側にニッケルを厚さ
４００Å程度に蒸着して電極膜としたものである。そし
て、電極膜が形成されていない側、すなわち、裏面側に
コロナ照射、ＥＢ照射等のその他の分極処理を施すこと
により、高分子ＦＥＰフィルムに半永久的に電荷をチャ
ージしてエレクトレット化する。
【００１７】なお、電極膜として、アルミニウムを厚さ
４００Å程度に蒸着するとともに、ポリイミド等の絶縁
コートを積層することで対環境的に強化することも可能
である。また、アルミニウムとニッケルとを蒸着しても
よい。
４００Å程度に蒸着するとともに、ポリイミド等の絶縁
コートを積層することで対環境的に強化することも可能
である。また、アルミニウムとニッケルとを蒸着しても
よい。
【００１８】このように形成された振動膜２００は、振
動膜２００の電極膜との導電性を考慮して導電性のリン
グ２３０に取り付けられている。このリング２３０とし
ては、真鍮やステンレス等が適している。なお、リング
２３０に絶縁性の素材を用いた場合には、他の手段、例
えばボンディングワイヤ等によって電極膜との導電性を
確保する。
動膜２００の電極膜との導電性を考慮して導電性のリン
グ２３０に取り付けられている。このリング２３０とし
ては、真鍮やステンレス等が適している。なお、リング
２３０に絶縁性の素材を用いた場合には、他の手段、例
えばボンディングワイヤ等によって電極膜との導電性を
確保する。
【００１９】なお、上述した電気音響変換素子１０００
は一例であって、本発明が上述したものに限定されない
ことは勿論である。また、上述した半導体チップ１００
は一例であって、本発明が上述した半導体チップ１００
に限定されるものでないことは勿論である。らに、振動
膜２００も上述したものは一例であって、本発明が上述
した振動膜２００に限定されるものでないことは勿論で
ある。
は一例であって、本発明が上述したものに限定されない
ことは勿論である。また、上述した半導体チップ１００
は一例であって、本発明が上述した半導体チップ１００
に限定されるものでないことは勿論である。らに、振動
膜２００も上述したものは一例であって、本発明が上述
した振動膜２００に限定されるものでないことは勿論で
ある。
【００２０】次に、本発明の第１の実施の形態に係る半
導体エレクトレットコンデンサマイクロホンに用いられ
るケースについて説明する。このケースは、第１層〜第
８層のセラミックス層３１０〜３８０と、蓋体（図示省
略）とから構成されている。前記セラミックス層３１０
〜３８０が積層されてなる略升状のケース本体３００Ａ
は、対向する両側面にそれぞれ２条の凹部３００ａ、３
００ｂ、３００ｃ、３００ｄが上下方向に平行に形成さ
れている。なお、前記蓋体は、前記ケース本体３００Ａ
の凹部をカバーするものである。
導体エレクトレットコンデンサマイクロホンに用いられ
るケースについて説明する。このケースは、第１層〜第
８層のセラミックス層３１０〜３８０と、蓋体（図示省
略）とから構成されている。前記セラミックス層３１０
〜３８０が積層されてなる略升状のケース本体３００Ａ
は、対向する両側面にそれぞれ２条の凹部３００ａ、３
００ｂ、３００ｃ、３００ｄが上下方向に平行に形成さ
れている。なお、前記蓋体は、前記ケース本体３００Ａ
の凹部をカバーするものである。
【００２１】前記第１層〜第８層のセラミックス層３１
０〜３８０は、セラミックスシートから構成されてお
り、積層した状態で焼成することでケースのケース本体
３００Ａを形成する。
０〜３８０は、セラミックスシートから構成されてお
り、積層した状態で焼成することでケースのケース本体
３００Ａを形成する。
【００２２】まず、第１層のセラミックス層３１０は、
このケースにおける底部に相当する部分であって、図９
に示すように、略正方形状に形成されるとともに、前記
凹部３００ａ、３００ｂ、３００ｃ、３００ｄの一部を
形作る４つの凹み３１０ａ、３１０ｂ、３１０ｃ、３１
０ｄが形成されている。この第１層のセラミックス層３
１０の側面から底面にかけて、前記凹み３１０ａ、３１
０ｂ、３１０ｃ、３１０ｄを含んで４つの電極部３１１
ａ、３１１ｂ、３１１ｃ、３１１ｄが形成されている。
この電極部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄ
は、半導体エレクトレットコンデンサマイクロホンを図
外のプリント基板等に実装する際に、プリント基板と電
気的に接続される部分である。
このケースにおける底部に相当する部分であって、図９
に示すように、略正方形状に形成されるとともに、前記
凹部３００ａ、３００ｂ、３００ｃ、３００ｄの一部を
形作る４つの凹み３１０ａ、３１０ｂ、３１０ｃ、３１
０ｄが形成されている。この第１層のセラミックス層３
１０の側面から底面にかけて、前記凹み３１０ａ、３１
０ｂ、３１０ｃ、３１０ｄを含んで４つの電極部３１１
ａ、３１１ｂ、３１１ｃ、３１１ｄが形成されている。
この電極部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄ
は、半導体エレクトレットコンデンサマイクロホンを図
外のプリント基板等に実装する際に、プリント基板と電
気的に接続される部分である。
【００２３】この第１層のセラミックス層３１０の上に
積層される第２層のセラミックス層３２０は、図８に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３２０ａ、３２０ｂ、３２０ｃ、３２０ｄ
が形成されている。また、この第２層のセラミックス層
３２０の表面側には、スパイラル状の導体層３２１が形
成されている。この導体層３２１の中心部は、後述する
第３層のセラミックス層３３０の導体層３３１と接続さ
れるための略円形のランド３２２となっている。また、
この導体層３２１の終端は、前記凹部３００ｄの一部を
形作る凹み３２０ｄに達している。従って、この導体層
３２１は、前記電極部３１１ｃと電気的に接続されるこ
とになる。なお、前記凹み３２０ａ、３２０ｂ、３２０
ｃ、３２０ｄには、導体層が形成されている。
積層される第２層のセラミックス層３２０は、図８に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３２０ａ、３２０ｂ、３２０ｃ、３２０ｄ
が形成されている。また、この第２層のセラミックス層
３２０の表面側には、スパイラル状の導体層３２１が形
成されている。この導体層３２１の中心部は、後述する
第３層のセラミックス層３３０の導体層３３１と接続さ
れるための略円形のランド３２２となっている。また、
この導体層３２１の終端は、前記凹部３００ｄの一部を
形作る凹み３２０ｄに達している。従って、この導体層
３２１は、前記電極部３１１ｃと電気的に接続されるこ
とになる。なお、前記凹み３２０ａ、３２０ｂ、３２０
ｃ、３２０ｄには、導体層が形成されている。
【００２４】この第２層のセラミックス層３２０の上に
積層される第３層のセラミックス層３３０は、図７に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３３０ａ、３３０ｂ、３３０ｃ、３３０ｄ
が形成されている。また、この第３層のセラミックス層
３３０の表面側には、スパイラル状の導体層３３１が形
成されている。この導体層３３１の中心部には、前記導
体層３２１と電気的に接続されるためのスルーホール３
３２が開設されている。また、この導体層３３１の終端
は、後述する第４層のセラミックス層３４０の導体層３
４１と接続されるための略円形のランド３３３となって
いる。なお、前記凹み３３０ａ、３３０ｂ、３３０ｃ、
３３０ｄには、導体層が形成されている。
積層される第３層のセラミックス層３３０は、図７に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３３０ａ、３３０ｂ、３３０ｃ、３３０ｄ
が形成されている。また、この第３層のセラミックス層
３３０の表面側には、スパイラル状の導体層３３１が形
成されている。この導体層３３１の中心部には、前記導
体層３２１と電気的に接続されるためのスルーホール３
３２が開設されている。また、この導体層３３１の終端
は、後述する第４層のセラミックス層３４０の導体層３
４１と接続されるための略円形のランド３３３となって
いる。なお、前記凹み３３０ａ、３３０ｂ、３３０ｃ、
３３０ｄには、導体層が形成されている。
【００２５】この第３層のセラミックス層３３０の上に
積層される第４層のセラミックス層３４０は、図６に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３４０ａ、３４０ｂ、３４０ｃ、３４０ｄ
が形成されている。また、この第４層のセラミックス層
３４０の表面側には、スパイラル状の導体層３４１が形
成されている。この導体層３４１の中心部は、後述する
第５層のセラミックス層３５０の導体３５１と接続され
るための略円形のランド３４２となっている。また、こ
の導体層３４１の終端は、前記第３層のセラミックス層
３３０の導体層３３１と接続するためのスルーホール３
４３となっている。なお、前記凹み３４０ａ、３４０
ｂ、３４０ｃ、３４０ｄには、導体層が形成されてい
る。
積層される第４層のセラミックス層３４０は、図６に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３４０ａ、３４０ｂ、３４０ｃ、３４０ｄ
が形成されている。また、この第４層のセラミックス層
３４０の表面側には、スパイラル状の導体層３４１が形
成されている。この導体層３４１の中心部は、後述する
第５層のセラミックス層３５０の導体３５１と接続され
るための略円形のランド３４２となっている。また、こ
の導体層３４１の終端は、前記第３層のセラミックス層
３３０の導体層３３１と接続するためのスルーホール３
４３となっている。なお、前記凹み３４０ａ、３４０
ｂ、３４０ｃ、３４０ｄには、導体層が形成されてい
る。
【００２６】この第４層のセラミックス層３４０の上に
積層される第５層のセラミックス層３５０は、図５に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ
が形成されている。また、この第５層のセラミックス層
３５０には、スパイラル状の導体層３５１が形成されて
いる。この導体層３５１の中心部には、前記導体層３４
１と電気的に接続されるためのスルーホール３５２が開
設されている。また、この導体層３５１の終端は、前記
凹部３００ｄを形作る凹み３５０ｄに達している。な
お、前記凹み３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ
には、導体層が形成されている。
積層される第５層のセラミックス層３５０は、図５に示
すように、略正方形状に形成されるとともに、前記凹部
３００ａ、３００ｂ、３００ｃ、３００ｄの一部を形作
る４つの凹み３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ
が形成されている。また、この第５層のセラミックス層
３５０には、スパイラル状の導体層３５１が形成されて
いる。この導体層３５１の中心部には、前記導体層３４
１と電気的に接続されるためのスルーホール３５２が開
設されている。また、この導体層３５１の終端は、前記
凹部３００ｄを形作る凹み３５０ｄに達している。な
お、前記凹み３５０ａ、３５０ｂ、３５０ｃ、３５０ｄ
には、導体層が形成されている。
【００２７】なお、これらの第１層〜第５層のセラミッ
クス層３１０〜３５０は、導体層３１１、３２１、３３
１、３４１、３５１を除けば、同一形状、同一サイズに
形成されている。
クス層３１０〜３５０は、導体層３１１、３２１、３３
１、３４１、３５１を除けば、同一形状、同一サイズに
形成されている。
【００２８】前記第５層のセラミックス層３５０に積層
される第６層のセラミックス層３６０は、図４に示すよ
うに、略正方形状に形成されるとともに、前記凹部３０
０ａ、３００ｂ、３００ｃ、３００ｄの一部を形作る４
つの凹み３６０ａ、３６０ｂ、３６０ｃ、３６０ｄが形
成されている。かかる第６層のセラミックス層３６０の
表面には、中心導体層３６１が形成されており、第６層
のセラミックス層３６０の角部及び凹部３６０ａ、３６
０ｂに連なっている。
される第６層のセラミックス層３６０は、図４に示すよ
うに、略正方形状に形成されるとともに、前記凹部３０
０ａ、３００ｂ、３００ｃ、３００ｄの一部を形作る４
つの凹み３６０ａ、３６０ｂ、３６０ｃ、３６０ｄが形
成されている。かかる第６層のセラミックス層３６０の
表面には、中心導体層３６１が形成されており、第６層
のセラミックス層３６０の角部及び凹部３６０ａ、３６
０ｂに連なっている。
【００２９】前記第６層のセラミックス層３６０に積層
される第７層のセラミックス層３７０は、図３に示すよ
うに、中心に開口部３７１があるので略ロ字形状に形成
されるとともに、前記凹部３００ａ、３００ｂ、３００
ｃ、３００ｄを形作る４つの凹み３７０ａ、３７０ｂ、
３７０ｃ、３７０ｄが形成されている。この第７層のセ
ラミックス層３７０は、前記第１層〜第５層のセラミッ
クス層３１０〜３５０と外形的には同一形状、同一サイ
ズに形成されている。
される第７層のセラミックス層３７０は、図３に示すよ
うに、中心に開口部３７１があるので略ロ字形状に形成
されるとともに、前記凹部３００ａ、３００ｂ、３００
ｃ、３００ｄを形作る４つの凹み３７０ａ、３７０ｂ、
３７０ｃ、３７０ｄが形成されている。この第７層のセ
ラミックス層３７０は、前記第１層〜第５層のセラミッ
クス層３１０〜３５０と外形的には同一形状、同一サイ
ズに形成されている。
【００３０】また、この第７層のセラミックス層３７０
の表面側には、３つの導体層３７２、３７３、３７４が
形成されている。導体層３７２は、第７層のセラミック
ス層３７０の隅部の１つに連なっている。また、導体層
３７３は前記凹み３７０ｄに、導体層３７４は前記凹み
３７０ｃにそれぞれ連なっている。なお、前記導体層３
７２には、後述する第８層のセラミックス層３８０のス
ルーホール３８３が接続されるランド３７２Ａが形成さ
れている。
の表面側には、３つの導体層３７２、３７３、３７４が
形成されている。導体層３７２は、第７層のセラミック
ス層３７０の隅部の１つに連なっている。また、導体層
３７３は前記凹み３７０ｄに、導体層３７４は前記凹み
３７０ｃにそれぞれ連なっている。なお、前記導体層３
７２には、後述する第８層のセラミックス層３８０のス
ルーホール３８３が接続されるランド３７２Ａが形成さ
れている。
【００３１】さらに、前記第７層のセラミックス層３７
０に積層される第８層のセラミックス層３８０は、図２
に示すように、略正方形状に形成されるとともに、前記
凹部３００ａ、３００ｂ、３００ｃ、３００ｄの一部を
形作る４つの凹み３８０ａ、３８０ｂ、３８０ｃ、３８
０ｄが形成されている。また、この第８層のセラミック
ス層３８０は、中心に開口部３８１があるので略ロ字形
状に形成されている。前記開口部３８１は、前記第７層
のセラミックス層３７０の開口部３７１より大きく、第
７層のセラミックス層３７０に積層されると、開口部３
８１より前記３つの導体層３７２、３７３、３７４の一
部が覗くようになっている。なお、図３において二点鎖
線Ｌで、開口部３８１の第７層のセラミックス層３７０
に対する位置が示されている。
０に積層される第８層のセラミックス層３８０は、図２
に示すように、略正方形状に形成されるとともに、前記
凹部３００ａ、３００ｂ、３００ｃ、３００ｄの一部を
形作る４つの凹み３８０ａ、３８０ｂ、３８０ｃ、３８
０ｄが形成されている。また、この第８層のセラミック
ス層３８０は、中心に開口部３８１があるので略ロ字形
状に形成されている。前記開口部３８１は、前記第７層
のセラミックス層３７０の開口部３７１より大きく、第
７層のセラミックス層３７０に積層されると、開口部３
８１より前記３つの導体層３７２、３７３、３７４の一
部が覗くようになっている。なお、図３において二点鎖
線Ｌで、開口部３８１の第７層のセラミックス層３７０
に対する位置が示されている。
【００３２】このように構成された第８層セラミックス
層３８０は、表面の全面に導体層３８２が形成されてい
る。なお、この導体層３８２は、第８層セラミックス層
３８０の側面にまでは及んでいない。
層３８０は、表面の全面に導体層３８２が形成されてい
る。なお、この導体層３８２は、第８層セラミックス層
３８０の側面にまでは及んでいない。
【００３３】また、この第８層のセラミックス層３８０
には、前記第７層のセラミックス層３７０のランド３７
２Ａに接続されるスルーホール３８３が開設されてい
る。従って、前記導体層３８２はスルーホール３８３を
介して前記導体層３７２に電気的に接続されているので
ある。
には、前記第７層のセラミックス層３７０のランド３７
２Ａに接続されるスルーホール３８３が開設されてい
る。従って、前記導体層３８２はスルーホール３８３を
介して前記導体層３７２に電気的に接続されているので
ある。
【００３４】上述した第１層〜第８層のセラミックス層
３１０〜３８０が積層されることでケース本体３００Ａ
が形成される。このケース本体３００Ａの凹部は、第７
層のセラミックス層３７０の開口部３７１と、第８層の
セラミックス層３８０の開口部３８１とから構成される
のである。前記電気音響変換素子１０００は、上述した
凹部に収納されるのである。
３１０〜３８０が積層されることでケース本体３００Ａ
が形成される。このケース本体３００Ａの凹部は、第７
層のセラミックス層３７０の開口部３７１と、第８層の
セラミックス層３８０の開口部３８１とから構成される
のである。前記電気音響変換素子１０００は、上述した
凹部に収納されるのである。
【００３５】第１層〜第８層のセラミックス層３１０〜
３８０を積層して焼成することで、ケース本体３００Ａ
が形成される。このケース本体３００Ａでは、第５層の
セラミックス層３５０の導体層３５１と、第４層のセラ
ミックス層３４０の導体層３４１と、第３層のセラミッ
クス層３３０の導体層３３１と、第２層のセラミックス
層３２０の導体層３２１とが電気的に接続されるので、
これらが１つのインダクタとして機能する。このインダ
クタは、一方の電極が第５層のセラミックス層３５０の
凹み３５０ｄにあり、他方の電極が第２層のセラミック
ス層３２０の凹み３２０ｃにあることになる。
３８０を積層して焼成することで、ケース本体３００Ａ
が形成される。このケース本体３００Ａでは、第５層の
セラミックス層３５０の導体層３５１と、第４層のセラ
ミックス層３４０の導体層３４１と、第３層のセラミッ
クス層３３０の導体層３３１と、第２層のセラミックス
層３２０の導体層３２１とが電気的に接続されるので、
これらが１つのインダクタとして機能する。このインダ
クタは、一方の電極が第５層のセラミックス層３５０の
凹み３５０ｄにあり、他方の電極が第２層のセラミック
ス層３２０の凹み３２０ｃにあることになる。
【００３６】ここで、第７層のセラミックス層３７０の
導体層３７３が、凹み３７０ｄに接続されているため、
前記インダクタは前記導体層３７３に接続されることに
なる。従って、ケース本体３００Ａに収納された電気音
響変換素子１０００を構成する半導体チップ１００の前
記電極部１９１をボンディングワイヤ１９０によって前
記導体層３７３に接続することによって、電気音響変換
素子１０００を構成する半導体チップ１００には形成す
ることができない程度の大容量のインダクタを半導体エ
レクトレットコンデンサマイクロホンに内蔵させること
ができる。
導体層３７３が、凹み３７０ｄに接続されているため、
前記インダクタは前記導体層３７３に接続されることに
なる。従って、ケース本体３００Ａに収納された電気音
響変換素子１０００を構成する半導体チップ１００の前
記電極部１９１をボンディングワイヤ１９０によって前
記導体層３７３に接続することによって、電気音響変換
素子１０００を構成する半導体チップ１００には形成す
ることができない程度の大容量のインダクタを半導体エ
レクトレットコンデンサマイクロホンに内蔵させること
ができる。
【００３７】上述した第１の実施の形態は、インダクタ
を設けたタイプのものであったが、前記導体層３５１、
３４１、３３１、３２１とによって抵抗を構成すること
も可能である。この場合も、電気音響変換素子１０００
を構成する半導体チップ１００には形成することができ
ない程度の大容量の抵抗を半導体エレクトレットコンデ
ンサマイクロホンに内蔵させることができる。
を設けたタイプのものであったが、前記導体層３５１、
３４１、３３１、３２１とによって抵抗を構成すること
も可能である。この場合も、電気音響変換素子１０００
を構成する半導体チップ１００には形成することができ
ない程度の大容量の抵抗を半導体エレクトレットコンデ
ンサマイクロホンに内蔵させることができる。
【００３８】次に、キャパシタを内蔵する場合について
説明する。この半導体エレクトレットコンデンサマイク
ロホンに用いられる電気音響変換素子１０００は、上述
したものと同様であるので詳細な説明は省略する。ま
た、この半導体エレクトレットコンデンサマイクロホン
に用いられるケースのケース本体４００Ａを構成する８
層のセラミックス層４１０〜４８０のうち、第１層のセ
ラミックス層４１０、第６層のセラミックス層４６０、
第７層のセラミックス層４７０及び第８層のセラミック
ス層４８０は、上述したケース本体３００Ａにおけるも
のと同一であるの。従って、その詳細な説明は省略する
とともに、第１の実施の形態に係る半導体エレクトレッ
トコンデンサマイクロホンと同一の部分については、半
導体エレクトレットコンデンサマイクロホンの図面、す
なわち図１〜図３及び図９を参照するとともに、同じ符
号を用いるものとする。
説明する。この半導体エレクトレットコンデンサマイク
ロホンに用いられる電気音響変換素子１０００は、上述
したものと同様であるので詳細な説明は省略する。ま
た、この半導体エレクトレットコンデンサマイクロホン
に用いられるケースのケース本体４００Ａを構成する８
層のセラミックス層４１０〜４８０のうち、第１層のセ
ラミックス層４１０、第６層のセラミックス層４６０、
第７層のセラミックス層４７０及び第８層のセラミック
ス層４８０は、上述したケース本体３００Ａにおけるも
のと同一であるの。従って、その詳細な説明は省略する
とともに、第１の実施の形態に係る半導体エレクトレッ
トコンデンサマイクロホンと同一の部分については、半
導体エレクトレットコンデンサマイクロホンの図面、す
なわち図１〜図３及び図９を参照するとともに、同じ符
号を用いるものとする。
【００３９】この半導体エレクトレットコンデンサマイ
クロホンにおけるケース本体４００Ａの凹部４００ａ、
４００ｂ、４００ｃ、４００ｄの一部を形作る４つの凹
み４２０ａ、４２０ｂ、４２０ｃ、４２０ｄが形成され
ている。また、この第２層のセラミックス層４２０に
は、導体層４２１が形成されている。
クロホンにおけるケース本体４００Ａの凹部４００ａ、
４００ｂ、４００ｃ、４００ｄの一部を形作る４つの凹
み４２０ａ、４２０ｂ、４２０ｃ、４２０ｄが形成され
ている。また、この第２層のセラミックス層４２０に
は、導体層４２１が形成されている。
【００４０】また、前記第２層のセラミックス層４２０
の上に積層される第３層のセラミックス層４３０は、図
１４に示すように、略正方形状に形成されるとともに、
ケース本体４００Ａの凹部４００ａ、４００ｂ、４００
ｃ、４００ｄの一部を形作る４つの凹み４３０ａ、４３
０ｂ、４３０ｃ、４３０ｄが形成されている。また、こ
の第３層のセラミックス層４３０には、導体層４３１が
形成されている。
の上に積層される第３層のセラミックス層４３０は、図
１４に示すように、略正方形状に形成されるとともに、
ケース本体４００Ａの凹部４００ａ、４００ｂ、４００
ｃ、４００ｄの一部を形作る４つの凹み４３０ａ、４３
０ｂ、４３０ｃ、４３０ｄが形成されている。また、こ
の第３層のセラミックス層４３０には、導体層４３１が
形成されている。
【００４１】また、前記第３層のセラミックス層４３０
の上に積層される第４層のセラミックス層４４０は、図
１３に示すように、略正方形状に形成されるとともに、
ケース本体４００Ａの凹部４００ａ、４００ｂ、４００
ｃ、４００ｄの一部を形作る４つの凹み４４０ａ、４４
０ｂ、４４０ｃ、４４０ｄが形成されている。また、こ
の第４層のセラミックス層４４０には、導体層４４１が
形成されている。
の上に積層される第４層のセラミックス層４４０は、図
１３に示すように、略正方形状に形成されるとともに、
ケース本体４００Ａの凹部４００ａ、４００ｂ、４００
ｃ、４００ｄの一部を形作る４つの凹み４４０ａ、４４
０ｂ、４４０ｃ、４４０ｄが形成されている。また、こ
の第４層のセラミックス層４４０には、導体層４４１が
形成されている。
【００４２】さらに、前記第４層のセラミックス層４４
０の上に積層される第５層のセラミックス層４５０は、
図１２に示すように、略正方形状に形成されるととも
に、ケース本体４００Ａの凹部４００ａ、４００ｂ、４
００ｃ、４００ｄの一部を形作る４つの凹み４５０ａ、
４５０ｂ、４５０ｃ、４５０ｄが形成されている。ま
た、この第５層のセラミックス層４５０には、導体層４
５１が形成されている。
０の上に積層される第５層のセラミックス層４５０は、
図１２に示すように、略正方形状に形成されるととも
に、ケース本体４００Ａの凹部４００ａ、４００ｂ、４
００ｃ、４００ｄの一部を形作る４つの凹み４５０ａ、
４５０ｂ、４５０ｃ、４５０ｄが形成されている。ま
た、この第５層のセラミックス層４５０には、導体層４
５１が形成されている。
【００４３】第５層のセラミックス層４５０の導体層４
５１と、第３層のセラミックス層４３０の導体層４３１
とは、凹部４００ｄによって電気的に接続されている。
また、第４層のセラミックス層４４０の導体層４４１
と、第２層のセラミックス層４２０の導体層４２１と
は、凹部４００ｃによって電気的に接続されている。こ
のため、第５層のセラミックス層４５０と第２層のセラ
ミックス層４２０との間は積層構造のキャパシタを構成
することになる。
５１と、第３層のセラミックス層４３０の導体層４３１
とは、凹部４００ｄによって電気的に接続されている。
また、第４層のセラミックス層４４０の導体層４４１
と、第２層のセラミックス層４２０の導体層４２１と
は、凹部４００ｃによって電気的に接続されている。こ
のため、第５層のセラミックス層４５０と第２層のセラ
ミックス層４２０との間は積層構造のキャパシタを構成
することになる。
【００４４】一方の凹部４００ｃは第２層のセラミック
ス層４２０導体層４７４に、他方の凹部４００ｄは第２
層のセラミックス層４２０の導体層４７３にそれぞれ接
続されている。従って、前記キャパシタは、凹部４００
ｃと凹部４００ｄとの間、すなわち電極部４１１ｃ、４
１１ｄに対して並列に接続されていることになる。
ス層４２０導体層４７４に、他方の凹部４００ｄは第２
層のセラミックス層４２０の導体層４７３にそれぞれ接
続されている。従って、前記キャパシタは、凹部４００
ｃと凹部４００ｄとの間、すなわち電極部４１１ｃ、４
１１ｄに対して並列に接続されていることになる。
【００４５】なお、上述した２つの実施の形態では、イ
ンダクタならインダクタ、キャパシタならキャパシタと
したが、積層するセラミックス層を適宜選択することに
より、インダクタとキャパシタ、或いは抵抗を同時に組
み込むことも可能になるのは勿論である。
ンダクタならインダクタ、キャパシタならキャパシタと
したが、積層するセラミックス層を適宜選択することに
より、インダクタとキャパシタ、或いは抵抗を同時に組
み込むことも可能になるのは勿論である。
【００４６】
【発明の効果】本発明に係る半導体エレクトレットコン
デンサマイクロホンは、必要な電子回路等が形成された
半導体チップ上にエレクトレット処理をした高分子振動
膜を一体化した電気音響変換素子を収容するケースを備
えており、前記ケースは、複数のセラミックス層を積層
してなり、各セラミックス層に前記半導体チップと電気
的に接続される必要な抵抗、インダクタ、キャパシタが
形成されている。
デンサマイクロホンは、必要な電子回路等が形成された
半導体チップ上にエレクトレット処理をした高分子振動
膜を一体化した電気音響変換素子を収容するケースを備
えており、前記ケースは、複数のセラミックス層を積層
してなり、各セラミックス層に前記半導体チップと電気
的に接続される必要な抵抗、インダクタ、キャパシタが
形成されている。
【００４７】このようにケースを構成するセラミックス
層に必要な抵抗、インダクタ、キャパシタを形成するこ
とが可能となるので、ＡＬＣ回路の時定数回路用キャパ
シタやＡＤＣ回路の積分用キャパシタ等の大容量のキャ
パシタや、ノイズ対策用の大容量のインダクタも半導体
エレクトレットコンデンサマイクロホン自身を大型化す
ることなく組み込むことが可能となるので、小型化の要
請に応えることができる。また、外部にキャパシタ等を
実装する必要がないので、コストダウンの要請にも応じ
ることが可能となる。
層に必要な抵抗、インダクタ、キャパシタを形成するこ
とが可能となるので、ＡＬＣ回路の時定数回路用キャパ
シタやＡＤＣ回路の積分用キャパシタ等の大容量のキャ
パシタや、ノイズ対策用の大容量のインダクタも半導体
エレクトレットコンデンサマイクロホン自身を大型化す
ることなく組み込むことが可能となるので、小型化の要
請に応えることができる。また、外部にキャパシタ等を
実装する必要がないので、コストダウンの要請にも応じ
ることが可能となる。
【００４８】また、前記インダクタは、複数のセラミッ
クス層に形成された導体層を連結して構成するようにし
ている。さらに、前記キャパシタは、複数のセラミック
ス層に形成された導体層と、その間にあるセラミックス
層とから構成するようにしている。このため、セラミッ
クス層を積層するだけで、大容量のキャパシタ等を構成
することが可能となる。
クス層に形成された導体層を連結して構成するようにし
ている。さらに、前記キャパシタは、複数のセラミック
ス層に形成された導体層と、その間にあるセラミックス
層とから構成するようにしている。このため、セラミッ
クス層を積層するだけで、大容量のキャパシタ等を構成
することが可能となる。
【００４９】一方、本発明に係る半導体エレクトレット
コンデンサマイクロホンに用いられるケースは、必要な
電子回路等が形成された半導体チップ上にエレクトレッ
ト処理をした高分子振動膜を一体化した電気音響変換素
子を収容するケースであって、複数のセラミックス層を
積層してなり、各セラミックス層に前記半導体チップと
電気的に接続される必要な抵抗、インダクタ、キャパシ
タが形成されている。
コンデンサマイクロホンに用いられるケースは、必要な
電子回路等が形成された半導体チップ上にエレクトレッ
ト処理をした高分子振動膜を一体化した電気音響変換素
子を収容するケースであって、複数のセラミックス層を
積層してなり、各セラミックス層に前記半導体チップと
電気的に接続される必要な抵抗、インダクタ、キャパシ
タが形成されている。
【００５０】また、前記インダクタは、複数のセラミッ
クス層に形成された導体層を連結して構成し、前記キャ
パシタは、複数のセラミックス層に形成された導体層
と、その間にあるセラミックス層とから構成するので、
セラミックス層を積層するだけで、大容量のキャパシタ
等を構成することが可能となる。
クス層に形成された導体層を連結して構成し、前記キャ
パシタは、複数のセラミックス層に形成された導体層
と、その間にあるセラミックス層とから構成するので、
セラミックス層を積層するだけで、大容量のキャパシタ
等を構成することが可能となる。
【図１】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の図面であって、同図（Ａ）は概略
的平面図、同図（Ｂ）は概略的正面半断面図、同図
（Ｃ）は概略的側面半断面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の図面であって、同図（Ａ）は概略
的平面図、同図（Ｂ）は概略的正面半断面図、同図
（Ｃ）は概略的側面半断面図である。
【図２】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第８層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第８層の概略的平面図である。
【図３】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第７層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第７層の概略的平面図である。
【図４】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第６層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第６層の概略的平面図である。
【図５】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第５層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第５層の概略的平面図である。
【図６】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第４層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第４層の概略的平面図である。
【図７】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第３層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第３層の概略的平面図である。
【図８】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第２層の概略的平面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第２層の概略的平面図である。
【図９】本発明の第１の実施の形態に係る半導体エレク
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第１層の概略的底面図である。
トレットコンデンサマイクロホンに用いられるケースを
構成するケース本体の第１層の概略的底面図である。
【図１０】本発明の第１の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられる電気音
響変換素子の概略的断面図である。
クトレットコンデンサマイクロホンに用いられる電気音
響変換素子の概略的断面図である。
【図１１】本発明の第１の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体に電気音響変換素子を収納した状
態の概略的断面図である。
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体に電気音響変換素子を収納した状
態の概略的断面図である。
【図１２】本発明の第２の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第５層の概略的平面図である。
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第５層の概略的平面図である。
【図１３】本発明の第２の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第４層の概略的平面図である。
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第４層の概略的平面図である。
【図１４】本発明の第２の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第３層の概略的平面図である。
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第３層の概略的平面図である。
【図１５】本発明の第２の実施の形態に係る半導体エレ
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第２層の概略的平面図である。
クトレットコンデンサマイクロホンに用いられるケース
を構成するケース本体の第２層の概略的平面図である。
１０００ 電気音響変換素子
１００ 半導体チップ
１１０ （必要な電子回路）
２００ 振動膜
３００ ケース
３１０〜３８０ 第１層〜第８層のセラミックス層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大林 義昭
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(72)発明者 安田 護
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(72)発明者 大澤 周治
大阪府八尾市北久宝寺１丁目４番33号
ホシデン株式会社内
(56)参考文献 特開 昭62−151099（ＪＰ，Ａ)
特開 昭61−208400（ＪＰ，Ａ)
特表 平３−504431（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04R 19/01
Claims (6)
- 【請求項１】 必要な電子回路等が形成された半導体チ
ップ上にエレクトレット処理をした高分子振動膜を一体
化した電気音響変換素子を収容するケースを具備してお
り、前記ケースは、複数のセラミックス層を積層してな
り、各セラミックス層に前記半導体チップと電気的に接
続される必要な抵抗、インダクタ、キャパシタが形成さ
れていることを特徴とする半導体エレクトレットコンデ
ンサマイクロホン。 - 【請求項２】 前記インダクタは、複数のセラミックス
層に形成された導体層を連結して構成することを特徴と
する請求項１記載の半導体エレクトレットコンデンサマ
イクロホン。 - 【請求項３】 前記キャパシタは、複数のセラミックス
層に形成された導体層と、その間にあるセラミックス層
とから構成されることを特徴とする請求項１記載の半導
体エレクトレットコンデンサマイクロホン。 - 【請求項４】 必要な電子回路等が形成された半導体チ
ップ上にエレクトレット処理をした高分子振動膜を一体
化した電気音響変換素子を収容するケースであって、複
数のセラミックス層を積層してなり、各セラミックス層
に前記半導体チップと電気的に接続される必要な抵抗、
インダクタ、キャパシタが形成されていることを特徴と
する半導体エレクトレットコンデンサマイクロホンに用
いられるケース。 - 【請求項５】 前記インダクタは、複数のセラミックス
層に形成された導体層を連結して構成することを特徴と
する請求項４記載の半導体エレクトレットコンデンサマ
イクロホンに用いられるケース。 - 【請求項６】 前記キャパシタは、複数のセラミックス
層に形成された導体層と、その間にあるセラミックス層
とから構成されることを特徴とする請求項４記載の半導
体エレクトレットコンデンサマイクロホンに用いられる
ケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02879999A JP3378207B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02879999A JP3378207B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228797A JP2000228797A (ja) | 2000-08-15 |
| JP3378207B2 true JP3378207B2 (ja) | 2003-02-17 |
Family
ID=12258487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02879999A Expired - Fee Related JP3378207B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378207B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166910B2 (en) * | 2000-11-28 | 2007-01-23 | Knowles Electronics Llc | Miniature silicon condenser microphone |
| JP5049571B2 (ja) * | 2006-11-30 | 2012-10-17 | スター精密株式会社 | コンデンサマイクロホンの製造方法及びコンデンサマイクロホン |
| JP4793207B2 (ja) * | 2006-09-29 | 2011-10-12 | パナソニック電工株式会社 | マイクロホン装置、および音響装置 |
| JP2008141409A (ja) * | 2006-11-30 | 2008-06-19 | Star Micronics Co Ltd | コンデンサマイクロホンの製造方法及びコンデンサマイクロホン |
-
1999
- 1999-02-05 JP JP02879999A patent/JP3378207B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000228797A (ja) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870938B2 (en) | Semiconductor electret capacitor microphone | |
| JP3472493B2 (ja) | 半導体エレクトレットコンデンサーマイクロホン | |
| US6594369B1 (en) | Electret capacitor microphone | |
| US20070041597A1 (en) | Silicon based condenser microphone and packaging method for the same | |
| US10173892B2 (en) | Integrated MEMS transducer and circuitry | |
| JP3974918B2 (ja) | コンデンサーマイクロホン | |
| JP2009071346A (ja) | コンデンサマイクロホン | |
| JP3479464B2 (ja) | 単一指向性エレクトレットコンデンサマイクロホン | |
| JP3378207B2 (ja) | 半導体エレクトレットコンデンサマイクロホン及びこれに用いられるケース | |
| JP3375284B2 (ja) | エレクトレットコンデンサマイクロホン | |
| JP2001102875A (ja) | 半導体増幅回路及び半導体エレクトレットコンデンサマイクロホン | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2001069596A (ja) | 半導体エレクトレットコンデンサマイクロホンの製造方法及び半導体エレクトレットコンデンサマイクロホン | |
| KR100908452B1 (ko) | 콘덴서 마이크로폰 | |
| JP2008136195A (ja) | コンデンサマイクロホン | |
| TW201320777A (zh) | 電容式發聲體單元及使用其之收聽器 | |
| TW201132135A (en) | Smart microphone array | |
| WO2007123038A1 (ja) | エレクトレットコンデンサマイクロホン | |
| JP3338376B2 (ja) | 音響センサ及びこの製造方法並びに前記音響センサを用いた半導体エレクトレットコンデンサーマイクロホン | |
| JPH09304127A (ja) | 多機能センサー部品 | |
| JP2005057645A (ja) | エレクトレットコンデンサマイクロホン | |
| JP2002335599A (ja) | マイクロホンとその製造方法 | |
| TW201101851A (en) | Micro-electro-mechanical acoustic sensor package structure | |
| JP2001157297A (ja) | コンデンサマイクロホン | |
| JP2005086831A (ja) | 空間を効率的に用い、特性を変化させない可変容量マイクロフォン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |