JP3376166B2 - 回路網の抵抗素子の抵抗推定方法とその装置 - Google Patents

回路網の抵抗素子の抵抗推定方法とその装置

Info

Publication number
JP3376166B2
JP3376166B2 JP14057795A JP14057795A JP3376166B2 JP 3376166 B2 JP3376166 B2 JP 3376166B2 JP 14057795 A JP14057795 A JP 14057795A JP 14057795 A JP14057795 A JP 14057795A JP 3376166 B2 JP3376166 B2 JP 3376166B2
Authority
JP
Japan
Prior art keywords
row
wiring
resistance
terminal
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14057795A
Other languages
English (en)
Other versions
JPH08334537A (ja
Inventor
陽平 八木
朗 浅井
治 嵯峨野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14057795A priority Critical patent/JP3376166B2/ja
Publication of JPH08334537A publication Critical patent/JPH08334537A/ja
Application granted granted Critical
Publication of JP3376166B2 publication Critical patent/JP3376166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マトリクス回路網の抵
抗素子の抵抗推定方法とその装置、特に抵抗性素子を含
むマトリクス回路網での抵抗素子の抵抗や抵抗素子と配
線間の節点電圧等の推定方法とその装置に関する。
【0002】
【従来の技術】従来、電気回路内の素子の抵抗測定には
大きく分けて二つの方法が採られていた。その一つは、
測定プローブを直接素子の両端にあてて抵抗を測定する
方法である。しかし、この方法では、基板に組み込まれ
た小さな素子などの測定は困難である。
【0003】もう一つの方法は、基板から出ている端子
だけを用いて回路内の素子抵抗を測定する方法である。
この1例として、特開平5-3446447が開示されている。
即ち、抵抗値が既知の複数の抵抗体からなる測定抵抗体
回路と被測定回路基板をスイッチ・マトリクスに接続
し、基準抵抗体にかかる電圧から被測定回路の抵抗値を
評価する、というものである。この方法により、基板の
上に作られた回路内の抵抗のようにプローブを直接使用
できない状況でも抵抗値の測定が可能となった。
【0004】
【発明が解決しようとする課題】しかしながら、プロー
ブやスイッチ・マトリクスを使った従来の方法では、マ
トリクス回路のように複雑な回路内の一つの抵抗値を測
定するのは、回り込み電流があるために不可能であり、
回路を破壊して個々の素子の抵抗を測定せざるを得なか
った。
【0005】本発明は、上記従来例に鑑みてなされたも
ので、素子抵抗を含むマトリクス回路において、回路を
破壊することなく、個々の素子抵抗や素子抵抗と配線と
の節点電圧を高速かつ精度よく推定できる素子抵抗の推
定方法とその装置を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明の素子抵抗推定方法とその装置は以下の構成
を備える。即ち、マトリクス状に配列された抵抗性素子
の一方端子が行方向配線に接続され、前記抵抗性素子の
他方端子が列方向配線に接続され、前記行方向配線と列
方向配線間に対して所定の電圧を印加する回路構成にお
いて、前記抵抗性素子の抵抗を推定する方法であって、
前記列方向配線の内の一つを選択して所定電圧を印加
し、他の配線は接地し、行方向配線端電流の測定を行う
行方向配線端電流測定工程と、前記端子における節点解
析方程式と、行方向配線端推定電流と前記行方向配線端
電流測定工程で測定された行方向配線端電流の差が零と
なる誤差方程式と、前記行方向配線と列方向配線の各々
の所定の配線抵抗値に基づいて、解析的なヤコビ行列の
標識を用いて、前記抵抗性素子の抵抗値を推定する推定
工程とを備える。
【0007】また、別の発明は、マトリクス状に配列さ
れた抵抗性素子の一方端子が行方向配線に接続され、前
記抵抗性素子の他方端子が列方向配線に接続され、前記
行方向配線と列方向配線間に対して所定の電圧を印加す
る回路構成において、前記抵抗性素子の抵抗を推定する
装置であって、前記列方向配線の内の一つを選択して所
定電圧を印加し、他の配線は接地し、行方向配線端電流
の測定を行う行方向配線端電流測定手段と、前記端子に
おける節点解析方程式と、行方向配線端推定電流と前記
行方向配線端電流測定手段で測定された行方向配線端電
流の差が零となる誤差方程式と、前記行方向配線と列方
向配線の各々の所定の配線抵抗値に基づいて、解析的な
ヤコビ行列の標識を用いて、前記抵抗性素子の抵抗値を
推定する推定手段とを備える。
【0008】
【作用】以上の構成において、マトリクス状に配列され
た抵抗性素子の一方端子が行方向配線に接続され、前記
抵抗性素子の他方端子が列方向配線に接続され、前記行
方向配線と列方向配線間に対して所定の電圧を印加する
回路構成において、前記抵抗性素子の抵抗を推定する方
法であって、前記列方向配線の内の一つを選択して所定
電圧を印加し、他の配線は接地し、行方向配線端電流の
測定を行い、前記端子における節点解析方程式と、行方
向配線端推定電流と前記測定された行方向配線端電流の
差が零となる誤差方程式と、前記行方向配線と列方向配
線の各々の所定の配線抵抗値に基づいて、解析的なヤコ
ビ行列の標識を用いて、前記抵抗性素子の抵抗値を推定
する。
【0009】また、別の発明は、マトリクス状に配列さ
れた抵抗性素子の一方端子が行方向配線に接続され、前
記抵抗性素子の他方端子が列方向配線に接続され、前記
行方向配線と列方向配線間に対して所定の電圧を印加す
る回路構成において、前記抵抗性素子の抵抗を推定する
装置であって、行方向配線端電流測定手段が、前記列方
向配線の内の一つを選択して所定電圧を印加し、他の配
線は接地し、行方向配線端電流の測定を行い、推定手段
が、前記端子における節点解析方程式と、行方向配線端
推定電流と前記行方向配線端電流測定手段で測定された
行方向配線端電流の差が零となる誤差方程式と、前記行
方向配線と列方向配線の各々の所定の配線抵抗値に基づ
いて、解析的なヤコビ行列の標識を用いて、前記抵抗性
素子の抵抗値を推定する。
【0010】
【実施例】はじめに、本発明に係る一実施例の表面伝導
型電子放出素子(抵抗性素子)を含む回路網での表面伝
導型電子放出素子の抵抗を推定する素子抵抗推定装置の
基本構成のポイントについて要約した後、詳細な説明に
移る。本実施例の素子抵抗推定装置は、抵抗性素子とそ
の抵抗性素子間を接続する配線を含むマトリクス回路
(112:図1、図2)の縦配線端子から順次1端子を
選択して所定の電圧で駆動(この時、他の縦配線端子は
接地、または電圧駆動から解放する)する配線駆動選択
部(リレー回路101:図1、図2)と、横配線の端子
電圧を測定する電圧測定器(102:図1、図2)と、
電圧測定器で測定された電圧測定データおよび配線抵抗
に関する各種データを入力する入力モジュール(10
3:図1)と、推定中・推定後の配線抵抗値や、各配線
端子電圧・端子電流などを格納するメモリ(104:図
1)と、本実施例の素子抵抗推定プログラムを格納する
メモリ(105:図1)と、前述の所定の電圧を駆動し
たときの横配線端子での端子電流を計算する電流計算部
と、本実施例の装置全体を制御する中央演算処理部(1
07:図1)と、計算中や計算後の各素子抵抗値を表示
器(109:図1)に出力する出力モジュール(10
8:図1)と、その出力モジュールから送られた素子抵
抗データを表示する表示器を備える。
【0011】素子抵抗推定プログラムに基づく処理手順
は、まず、各素子抵抗に適当な初期抵抗値を設定する。
そして、i番目(i=1)の縦配線端子を電圧駆動した
ときのj番目の横配線端子電流を、電圧測定器(10
2)で測定したj番目の横配線端子電圧に基づき計算す
る。そして、このj番目の横配線端子電流値と初期設定
された各抵抗値が、後述する接点解析方程式を満足する
ように、横方向にj番目、縦方向にi番目の素子抵抗値
を修正する。次に、同様に、横方向にi番目、縦方向に
j+1番目の素子抵抗値を修正する。同様の処理を、残
り全てのi番目の縦配線上の素子抵抗値に関して行う。
ここで、縦配線の数をnx本、横配線の数をny本とす
る。
【0012】次に、i+1番目の縦配線について、上述
したのと同様の処理を行い、横方向にi+1番目、縦方
向に1番目の素子抵抗から、横方向にi+1番目、縦方
向にnyの素子抵抗までの各抵抗値を修正する。同様の
処理をnx番目の横配線まで繰り返し、次にまた1番目
の縦配線に戻り同様の処理を各抵抗値が収束するまで繰
り返すことにより、高速に各素子抵抗値を推定すること
ができる。
【0013】以下、本実施例の装置の詳細説明を行う。
図1は本発明の実施例の装置構成を示す。マトリクス状
に配置された表面伝導型電子放出素子を縦/横配線で接
続した回路網112において、その各縦配線端子はリレ
ー回路101に接続している。このリレー回路を介し
て、電圧を各縦配線端子に駆けることができる。尚、こ
のリレー回路101の構成と駆動方法の具体的実現例を
図2に示す。図2から明らかなように、各縦配線端子
は、リレー回路101内の各リレー要素の一方のメーク
端子に接続されており、他方の2つのメーク端子はそれ
ぞれ+Vボルトと0ボルト(接地)レベルに接続されて
いる。各リレー要素の一方のメーク端と他方のメーク端
のメーク制御は、中央処理装置107から出力されるメ
ーク制御信号によって行われる。メーク制御信号は、リ
レー回路101内の各リレー要素の識別番号とメークの
オン/オフの指定信号を含み、各リレー要素のメークを
独立に制御することができる。
【0014】回路網112の各横配線の各横配線端子
は、各抵抗Rv(図2)を介して接地(グランドレベ
ル)されている。また、各横配線端子は電圧計102に
接続されており、それらのアナログ電圧が計測される。
計測されたそれらのアナログ電圧は、AD変換器110
でデジタル電圧に変換された後、データ入力モジュール
103を介して、中央処理装置107に入力される。
【0015】中央処理装置107は、メーク制御信号を
制御することにより、回路網112の各縦配線端子の1
端子を順に選択して所定の電圧+Vをかけてゆく制御を
行い、各縦配線端子の1端子が選択されている状態で、
電圧計102で測定された各横配線端子の電圧値を、A
D変換器110とデータ入力モジュール103を介して
入力してゆく。
【0016】尚、各リレー要素は各縦配線端子に対し
て、+Vボルトか0ボルトか解放のいずれかの駆動モー
ドを選択できる。リレー回路101によって所定の電圧
Vを印加された被測定回路112の端子電流は、電圧計
102によって測定され、AD変換器110によってデ
ジタル化された後、データ入力モジュール103によっ
て入力され、中央演算処理装置107に入力される。
【0017】RAM104は、各表面伝導型電子放出素
子抵抗の初期値、各表面伝導型電子放出素子抵抗の更新
値、最終的な各表面伝導型電子放出素子抵抗の推定値、
前述したリレー回路101の設定シーケンスに対応する
横配線端子での電圧値、それに対応して計算された横配
線端子での電流値、所定の各配線抵抗の抵抗値等を格納
し、さらに、ROM105に格納された表面伝導型電子
放出素子抵抗推定プログラムを実行するための、各種作
業領域を備える。
【0018】ROM105は、後に詳述する表面伝導型
電子放出素子抵抗推定プログラムを格納する。中央処理
装置107は、ROM105に格納された表面伝導型電
子放出素子抵抗推定プログラムを順次読み込み実行す
る。表面伝導型電子放出素子抵抗推定データ等の中央処
理装置107で処理された結果は、出力モジュール10
8を介して、ディスプレイ装置やプリンタ装置等の表示
器109に表示される。
【0019】尚、表面伝導型電子放出素子抵抗推定プロ
グラムを格納するメモリは、RAMであってもよい。ま
た、電流計算部は、RAMまたはROMより構成され、
前述の電流計算を行う処理手順を記述した電流計算プロ
グラムが格納されており、中央処理装置107によって
読み出されて実行される。この電流計算プログラムで
は、図2に示すように、各横配線端に抵抗Rvが接続さ
れて接地されているため、電圧計102によって測定さ
れた各横配線端子電圧Vhとこの各横配線端抵抗Rvか
ら、オームの法則を適用して、各横配線端子での電流I
hを計算する。
【0020】図2は、被測定回路112とその周辺回路
の一例を詳説したものである。次に、図3はマトリクス
回路112の等価回路を示したものであり、横配線抵抗
は、区間毎の離散的配線抵抗 Rx(i,j),(i=1,...,nx,j=1,...,ny) に、また、縦配線抵抗は、区間毎の離散的配線抵抗 Ry(i,j),(i=1,...,nx,j=1,...,ny) に分解した形として表現している。ここで、nxは縦配
線の総数、nyは横配線の総数を表す。
【0021】また、各表面伝導型電子放出素子の抵抗を Rd(i,j),(i=1,...,nx,j=1,...,ny) と表現する。尚、図3には、表面伝導型電子放出素子を
便宜上12個描いているが、実際には、横方向にnx、
縦方向にny個の表面伝導型電子放出素子を備えている
と考えてほしい。
【0022】また、横配線上の節点を X(i,j),(i=1,...,nx,j=1,...,ny) とし、縦配線上の接点を Y(i,j),(i=1,...,nx,j=1,...,ny) とする。
【0023】また、横配線上の節点X(i,j)の電位を、 U(i,j),(i=1,...,nx,j=1,...,ny) とし、縦配線上の接点Y(i,j)の電位を、 V(i,j),(i=1,...,nx,j=1,...,ny) とする。
【0024】さらに、横配線端子の端子電圧を E(j),(j=1,...,ny) とし、縦配線端子の端子電圧を F(i),(i=1,...,nx) とする。
【0025】以下、図3を参照して、各表面伝導型電子
放出素子抵抗の推定方法のポイントを説明する。はじめ
に、図3のマトリクス回路に関して各表面伝導型電子放
出素子抵抗の推定でさらに必要な各種変数名、測定値名
等を以下に定義する。 Ie(k,j): (k=1,...,nx,j=1,...,ny) k番目の縦配線端子に電圧Vをかけ、他の縦配線端子を
接地する端子設定パターンにおける、j番目の横配線端
子電流。これは、電圧計102によって測定されたj番
目の横配線端子電圧と接地終端抵抗Rvに基づいて計算
する。
【0026】 Ic(k,j): (k=1,...,nx,j=1,...,ny) k番目の縦配線端子に電圧Vをかけ、他の縦配線端子を
接地す る端子設定パター
ンにおけるj番目の横配線端子推定電流。この推定電流
は、U(1,j)、E(j)、Rx(1,j)を用いて以下の式で表
現できる。 I(i,j): (i=1,...,nx,j=1,...,ny) 表面伝導型電子放出素子抵抗Rd(i,j)を流れる電流。 Ix(i,j): (i=1,...,nx,j=1,...,ny) 区間毎の離散的配線抵抗Rx(i,j)を流れる電流。 Iy(i,j): (i=1,...,nx,j=1,...,ny) 区間毎の離散的配線抵抗Ry(i,j)を流れる電流。 ここで、各節点(横配線上の節点X(i,j)、縦配線上の
節点Y(i,j))に対して、キルヒホッフの第1定理を適
用して、以下に示す2×nx×ny本の連立方程式を得
る。
【0027】x方向の配線に関する節点方程式は、 また、y方向の配線に関する節点方程式は、 となる。
【0028】ここで、Rx(i,j)とRd(i,j)、Ry(i,j)と
Rd(i,j)間には以下の関係がある。 Rx(i,j) 《 Rd(i,j) Ry(i,j) 《 Rd(i,j) ここで、横配線端子推定電流Ic(k,j)と計測結果に基づ
く横配線端子電流Ie(k,j)間の誤差を最小化する各表面
伝導型電子放出素子抵抗Rd(i,j)を推定することが本
実施例の装置の目的である。
【0029】n回目の反復におけるRd(i,j) の値をRd
(n)(i,j)とする時、n+1回目の反復における素子抵抗
値は次の漸化式で表される。 ここで、上述の Rx(i,j) 《 Rd(i,j) Ry(i,j) 《 Rd(i,j) の関係を利用すると、Ic(i,j)は次のように近似でき
る。 従って、 従って、以下に示す漸化式に従って、繰り返しRd(i,j)
の更新を繰り返すことで、最終的なRd(i,j)の推定値を
得ることができる。
【0030】 ここで、αは一回のRd(i,j)の更新量のマグニチュード
を決定する所定の収束加速パラメータである。
【0031】次に、図4、図5、図6のフローチャート
を用いて、本実施例の表面伝導型電子放出素子抵抗推定
装置の処理手順を説明する。尚、これらのフローチャー
トに示された処理手順に対応するプログラムコードは、
予めROM105に格納されているものとする。中央処
理装置は、ROM105からこのプログラムコードを順
次入力して、解釈実行する。
【0032】以下、各ステップ毎に処理内容を説明す
る。ステップS1からステップS4、そして、ステップ
5を経由してステップS2に再び戻るループ処理では、
中央処理装置107がメーク制御信号をリレー回路10
1に出力して、各リレー要素を順に選択して、+Vボル
トをドライブするようメーク接点を制御する。尚、1つ
のリレー要素が+Vボルトに駆動しているときは、他の
リレー要素では、接地(0ボルト)駆動するものとす
る。そして、各各リレー要素を選択中に、電圧計102
は各横方向アナログ電圧を測定し、AD変換器110で
デジタル電圧に変換された後、データ入力モジュール1
03を介して中央処理装置107に読み込まれ、最終的
にRAM104に格納される。
【0033】以下、このループ処理を各ステップ毎に説
明する。ステップS1では、各縦配線とそれに対応する
リレー回路101のリレー要素を選択するための変数名
kを1に初期化する。このことは、以下の処理で、図2
のマトリクス回路112の最も左の縦配線を選択するこ
とを意味する。以下順に、kの値が増加する毎に、前記
縦配線の右隣の縦配線を選択することを意味する。
ステップS2では、中央処理装置107は、k番目の縦
配線端子にVボルトの電圧をかけ、他の縦配線端子は接
地するように指示するメーク制御信号をリレー回路10
1に対し出力する。リレー回路101は、その指示に対
応するメークパターンを各リレー要素に設定する。
【0034】ステップS3では、各横配線の端子アナロ
グ電圧を電圧計102によって測定する。そして、AD
変換器110とデータ入力モジュール103を介して、
各横配線の端子デジタル電圧を中央処理装置107が読
み込み、その後、RAM104へ格納する。そして、格
納された各横配線の端子デジタル電圧と終端抵抗Rv
(図2)の抵抗値に基づき、オームの法則から各横配線
の端子デジタル電流を計算する。そして、その各電流値
をRAM104へ格納する。
【0035】ステップS4では、kと全縦配線数nxを
比較し、一致しなければステップS5へ進み、kを1カ
ウントアップしてステップS2へ戻り、次の縦配線につ
いて同様の処理を繰り返す。また、一致すれば、ステッ
プS6へ進む。ステップS6では、各表面伝導型電子放
出素子の抵抗値を推定するために、各変数Rd(i,j)にた
いして所定の初期値を設定する。
【0036】ステップS7では、マトリクス回路112
の縦配線を指定する変数名iを"1"に初期化する。ステッ
プS8では、(式2)(式3)の節点方程式に基づき、 U(i,j)、(i=1,...,nx,j=1,...,ny) V(i,j)、(i=1,...,nx,j=1,...,ny) の各変数を、他の変数値を固定して計算更新する。(式
2)(式3)の節点方程式は、3重対角型連立方程式で
あるため、高速に解くことができる。
【0037】ステップS9では、マトリクス回路112
の横配線を指定する変数名jを"1"に初期化する。ステ
ップS10では、漸化式(式7)に基づいて、Rd(i,j)
を、他の変数値を固定して計算更新する。ステップS1
1では、jがnyに等しいかどうかチェックして、等し
くなければ、ステップS12へ進み、jを1カウントア
ップした後、ステップS10へ戻り同様の処理を繰り返
す。等しければ、ステップS13へ進む。
【0038】ステップS13では、iがnxに等しいか
どうかチェックして、等しくなければ、ステップS14
へ進み、iを1カウントアップした後、ステップS8へ
戻り同様の処理を繰り返す。等しければ、ステップS1
5へ進む。ステップS15では、(式7)を満足する各
変数値が得られたかどうか、即ち、各変数値が収束した
かどうかチェックする。この収束判定は、例えば、更新
前と更新後の変数値Rd(i,j)が所定の閾値以内に入った
かどうかで判定する。または、単純に、ステップS15
からステップS7へ戻ってループする処理回数が、所定
の回数を越えれば、収束したと見なしても良い。このス
テップで収束していないと判定されると、ステップS7
へ戻り、収束するまで同様の処理を繰り返す。他方、こ
のステップで収束したと判定されると、ステップS17
へ進む。
【0039】ステップS17では、収束した各素子推定
抵抗値を表示器109に表示して、処理を終了する。以
上、フローチャートを用いて説明したが、以下にC言語
風の構造化言語態様で対応する処理の流れを記述する。 [start] do k=1,nx k番目の縦配線端子に電圧をかけ、他の端子は接地し、 全ての横配線端子をモニタ抵抗を介して接地した状態で、 横配線端子電流を測定 enddo 端子電圧・電流データおよび回路定数データをメモリに入力 素子抵抗値の初期設定 While (素子抵抗が収束するまで) do do i=1,nx 対応する端子電圧設定パターンを用いて接点電位方程式を解き、 各接点電圧を求める. 得られた接点電圧から計算される端子電流値と測定値が一致す るように、Rd(i,j)の値を修正. enddo endwhile 収束した素子抵抗推定値と、節点推定電位を表示器109に表示。 [end] 次に、以上説明した本実施例の素子抵抗推定装置を用い
て、図3に示すような、横方向の素子数が4、縦方向の
素子数が3のマトリクス回路の素子抵抗を推定した具体
例を示す。
【0040】この例では、抵抗値が約5KΩの素子抵抗
Rd(i,j):(i=1,...,4,j=1,...,3)を使った場
合の計算結果を示す。但し、各横配線の左右両方の端子
は10Ωのモニタ抵抗を介して接地されており、配線抵
抗Rx(i,j),Ry(i,j)は何れも1Ωとした。表1は、そ
の各列が左から横方向に1番目の縦配線端子を選択した
場合、2番目の縦配線端子を選択した場合を示し、各列
の1行目から4行目までは、各縦配線端子電圧、5行目
から7行目までは各横配線端子の測定電圧を示す。表1 1.0000 1.6773e-6 1.6515e-6 1.6259e-6 1.6773e-6 1.0000 1.7029e-6 1.6515e-6 1.6515e-6 1.7029e-6 1.0000 1.6773e-6 1.6259e-6 1.6515e-6 1.6773e-6 1.0000 1.9817e-3 1.9814e-3 1.9817e-3 1.9817e-3 1.9820e-3 1.9817e-3 1.9817e-3 1.9820e-3 1.9826e-3 1.9823e-3 1.9823e-3 1.9826e-3 これらの測定値に対する素子推定抵抗値を表2に示す。
但し、各行・列は、マトリクス回路中の各素子の位置に
対応しており、単位はΩである。表2 5000.02 5000.01 5000.00 5000.00 5000.03 5000.01 5000.00 4999.99 5000.03 5000.01 5000.00 4999.99 <実施例2>実施例1においては、縦配線の被選択端子
は接地したが、これらの端子を解放しても、同様な手順
で素子抵抗値を求めることができることは言うまでもな
い。 <実施例3>実施例1においては、横配線の左右の端子
の内一方だけをモニタ抵抗を介して接地したが、左右両
方の端子を一つのモニタ抵抗を介して接地することもで
きる。 この場合、Ic(k,j)は次式を満足する。 素子抵抗推定処理では、上述の(式1)を(式8)に置
き換えるだけで、実施例1と同様の処理を行うことによ
り、素子抵抗の推定抵抗値を獲得することができる。
【0041】また、実施例2のように被選択の縦配線端
子を解放した場合でも、横配線の左右両方の端子を一つ
のモニタ抵抗を介して接地してもよいことは言うまでも
ない。 この方法では、横配線上の電圧降下が比較的少
なくなり、素子抵抗値の初期推定の精度を上げることが
できる。尚、本発明は、複数の機器から構成されるシス
テムに適用しても、1つの機器から成る装置に適用して
も良い。また、本発明はシステム或は装置にプログラム
を供給することによって達成される場合にも適用できる
ことはいうまでもない。
【0042】以上説明したように、本実施例によれば、
物理的に明解かつ簡単な手順により、マトリクス回路の
素子抵抗値を回路を破壊することなく高速かつ精度よく
求めることができる。また、マトリクス回路の素子抵抗
値と節点電圧が求められると同時に、表面伝導型電子放
出素子抵抗Rd(i,j) を流れる電流I(i,j)と、区間毎
の離散的配線抵抗Rx(1,j)を流れる電流Ix(i,j)と区
間毎の離散的配線抵抗Ry(1,j)を流れる電流Iy(i,j)
をも求めることができる。
【0043】
【発明の効果】以上説明したように本発明によれば、素
子抵抗を含む回路網において、回路を破壊することな
く、個々の素子抵抗や素子抵抗と配線との節点電圧を高
速かつ精度よく推定できる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施例の素子抵抗推定装置
のブロック図である。
【図2】本発明に係る第1の実施例における被測定回路
112とその周辺回路の詳細図である。
【図3】本発明に係る実施例の素子抵抗推定装置の処理
方法を説明するための図である。
【図4】本発明に係る第1の実施例の素子抵抗推定装置
の処理フローチャートである。
【図5】本発明に係る第1の実施例の素子抵抗推定装置
の処理フローチャートである。
【図6】本発明に係る第1の実施例の素子抵抗推定装置
の処理フローチャートである。
【符号の説明】
101 リレー回路 102 電圧計 103 データ入力モジュール 104 RAM 105 ROM 106 回路方程式ソルバーモジュール 107 中央処理装置 108 データ出力モジュール 109 素子抵抗表示器 110 AD変換器 112 被測定回路(マトリクス回路)
フロントページの続き (56)参考文献 特開 平8−334535(JP,A) 特開 平7−318603(JP,A) 特開 昭63−142915(JP,A) 特開 昭61−145464(JP,A) 特開 昭57−207870(JP,A) 特開 昭49−115374(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 27/02 H01J 9/02 H01J 9/42

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 マトリクス状に配列された抵抗性素子の
    一方端子が行方向配線に接続され、前記抵抗性素子の他
    方端子が列方向配線に接続され、前記行方向配線と列方
    向配線間に対して所定の電圧を印加する回路構成におい
    て、前記抵抗性素子の抵抗を推定する方法であって、 前記列方向配線の内の一つを選択して所定電圧を印加
    し、他の配線は接地し、行方向配線端電流の測定を行う
    行方向配線端電流測定工程と、 前記端子における節点解析方程式と、行方向配線端推定
    電流と前記行方向配線端電流測定工程で測定された行方
    向配線端電流の差が零となる誤差方程式と、前記行方向
    配線と列方向配線の各々の所定の配線抵抗値に基づい
    て、解析的なヤコビ行列の標識を用いて、前記抵抗性素
    子の抵抗値を推定する推定工程とを備えることを特徴と
    する素子抵抗推定方法。
  2. 【請求項2】 前記行方向配線端電流の測定は、前記行
    方向配線端の各々に、所定の抵抗値を有する抵抗を直列
    に接続して、前記抵抗を所定の電圧レベルに終端し、前
    記行方向配線端の各々での電圧を計測し、前記測定され
    た電圧を前記所定の抵抗値に基づいて、前記行方向配線
    端電流を計算することによってなされることを特徴とす
    る請求項1に記載の素子抵抗推定方法。
  3. 【請求項3】 前記節点解析方程式は、前記列方向配線
    の1つの選択に対し、行方向にnx個、列方向にny個の
    全体として(nx x ny)個の抵抗性素子に対応して、
    (2 x nx x ny)個の連立方程式であり、前記誤差方
    程式は、(nx x ny)個の連立方程式であるることを特
    徴とする請求項1に記載の素子抵抗推定方法。
  4. 【請求項4】 前記推定工程は、 前記一方端子と前記他方端子各々での推定節点電圧に、
    所定の初期電圧値を設定する工程と、 前記抵抗性素子各々の推定抵抗値に、所定の初期抵抗値
    を設定する初期抵抗値設定工程と、 前記行方向配線と前記列方向配線の各配線毎に接続する
    前記抵抗性素子の各短詩を1つのグループとするとき、 前記各端子の接点電圧に関する前記節点解析方程式を前
    記各グループ毎にブロック化して解くことにより、前記
    各端子の推定節点電圧を計算して更新する第1の更新工
    程と、 前記第1の更新工程で更新された前記各端子の推定節点
    電圧に基づいた前記誤差方程式に基づいて、解析的なヤ
    コビ行列の標識を用いて、前記抵抗性素子の推定抵抗値
    を計算して更新する第2の更新工程と、 前記第1の更新工程と前記第2の更新工程で更新された
    前記推定節点電圧と前記推定抵抗値と、更新前の推定節
    点電圧と更新前の推定抵抗値との比較に基づき、収束し
    たことを判定する判定工程とを備えることを特徴とする
    請求項1に記載の素子抵抗推定方法。
  5. 【請求項5】 前記抵抗性素子は、表面伝導型電子放出
    素子であることを特徴とする請求項1に記載の素子抵抗
    推定方法。
  6. 【請求項6】 マトリクス状に配列された抵抗性素子の
    一方端子が行方向配線に接続され、前記抵抗性素子の他
    方端子が列方向配線に接続され、前記行方向配線と列方
    向配線間に対して所定の電圧を印加する回路構成におい
    て、前記抵抗性素子の抵抗を推定する装置であって、 前記列方向配線の内の一つを選択して所定電圧を印加
    し、他の配線は接地し、行方向配線端電流の測定を行う
    行方向配線端電流測定手段と、 前記端子における節点解析方程式と、行方向配線端推定
    電流と前記行方向配線端電流測定手段で測定された行方
    向配線端電流の差が零となる誤差方程式と、前記行方向
    配線と列方向配線の各々の所定の配線抵抗値に基づい
    て、解析的なヤコビ行列の標識を用いて、前記抵抗性素
    子の抵抗値を推定する推定手段とを備えることを特徴と
    する素子抵抗推定装置。
  7. 【請求項7】 前記行方向配線端電流の測定は、前記行
    方向配線端の各々に、所定の抵抗値を有する抵抗を直列
    に接続して、前記抵抗を所定の電圧レベルに終端し、前
    記行方向配線端の各々での電圧を計測し、前記測定され
    た電圧を前記所定の抵抗値に基づいて、前記行方向配線
    端電流を計算することによってなされることを特徴とす
    る請求項6に記載の素子抵抗推定装置。
  8. 【請求項8】 前記節点解析方程式は、前記列方向配線
    の1つに対し、行方向にnx個、列方向にny個の全体と
    して(nx x ny)個の抵抗性素子に対応して、(2 x n
    x x ny)個の連立方程式であり、前記誤差方程式は、
    (nx x ny)個の連立方程式であるることを特徴とする
    請求項6に記載の素子抵抗推定装置。
  9. 【請求項9】 前記推定手段は、 前記一方端子と前記他方端子各々での推定節点電圧に、
    所定の初期電圧値を設定する手段と、 前記抵抗性素子各々の推定抵抗値に、所定の初期抵抗値
    を設定する初期抵抗値設定手段と、 前記行方向と前記列方向配線の各配線毎に接続する前記
    抵抗性素子の各端子を1つのグループとするとき、 前記各端子の節点電圧に関する前記節点解析方程式を前
    記各グループ毎にブロック化して解くことにより、前記
    各端子の推定節点電圧を計算して更新する第1の更新手
    段と、 前記第1の更新手段で更新された前記各端子の推定節点
    電圧に基づいた前記誤差方程式に基づいて、解析的なヤ
    コビ行列の標識を用いて、前記抵抗性素子の前記推定抵
    抗値を計算して更新する第2の更新手段と、 前記第1の更新手段と前記第2の更新手段で更新された
    前記推定節点電圧と前記推定抵抗値と、更新前の前記推
    定節点電圧と前記推定抵抗値との比較に基づき、収束し
    たことを判定する判定手段とを備えることを特徴とする
    請求項6に記載の素子抵抗推定装置。
  10. 【請求項10】 前記抵抗性素子は、表面伝導型電子放
    出素子であることを特徴とする請求項6に記載の素子抵
    抗推定装置。
  11. 【請求項11】 前記推定手段で推定された抵抗性素子
    を表示する表示手段をさらに備えることを特徴とする請
    求項6に記載の素子抵抗推定装置。
JP14057795A 1995-06-07 1995-06-07 回路網の抵抗素子の抵抗推定方法とその装置 Expired - Fee Related JP3376166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14057795A JP3376166B2 (ja) 1995-06-07 1995-06-07 回路網の抵抗素子の抵抗推定方法とその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14057795A JP3376166B2 (ja) 1995-06-07 1995-06-07 回路網の抵抗素子の抵抗推定方法とその装置

Publications (2)

Publication Number Publication Date
JPH08334537A JPH08334537A (ja) 1996-12-17
JP3376166B2 true JP3376166B2 (ja) 2003-02-10

Family

ID=15271934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14057795A Expired - Fee Related JP3376166B2 (ja) 1995-06-07 1995-06-07 回路網の抵抗素子の抵抗推定方法とその装置

Country Status (1)

Country Link
JP (1) JP3376166B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104330632A (zh) * 2014-10-22 2015-02-04 中国石油化工股份有限公司 一种浮顶储罐浮盘连接导线在线监测方法

Also Published As

Publication number Publication date
JPH08334537A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
US4544879A (en) Stimulus/measuring unit for DC characteristics measuring
US5386188A (en) In-circuit current measurement
US8103475B2 (en) Apparatus for testing multiple conductor wiring and terminations for electronic systems
US4825392A (en) Dual function DMM display
EP0992807B1 (en) Method and apparatus for board model correction
DE60002518T2 (de) Verfahren und Vorrichtung zum adaptiven Lernen von Testfehlern zur Verminderung der Gesamtzahl von Testmessungen erforderlich in Echtzeit
JP3376166B2 (ja) 回路網の抵抗素子の抵抗推定方法とその装置
JPH08334535A (ja) 回路網の抵抗素子の抵抗推定方法とその装置
EP0327254A1 (en) Measurement apparatus
JPH08334536A (ja) 回路網の抵抗素子の抵抗推定方法とその装置
JP2796380B2 (ja) マイクロコンピュータ制御による抵抗異常位置検出回路
EP1655612A1 (en) Universal test fixture
JP3995079B2 (ja) 試験装置
KR100543949B1 (ko) 피부저항측정방법
JP3588221B2 (ja) 回路基板検査装置の計測部自己診断装置
JPH0843500A (ja) アナログ入力出力基板試験装置
JPS6161069A (ja) 電力ケ−ブルの絶縁性能の自動診断装置
JPH11134423A (ja) 行列演算方法及び装置
JP3376138B2 (ja) 回路網の節点電圧推定方法とその装置
KR930002979B1 (ko) 표시기기의 전기특성 측정시스템 및 그 제어방법
US6650262B2 (en) AD converter evaluation apparatus
JPS6195258A (ja) 集積回路の試験装置
US20020105348A1 (en) Electronically measuring pin-to-pad alignment using resistive pads
JPH07318603A (ja) 線形回路網の解析装置
US4493651A (en) Statistical teaching apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees