JP3369793B2 - 逆導通半導体装置 - Google Patents
逆導通半導体装置Info
- Publication number
- JP3369793B2 JP3369793B2 JP15241795A JP15241795A JP3369793B2 JP 3369793 B2 JP3369793 B2 JP 3369793B2 JP 15241795 A JP15241795 A JP 15241795A JP 15241795 A JP15241795 A JP 15241795A JP 3369793 B2 JP3369793 B2 JP 3369793B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- region
- type
- semiconductor device
- diode anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は埋込みゲート構造をもつ
スイッチング素子とダイオードが一体化された逆導通半
導体装置の改良に関するものである。
スイッチング素子とダイオードが一体化された逆導通半
導体装置の改良に関するものである。
【０００２】
【従来の技術】埋込みゲート構造を持つスイッチング素
子としての静電誘導サイリスタとダイオードが逆並列に
一体化された逆導通半導体装置として、例えば特開昭57
ー147276 号公報に示されるものが公知である。上記例等
の従来の逆導通半導体装置ではｎ形半導体基板の一表面
に静電誘導サイリスタ（ＳＩサイリスタ）部のｐ形ゲー
ト領域と、ダイオード部のｐ形ダイオードアノード領域
が形成された後、その上にｎ形エピタキシャル成長層が
形成された後に、さらにＳＩサイリスタ部のｎ形エピ層
表面にはｎ形カソード領域を介してカソード電極が、そ
してダイオード部のｎ形エピ層全体にｐ形ダイオード取
出し領域を形成して、その上にダイオードアノード電極
が接続された構造を有する。従ってＳＩサイリスタ部の
カソード電極とダイオードアノード電極の表面は同じ高
さであって、ＳＩサイリスタ部とダイオード部は共通の
熱緩衝板を介して圧接するのに適している。
子としての静電誘導サイリスタとダイオードが逆並列に
一体化された逆導通半導体装置として、例えば特開昭57
ー147276 号公報に示されるものが公知である。上記例等
の従来の逆導通半導体装置ではｎ形半導体基板の一表面
に静電誘導サイリスタ（ＳＩサイリスタ）部のｐ形ゲー
ト領域と、ダイオード部のｐ形ダイオードアノード領域
が形成された後、その上にｎ形エピタキシャル成長層が
形成された後に、さらにＳＩサイリスタ部のｎ形エピ層
表面にはｎ形カソード領域を介してカソード電極が、そ
してダイオード部のｎ形エピ層全体にｐ形ダイオード取
出し領域を形成して、その上にダイオードアノード電極
が接続された構造を有する。従ってＳＩサイリスタ部の
カソード電極とダイオードアノード電極の表面は同じ高
さであって、ＳＩサイリスタ部とダイオード部は共通の
熱緩衝板を介して圧接するのに適している。
【０００３】
【発明が解決しようとする課題】エピタキシャル成長層
形成後の工程の熱処理によるゲート領域の拡散の進行が
無視できない程有るために埋込みゲートの断面寸法が大
きくなる。例えばダイオード部のエピ層表面からＰ形ダ
イオード取出し領域が拡散法で形成される際に、ＳＩサ
イリスタ部のゲート領域の拡散も進行してその厚さと幅
が増大する。従ってゲート領域がメッシュ状の場合に
は、隣合うゲート領域のピッチはゲート幅の増大分が加
わって大きく設定される事になる。
形成後の工程の熱処理によるゲート領域の拡散の進行が
無視できない程有るために埋込みゲートの断面寸法が大
きくなる。例えばダイオード部のエピ層表面からＰ形ダ
イオード取出し領域が拡散法で形成される際に、ＳＩサ
イリスタ部のゲート領域の拡散も進行してその厚さと幅
が増大する。従ってゲート領域がメッシュ状の場合に
は、隣合うゲート領域のピッチはゲート幅の増大分が加
わって大きく設定される事になる。
【０００４】隣合うゲートのピッチが大きくなると共に
素子の単位面積当たりのゲート領域の数量が減少する事
により、ゲート領域からゲート電極に至る間の抵抗は増
大し、かつゲート領域に囲まれるチャネル数は減少す
る。ゲート抵抗が大きくなるのに伴いターンオフ時に蓄
積キャリアを引き出すのに要する時間が長くなると共に
可制御電流が小さくなり、さらにチャネル数が減少する
と共にターンオン初期の過渡オン電圧が高くなる等の問
題があった。
素子の単位面積当たりのゲート領域の数量が減少する事
により、ゲート領域からゲート電極に至る間の抵抗は増
大し、かつゲート領域に囲まれるチャネル数は減少す
る。ゲート抵抗が大きくなるのに伴いターンオフ時に蓄
積キャリアを引き出すのに要する時間が長くなると共に
可制御電流が小さくなり、さらにチャネル数が減少する
と共にターンオン初期の過渡オン電圧が高くなる等の問
題があった。
【０００５】
【課題を解決するための手段】本発明は上述した点に鑑
みて創案されたもので、その目的とするところは、 （１）埋め込みゲート構造を持つスイッチング素子とダ
イオードが逆並列に一体化された逆導通半導体装置にお
いて、ダイオード部の一方導電形のダイオードアノード
領域の上部に他方導電形領域が設けられた凸部と他方導
電形領域が無い凹部を交互に配置して凹凸面を形成し、
ダイオードアノード電極は凹部の一方導電形のダイオー
ドアノード面から凸部の他方導電形領域の上まで連続し
て形成される事を特徴とする逆導通半導体装置としての
構成を有する。
みて創案されたもので、その目的とするところは、 （１）埋め込みゲート構造を持つスイッチング素子とダ
イオードが逆並列に一体化された逆導通半導体装置にお
いて、ダイオード部の一方導電形のダイオードアノード
領域の上部に他方導電形領域が設けられた凸部と他方導
電形領域が無い凹部を交互に配置して凹凸面を形成し、
ダイオードアノード電極は凹部の一方導電形のダイオー
ドアノード面から凸部の他方導電形領域の上まで連続し
て形成される事を特徴とする逆導通半導体装置としての
構成を有する。
【０００６】（２）上記ダイオード部の凹部または凸部
のダイオードアノード領域に一部不純物濃度が低くかつ
厚さが小さい領域が設けられる事を特徴とする上記
（１）項の逆導通半導体装置としての構成を有する。
のダイオードアノード領域に一部不純物濃度が低くかつ
厚さが小さい領域が設けられる事を特徴とする上記
（１）項の逆導通半導体装置としての構成を有する。
【０００７】（３）上記ダイオード部の凹部のダイオー
ドアノード領域の厚さが凸部のダイオードアノード領域
の厚さよりも大きく、かつ凹部の深さが凸部の他方導電
形領域の厚さよりも小さくなされた事を特徴とする上記
（１）項または（２）項の逆導通半導体装置としての構
成を有する。
ドアノード領域の厚さが凸部のダイオードアノード領域
の厚さよりも大きく、かつ凹部の深さが凸部の他方導電
形領域の厚さよりも小さくなされた事を特徴とする上記
（１）項または（２）項の逆導通半導体装置としての構
成を有する。
【０００８】
【作用】解決手段（１）項において、逆導通半導体装置
のダイオード部のダイオードアノード電極は凹部ｐ形ダ
イオードアノード面に直接接続される事により、従来必
要であったｎ形エピ層へのｐ形ダイオード取り出し領域
形成のための熱処理が不要になる。従ってスイッチング
素子部のゲート領域の上にｎ形エピ層を形成後の熱処理
が低減され、ひいてはスイッチング素子部のメッシュ状
ゲート領域の断面寸法の増大が抑制されてゲート・ゲー
ト間のピッチの微細化が可能になる。
のダイオード部のダイオードアノード電極は凹部ｐ形ダ
イオードアノード面に直接接続される事により、従来必
要であったｎ形エピ層へのｐ形ダイオード取り出し領域
形成のための熱処理が不要になる。従ってスイッチング
素子部のゲート領域の上にｎ形エピ層を形成後の熱処理
が低減され、ひいてはスイッチング素子部のメッシュ状
ゲート領域の断面寸法の増大が抑制されてゲート・ゲー
ト間のピッチの微細化が可能になる。
【０００９】ダイオードアノード電極は凹部のｐ形ダイ
オードアノード面から凸部のｎ形領域の上まで連続して
形成された構造であり、凸部のダイオードアノード電極
とスイッチング素子部のカソード電極の高さを等しくす
ることが容易であって、スイッチング素子部のカソード
電極とダイオードアノード電極を共通の熱緩衝板を介し
て圧接する構造に適している。
オードアノード面から凸部のｎ形領域の上まで連続して
形成された構造であり、凸部のダイオードアノード電極
とスイッチング素子部のカソード電極の高さを等しくす
ることが容易であって、スイッチング素子部のカソード
電極とダイオードアノード電極を共通の熱緩衝板を介し
て圧接する構造に適している。
【００１０】解決手段（２）項において、ｐ形のダイオ
ードアノード領域の不純物濃度が低い領域は、その他の
不純物濃度が比較的高い領域よりも電子に対する電位が
低い事により、ダイオード部に順電流が流れるときにｎ
形高抵抗層に注入される電子の一部は不純物濃度が低い
ダイオードアノード領域を通ってｎ形領域に達しダイオ
ードアノード電極へ流れる経路が生じる。その結果ダイ
オードアノード領域からｎ形高抵抗層に注入される正孔
の量が低減されることにより、引き続きダイオード部に
逆電圧が印加される際の逆回復時間と逆回復電荷量の低
減を図るのに有効な方法になる。
ードアノード領域の不純物濃度が低い領域は、その他の
不純物濃度が比較的高い領域よりも電子に対する電位が
低い事により、ダイオード部に順電流が流れるときにｎ
形高抵抗層に注入される電子の一部は不純物濃度が低い
ダイオードアノード領域を通ってｎ形領域に達しダイオ
ードアノード電極へ流れる経路が生じる。その結果ダイ
オードアノード領域からｎ形高抵抗層に注入される正孔
の量が低減されることにより、引き続きダイオード部に
逆電圧が印加される際の逆回復時間と逆回復電荷量の低
減を図るのに有効な方法になる。
【００１１】解決手段（３）項において、ダイオード部
の凹部の深さは凸部のｎ形領域の厚さよりも小さく成し
得ることから、凹部のダイオードアノード電極から熱緩
衝板に至る間の抵抗を低減するのに有効である。
の凹部の深さは凸部のｎ形領域の厚さよりも小さく成し
得ることから、凹部のダイオードアノード電極から熱緩
衝板に至る間の抵抗を低減するのに有効である。
【００１２】
【実施例】第１の実施例の逆導通半導体装置を図１を用
いて説明する。図１は埋込みゲート形のＳＩサイリスタ
部とダイオード部とが分離帯を介して一体化された逆導
通半導体装置であって、１はｎ形高抵抗層、２はｐ形ア
ノード領域、３はｎ形ダイオードカソード領域、４はｐ
形フレームゲート領域、５はｐ形メッシュゲート領域、
６はｐ形ダイオードアノード領域、７はエピ層からなる
ｎ形領域、８はｎ形カソード領域、９は絶縁膜、１１は
アノード電極、１２はゲート電極、１３はカソード電
極、そして１４はダイオードアノード電極である。ダイ
オード部のｎ形領域７は分散配置されて凸部を形成し、
凹部のｐ形ダイオードアノード領域に接続されたダイオ
ードアノード電極は凸部のｎ形領域の側面及び上面へ連
続するように形成される。従ってＳＩサイリスタ部のカ
ソード電極とダイオード部の凸部ダイオードアノード電
極の高さは等しくて、モリブデン等の金属平板からなる
共通の熱緩衝板１５を用いた圧力接触構造に組み立てら
れる。
いて説明する。図１は埋込みゲート形のＳＩサイリスタ
部とダイオード部とが分離帯を介して一体化された逆導
通半導体装置であって、１はｎ形高抵抗層、２はｐ形ア
ノード領域、３はｎ形ダイオードカソード領域、４はｐ
形フレームゲート領域、５はｐ形メッシュゲート領域、
６はｐ形ダイオードアノード領域、７はエピ層からなる
ｎ形領域、８はｎ形カソード領域、９は絶縁膜、１１は
アノード電極、１２はゲート電極、１３はカソード電
極、そして１４はダイオードアノード電極である。ダイ
オード部のｎ形領域７は分散配置されて凸部を形成し、
凹部のｐ形ダイオードアノード領域に接続されたダイオ
ードアノード電極は凸部のｎ形領域の側面及び上面へ連
続するように形成される。従ってＳＩサイリスタ部のカ
ソード電極とダイオード部の凸部ダイオードアノード電
極の高さは等しくて、モリブデン等の金属平板からなる
共通の熱緩衝板１５を用いた圧力接触構造に組み立てら
れる。
【００１３】上記のエピ層を分散配置するには、エピタ
キシャル成長後に選択エッチング法を用いてダイオード
アノード領域上のエピ層を所定のパターンで除去する方
法、あるいは選択エピタキシャル成長法を用いてダイオ
ードアノード領域上の凸部になる所へエピ成長層を形成
する方法等がある。
キシャル成長後に選択エッチング法を用いてダイオード
アノード領域上のエピ層を所定のパターンで除去する方
法、あるいは選択エピタキシャル成長法を用いてダイオ
ードアノード領域上の凸部になる所へエピ成長層を形成
する方法等がある。
【００１４】第２の実施例を図２に示される逆導通半導
体装置のダイオード部を用いて説明する。第２の実施例
はダイオードアノード領域の一部に不純物濃度の低い領
域が設けられた事が特徴であってその他は第１の実施例
と同様である。図２においてＢ−Ｂ線方向で示される領
域のダイオードアノード領域は、Ａ−Ａ線方向で代表さ
れる通常の部分に比較して厚さが低減されると共に、図
３に示されるように不純物濃度を低くなされた事が特徴
である。
体装置のダイオード部を用いて説明する。第２の実施例
はダイオードアノード領域の一部に不純物濃度の低い領
域が設けられた事が特徴であってその他は第１の実施例
と同様である。図２においてＢ−Ｂ線方向で示される領
域のダイオードアノード領域は、Ａ−Ａ線方向で代表さ
れる通常の部分に比較して厚さが低減されると共に、図
３に示されるように不純物濃度を低くなされた事が特徴
である。
【００１５】図２のダイオード部に順電流が流れる状態
ではｎ形高抵抗層１にｎ形ダイオードカソード領域３か
ら電子がそしてｐ形ダイオードアノード領域から正孔が
注入される。図２のダイオードアノード領域において、
Ｂ−Ｂ線方向で示される不純物濃度が低い領域は、その
他の不純物濃度が比較的高い領域よりも電子に対する電
位が低い事により、ｎ形高抵抗層に注入された電子の一
部は不純物濃度が低いダイオードアノード領域を通って
ｎ形領域に達しダイオードアノード電極１４へ流れる経
路が生じる。その結果ダイオードアノード領域からｎ形
高抵抗層に注入される正孔の量が低減されることによ
り、引き続きダイオード部に逆電圧が印加される際の逆
回復時間と逆回復電荷量の低減を図るのに有効な方法に
なる。
ではｎ形高抵抗層１にｎ形ダイオードカソード領域３か
ら電子がそしてｐ形ダイオードアノード領域から正孔が
注入される。図２のダイオードアノード領域において、
Ｂ−Ｂ線方向で示される不純物濃度が低い領域は、その
他の不純物濃度が比較的高い領域よりも電子に対する電
位が低い事により、ｎ形高抵抗層に注入された電子の一
部は不純物濃度が低いダイオードアノード領域を通って
ｎ形領域に達しダイオードアノード電極１４へ流れる経
路が生じる。その結果ダイオードアノード領域からｎ形
高抵抗層に注入される正孔の量が低減されることによ
り、引き続きダイオード部に逆電圧が印加される際の逆
回復時間と逆回復電荷量の低減を図るのに有効な方法に
なる。
【００１６】ダイオードアノード領域の低不純物濃度部
分は、選択拡散マスクの両端からの横方向拡散層を接続
させる方法、あるいはイオン注入法を用いて低不純物濃
度の部分を形成した後にｎ形領域をエピ成長法で形成す
る事により製作する事ができる。なお低不純物濃度領域
は各凸部に２個以上、または凹部に設けても良い。
分は、選択拡散マスクの両端からの横方向拡散層を接続
させる方法、あるいはイオン注入法を用いて低不純物濃
度の部分を形成した後にｎ形領域をエピ成長法で形成す
る事により製作する事ができる。なお低不純物濃度領域
は各凸部に２個以上、または凹部に設けても良い。
【００１７】第３の実施例を図４に示される逆導通半導
体装置のダイオード部を用いて説明する。第３の実施例
は凹部のダイオードアノード領域１０の厚さが凸部のダ
イオードアノード領域６の厚さよりも大きく、かつ凹部
の深さが凸部のｎ形領域７の厚さよりも小さくなされた
事を特徴とする。第３の実施例のダイオード部の製造方
法を図４と図５を用いて説明する。図５（ａ）に示され
るように、ｎ形高抵抗層１を形成する半導体基板の一表
面にｐ形ダイオードアノード領域６を拡散法で、次にそ
の上にエピタキシャル成長法でｎ形領域７を形成する。
次に図５（ｂ）に示されるように、ｎ形領域７にｎ形低
抵抗領域１７をりんの選択拡散法を用いて形成し、その
時の増速拡散効果によりダイオードアノード領域１０の
厚さを増大させる。しかる後に選択エッチング法を用い
てｎ形低抵抗領域１７を除去すると共に、ダイオードア
ノード領域１０を表出させ、さらに図４に示されるダイ
オードアノード電極１２を形成する。
体装置のダイオード部を用いて説明する。第３の実施例
は凹部のダイオードアノード領域１０の厚さが凸部のダ
イオードアノード領域６の厚さよりも大きく、かつ凹部
の深さが凸部のｎ形領域７の厚さよりも小さくなされた
事を特徴とする。第３の実施例のダイオード部の製造方
法を図４と図５を用いて説明する。図５（ａ）に示され
るように、ｎ形高抵抗層１を形成する半導体基板の一表
面にｐ形ダイオードアノード領域６を拡散法で、次にそ
の上にエピタキシャル成長法でｎ形領域７を形成する。
次に図５（ｂ）に示されるように、ｎ形領域７にｎ形低
抵抗領域１７をりんの選択拡散法を用いて形成し、その
時の増速拡散効果によりダイオードアノード領域１０の
厚さを増大させる。しかる後に選択エッチング法を用い
てｎ形低抵抗領域１７を除去すると共に、ダイオードア
ノード領域１０を表出させ、さらに図４に示されるダイ
オードアノード電極１２を形成する。
【００１８】第３の実施例のダイオード部の凹部の深さ
は凸部のｎ形領域の厚さよりも小さく成し得ることか
ら、第１及び第２実施例の凹部深さよりも小さくする事
が可能であり、凹部のダイオードアノード電極から熱緩
衝板１５に至る間の抵抗を低減するのに有効である。本
発明の逆導通半導体装置はスイッチング素子部が埋め込
みゲート形のゲートターンオフサイリスタ及び埋め込み
ゲート形静電誘導トランジスタの場合にも適用されうる
ことは明らかである。
は凸部のｎ形領域の厚さよりも小さく成し得ることか
ら、第１及び第２実施例の凹部深さよりも小さくする事
が可能であり、凹部のダイオードアノード電極から熱緩
衝板１５に至る間の抵抗を低減するのに有効である。本
発明の逆導通半導体装置はスイッチング素子部が埋め込
みゲート形のゲートターンオフサイリスタ及び埋め込み
ゲート形静電誘導トランジスタの場合にも適用されうる
ことは明らかである。
【００１９】
【発明の効果】本発明によれば逆導通半導体装置の製造
工程において、ダイオードアノード領域及びスイッチン
グ素子部のゲート領域をエピタキシャル成長層で埋め込
んだ後の熱処理の低減が可能になり、ひいてはゲート・
ゲート間のピッチの微細化を図るのに有効な手段が得ら
れる。さらに逆導通半導体装置のダイオード部のダイオ
ードアノード電極とスイッチング素子部のカソード電極
の高さを等しく形成する事が容易であって、圧接法の採
用に適した素子構造が得られる。また本発明は逆導通半
導体装置のスイッチング素子部及びダイオード部のター
ンオン、ターンオフ性能の改善を図るのに有効である。
工程において、ダイオードアノード領域及びスイッチン
グ素子部のゲート領域をエピタキシャル成長層で埋め込
んだ後の熱処理の低減が可能になり、ひいてはゲート・
ゲート間のピッチの微細化を図るのに有効な手段が得ら
れる。さらに逆導通半導体装置のダイオード部のダイオ
ードアノード電極とスイッチング素子部のカソード電極
の高さを等しく形成する事が容易であって、圧接法の採
用に適した素子構造が得られる。また本発明は逆導通半
導体装置のスイッチング素子部及びダイオード部のター
ンオン、ターンオフ性能の改善を図るのに有効である。
【図１】図１は本発明の第１の実施例の逆導通半導体装
置の断面構造説明図である。
置の断面構造説明図である。
【図２】図２は第２の実施例の逆導通半導体装置のダイ
オード部の断面構造説明図である。
オード部の断面構造説明図である。
【図３】図３は第２の実施例の不純物濃度分布図であ
る。
る。
【図４】図４は第３の実施例の逆導通半導体装置のダイ
オード部の断面構造説明図である。
オード部の断面構造説明図である。
【図５】図５は第３の実施例の製造工程説明図である。
１ ｎ形高抵抗層
２ ｐ形アノード領域
３ ｎ形ダイオードカソード領域
４ ｐ形フレームゲート領域
５ ｐ形メッシュゲート領域
６ ｐ形ダイオードアノード領域
７ ｎ形領域
８ ｎ形カソード領域
９ 絶縁膜
１０ ｐ形ダイオードアノード領域
１１ アノード電極
１２ ゲート電極
１３ カソード電極
１４ ダイオードアノード電極
１５ 熱緩衝板
１７ ｎ形低抵抗領域
Claims (3)
- 【請求項１】 埋め込みゲート構造を持つスイッチング
素子とダイオードが逆並列に一体化された逆導通半導体
装置において、ダイオード部の一方導電形のダイオード
アノード領域の上部に他方導電形領域が設けられた凸部
と、他方導電形領域が無い凹部を交互に配置して凹凸面
を形成し、前記ダイオードアノード電極は凹部の一方導
電形のダイオードアノード面から凸部の他方導電形領域
の上まで連続して形成した事を特徴とする逆導通半導体
装置。 - 【請求項２】 前記ダイオード部の凹部または凸部のダ
イオードアノード領域に一部不純物濃度が低くかつ厚さ
が小さい領域が設けられる事を特徴とする請求項１記載
の逆導通半導体装置。 - 【請求項３】 前記ダイオード部の凹部のダイオードア
ノード領域の厚さが凸部のダイオードアノード領域の厚
さよりも大きく、かつ凹部の深さが凸部の他方導電形領
域の厚さよりも小さく形成した事を特徴とする請求項１
または２記載の逆導通半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15241795A JP3369793B2 (ja) | 1995-05-26 | 1995-05-26 | 逆導通半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15241795A JP3369793B2 (ja) | 1995-05-26 | 1995-05-26 | 逆導通半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321597A JPH08321597A (ja) | 1996-12-03 |
| JP3369793B2 true JP3369793B2 (ja) | 2003-01-20 |
Family
ID=15540063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15241795A Expired - Fee Related JP3369793B2 (ja) | 1995-05-26 | 1995-05-26 | 逆導通半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3369793B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100753098B1 (ko) * | 2004-12-28 | 2007-08-29 | 주식회사 하이닉스반도체 | 채널길이를 증가시킨 반도체 소자 및 그의 제조 방법 |
-
1995
- 1995-05-26 JP JP15241795A patent/JP3369793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321597A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6104043A (en) | Schottky diode of SiC and a method for production thereof | |
| JP3287269B2 (ja) | ダイオードとその製造方法 | |
| US6037632A (en) | Semiconductor device | |
| JP2000114520A (ja) | 電力用半導体装置 | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP5365016B2 (ja) | 半導体素子およびその製造方法 | |
| JPH08330580A (ja) | 高耐圧横型ｍｏｓｆｅｔ半導体装置 | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| JP2987040B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2743057B2 (ja) | 半導体装置 | |
| IE53895B1 (en) | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device | |
| EP2154726A2 (en) | A method for producing a JBS diode | |
| JP2006186134A (ja) | 半導体装置 | |
| JP3369793B2 (ja) | 逆導通半導体装置 | |
| US6558996B1 (en) | Edge structure for relaxing electric field of semiconductor device having an embedded type diffusion structure | |
| JPS6042624B2 (ja) | 電界効果型スイツチング素子 | |
| JPH0982986A (ja) | 半導体装置 | |
| US20230299191A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH0878431A (ja) | 炭化けい素たて型バイポーラトランジスタおよびその製造方法 | |
| JP2000299476A (ja) | 半導体装置 | |
| JP2858445B2 (ja) | 自己消弧型逆導通サイリスタ | |
| KR100269631B1 (ko) | 반도체장치의 인슐레이티드 게이트 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2001508946A (ja) | ＳｉＣを使用したショットキー・ダイオードとその製造方法 | |
| JPS59150474A (ja) | 半導体装置 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| LAPS | Cancellation because of no payment of annual fees |