JP3366482B2 - Flip-chip type liquid crystal display element and liquid crystal display module - Google Patents

Flip-chip type liquid crystal display element and liquid crystal display module

Info

Publication number
JP3366482B2
JP3366482B2 JP05220795A JP5220795A JP3366482B2 JP 3366482 B2 JP3366482 B2 JP 3366482B2 JP 05220795 A JP05220795 A JP 05220795A JP 5220795 A JP5220795 A JP 5220795A JP 3366482 B2 JP3366482 B2 JP 3366482B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
wiring
transparent insulating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05220795A
Other languages
Japanese (ja)
Other versions
JPH08248431A (en
Inventor
正高 名取
史朗 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05220795A priority Critical patent/JP3366482B2/en
Publication of JPH08248431A publication Critical patent/JPH08248431A/en
Application granted granted Critical
Publication of JP3366482B2 publication Critical patent/JP3366482B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、重ね合わせた2枚の透
明絶縁基板の一方の基板上に駆動用ICを搭載したフリ
ップチップ方式の液晶表示素子及び液晶表示モジュール
に関する。
The present invention relates to a superimposed liquid crystal display device及beauty liquid crystal display module of the flip chip method equipped with a driving IC on one substrate of the two transparent insulating substrate were.

【0002】[0002]

【従来の技術】例えば、液晶表示素子(液晶表示パネ
ル)の一方の透明絶縁基板上に駆動用ICを取り付ける
には、駆動用ICを搭載したテープキャリアパッケージ
(TCP)のアウターリードと液晶表示パネル上の配線
パターンとを異方性導電膜を用いて電気接続することが
行なわれている。この異方性導電膜は微細な導電粒子を
均一に分散させたフィルム状の熱硬化性の接着剤で、加
熱加圧されることによって対向するアウターリードと配
線パターンとを接続し、TCP部品を上記透明絶縁基板
に固定することができる。
2. Description of the Related Art For example, in order to mount a driving IC on one transparent insulating substrate of a liquid crystal display element (liquid crystal display panel), outer leads of a tape carrier package (TCP) mounted with the driving IC and a liquid crystal display panel. The upper wiring pattern is electrically connected using an anisotropic conductive film. This anisotropic conductive film is a film-shaped thermosetting adhesive in which fine conductive particles are evenly dispersed, and when heated and pressed, the outer leads and the wiring pattern facing each other are connected to each other to form a TCP component. It can be fixed to the transparent insulating substrate.

【0003】ところが、近年、液晶表示素子の高密度化
の要求とモジュール外形をできる限り縮小したいとの要
求から、TCP部品を使用せず、駆動用ICのバンプ電
極と、液晶表示素子の一方の透明絶縁基板上の配線パタ
ーンとを直接接続する方式が考えられている。このよう
な実装方式をフリップチップ方式、あるいは、駆動用I
Cが透明絶縁基板上に搭載されるため、チップ・オン・
ガラス(COG)実装方式という。
However, in recent years, due to the demand for higher density liquid crystal display elements and the desire to reduce the module outer shape as much as possible, TCP components are not used, and bump electrodes of the driving IC and one of the liquid crystal display elements are not used. A method of directly connecting with a wiring pattern on a transparent insulating substrate has been considered. Such a mounting method may be a flip chip method or a driving I
Since C is mounted on the transparent insulating substrate, chip-on
It is called a glass (COG) mounting method.

【0004】このフリップチップ方式の接続方法を図1
1を参照して説明する。図11(a)に示すように、駆
動用ICにはバンプBUMP(突起電極)が形成されて
おり、ボンディングヘッドHEADの加圧面に真空吸着
等により保持される。透明絶縁基板SUB1上には、上
記バンプBUMPと接合させられる配線パターンDTM
(GTM)が形成されている。更に、上記配線パターン
DTM(GTM)上には、あらかじめ異方性導電膜AC
Fが貼り付けられている。
This flip-chip connection method is shown in FIG.
This will be described with reference to FIG. As shown in FIG. 11A, bumps BUMP (projection electrodes) are formed on the driving IC, and the bumps BUMP (projection electrodes) are held on the pressing surface of the bonding head HEAD by vacuum suction or the like. On the transparent insulating substrate SUB1, a wiring pattern DTM to be joined with the bump BUMP.
(GTM) is formed. Further, the anisotropic conductive film AC is previously formed on the wiring pattern DTM (GTM).
F is attached.

【0005】上記バンプBUMPと配線パターンDTM
(GTM)は、上記透明絶縁基板SUB1の下側に撮像
面FACEを上方に向けて配置された撮像カメラCAM
ERAからの信号に基づいて上記透明絶縁基板SUB1
がXY方向に駆動され、上記バンプBUMPと配線パタ
ーンDTM(GTM)とを位置合わせする。
The bump BUMP and the wiring pattern DTM
(GTM) is an imaging camera CAM arranged below the transparent insulating substrate SUB1 with the imaging surface FACE facing upward.
The transparent insulating substrate SUB1 based on the signal from ERA
Are driven in the XY directions to align the bump BUMP with the wiring pattern DTM (GTM).

【0006】ついで、図11(b)に示すように、上記
ボンディングヘッドHEADは、下方に駆動され、上記
バンプBUMPを異方性導電膜ACFの上面に接触さ
せ、仮付けし、再度、確実に位置決めされているかを撮
像カメラCAMERAにて確認し、良好ならば、ボンデ
ィングヘッドHEADにて加熱圧着する。
Then, as shown in FIG. 11 (b), the bonding head HEAD is driven downward to bring the bump BUMP into contact with the upper surface of the anisotropic conductive film ACF, temporarily attach it, and then securely again. It is confirmed by the imaging camera CAMERA whether or not it is positioned, and if it is good, it is heated and pressure-bonded by the bonding head HEAD.

【0007】こうして、異方性導電膜ACF内の導電粒
子が、上記バンプBUMPと配線パターンDTMとの間
で押し潰された状態となり、電気的に接続が可能とな
る。
In this way, the conductive particles in the anisotropic conductive film ACF are crushed between the bump BUMP and the wiring pattern DTM, and electrical connection is possible.

【0008】更に、図11には示していないが、駆動用
ICへの入力配線パターンと電気的に接続されるフレキ
シブル基板(FPC)についても、同様なボンディング
方法にて、フレキシブル基板上の配線パターン(通常は
銅パターン上に金メッキされている。)と上記透明絶縁
基板SUB1上の配線パターン(Td)とを異方性導電
膜ACFにて、電気的に接続が可能となる。
Although not shown in FIG. 11, a flexible substrate (FPC) electrically connected to an input wiring pattern to the driving IC is also subjected to a similar bonding method by a wiring pattern on the flexible substrate. (Normally, the copper pattern is plated with gold.) And the wiring pattern (Td) on the transparent insulating substrate SUB1 can be electrically connected by the anisotropic conductive film ACF.

【0009】[0009]

【発明が解決しようとする課題】従来のフリップチップ
方式の液晶表示素子及びその製造方法では、上記透明絶
縁基板SUB1上の配線パターンDTM(GTM)及び
Td上に貼り付けた異方性導電膜ACFが導電粒子を含
むため、半透明であり、このため、視認性が低下し、バ
ンプBUMPやフレキシブル基板上の配線パターンの位
置を誤認識することもあり、正確な実装ができないとい
う問題があった。
In the conventional flip-chip type liquid crystal display element and its manufacturing method, the anisotropic conductive film ACF attached on the wiring patterns DTM (GTM) and Td on the transparent insulating substrate SUB1 is used. Since it contains conductive particles, it is semi-transparent. Therefore, the visibility is lowered, and the bump BUMP and the position of the wiring pattern on the flexible substrate may be erroneously recognized, which causes a problem that accurate mounting cannot be performed. .

【0010】本発明の第1の目的は、液晶表示素子の高
密度化により、駆動用ICのバンプBUMPやフレキシ
ブル基板FPC上の配線パターンのピッチが縮小して
も、モジュール外形をできる限り縮小したいとの要求を
満たし、位置精度良く、上記駆動用ICとフレキシブル
基板FPCとを上記透明絶縁基板SUB1上の配線パタ
ーンDTM(GTM)、Tdに電気的に接続できるフリ
ップチップ方式の液晶表示素子及びその製造方法を提供
することである。
A first object of the present invention is to reduce the outer shape of the module as much as possible even if the bump BUMP of the driving IC or the pitch of the wiring pattern on the flexible substrate FPC is reduced due to the high density of the liquid crystal display element. And a liquid crystal display device of a flip chip system capable of electrically connecting the driving IC and the flexible substrate FPC to the wiring patterns DTM (GTM) and Td on the transparent insulating substrate SUB1 with high positional accuracy. It is to provide a manufacturing method.

【0011】本発明の第2の目的は、液晶表示素子の高
密度化により、駆動用ICのバンプBUMPやフレキシ
ブル基板FPC上の配線パターンのピッチが縮小して
も、モジュール外形をできる限り縮小したいとの要求を
満たし、ボンディング位置精度を確保しながら、作業性
良く、上記透明絶縁基板SUB1上の配線パターンDT
M(GTM)、Td上に異方性導電膜ACFを配置する
ことにある。
A second object of the present invention is to reduce the outer shape of the module as much as possible even if the bump BUMP of the driving IC or the pitch of the wiring pattern on the flexible substrate FPC is reduced due to the high density of the liquid crystal display element. Of the wiring pattern DT on the transparent insulating substrate SUB1 with good workability while ensuring the bonding position accuracy.
An anisotropic conductive film ACF is arranged on M (GTM) and Td.

【0012】[0012]

【課題を解決するための手段】上記の課題を解決するた
めに、本発明においては特許請求の範囲に記載するよう
な構成をとる。すなわち、請求項1記載のフリップチッ
プ方式の液晶表示素子は、透明絶縁基板上に駆動用IC
を搭載し、上記透明絶縁基板上に形成した端子とフレキ
シブル基板を接続し、上記駆動用ICへの入力を上記透
明絶縁基板上に形成した配線パターンを介して上記フレ
キシブル基板から行なう液晶表示素子において、上記フ
レキシブル基板が上記透明絶縁基板と重なる領域内の透
明絶縁基板上に、上記フレキシブル基板との合わせマー
クがあり、該合わせマークは配線の材料に透明画素電極
の材料が被覆されていることを特徴とする。また、請求
項2記載のフリップチップ方式の液晶表示素子は、請求
項1記載のフリップチップ方式の液晶表示素子におい
て、上記透明絶縁基板上に形成した上記フレキシブル基
板との合わせマークが、上記フレキシブル基板上に形成
され、上記合わせマークと対になる第2のマークよりも
小さく、配線の材料に透明画素電極の材料が被覆されて
構成されていて、かつ、上記透明絶縁基板と上記フレキ
シブル基板を貼り合わせたとき、上記フレキシブル基板
上に形成した上記第2のマークが、上記透明絶縁基板上
に形成した合わせマークを囲む形状をしていることを特
徴とする。また、請求項3記載のフリップチップ方式の
液晶表示素子は、請求項1記載のフリップチップ方式の
液晶表示素子において、異方性導電膜は、一列に並んだ
複数個の駆動用IC部分に共通して細長い形状となった
ものと、上記複数個の駆動用ICへの入力配線パターン
部分に共通して細長い形状となったものを別々に貼り付
けたことを特徴とする。また、請求項4記載のフリップ
チップ方式の液晶表示素子は、請求項2記載のフリップ
チップ方式の液晶表示素子において、前記第2の合わせ
マークが前記フレキシブル基板上の配線にパターン接続
して設けられていることを特徴とする。また、請求項5
記載のフリップチップ方式の液晶表示素子は、請求項1
乃至4のいずれかに記載のフリップチップ方式の液晶表
示素子において、前記配線の材 料はアルミニウムである
ことを特徴とする。また、請求項6記載のフリップチッ
プ方式の液晶表示素子は、請求項1乃至4のいずれかに
記載のフリップチップ方式の液晶表示素子において、前
記配線はゲート配線であることを特徴とする。また、請
求項7記載のフリップチップ方式の液晶表示素子は、請
求項1乃至4のいずれかに記載のフリップチップ方式の
液晶表示素子において、前記透明画素電極の材料はIT
Oであることを特徴とする。また、請求項8記載の液晶
表示モジュールは、請求項1乃至7のいずれかに記載の
液晶表示素子を用いたことを特徴とする。
[Means for Solving the Problems ]
Therefore, in the present invention, as described in the claims,
Take a different configuration. That is, the flip chip according to claim 1.
The liquid crystal display device of the type is a driving IC on a transparent insulating substrate.
On the transparent insulating substrate
Connect a sible board and connect the input to the driving IC to the transparent board.
The wiring pattern formed on the bright insulating substrate
In a liquid crystal display device made from a flexible substrate,
The transparent substrate in the area where the flexible substrate overlaps the transparent insulating substrate is
On the light insulating board, align the flexible board with the flexible board.
The alignment mark is a transparent pixel electrode in the wiring material.
The material is coated. Also bill
The flip-chip type liquid crystal display device according to item 2,
In the flip-chip type liquid crystal display device according to item 1.
The flexible substrate formed on the transparent insulating substrate.
Alignment mark with the plate is formed on the flexible board
Than the second mark that is paired with the above alignment mark
Small, wiring material is covered with transparent pixel electrode material
The transparent insulating substrate and the flexible substrate.
When the sibble substrates are attached, the above flexible substrate
The second mark formed on the transparent insulating substrate
It has a shape that surrounds the alignment mark formed on
To collect. In addition, the flip-chip method according to claim 3
The liquid crystal display device is of the flip-chip type according to claim 1.
In the liquid crystal display element, the anisotropic conductive films are arranged in a line.
Elongated shape common to multiple driving ICs
And the input wiring pattern to the plurality of driving ICs
Attaching the elongated shape common to the parts separately
Characterized by The flip according to claim 4
The flip chip liquid crystal display device according to claim 2.
In the chip-type liquid crystal display element, the second adjustment
The mark is pattern-connected to the wiring on the flexible board
It is characterized by being provided. In addition, claim 5
The flip-chip type liquid crystal display element described in claim 1.
5. A flip-chip type liquid crystal table according to any one of
In示素Ko, wood charge is aluminum of the wiring
It is characterized by Further, the flip chip according to claim 6
A liquid crystal display device of the type is a liquid crystal display device according to any one of claims 1 to 4.
In the flip-chip type liquid crystal display element described above,
The wiring is a gate wiring. Also, the contract
The flip-chip type liquid crystal display element according to claim 7 is a contract
The flip chip method according to any one of claims 1 to 4
In the liquid crystal display element, the material of the transparent pixel electrode is IT
It is O. The liquid crystal according to claim 8.
The display module according to any one of claims 1 to 7.
A liquid crystal display element is used.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【作用】上記の手段で構成されたフリップチップ方式の
液晶表示素子及び液晶表示モジュールでは、合わせマー
クALCがフレキシブル基板FPCの合わせマークAL
Mと組み合わされ、仮付け時に正確な位置合わせを行な
う作用がある。
[Action] In the liquid crystal display device及beauty liquid crystal display module of a flip chip method, which is constituted by the above means, the mark alignment mark ALC is combined flexible substrate FPC AL
Combined with M, it has the effect of performing accurate alignment during temporary attachment.

【0016】更に、異方性導電膜ACFを最初に一列に
並んだ複数個の駆動用IC部分のみに共通して貼り付け
るため、撮像カメラCAMERAで視認性良く、合わせ
マークALCが透明絶縁基板SUB1を通じて位置検出
でき、駆動用ICの仮付け時に正確な位置合わせを行な
う作用がある。また、駆動用ICの接続状態をフレキシ
ブル基板FPCを付ける前に、検査パッドを使用し導通
検査できる。
Further, since the anisotropic conductive film ACF is first commonly attached only to a plurality of driving IC portions arranged in a line, the alignment mark ALC is transparent to the transparent insulating substrate SUB1 with good visibility by the image pickup camera CAMERA. The position can be detected through, and there is an effect of performing accurate position alignment when the drive IC is temporarily attached. Further, the connection state of the driving IC can be inspected by using the inspection pad before attaching the flexible substrate FPC.

【0017】[0017]

【実施例】以下本発明につき実施例によって具体的に説
明する。
EXAMPLES The present invention will be specifically described below with reference to examples.

【0018】図1は、本発明によって、透明絶縁基板S
UB1上に駆動用ICを搭載した様子を示す平面図であ
る。更に、A−A切断線における断面図を図5に、B−
B切断線における断面図を図8に示す。一方の透明絶縁
基板SUB2は、一点鎖線で示すが、透明絶縁基板SU
B1の上方に位置し、シールパターンSL(図5参照)
により、有効画面エリアARを含んで液晶LCを封入し
ている。透明絶縁基板SUB1上の電極COMは、導電
ビーズや銀ペースト等を介して、透明絶縁基板SUB2
側の共通電極パターンに電気的に接続させる配線であ
る。配線DTMは、駆動用ICからの出力信号を有効画
面エリアAR内の配線に供給するものである。配線Td
は、駆動用ICへ入力信号を供給するものである。異方
性導電膜ACFは、一列に並んだ複数個の駆動用IC部
分に共通して細長い形状となったものACF2と上記複
数個の駆動用ICへの入力配線パターン部分に共通して
細長い形状となったものACF1を別々に貼り付ける。
パッシベーション膜PSV1は、図5にも示すが、電食
防止のため、できる限り配線部を被覆させ、露出部分
は、異方性導電膜ACF1にて覆うようにする。合わせ
マークALCは、駆動用ICへの入力配線パターンや本
例では共通電極用配線の外側で両側にもうける。
FIG. 1 shows a transparent insulating substrate S according to the present invention.
FIG. 3 is a plan view showing a state in which a driving IC is mounted on UB1. Further, a cross-sectional view taken along the line AA is shown in FIG.
A sectional view taken along the line B is shown in FIG. The one transparent insulating substrate SUB2 is shown by a one-dot chain line.
Located above B1, seal pattern SL (see FIG. 5)
Thus, the liquid crystal LC is enclosed in the effective screen area AR. The electrode COM on the transparent insulating substrate SUB1 is connected to the transparent insulating substrate SUB2 via conductive beads or silver paste.
The wiring is electrically connected to the common electrode pattern on the side. The wiring DTM supplies an output signal from the driving IC to the wiring in the effective screen area AR. Wiring Td
Is for supplying an input signal to the driving IC. The anisotropic conductive film ACF has an elongated shape common to a plurality of driving IC portions arranged in a line ACF2 and an elongated shape common to the input wiring pattern portions to the plurality of driving ICs. ACF1 is attached separately.
As shown in FIG. 5, the passivation film PSV1 covers the wiring portion as much as possible and the exposed portion is covered with the anisotropic conductive film ACF1 in order to prevent electrolytic corrosion. The alignment mark ALC is provided on both sides outside the input wiring pattern to the driving IC and the common electrode wiring in this example.

【0019】図2は、液晶表示モジュールMDLの組立
完成図で液晶表示素子の表面側からみた斜視図である。
FIG. 2 is a perspective view of the assembled liquid crystal display module MDL as seen from the front side of the liquid crystal display element.

【0020】モジュールMDLは、シールドケースSH
D、下側ケースの2種の収納・保持部材を有する。
The module MDL is a shield case SH.
It has two types of storage / holding members, D and a lower case.

【0021】HLDは、当該モジュールMDLを表示部
としてパソコン、ワープロ等の情報処理装置に実装する
ために設けた4個の取付穴である。下側ケースMCAの
取付穴に一致する位置にシールドケースSHDの取付穴
SH1〜4が形成されており、両者の取付穴にねじ等を
通して情報処理装置に固定、実装する。当該モジュール
MDLには、輝度調整用のボリュームVRが設けられて
おり、バックライト用のインバーターをMI部分に配置
し、接続コネクタLCT、ランプケーブルLPCを介し
てバックライトに電源を供給する。本体コンピュータ
(ホスト)からの信号及び必要な電源は、モジュール裏
面に位置するインターフェイスコネクタCTを介して、
液晶表示モジュールMDLのコントローラ部及び電源部
に供給する。
The HLDs are four mounting holes provided for mounting the module MDL as a display unit on an information processing device such as a personal computer and a word processor. Mounting holes SH1 to SH4 of the shield case SHD are formed at positions corresponding to the mounting holes of the lower case MCA, and the both mounting holes are fixed and mounted on the information processing device with screws or the like. The module MDL is provided with a brightness adjusting volume VR, a backlight inverter is arranged in the MI portion, and power is supplied to the backlight via the connector LCT and the lamp cable LPC. Signals from the main computer (host) and necessary power supply are sent via the interface connector CT located on the back of the module.
The liquid crystal display module MDL is supplied to the controller unit and the power supply unit.

【0022】図3は、図2に示した実施例であるTFT
液晶表示モジュールのTFT液晶表示素子とその外周部
に配置された回路を示すブロック図である。本発明で
は、ドレインドライバIC1〜ICM及びゲートドライバ
IC1〜ICNは、図5に示すように、液晶表示素子の一
方の透明絶縁基板SUB1上に形成されたドレイン側引
き出し線DTM及びゲート側引き出し線GTMと異方性
導電膜あるいは紫外線硬化樹脂等でチップ・オン・ガラ
ス実装(COG実装)されている。本例では、XGA仕
様である1024×3×768の有効ドットを有する液
晶表示素子に適用している。このため、液晶表示素子の
透明絶縁基板上には、192出力のドレインドライバI
Cを対向する各々の長辺に8個ずつ(M=16)と、1
00出力のゲートドライバICを短辺に8個(N=8)
とをCOG実装している。液晶表示素子の上側及び下側
にはドレインドライバ部103が配置され、また、側面
部には、ゲートドライバ部104、他方の側面部には、
コントローラ部101、電源部102が配置される。コ
ントローラ部101及び電源部102、ドレインドライ
バ部103、ゲートドライバ部104は、それぞれ電気
的接続手段JN1〜4により相互接続させる。
FIG. 3 shows a TFT which is the embodiment shown in FIG.
FIG. 3 is a block diagram showing a TFT liquid crystal display element of a liquid crystal display module and a circuit arranged on an outer peripheral portion thereof. In the present invention, the drain drivers IC 1 to IC M and the gate drivers IC 1 to IC N are, as shown in FIG. 5, drain side lead lines DTM and gates formed on one transparent insulating substrate SUB1 of the liquid crystal display element. Chip-on-glass mounting (COG mounting) is performed using the side lead-out line GTM and an anisotropic conductive film or an ultraviolet curable resin. In this example, it is applied to a liquid crystal display device having effective dots of 1024 × 3 × 768 which are XGA specifications. Therefore, on the transparent insulating substrate of the liquid crystal display element, the drain driver I of 192 outputs is provided.
Eight Cs on each of the opposing long sides (M = 16) and 1
Eight output gate driver ICs on the short side (N = 8)
And COG are implemented. The drain driver section 103 is arranged on the upper and lower sides of the liquid crystal display element, the gate driver section 104 is provided on the side surface section, and the other side section is provided.
A controller unit 101 and a power supply unit 102 are arranged. The controller unit 101, the power supply unit 102, the drain driver unit 103, and the gate driver unit 104 are mutually connected by electrical connecting means JN1 to JN4.

【0023】図4は、表示パネルPNLの外周部に多層
フレキシブル基板FPC1〜3及び多層プリント基板P
CBを実装した状態を示す下面図である。本例では、多
層フレキシブル基板FPC1〜3は、この後の工程で下
側に折り曲げられる。
FIG. 4 shows the multilayer flexible boards FPC1 to FPC1 to 3 and the multilayer printed board P on the outer periphery of the display panel PNL.
It is a bottom view which shows the state which mounted CB. In this example, the multilayer flexible boards FPC1 to FPC3 are bent downward in the subsequent steps.

【0024】図4の上側の8個は垂直走査回路側の駆動
ICチップ、左右側の各8個は映像信号駆動回路側の駆
動ICチップで、異方性導電膜や紫外線硬化剤等を使用
して透明絶縁基板上にチップ・オン・ガラス(COG)
実装されている。従来法では、駆動用ICチップがテー
プ オートメイティド ボンディング(TAB)法により
実装されたテープキャリアパッケージ(TCP)を異方
性導電膜を使用して表示パネルPNLに接続していた。
COG実装では、直接駆動ICを使用するため、前記の
TAB工程が不要となるので、工程短縮となり、テープ
キャリアも不要となるため、原価低減の効果もある。更
に、COG実装は、高精細・高密度表示パネルPNLの
実装技術として適している。すなわち、本例では、XG
Aパネルとして1024×3×768ドットの10イン
チ画面サイズのTFT液晶表示モジュールを設計した。
このため、赤(R)、緑(G)、青(B)の各ドットの
大きさは、207μm(ゲート線ピッチ)×69μm
(ドレイン線ピッチ)となっており、1画素は、赤
(R)、緑(G)、青(B)の3ドットの組合せで、2
07μm角となっている。このため、ドレイン線引き出
しDTMを片側に1024×3本とすると、引き出し線
ピッチは69μm以下となってしまい、現在使用可能な
TCP実装の接続ピッチ限界以下となる。COG実装で
は、使用する異方性導電膜等の材料にも依存するが、お
およそ駆動用ICチップのバンプBUMPのピッチで約
70μm及び下地配線との交叉面積で約50μm角が現
在使用可能な最小値といえる。このため、本例では、液
晶パネルの対向する2個の長辺側にドレインドライバI
Cを一列に並べ、ドレイン線を2個の長辺側に交互に引
き出して、ドレイン線引き出しDTMのピッチを69×
2μmとした。したがって、駆動用ICチップのバンプ
BUMP(図5参照)ピッチを約100μm及び下地配
線との交叉面積を約70μm角に設計でき、下地配線と
より高い信頼性で接続するのが可能となった。ゲート線
ピッチは207μmと十分大きいため、片側の短辺側に
てゲート線引き出しGTMを引き出しているが、更に高
精細になると、ドレイン線と同様に対向する2個の短辺
側にゲート線引き出し線GTMを交互に引き出すことも
可能である。
The upper eight in FIG. 4 are drive IC chips on the side of the vertical scanning circuit, and the left and right eight are drive IC chips on the side of the video signal drive circuit. Anisotropic conductive films and ultraviolet curing agents are used. And chip-on-glass (COG) on transparent insulating substrate
It is implemented. In the conventional method, a tape carrier package (TCP) in which a driving IC chip is mounted by a tape automated bonding (TAB) method is connected to a display panel PNL using an anisotropic conductive film.
In COG mounting, since the direct drive IC is used, the above-mentioned TAB step is not required, so that the steps are shortened and the tape carrier is not required, so that there is an effect of cost reduction. Further, the COG mounting is suitable as a mounting technology for the high-definition / high-density display panel PNL. That is, in this example, XG
As the A panel, a TFT liquid crystal display module of 1024 × 3 × 768 dots and a 10-inch screen size was designed.
Therefore, the size of each dot of red (R), green (G), and blue (B) is 207 μm (gate line pitch) × 69 μm
(Drain line pitch), and one pixel is a combination of 3 dots of red (R), green (G), and blue (B)
It is 07 μm square. Therefore, if the drain line lead-out DTM is 1024 × 3 on one side, the lead-out line pitch will be 69 μm or less, which is less than the connection pitch limit of the currently available TCP mounting. In COG mounting, depending on the material such as the anisotropic conductive film used, the pitch of the bump BUMP of the driving IC chip is about 70 μm and the crossing area with the underlying wiring is about 50 μm square. It can be called a value. Therefore, in this example, the drain driver I is provided on the two long sides facing each other of the liquid crystal panel.
Cs are arranged in a line, the drain lines are alternately drawn out to the two long sides, and the pitch of the drain line drawing DTM is 69 ×.
2 μm. Therefore, the bump BUMP (see FIG. 5) of the driving IC chip can be designed to have a pitch of about 100 μm and an intersecting area with the underlying wiring of about 70 μm square, and it is possible to connect the underlying wiring with higher reliability. Since the gate line pitch is 207 μm, which is sufficiently large, the gate line lead-out GTM is led out on the short side on one side. It is also possible to draw the line GTM alternately.

【0025】ドレイン線あるいはゲート線を交互に引き
出す方式では、前述したように、引き出し線DTMある
いはGTMと駆動ICの出力側BUMPとの接続は容易
になるが、周辺回路基板を液晶パネルPNLの対向する
2長辺の外周部に配置する必要が生じ、このため外形寸
法が片側引き出しの場合よりも大きくなるという問題が
あった。特に、表示色数が増えると表示データのデータ
線数が増加し、情報処理装置の最外形が大きくなる。こ
のため、本例では、多層フレキシブル基板を使用するこ
とで従来の問題を解決する。また、XGAパネルとし
て、14インチ以上の画面サイズとなると、ドレイン線
引き出しDTMのピッチは、約100μm以上と大きく
なり、1個の長辺側にドレインドライバICをCOG実
装にて片側配置できる。この場合も、本例の多層フレキ
シブル基板を使用できる。
In the method of alternately drawing out the drain lines or the gate lines, as described above, the connection between the lead-out line DTM or GTM and the output side BUMP of the driving IC becomes easy, but the peripheral circuit board is opposed to the liquid crystal panel PNL. Therefore, there is a problem in that it is necessary to dispose them on the outer peripheral portion of the two long sides, and therefore the outer dimension becomes larger than in the case of one-sided drawing. In particular, as the number of display colors increases, the number of data lines of display data also increases, and the outermost shape of the information processing device becomes large. Therefore, in this example, the conventional problem is solved by using the multilayer flexible substrate. When the screen size of the XGA panel is 14 inches or more, the pitch of the drain line lead-out DTM is as large as about 100 μm or more, and the drain driver IC can be arranged on one long side by COG mounting on one side. Also in this case, the multilayer flexible substrate of this example can be used.

【0026】本例で使用した多層フレキシブル基板は、
3層以上の導体層、例えば、4層の導体層L1〜4の部
分FMLを液晶パネルPNLの辺に並行して設け、この
部分に周辺回路配線や電子部品を搭載することで、デー
タ線数が増加しても、基板外形を保持したまま層数を増
やすことで対応できる。各導体層間の接続は、貫通孔を
通して電気的に接続される。導体層L1〜4は、銅CU
配線から形成されるが、導体層L3のみは、銅CU上に
金メッキAUを施している。したがって、出力端子TM
と駆動ICへの入力端子配線Td(図5参照)との接続
抵抗が低減できる。各導体層間は、絶縁層としてポリイ
ミドフィルムBFI材からなる中間層を介在させ、粘着
剤BINにより各導体層を固着する。導体層は、出力端
子TM以外は、絶縁層で被覆されるが、多層配線部分F
MLでは、絶縁を確保するためソルダレジストSRSを
最上及び最下層に塗布した。
The multilayer flexible substrate used in this example is
The number of data lines can be increased by providing three or more conductor layers, for example, four portions FML of the conductor layers L1 to 4 in parallel with the sides of the liquid crystal panel PNL and mounting peripheral circuit wiring and electronic parts in this portion. Can be dealt with by increasing the number of layers while maintaining the outer shape of the substrate. The connections between the conductor layers are electrically connected through the through holes. The conductor layers L1 to L4 are copper CU
Although it is formed of wiring, only the conductor layer L3 is formed by plating the copper CU with gold AU. Therefore, the output terminal TM
And the connection resistance between the input terminal wiring Td to the drive IC (see FIG. 5) can be reduced. An intermediate layer made of a polyimide film BFI material is interposed as an insulating layer between the conductor layers, and the conductor layers are fixed by an adhesive BIN. The conductor layer is covered with an insulating layer except for the output terminal TM, but the multilayer wiring portion F
In ML, solder resist SRS was applied to the uppermost and lowermost layers to ensure insulation.

【0027】多層フレキシブル基板の利点は、COG実
装する場合に必要な接続端子部分TMを含む導体層L3
が他の導体層と一体で構成でき、部品点数が減ることで
ある。
The advantage of the multilayer flexible substrate is that the conductor layer L3 including the connection terminal portion TM required for COG mounting is used.
Can be configured integrally with other conductor layers, and the number of parts can be reduced.

【0028】また、3層以上の導体層の部分FMLで構
成することで、変形が少なく硬い部分になるため、この
部分に位置決め用穴FHL(図7)を配置できる。ま
た、多層フレキシブル基板の折り曲げ時にも、この部分
で変形を生じることなく、信頼性及び精度良い折り曲げ
ができる。更に、ベタ状あるいはメッシュ状導体パター
ンを表面導体層L1に配置でき、残りの2層以上の導体
層で、部品実装用や周辺配線用導体パターンの配線を行
なうことができる。
Further, by forming the portion FML of the conductor layer of three or more layers, it becomes a hard portion with little deformation, so that the positioning hole FHL (FIG. 7) can be arranged in this portion. Further, even when the multilayer flexible substrate is bent, the bending can be performed with high reliability and accuracy without causing deformation in this portion. Furthermore, a solid or mesh-shaped conductor pattern can be arranged on the surface conductor layer L1, and the remaining two or more conductor layers can be used for wiring the component mounting and peripheral wiring conductor patterns.

【0029】このように、突出部分FSL(図6)を2
層以下の導体層で構成することで、ヒートツールでの熱
圧着時に、熱伝導が良く圧力を均一に加えることがで
き、接続端子部分TMと端子配線Tdの電気的な信頼性
を向上できる。また、多層フレキシブル基板の折り曲げ
時にも、接続端子部分TMに曲げ応力を与えることな
く、精度良い折り曲げができる。また、突出部分FSL
部分が半透明であるため、導体層のパターンが多層フレ
キシブル基板の上面側からも観察できるため、接続状態
等のパターン検査が上面側からもできるという利点もあ
る。
In this way, the protruding portion FSL (FIG. 6) is divided into two.
By configuring the conductor layers to be less than or equal to the layers, the heat conduction is good and the pressure can be uniformly applied during the thermocompression bonding with the heat tool, and the electrical reliability of the connection terminal portion TM and the terminal wiring Td can be improved. Further, even when the multilayer flexible substrate is bent, accurate bending can be performed without applying bending stress to the connection terminal portion TM. Also, the protruding portion FSL
Since the portion is semi-transparent, the pattern of the conductor layer can be observed from the upper surface side of the multilayer flexible substrate, so that there is also an advantage that the pattern inspection of the connection state and the like can be performed from the upper surface side.

【0030】以下、フレキシブル基板上のアラインメン
トマークについて説明する。
The alignment mark on the flexible substrate will be described below.

【0031】フレキシブル基板FPC1〜3において、
接続端子部分TMの長さは、接続信頼性確保のため、通
常2mm程度に設計する。しかし、フレキシブル基板F
PC1〜3の長辺が170〜240mmと長いため、僅
かな長軸方向の回転を含む位置ずれにより、入力端子配
線Tdと接続端子部分TMとの位置ずれが生じ、接続不
良となる可能性がある。液晶パネルPNLとフレキシブ
ル基板FPC1〜3との位置合わせは、各基板の両端に
開けた開口孔FHLを固定ピンに差し込んだ後、入力端
子配線Tdと接続端子部分TMを数個所で合わせて行な
うことができる。しかし、本例では、更に合わせ精度を
向上させるため、アラインメントマークALMG、AL
MD(図7)を設けた。
In the flexible boards FPC1 to FPC3,
The length of the connection terminal portion TM is usually designed to be about 2 mm in order to secure connection reliability. However, flexible substrate F
Since the long sides of the PCs 1 to 3 are as long as 170 to 240 mm, the input terminal wiring Td and the connection terminal portion TM may be misaligned due to misalignment including a slight rotation in the long axis direction, which may result in poor connection. is there. The liquid crystal panel PNL and the flexible substrates FPC1 to FPC1 to 3 are aligned by inserting the opening holes FHL formed at both ends of each substrate into the fixing pins and then aligning the input terminal wiring Td and the connecting terminal portion TM at several places. You can However, in this example, in order to further improve the alignment accuracy, the alignment marks ALMG, AL
An MD (Fig. 7) was provided.

【0032】ゲートドライバ駆動ICの入力としては、
計20本あり、図7に示す接続端子部分TMの番号2〜
21に各々電気接続させる。端子TMのピッチPGは約
600μmである。アラインメントマークALMGは、
各駆動ICへの前記20本の端子TMの近傍に位置さ
せ、入力端子配線Tdパターンとの位置合わせ精度向上
及び接続後の検査を行なう。本例では、接続信頼性を向
上させるため、20本の入力用端子TMと隣接した位置
にダミー線NC(端子番号1及び22)を設け、更に、
ロの字のアラインメントマークALMGは、前記ダミー
線NCにパターン接続してもうけ、対向する透明基板S
UB1上の四角の塗りつぶしパターンALC(図6参
照)が丁度ロの字内に納まる状態に位置合わせする。更
に、本例では、FPC1の両端側に、ドレインドライバ
基板FPC2、FPC3との接続を行なうためのジョイ
ント用パターンJN3及びJN4を設けたため、アライ
ンメントマークALMGは、最外配線のパターンJN4
内の番号1あるいはパターンJN3内の番号1にパター
ン接続している。
As an input of the gate driver driving IC,
There are 20 in total, number 2 of the connection terminal portion TM shown in FIG.
21 are electrically connected to each other. The pitch PG of the terminals TM is about 600 μm. The alignment mark ALMG is
It is positioned near each of the 20 terminals TM to each drive IC, and the alignment accuracy with the input terminal wiring Td pattern is improved and the inspection after connection is performed. In this example, in order to improve connection reliability, dummy lines NC (terminal numbers 1 and 22) are provided adjacent to the 20 input terminals TM, and further,
The square-shaped alignment mark ALMG is formed by pattern-connecting to the dummy line NC, and is opposed to the transparent substrate S.
Align the square filled pattern ALC (see FIG. 6) on UB1 just within the square shape. Furthermore, in this example, since the joint patterns JN3 and JN4 for connecting to the drain driver substrates FPC2 and FPC3 are provided on both end sides of the FPC1, the alignment mark ALMG is the outermost wiring pattern JN4.
The pattern is connected to the number 1 in the above or the number 1 in the pattern JN3.

【0033】ドレインドライバ駆動ICの入力として
は、計47本あり、接続端子部分TMに電気接続させ
る。端子TMのピッチは約370μmである。本例で
は、アラインメントマークALMDは、前記47本の入
力用端子TMと隣接して、接続信頼性向上用のダミー線
(端子番号2及び50)を配置する。更にその外側に
は、液晶容量の対向電極であり、透明絶縁基板SUB2
の内側にある共通透明画素電極COM(図1参照)に電
圧を供給するための端子(番号1及び51)が配置され
る。こうして、コモン電圧は、透明絶縁基板SUB1上
の配線Tdパターンを通して、導電性ビーズやペースト
を介して、透明絶縁基板SUB2側の共通透明画素電極
COMに供給される。
There are a total of 47 inputs to the drain driver drive IC, which are electrically connected to the connection terminal portion TM. The pitch of the terminals TM is about 370 μm. In this example, the alignment mark ALMD has dummy lines (terminal numbers 2 and 50) for improving the connection reliability arranged adjacent to the 47 input terminals TM. Further, on the outer side of the transparent insulating substrate SUB2 is a counter electrode for the liquid crystal capacitor.
Terminals (Nos. 1 and 51) for supplying a voltage to the common transparent pixel electrode COM (see FIG. 1) inside are disposed. Thus, the common voltage is supplied to the common transparent pixel electrode COM on the transparent insulating substrate SUB2 side through the wiring Td pattern on the transparent insulating substrate SUB1 and via the conductive beads or paste.

【0034】アラインメントマークALMDは、この電
極COMに電気的につながる端子(番号1及び51)に
パターン接続して設け、透明基板SUB1上の四角の塗
りつぶしパターンALC(図6参照)と合わせる。
The alignment mark ALMD is provided by pattern-connecting to terminals (numbers 1 and 51) electrically connected to this electrode COM, and is aligned with a square filled pattern ALC (see FIG. 6) on the transparent substrate SUB1.

【0035】次に、2層以下の導体層部分FSLの形状
につき説明する。
Next, the shape of the conductor layer portion FSL of two layers or less will be described.

【0036】単層あるいは2層の導体配線からなる部分
FSLの突出長さは、本例では折り曲げ部(図6参照)
を設けたため、約4.5mmとした。但し、折り曲げな
い構造では、部分FSLを更に短くできる。
In this example, the protruding length of the portion FSL formed of a single-layer or two-layer conductor wiring is a bent portion (see FIG. 6).
Is set to about 4.5 mm. However, in the structure without bending, the portion FSL can be further shortened.

【0037】部分FSLの突出形状は、駆動IC毎に分
離した凸状の形状とした。したがって、ヒートツールで
の熱圧着時にフレキシブル基板が長軸方向に熱膨張し
て、端子TMのピッチPG及びPDが変化し、接続端子
Tdとの剥がれや接続不良が生じる現象を防止できる。
すなわち、駆動IC毎に分離した凸状の形状とすること
で、端子TMのピッチPG及びPDずれを最大でも駆動
IC毎の周期の長さに対応する熱膨張量とすることがで
きる。本例では、フレキシブル基板FPCの長軸方向で
8分割に分離した凸状の形状とすることにしており、こ
の熱膨張量を約1/8に減少させることができ、端子T
Mへの応力緩和にも寄与し、熱に対する液晶モジュール
MDLの信頼性を向上できる。
The projecting shape of the portion FSL is a convex shape separated for each drive IC. Therefore, it is possible to prevent a phenomenon in which the flexible substrate thermally expands in the major axis direction during thermocompression bonding with a heat tool, the pitches PG and PD of the terminals TM change, and peeling or connection failure from the connection terminals Td occurs.
That is, by forming a convex shape that is separated for each drive IC, the pitch PG and PD shifts of the terminals TM can be set to the amount of thermal expansion corresponding to the cycle length of each drive IC at the maximum. In this example, the flexible substrate FPC has a convex shape divided into eight divisions in the major axis direction, and this thermal expansion amount can be reduced to about 1/8, and the terminal T
It also contributes to the stress relaxation to M, and the reliability of the liquid crystal module MDL against heat can be improved.

【0038】以上のように、フレキシブル基板FPC
に、アラインメントマークALMG及びALMDを設
け、部分FSLの突出形状を駆動IC毎に分離した凸状
とすることで、接続配線数や表示データのデータ本数が
増加しても、精度良く、接続信頼性を確保しながら、周
辺駆動回路を縮小できる。
As described above, the flexible substrate FPC
In addition, by providing alignment marks ALMG and ALMD and forming the protruding shape of the partial FSL into a convex shape separated for each drive IC, even if the number of connection wirings or the number of display data data increases, the connection accuracy is high and the connection reliability is high. It is possible to reduce the size of the peripheral drive circuit while ensuring the above.

【0039】図7は、多層フレキシブル基板の折り曲げ
実装方法を示す斜視図である。ドレインドライバ基板F
PC2、FPC3とゲートドライバ基板FPC1の接続
は、ジョイナーとしてフレキシブル基板を使用し、必要
ならば、この部分で折りたたんで折り曲げ実装すること
も可能である。しかし、本例では、部品点数を減らすた
めと折り曲げ実装を簡単に行なうため、透明絶縁基板S
UB1上に基板間の電気的接続パターンを形成してい
る。
FIG. 7 is a perspective view showing a method of bending and mounting a multilayer flexible substrate. Drain driver substrate F
For connection between the PC2 and FPC3 and the gate driver board FPC1, it is possible to use a flexible board as a joiner and, if necessary, fold and mount at this portion. However, in this example, in order to reduce the number of parts and to perform bending mounting easily, the transparent insulating substrate S
An electrical connection pattern between the substrates is formed on the UB1.

【0040】まず、フレキシブル基板FPC1〜3と液
晶パネルPNLの粗い位置合わせとして、治具に液晶パ
ネルPNLを所定位置に固定し、治具の固定ピンに穴F
HLを差し込んで基板FPC1〜3を仮固定する。液晶
パネルPNL上には、異方性導電膜ACFが貼ってあ
り、前述したアライントマークで更に正確に位置合わせ
しながら、ヒートツールにて仮熱圧着し、再度位置ずれ
の無いことを確認後、本熱圧着し、フレキシブル基板F
PC1〜3を液晶パネルPNL上に固定する。
First, as a rough alignment between the flexible substrates FPC1 to FPC3 and the liquid crystal panel PNL, the liquid crystal panel PNL is fixed to a jig at a predetermined position, and the fixing pin of the jig has a hole F.
HL is inserted to temporarily fix the boards FPC1 to 3. Anisotropic conductive film ACF 1 is attached on the liquid crystal panel PNL, and while performing more accurate alignment with the alignment mark described above, temporary thermocompression bonding is performed with a heat tool to confirm that there is no misalignment again. After that, main thermocompression bonding is performed, and the flexible substrate F
The PCs 1 to 3 are fixed on the liquid crystal panel PNL.

【0041】次に、フレキシブル基板の導体層部分FM
Lの部品実装が全く無い面に両面テープを貼り、治具を
使用して、導体層の部分にて折り曲げる。
Next, the conductor layer portion FM of the flexible substrate
A double-sided tape is attached to the surface of L which is not mounted at all, and a jig is used to bend it at the conductor layer.

【0042】両面テープBAT1〜3は、幅3mmであ
り、長さ160〜240mmと細長い形状であるが、接
着性が確保できれば良く、短い形状のものを数個所で貼
付けても良い。また、両面テープBAT1〜3は、透明
絶縁基板SUB1側に予め貼っていても良い。
The double-sided tapes BAT1 to BAT3 have a width of 3 mm and a length of 160 to 240 mm, which is an elongated shape. However, it is sufficient if adhesiveness can be secured, and a short shape may be attached at several places. The double-sided tapes BAT1 to BAT3 may be attached in advance on the transparent insulating substrate SUB1 side.

【0043】以上のように、治具を使用して、多層フレ
キシブル基板を精度良く折り曲げ、透明絶縁基板SUB
1の表面に接着できる。
As described above, the transparent insulating substrate SUB is formed by accurately bending the multilayer flexible substrate using the jig.
Can be bonded to the surface of 1.

【0044】図9は、駆動用ICとフレキシブル基板F
PCを透明絶縁基板SUB1に搭載する本発明による製
造工程の一部、図10はその製造フローを示す。
FIG. 9 shows a driving IC and a flexible substrate F.
FIG. 10 shows a part of the manufacturing process according to the present invention in which a PC is mounted on the transparent insulating substrate SUB1, and its manufacturing flow.

【0045】まず、異方性導電膜ACF2を最初に一列
に並んだ複数個の駆動用IC部分に貼り付ける。本例で
は、図4に示すように、各辺に並んだ複数の駆動用IC
に共通して1個の細長い形状に加工したものを貼り付
け、計3個ある。
First, the anisotropic conductive film ACF2 is first attached to a plurality of driving IC portions arranged in a line. In this example, as shown in FIG. 4, a plurality of driving ICs arranged on each side
There is a total of three, which are pasted with one elongated shape.

【0046】次に、駆動用ICをボンディングヘッドH
EADの加圧面に保持し、バンプBUMP(突起電極)
の位置を撮像カメラCAMERAにて、所定の相対位置
関係になるように調整する(図9(a))。本例では、
丁度バンプBUMPの中心が撮像面FACEの中心にな
るようにそれぞれ位置合わせする。
Next, the driving IC is attached to the bonding head H.
Hold on the pressure surface of EAD and bump BUMP (projection electrode)
The position of is adjusted by the image pickup camera CAMERA so as to have a predetermined relative positional relationship (FIG. 9A). In this example,
The bumps BUMP are aligned so that the center of the bump BUMP is exactly the center of the imaging surface FACE.

【0047】次に、透明絶縁基板SUB1上の合わせマ
ークALCの位置を撮像カメラCAMERAにて、所定
の相対位置関係になるように調整する(図9(b))。
本例では、丁度の合わせマークALCの中心が撮像面F
ACEの中心になるように位置合わせする。
Next, the position of the alignment mark ALC on the transparent insulating substrate SUB1 is adjusted by the image pickup camera CAMERA so as to have a predetermined relative positional relationship (FIG. 9 (b)).
In this example, the center of the alignment mark ALC is exactly the imaging plane F.
Align so that it is in the center of the ACE.

【0048】したがって、上記バンプBUMPと合わせ
マークALCの相対位置が決定されたことになる。な
お、合わせマークALCは、図8に示すように、ゲート
配線の材料として使用されている不透明なアルミニウム
AL上に透明画素電極の材料として使用されている透明
なITO膜を被覆させた正方形のパターンである。
Therefore, the relative positions of the bump BUMP and the alignment mark ALC are determined. The alignment mark ALC is, as shown in FIG. 8, a square pattern in which an opaque aluminum AL used as a material for a gate wiring is covered with a transparent ITO film used as a material for a transparent pixel electrode. Is.

【0049】次に、予め記憶されている合わせマークA
LCと配線パターンのボンディング部分の相対位置座標
を基に、XYステージを移動し、配線パターンのボンデ
ィング部分を撮像面FACEの上方に配置し、位置検出
を行なう。通常は、XYステージの機械的移動精度は、
ボンディング精度より、はるかに良いため、位置補正は
この工程では、行なわない。
Next, the alignment mark A stored in advance
The XY stage is moved based on the relative position coordinates of the LC and the bonding portion of the wiring pattern, and the bonding portion of the wiring pattern is placed above the imaging surface FACE to detect the position. Normally, the mechanical movement accuracy of the XY stage is
Position correction is not performed in this step because it is much better than bonding accuracy.

【0050】次に、駆動用IC毎に仮付けを行なう(図
9(c))。
Next, temporary attachment is performed for each driving IC (FIG. 9C).

【0051】次に、仮付けした状態で、上記バンプBU
MPと配線パターンのボンディング部分との相対位置関
係の再確認を行なう。この工程で、位置不良と判断され
た場合は、まだ、仮付けした状態のため、再度、XYス
テージを微動し、位置補正を行なう。
Next, the bump BU is temporarily attached.
The relative positional relationship between the MP and the bonding portion of the wiring pattern is reconfirmed. In this step, if it is determined that the position is defective, the XY stage is finely moved again to correct the position because it is still temporarily attached.

【0052】次に、ボンディングヘッドHEADを更に
下降させ、複数の駆動用ICを通常は1辺に並んだ複数
の駆動用ICを透明絶縁基板SUB1上に一括して加熱
圧着し、駆動用ICのバンプBUMPと透明絶縁基板S
UB1の配線パターンDTM、Tdとを異方性導電膜A
CF2により、電気的に接続する。
Next, the bonding head HEAD is further lowered, and a plurality of driving ICs, which are normally arranged on one side, are collectively heat-pressed onto the transparent insulating substrate SUB1 to form the driving ICs. Bump BUMP and transparent insulating substrate S
The wiring pattern DTM, Td of UB1 is used as an anisotropic conductive film A.
It is electrically connected by CF2.

【0053】次に、ボンディングヘッドHEADを上昇
させ、駆動用ICの搭載された液晶表示パネルを一旦ボ
ンディング工程から検査工程に移動する。
Next, the bonding head HEAD is raised, and the liquid crystal display panel on which the driving IC is mounted is once moved from the bonding step to the inspection step.

【0054】次に、検査工程では、図示していない検査
パッドからバンプBUMPの接続状態や駆動用ICの動
作状態をテストする。何らかの不良が確認された場合
は、可能ならば、リペア作業を行う。
Next, in the inspection step, the connection state of the bumps BUMP and the operating state of the driving IC are tested from an inspection pad (not shown). If any defect is confirmed, repair work will be performed if possible.

【0055】次に、異方性導電膜ACF1を上記複数個
の駆動用ICへの入力配線パターン部分に貼り付ける。
本例では、図4に示すように、各辺に並んだ複数の駆動
用ICに共通して1個の細長い形状に加工したものを貼
り付け、計3個ある。
Next, the anisotropic conductive film ACF1 is attached to the input wiring pattern portions to the plurality of driving ICs.
In this example, as shown in FIG. 4, a plurality of driving ICs arranged on each side are processed into one elongated shape in common, and there are three in total.

【0056】次に、フレキシブル基板FPCを図4に示
す両端に開けた開口孔FHLを固定ピンに差し込んで、
液晶パネルPNLとフレキシブル基板FPCを粗に固定
しておく。更に、合わせ精度を向上させるため、合わせ
マークALMG(またはALMD。図7参照)と合わせ
マークALCとを撮像面FACEの上方にて、位置合わ
せ、位置補正を行う(図9(d))。
Next, the flexible substrate FPC is inserted into the fixing pin through the opening holes FHL opened at both ends shown in FIG.
The liquid crystal panel PNL and the flexible substrate FPC are roughly fixed. Furthermore, in order to improve the alignment accuracy, the alignment mark ALMG (or ALMD; see FIG. 7) and the alignment mark ALC are aligned and position-corrected above the imaging surface FACE (FIG. 9D).

【0057】次に、仮付けする(図9(e))。再度、
位置確認する。
Next, temporary attachment is performed (FIG. 9 (e)). again,
Check the position.

【0058】最後に、ボンディングヘッドHEADを更
に下降させ、フレキシブル基板FPCを透明絶縁基板S
UB1上に加熱圧着し、フレキシブル基板FPCと透明
絶縁基板SUB1の配線パターンTdとを異方性導電膜
ACF1により、電気的に接続する。
Finally, the bonding head HEAD is further lowered to set the flexible substrate FPC to the transparent insulating substrate S.
The flexible substrate FPC and the wiring pattern Td of the transparent insulating substrate SUB1 are electrically connected by the anisotropic conductive film ACF1 by thermocompression bonding onto the UB1.

【0059】以上本発明を実施例に基づき具体的に説明
したが、本発明は、前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で変更しうる。
Although the present invention has been described in detail with reference to the embodiments, the present invention is not limited to the above embodiments and can be modified within the scope of the invention.

【0060】[0060]

【発明の効果】本発明の第1の効果は、液晶表示素子の
高密度化により、駆動用ICのバンプやフレキシブル基
板上の配線パターンのピッチが縮小しても、モジュール
外形をできる限り縮小したいとの要求を満たし、位置精
度良く、上記駆動用ICとフレキシブル基板とを上記透
明絶縁基板上の配線パターンに電気的に接続できるフリ
ップチップ方式の液晶表示素子及び液晶表示モジュール
を提供することができる。
The first effect of the present invention is to reduce the outer shape of the module as much as possible even if the pitch of the bumps of the driving IC or the wiring pattern on the flexible substrate is reduced due to the high density of the liquid crystal display element. meet the requirements of the position accuracy, to provide a liquid crystal display device及beauty liquid crystal display module of the flip chip method to the above-described driving IC and the flexible substrate can be electrically connected to the wiring pattern on the transparent insulating substrate You can

【0061】本発明の第2の効果は、液晶表示素子の高
密度化により、駆動用ICのバンプやフレキシブル基板
上の配線パターンのピッチが縮小しても、モジュール外
形をできる限り縮小したいとの要求を満たし、ボンディ
ング位置精度を確保しながら、作業性良く、上記透明絶
縁基板上の配線パターン上に異方性導電膜を配置するこ
とができる。
A second effect of the present invention is that the outer shape of the module is desired to be reduced as much as possible even if the pitch of the bumps of the driving IC or the wiring pattern on the flexible substrate is reduced due to the high density of the liquid crystal display element. The anisotropic conductive film can be arranged on the wiring pattern on the transparent insulating substrate with good workability while satisfying the requirements and ensuring the bonding position accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した液晶表示素子の透明絶縁基板
SUB1上に駆動用ICを搭載した様子を示す平面図で
ある。
FIG. 1 is a plan view showing a state in which a driving IC is mounted on a transparent insulating substrate SUB1 of a liquid crystal display device to which the present invention is applied.

【図2】液晶表示モジュールの表面側から見た組立て完
成後の斜視図である。
FIG. 2 is a perspective view of the liquid crystal display module seen from the front surface side after completion of assembly.

【図3】液晶表示モジュールの液晶表示パネルとその周
辺に配置された回路を示すブロック図である。
FIG. 3 is a block diagram showing a liquid crystal display panel of a liquid crystal display module and circuits arranged around the liquid crystal display panel.

【図4】液晶表示パネルの外周部に多層フレキシブル基
板及び多層プリント基板を実装した状態を示す下面図で
ある。
FIG. 4 is a bottom view showing a state in which a multilayer flexible board and a multilayer printed board are mounted on the outer peripheral portion of a liquid crystal display panel.

【図5】図1のA−A切断線における断面図である。5 is a sectional view taken along the line AA of FIG.

【図6】多層フレキシブル基板と透明絶縁基板を異方性
導電膜で電気接続した状態を示す斜視図である。
FIG. 6 is a perspective view showing a state in which a multilayer flexible substrate and a transparent insulating substrate are electrically connected by an anisotropic conductive film.

【図7】折り曲げ可能な多層フレキシブル基板の折り曲
げ実装方法を示す斜視図である。
FIG. 7 is a perspective view showing a method for bending and mounting a bendable multilayer flexible substrate.

【図8】図1のB−B切断線における断面図である。8 is a cross-sectional view taken along the line BB of FIG.

【図9】駆動用ICとフレキシブル基板FPCを透明絶
縁基板SUB1に搭載する本発明による製造工程の一部
を示す図である。
FIG. 9 is a diagram showing a part of a manufacturing process according to the present invention in which a driving IC and a flexible substrate FPC are mounted on a transparent insulating substrate SUB1.

【図10】図9に示した製造方法の製造フローを示す図
である。
10 is a diagram showing a manufacturing flow of the manufacturing method shown in FIG.

【図11】従来の駆動用ICを透明絶縁基板SUB1に
搭載する製造工程の一部を示す図である。
FIG. 11 is a diagram showing a part of a manufacturing process in which a conventional driving IC is mounted on a transparent insulating substrate SUB1.

【符号の説明】[Explanation of symbols]

ACF1、ACF2…異方性導電膜、IC…駆動用I
C、HEAD…ボンディングヘッド、BUMP…バンプ
(突起電極)、CAMERA…撮像カメラ、FACE…
撮像面、SUB1…透明絶縁基板、ALC…合わせマー
ク、XY stage…XYステージ、DTM、Td…
配線パターン、FPC…フレキシブル基板、FHL…開
口孔、PNL…液晶パネル。
ACF1, ACF2 ... Anisotropic conductive film, IC ... Driving I
C, HEAD ... Bonding head, BUMP ... Bump (projection electrode), CAMERA ... Imaging camera, FACE ...
Imaging surface, SUB1 ... Transparent insulating substrate, ALC ... Alignment mark, XY stage ... XY stage, DTM, Td ...
Wiring pattern, FPC ... Flexible substrate, FHL ... Opening hole, PNL ... Liquid crystal panel.

フロントページの続き (56)参考文献 特開 平3−249734(JP,A) 特開 平6−3686(JP,A) 特開 平6−308515(JP,A) 特開 平1−237520(JP,A) 特開 平5−121854(JP,A) 特開 平5−313178(JP,A) 特開 平7−5486(JP,A) 特開 平4−14022(JP,A) 実開 平4−77137(JP,U) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1345 Continuation of the front page (56) Reference JP-A-3-249734 (JP, A) JP-A-6-3686 (JP, A) JP-A-6-308515 (JP, A) JP-A-1-237520 (JP , A) JP 5-121854 (JP, A) JP 5-313178 (JP, A) JP 7-5486 (JP, A) JP 4-14022 (JP, A) 4-77137 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/1345

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】透明絶縁基板上に駆動用ICを搭載し、上
記透明絶縁基板上に形成した端子とフレキシブル基板を
接続し、上記駆動用ICへの入力を上記透明絶縁基板上
に形成した配線パターンを介して上記フレキシブル基板
から行なう液晶表示素子において、上記フレキシブル基
板が上記透明絶縁基板と重なる領域内の透明絶縁基板上
に、上記フレキシブル基板との合わせマークがあり、該
合わせマークは配線の材料に透明画素電極の材料が被覆
されていることを特徴とするフリップチップ方式の液晶
表示素子。
1. A wiring in which a driving IC is mounted on a transparent insulating substrate, a terminal formed on the transparent insulating substrate is connected to a flexible substrate, and an input to the driving IC is formed on the transparent insulating substrate. in the liquid crystal display device through a pattern is performed from the flexible substrate, a transparent insulating substrate in a region where the flexible substrate overlaps with the transparent insulating substrate, Ri alignment marks there between the flexible substrate, the
The alignment mark covers the wiring material with the transparent pixel electrode material
The liquid crystal display device of the flip chip method, wherein that you have been.
【請求項2】上記透明絶縁基板上に形成した上記フレキ
シブル基板との合わせマークが、上記フレキシブル基板
上に形成され、上記合わせマークと対になる第2のマー
クよりも小さく、配線の材料に透明画素電極の材料が被
覆されて構成されていて、かつ、上記透明絶縁基板と上
記フレキシブル基板を貼り合わせたとき、上記フレキシ
ブル基板上に形成した上記第2のマークが、上記透明絶
縁基板上に形成した合わせマークを囲む形状をしている
ことを特徴とする請求項1記載のフリップチップ方式の
液晶表示素子。
2. The alignment mark formed on the transparent insulating substrate with the flexible substrate is smaller than the second mark formed on the flexible substrate and paired with the alignment mark, and is transparent to the wiring material. The material of the pixel electrode is
When the transparent insulating substrate and the flexible substrate are bonded together, the second mark formed on the flexible substrate surrounds the alignment mark formed on the transparent insulating substrate. The flip-chip type liquid crystal display device according to claim 1, wherein the liquid crystal display device has a shape.
【請求項3】異方性導電膜は、一列に並んだ複数個の駆
動用IC部分に共通して細長い形状となったものと、上
記複数個の駆動用ICへの入力配線パターン部分に共通
して細長い形状となったものを別々に貼り付けたことを
特徴とする請求項1記載のフリップチップ方式の液晶表
示素子。
3. An anisotropic conductive film is common to a plurality of driving IC portions arranged in a line and has an elongated shape, and is common to an input wiring pattern portion to the plurality of driving ICs. The flip-chip type liquid crystal display device according to claim 1, wherein the long and thin shapes are separately attached.
【請求項4】前記第2の合わせマークが前記フレキシブ
ル基板上の配線にパターン接続して設けられていること
を特徴とする請求項2記載のフリップチップ方式の液晶
表示素子。
4. The flexible mark is the second alignment mark.
Must be provided with pattern connection to the wiring on the board
The flip-chip type liquid crystal according to claim 2.
Display element.
【請求項5】前記配線の材料はアルミニウムであること
を特徴とする請求項1乃至4のいずれかに記載のフリッ
プチップ方式の液晶表示素子。
5. The material of the wiring is aluminum
The flip according to any one of claims 1 to 4, characterized in that
Liquid crystal display element of chip type.
【請求項6】前記配線はゲート配線であることを特徴と
する請求項1乃至4のいずれかに記載のフリップチップ
方式の液晶表示素子。
6. The wiring is a gate wiring,
The flip chip according to claim 1.
Type liquid crystal display element.
【請求項7】前記透明画素電極の材料はITOであるこ
とを特徴とする請求項1乃至4のいずれかに記載のフリ
ップチップ方式の液晶表示素子。
7. The material of the transparent pixel electrode is ITO.
The free friction according to any one of claims 1 to 4, characterized in that
Up-chip liquid crystal display device.
【請求項8】請求項1乃至7のいずれかに記載の液晶表
示素子を用いたことを特徴とする、液晶表示モジュー
ル。
8. A liquid crystal display according to claim 1.
A liquid crystal display module characterized by using a display element
Le.
JP05220795A 1995-03-13 1995-03-13 Flip-chip type liquid crystal display element and liquid crystal display module Expired - Lifetime JP3366482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05220795A JP3366482B2 (en) 1995-03-13 1995-03-13 Flip-chip type liquid crystal display element and liquid crystal display module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05220795A JP3366482B2 (en) 1995-03-13 1995-03-13 Flip-chip type liquid crystal display element and liquid crystal display module

Publications (2)

Publication Number Publication Date
JPH08248431A JPH08248431A (en) 1996-09-27
JP3366482B2 true JP3366482B2 (en) 2003-01-14

Family

ID=12908330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05220795A Expired - Lifetime JP3366482B2 (en) 1995-03-13 1995-03-13 Flip-chip type liquid crystal display element and liquid crystal display module

Country Status (1)

Country Link
JP (1) JP3366482B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1186683C (en) * 1999-09-08 2005-01-26 松下电器产业株式会社 Display device and method of manufacture thereof
JP4884586B2 (en) * 2000-12-18 2012-02-29 株式会社 日立ディスプレイズ Liquid crystal display
JP4575845B2 (en) * 2005-06-06 2010-11-04 アルプス電気株式会社 Wiring connection structure and liquid crystal display device
WO2012093468A1 (en) * 2011-01-06 2012-07-12 シャープ株式会社 Substrate for display device and display device

Also Published As

Publication number Publication date
JPH08248431A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
JP3780996B2 (en) Circuit board, mounting structure of semiconductor device with bump, mounting method of semiconductor device with bump, electro-optical device, and electronic device
US6411353B1 (en) Liquid crystal display device with its upper and lower cases clamped by crimping portions thereof
KR100598276B1 (en) Circuit board, mounting structure of a ball grid array, and electro-optical device and electronic apparatus
JPH04212495A (en) Circuit component mounting method for substrate and circuit board used therein
KR100257028B1 (en) Drive circuit connection structure and display apparatus including the connection structure
JPH09138387A (en) Liquid crystal display device
JPH09260579A (en) Terminal structure of flexible wiring board and ic chip mounting structure using the structure
JP4575845B2 (en) Wiring connection structure and liquid crystal display device
JP3366482B2 (en) Flip-chip type liquid crystal display element and liquid crystal display module
JPH09138389A (en) Liquid crystal display device
JP5091513B2 (en) Liquid crystal display
JPH09189919A (en) Liquid crystal display device
JP2968139B2 (en) Panel mounting structure
JP2003068795A (en) Display device and its manufacturing method
JPH1184355A (en) Liquid crystal display device
JPH08297291A (en) Liquid crystal display element of flip-chip system
KR19990038008A (en) Glass Connector and Manufacturing Method
JPH09244047A (en) Liquid crystal display device
JP4518025B2 (en) Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device
JP4270210B2 (en) Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device
JPH05173166A (en) Liquid crystal display device
JPH04304427A (en) Liquid crystal display device
JPH08316590A (en) Printed board, production thereof, apparatus and liquid crystal display having printed board
KR100867502B1 (en) Liquid crystal module
JP2894728B2 (en) Liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term