JP3365048B2 - Chip component mounting board and chip component mounting method - Google Patents

Chip component mounting board and chip component mounting method

Info

Publication number
JP3365048B2
JP3365048B2 JP11761294A JP11761294A JP3365048B2 JP 3365048 B2 JP3365048 B2 JP 3365048B2 JP 11761294 A JP11761294 A JP 11761294A JP 11761294 A JP11761294 A JP 11761294A JP 3365048 B2 JP3365048 B2 JP 3365048B2
Authority
JP
Japan
Prior art keywords
solder
land
electrode
chip component
adsorption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11761294A
Other languages
Japanese (ja)
Other versions
JPH07302970A (en
Inventor
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11761294A priority Critical patent/JP3365048B2/en
Priority to TW084103790A priority patent/TW423265B/en
Priority to GB9508857A priority patent/GB2289170B/en
Priority to KR1019950010944A priority patent/KR950035538A/en
Priority to CN95104667A priority patent/CN1080082C/en
Publication of JPH07302970A publication Critical patent/JPH07302970A/en
Application granted granted Critical
Publication of JP3365048B2 publication Critical patent/JP3365048B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772Conductors directly under a component but not electrically connected to the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/046Means for drawing solder, e.g. for removing excess solder from pads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、チップ部品の電極部が
はんだ付けによって電極ランドと接続されるチップ部品
の実装基板およびチップ部品の実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip part in which an electrode part of the chip part is connected to an electrode land by soldering.
And a mounting method of a chip component .

【0002】[0002]

【従来の技術】電子機器等の所定回路を構成するための
抵抗器やコンデンサ等から成るチップ部品は、所定の配
線パターンが形成されたプリント配線板に実装され、リ
フローはんだ付け法等によってプリント配線板の基板上
に設けられた電極ランドと電気的に接続される。
2. Description of the Related Art Chip components such as resistors and capacitors for constituting a predetermined circuit of electronic equipment are mounted on a printed wiring board on which a predetermined wiring pattern is formed and printed wiring by a reflow soldering method or the like. It is electrically connected to the electrode land provided on the plate substrate.

【0003】図5は、従来のプリント配線板とこれを用
いたチップ部品の接合状態を説明する断面図である。図
5(a)に示すように、従来のプリント配線板1は、主
としてガラスエポキシ樹脂等から成る絶縁性の基板2
と、この基板2上に形成されチップ部品10の電極部1
1とはんだ12を介して接合される電極ランド3とから
構成されている。また、基板2上の電極ランド3の上方
を除く部分には、はんだ12が付着しないようなソルダ
レジスト4が被着されている。
FIG. 5 is a sectional view for explaining a joining state of a conventional printed wiring board and a chip part using the same. As shown in FIG. 5A, the conventional printed wiring board 1 is an insulating substrate 2 mainly made of glass epoxy resin or the like.
And the electrode portion 1 of the chip component 10 formed on the substrate 2.
1 and an electrode land 3 which is joined via a solder 12. Further, a solder resist 4 that does not adhere to the solder 12 is applied to a portion of the substrate 2 except above the electrode lands 3.

【0004】このようなプリント配線板1を用いてチッ
プ部品10を実装するには、先ず、電極ランド3上に例
えばスクリーン印刷法を用いてペースト状のはんだ12
を所定量塗布した後、所定のチップ部品10を図示しな
い吸着コレット等によって保持した状態でこの電極ラン
ド3の上方に位置合わせする。
In order to mount the chip component 10 using such a printed wiring board 1, first, paste solder 12 is formed on the electrode lands 3 using, for example, a screen printing method.
After a predetermined amount is applied, the predetermined chip component 10 is positioned above the electrode land 3 while being held by a suction collet or the like (not shown).

【0005】次に、図5(b)に示すように、チップ部
品10を基板2上に押圧してチップ部品10の電極部1
1でペースト状のはんだ12を押しつぶすようにする。
これにより、チップ部品10の電極部11の下半分位が
はんだ12内に埋まる状態となり、はんだ12の粘性に
よって基板2上に搭載されるようになる。この際、はん
だ12は電極ランド3上に沿って広がり、チップ部品1
0の下方まで入り込む状態となる。
Next, as shown in FIG. 5B, the chip part 10 is pressed onto the substrate 2 and the electrode portion 1 of the chip part 10 is pressed.
At 1, the paste-like solder 12 is crushed.
As a result, the lower half of the electrode portion 11 of the chip component 10 is embedded in the solder 12, and the solder 12 is mounted on the substrate 2 due to its viscosity. At this time, the solder 12 spreads along the electrode land 3 and the chip component 1
It will be in the state of entering below 0.

【0006】次いで、図5(c)に示すように、チップ
部品10が搭載されたプリント配線板1を図示しないリ
フロー炉等を通すことではんだ12を溶融し、チップ部
品10の電極部11と基板2上の電極ランド3とをはん
だ12によって接合する。このはんだ12の溶融にあた
り、リフロー炉等において一旦予備加熱(例えば、12
0℃〜160℃程度の温度での加熱)を行ってはんだ1
2のなじみを良くしている。
Next, as shown in FIG. 5 (c), the printed wiring board 1 on which the chip component 10 is mounted is passed through a reflow furnace or the like (not shown) to melt the solder 12 and form the electrode portion 11 of the chip component 10. The electrode lands 3 on the substrate 2 are joined by the solder 12. When melting the solder 12, it is preheated (for example, 12
Solder 1 by heating at a temperature of 0 ° C to 160 ° C)
I am familiar with 2.

【0007】この予備加熱によってはんだ12の粘性が
低下して、電極ランド3上で広がるとともに、チップ部
品10の下方に入り込んだはんだ12もさらに広がるこ
とになる。予備加熱を行った後には本加熱(例えば、2
00℃〜240℃程度の温度での加熱)を行い、はんだ
12を完全に溶融する。この本加熱により、チップ部品
10の電極部11とプリント配線板1の電極ランド3と
がはんだ付けされることになるが、これとともにチップ
部品10の下方に入り込んだはんだ12も溶融してはん
だボール12aが形成される。このはんだボール12a
は、電極ランド3上のはんだ12から分離したものであ
り、ソルダレジスト4上に残る状態となる。
This preliminary heating lowers the viscosity of the solder 12 and spreads it on the electrode land 3, and further spreads the solder 12 that has entered below the chip component 10. After preheating, main heating (for example, 2
(Heating at a temperature of about 00 ° C to 240 ° C) is performed to completely melt the solder 12. By this main heating, the electrode portion 11 of the chip component 10 and the electrode land 3 of the printed wiring board 1 are soldered, but at the same time, the solder 12 that has entered below the chip component 10 is also melted and solder balls are formed. 12a is formed. This solder ball 12a
Is separated from the solder 12 on the electrode land 3 and remains on the solder resist 4.

【0008】[0008]

【発明が解決しようとする課題】ところが、図5(c)
に示すようなはんだボール12aははんだ付けの仕上が
り外観を損なうばかりでなく、電極ランド3から離れて
いることで基板2に多少の振動やねじれ等の力が加わる
と容易に剥がれを起こし、他のチップ部品の端子間等に
入り込んで電気的な短絡を起こす原因となる。これによ
り、電子機器等の信頼性を大幅に低下させることにな
る。
However, as shown in FIG. 5 (c).
The solder ball 12a as shown in FIG. 1 not only spoils the finished appearance of the soldering, but also separates from the electrode land 3 and easily peels off when some force such as vibration or twist is applied to the substrate 2, It may enter between the terminals of chip parts and cause an electrical short circuit. As a result, the reliability of the electronic device or the like is significantly reduced.

【0009】[0009]

【課題を解決するための手段】本発明はこのような課題
を解決するために成されたチップ部品の実装基板および
チップ部品の実装方法である。すなわち、本発明はチッ
プ部品を載置するための基板と、この基板上に設けら
れ、はんだを介してチップ部品の電極部と接合される電
極ランドとを備えたプリント配線板であり、載置される
前記チップ部品の下方となる基板上に所定の配線パター
ンが設けられ、かつ配線パターンの一部を電極ランドと
の間で所定の間隔を備えたはんだ吸着用ランドとして兼
用しているとともに、基板上ではんだ吸着用ランドおよ
び電極ランドと対応する領域以外の領域にはんだの付着
しないソルダレジストが被着しているものである。
SUMMARY OF THE INVENTION The present invention is a chip component mounting board and a chip component mounting method, which have been made to solve such problems. That is, the present invention provides a substrate for mounting a chip component, provided on the substrate, a printed wiring board having an electrode land to be bonded to the electrode portions of the chip component through solder, placed Be done
Predetermined wiring pattern on the substrate below the chip component
Is provided and a part of the wiring pattern is used as an electrode land.
Also serves as a land for solder adsorption with a predetermined interval between
The land for solder adsorption and the
And solder land on the area other than the area corresponding to the electrode land
No solder resist is applied.

【0010】また、上記のチップ部品の実装方法におい
て、電極ランド上にペースト状のはんだを所定量塗布し
た後、チップ部品の電極部における下半分程度を電極ラ
ンド上のはんだ中に埋め込む工程と、所定の加熱により
はんだを溶融することで、電極ランド上のはんだを溶融
するとともに、電極ランドからはみ出たはんだを配線パ
ターンの一部であるはんだ吸着用ランドに吸着させる工
程と、はんだを冷却固化することでチップ部品と電極ラ
ンドとを固定するとともに、吸着用ランドに吸着させた
はんだを電極ランド側のはんだと分離して固着させる工
程とを備えるチップ部品の実装方法でもある。
In addition, in the mounting method of the above chip component,
A predetermined amount of paste solder on the electrode land.
The bottom half of the electrode part of the chip component.
By embedding it in the solder on the
Melting the solder melts the solder on the electrode land
The solder that protrudes from the electrode land.
The process of adsorbing to the solder adsorption land that is a part of the turn
By cooling and solidifying the solder,
And fixed to the suction land.
A process to separate and fix the solder from the solder on the electrode land side.
It is also a method of mounting a chip part having the following features.

【0011】[0011]

【作用】本発明のプリント配線板では、はんだ吸着用ラ
ンドが電極ランドと所定の間隔を開けて設けられている
ため、チップ部品を搭載する際に押し潰され電極ランド
上からはみ出したはんだがこのはんだ吸着用ランドに接
するようになる。はんだ吸着用ランドに接したはんだ
は、はんだ溶融の際にその表面張力およびはんだ付着力
の働きで電極ランド側とはんだ吸着用ランド側とに分離
し、このはんだ吸着用ランドにはんだ付け接合する状態
で固定される。
In the printed wiring board of the present invention, the solder adsorption lands are provided at a predetermined distance from the electrode lands. Therefore, the solder crushed when mounting the chip component and protruding from the electrode lands is It comes into contact with the solder adsorption land. The state in which the solder contacting the solder adsorption land is separated into the electrode land side and the solder adsorption land side by the function of the surface tension and the solder adhesion force when the solder is melted, and is soldered to this solder adsorption land. Fixed by.

【0012】また、載置されるチップ部品の下方となる
基板上に配線パターンを設け、その一部をはんだ吸着用
ランドとして兼用することで、この配線パターンを信号
導通用としてだけでなくはみ出したはんだの吸着用とし
ても使用できる。この際、はんだ吸着用ランドおよび電
極ランドと対応する領域を除く基板上の領域にはんだの
付着しないソルダレジストを被着することで、溶融した
はんだがソルダレジスト上に付着することなく確実に分
離し、はんだ吸着用ランドに接合固定される状態とな
る。
Further, a wiring pattern is provided on the substrate below the mounted chip component, and a part of the wiring pattern is also used as a solder adsorption land, so that this wiring pattern is not only used for signal conduction but also protruded. It can also be used for solder adsorption. At this time, by applying the solder resist that does not adhere to the solder to the area on the substrate except the area corresponding to the solder adsorption land and the electrode land, the melted solder is surely separated without adhering to the solder resist. , Is in a state of being bonded and fixed to the solder suction land.

【0013】また、はんだ吸着用ランドにスルーホール
を設けることで、電極ランドからはみ出したはんだは、
溶融する際にはんだ吸着用ランド側に引き寄せられると
ともに毛管現象によってスルーホール内に引き込まれる
状態となる。このため、電極ランドからはみ出したはん
だのはんだ吸着用ランドへの吸引力が増して、ボール状
態となることを抑制できるようになる。
Further, by providing a through hole in the solder suction land, the solder protruding from the electrode land is
At the time of melting, it is drawn toward the solder adsorption land side and is drawn into the through hole by the capillary phenomenon. For this reason, the suction force of the solder protruding from the electrode land to the solder adsorption land is increased, and it is possible to suppress the ball state.

【0014】[0014]

【実施例】以下に、本発明の実施例を図に基づいて説明
する。図1は、本発明を説明する概略図で、(a)は斜
視図、(b)は平面図である。すなわち、本発明のチッ
プ部品の実装基板は、プリント配線板1に抵抗器やコン
デンサ等から成るチップ部品10をはんだ付けによって
実装して所定の回路を構成するためのものであり、主と
してチップ部品10の電極部11とはんだを介して接合
される電極ランド3と、電極ランド3の近傍に設けられ
たはんだ吸着用ランド5とから構成される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic view for explaining the present invention , (a) is a perspective view and (b) is a plan view. That is, the chip of the present invention
The mounting board of the component is for mounting a chip component 10 including a resistor and a capacitor on the printed wiring board 1 by soldering to form a predetermined circuit. It is composed of an electrode land 3 which is joined via solder and a solder adsorption land 5 which is provided in the vicinity of the electrode land 3.

【0015】また、基板2上で電極ランド3およびはん
だ吸着用ランド5の上方を除く領域にははんだの付着し
ないソルダレジスト4が被着しており、不要な部分には
んだが付着して電気的な短絡を起こすのを防いでいる。
Further, a solder resist 4 to which no solder adheres is adhered to the area of the substrate 2 other than the upper portions of the electrode lands 3 and the solder adsorption lands 5, and the solder adheres to unnecessary portions to electrically conduct. This prevents a short circuit.

【0016】はんだ吸着用ランド5は、載置されるチッ
プ部品10の下方からわずかにはみ出る状態で、しかも
電極ランド3との間で所定の間隔dを備えた状態で配置
されている。この間隔dは、後述するチップ部品10の
はんだ付けにおいて、電極ランド3上に塗布したはんだ
がチップ部品10の搭載によって電極ランド3からはみ
出した際(予備加熱によるはみ出しも含む)にはんだ吸
着用ランド5と接触でき、しかもはんだが溶融した状態
でその表面張力およびはんだ付着力によりはんだが電極
ランド3側とはんだ吸着用ランド5側とに分離できるよ
うな距離(例えば、0.2mm程度)に設定しておく。
The solder adsorption lands 5 are arranged in a state of slightly protruding from the lower side of the chip component 10 to be placed, and with a predetermined distance d from the electrode lands 3. In the soldering of the chip component 10 which will be described later, this interval d is a land for solder adsorption when the solder applied to the electrode land 3 protrudes from the electrode land 3 by mounting the chip component 10 (including protrusion by preheating). The distance (for example, about 0.2 mm) is set so that the solder can be separated from the electrode land 3 side and the solder suction land 5 side by the surface tension and the solder adhesion force in a molten state. I'll do it.

【0017】次に、図2の断面図に基づいて本発明の
ップ部品の実装方法を説明する。先ず、図2(a)に示
すように、プリント配線板1の基板2に設けられた電極
ランド3上にスクリーン印刷法等によってペースト状の
はんだ12を所定量塗布する。そして、この状態で図示
しない吸着コレット等によりチップ部品10を保持し、
電極ランド3の上方にチップ部品10を配置する。
Next, switch of the present invention based on the sectional view of FIG. 2
The mounting method of the plug-in component will be described. First, as shown in FIG. 2A, a predetermined amount of paste-like solder 12 is applied onto the electrode lands 3 provided on the substrate 2 of the printed wiring board 1 by a screen printing method or the like. Then, in this state, the chip component 10 is held by a suction collet or the like (not shown),
The chip component 10 is arranged above the electrode land 3.

【0018】次いで、図2(b)に示すように、チップ
部品10を基板2側に押し付けてその電極部11の下半
分程度をはんだ12の中に埋め込むようにする。この
際、ペースト状のはんだ12は押し潰されて電極ランド
3から外にはみ出る状態となり、チップ部品10の下側
にも入り込むことになる。はみ出したはんだ12は基板
2上のソルダレジスト4上に沿って広がり、はんだ吸着
用ランド5に接する(または近くまで達する)状態とな
る。
Next, as shown in FIG. 2B, the chip component 10 is pressed against the substrate 2 side so that the lower half of the electrode portion 11 is embedded in the solder 12. At this time, the paste-like solder 12 is crushed and sticks out of the electrode land 3, and also enters the lower side of the chip component 10. The protruding solder 12 spreads along the solder resist 4 on the substrate 2 and comes into contact with (or reaches close to) the solder adsorption land 5.

【0019】次に、図2(c)に示すように、チップ部
品10が搭載されたプリント配線板1をリフロー炉等を
通すことによって予備加熱および本加熱を施しはんだ1
2を溶融する。押し潰されて電極ランド3からはみ出し
たはんだ12は予備加熱によってその粘性が低下し、は
んだ吸着用ランド5の近くまで達している場合であって
もはんだ吸着用ランド5と接触することになる。
Next, as shown in FIG. 2 (c), the printed wiring board 1 on which the chip components 10 are mounted is preheated and main-heated by passing through a reflow oven or the like, and the solder 1 is applied.
Melt 2. The solder 12 that has been crushed and squeezed out of the electrode land 3 has a reduced viscosity due to preheating, and comes into contact with the solder adsorption land 5 even when it reaches near the solder adsorption land 5.

【0020】また、本加熱ではんだ12が完全に溶融す
ることによりその表面張力およびはんだ付着力の働きで
電極ランド3側とはんだ吸着用ランド5側とに分離す
る。つまり、はんだ12は液相状態となってその表面張
力が増し、しかも金属との付着力(いわゆるはんだぬれ
性)が増加し、はんだ12の付着しないソルダレジスト
4を境にして電極ランド3側とはんだ吸着用ランド5側
とに分離して付着することになる。
Further, when the solder 12 is completely melted by the main heating, the surface tension and the solder adhesion force act to separate the electrode land 3 side and the solder adsorption land 5 side. That is, the solder 12 becomes in a liquid phase and its surface tension increases, and the adhesive force with the metal (so-called solder wettability) increases, so that the solder 12 does not adhere to the electrode resist 3 side. The solder adsorption land 5 is separated and attached.

【0021】この状態ではんだ12を冷却固化すること
でチップ部品10の電極部11とプリント配線板1の電
極ランド3とがはんだ付けされるとともに、分離したは
んだ12がはんだ吸着用ランド5上に固着する状態とな
る。これにより、電極ランド3からはみ出したはんだ1
2がボール状となってソルダレジスト4上に残ることな
くはんだ吸着用ランド5上に固定され、基板2に振動や
ねじれ等の力が加わっても容易に剥がれることが無くな
る。
By cooling and solidifying the solder 12 in this state, the electrode portion 11 of the chip component 10 and the electrode land 3 of the printed wiring board 1 are soldered, and the separated solder 12 is placed on the solder adsorption land 5. It will become stuck. As a result, the solder 1 protruding from the electrode land 3
The balls 2 are fixed on the solder suction land 5 without remaining on the solder resist 4 in the form of balls, and are not easily peeled off even when a force such as vibration or twist is applied to the substrate 2.

【0022】なお、図1(b)に示すように、はんだ吸
着用ランド5が2つの電極ランド3の間に2つ設けられ
ているのは、チップ部品10を搭載した際にそのチップ
部品10の両脇からはんだ12がはみ出ることを考慮し
たためである。
As shown in FIG. 1B, two solder adsorption lands 5 are provided between the two electrode lands 3 when the chip component 10 is mounted. This is because it is considered that the solder 12 protrudes from both sides.

【0023】次に、図3の概略平面図に基づき本発明の
他の例を説明する。図3(a)に示す例では、はんだ吸
着用ランド5が電極ランド3からはみ出したはんだ12
(図2(b)参照)を吸着できるだけの必要最小限の面
積となっている場合を示している。はんだ吸着用ランド
5は、このようにはみ出したはんだ12(図2(b)参
照)を吸着保持できるだけの面積であればどのような形
状であってもよいが、電極ランド3との間隔dを先に説
明したような距離に保つ必要がある。すなわち、この間
隔dを保つことで、はみ出したはんだ12(図2(b)
参照)が接触できかつ溶融した際にその表面張力および
はんだ付着力で電極ランド3側とはんだ吸着用ランド5
側とに分離できるようになり、はんだ付け後にはんだ1
2が電極ランド3とはんだ吸着用ランド5との間でブリ
ッジを起こすことが無くなる。
Next, another example of the present invention will be described with reference to the schematic plan view of FIG. In the example shown in FIG. 3 (a), the solder adsorption lands 5 protrude from the electrode lands 3 and the solder 12 extends.
It shows a case where the area is the minimum necessary to adsorb (see FIG. 2B). The solder adsorption land 5 may have any shape as long as it has an area capable of adsorbing and holding the solder 12 (see FIG. 2B) protruding in this manner. It is necessary to keep the distance as explained above. That is, by keeping this distance d, the solder 12 (see FIG.
Of the electrode land 3 and the solder adsorption land 5 due to the surface tension and the solder adhesion force when they can contact and melt.
After soldering, solder 1
2 does not cause a bridge between the electrode land 3 and the solder suction land 5.

【0024】また、図3(b)に示す例は、2つの電極
ランド3の間、つまり載置されるチップ部品10(図中
二点鎖線参照)の下方となる基板2上に所定の配線パタ
ーン6が設けられ、その配線パターン6の一部をはんだ
吸着用ランド5として兼用しているものである。しか
も、そのはんだ吸着用ランド5および電極ランド3と対
応する領域以外の領域にソルダレジスト4が被着してお
り、不要なはんだ付着を防止できる状態となっている。
In the example shown in FIG. 3B, a predetermined wiring is provided on the substrate 2 between the two electrode lands 3, that is, below the mounted chip component 10 (see the chain double-dashed line in the figure). A pattern 6 is provided, and a part of the wiring pattern 6 is also used as the solder adsorption land 5. Moreover, the solder resist 4 is deposited on the areas other than the areas corresponding to the solder suction lands 5 and the electrode lands 3, so that unnecessary solder adhesion can be prevented.

【0025】この配線パターン6は通常の信号導通線と
して使用されるものであり、従来ではその上全体にソル
ダレジスト4が被着している。本実施例では、そのソル
ダレジスト4のうち配線パターン6の一部のはんだ吸着
用ランド5と対応する部分を開口することで配線パター
ン6を信号導通用とともに電極ランド3からはみ出した
はんだ12(図2(b)参照)の付着用しても使用でき
るようにしている。
The wiring pattern 6 is used as a normal signal conducting line, and the solder resist 4 is conventionally deposited on the entire wiring pattern 6. In the present embodiment, a portion of the solder resist 4 corresponding to the solder adsorption land 5 of the wiring pattern 6 is opened, so that the wiring pattern 6 is used for signal conduction and the solder 12 protruding from the electrode land 3 (see FIG. 2 (b)), so that it can also be used for adhesion.

【0026】載置されるチップ部品10の下方に配線パ
ターン6が設けられている場合には、新たにはんだ吸着
用ランド5を設置しなくても対応する領域のソルダレジ
スト4を開口することでその配線パターン6の一部をは
んだ吸着用ランド5として使用できることになる。
When the wiring pattern 6 is provided below the chip component 10 to be placed, it is possible to open the solder resist 4 in the corresponding area without newly installing the solder adsorption land 5. A part of the wiring pattern 6 can be used as the solder suction land 5.

【0027】また、図3(c)に示す例は、前述の2つ
の例(図3(a)および(b)に示す例)を組み合わせ
たものであり、配線パターン6の一部をはんだ吸着用ラ
ンド5として使用し、そのはんだ吸着用ランド5を電極
ランド3からはみ出すはんだ12(図2(b)参照)を
吸着できる必要最小限の面積としている。しかも、その
はんだ吸着用ランド5の上方に対応する領域のソルダレ
ジスト4を開口している。これによって、電極ランド3
とはんだ吸着用ランド5との間隔dを積極的に調整でき
るとともに、配線パターン6を信号導通用およびはんだ
吸着用として使用できるようになる。
The example shown in FIG. 3C is a combination of the above two examples (examples shown in FIGS. 3A and 3B), and a part of the wiring pattern 6 is solder-adsorbed. The solder adsorption land 5 is used as the soldering land 5, and the solder adsorption land 5 has a minimum necessary area capable of sucking the solder 12 (see FIG. 2B) protruding from the electrode land 3. Moreover, the solder resist 4 in the region corresponding to the upper side of the solder suction land 5 is opened. As a result, the electrode land 3
The distance d between the solder suction land 5 and the solder suction land 5 can be positively adjusted, and the wiring pattern 6 can be used for signal conduction and solder suction.

【0028】次に、図4の概略平面図に基づきはんだ吸
着用ランド5にスルーホール7を設けた例を説明する。
すなわち、図4(a)は個別に設けたはんだ吸着用ラン
ド5の略中央にスルーホール7を設けた例、図4(b)
は配線パターン6の一部をはんだ吸着用ランド5としそ
の略中央にスルーホール7を設けた例を示している。
Next, an example in which the through holes 7 are provided in the solder adsorption lands 5 will be described with reference to the schematic plan view of FIG.
That is, FIG. 4A shows an example in which the through hole 7 is provided substantially in the center of the solder adsorption land 5 provided individually, and FIG.
Shows an example in which a part of the wiring pattern 6 is used as a solder adsorption land 5 and a through hole 7 is provided substantially in the center thereof.

【0029】先に説明したように、はんだ吸着用ランド
5を設けることで電極ランド3からはみ出したはんだ1
2(図2(b)参照)が溶融した際に、その表面張力お
よびはんだ付着力によって電極ランド3側とはんだ吸着
用ランド5側とに分離して吸着される状態となる。
As described above, by providing the solder adsorption land 5, the solder 1 protruding from the electrode land 3 is formed.
When 2 (see FIG. 2B) is melted, the surface tension and the solder adhering force cause the electrode land 3 side and the solder adsorption land 5 side to be separated and adsorbed.

【0030】この際、はんだ吸着用ランド5に所定深さ
のスルーホール7が設けられていることではんだ吸着用
ランド5側に吸着されるはんだ12が毛管現象によって
スルーホール7内に引き込まれるようになる。つまり、
スルーホール7内にはんだ12が引き込まれることでは
んだ吸着用ランド5のはんだ吸着容量が増すとともには
んだ吸引力が増加し、電極ランド3からはみ出したはん
だ12を確実に分離接合することが可能となる。
At this time, since the solder adsorption land 5 is provided with the through hole 7 having a predetermined depth, the solder 12 adsorbed to the solder adsorption land 5 side is drawn into the through hole 7 by the capillary phenomenon. become. That is,
By pulling the solder 12 into the through hole 7, the solder suction capacity of the solder suction land 5 increases and the solder suction force increases, and the solder 12 protruding from the electrode land 3 can be reliably separated and joined. .

【0031】しかも、はんだ12がスルーホール7内に
引き込まれることではんだ吸着用ランド5の表面に残る
はんだ12の量が減り、はんだボールが形成されにくく
なる。これによって、はみ出したはんだ12の十分な吸
着力を得ることができるようになる。なお、スルーホー
ル7の深さは基板2の途中まででも基板2を貫通するも
のであってもよく、はんだ12の吸着容量に応じて決め
ればよい。
Moreover, the amount of the solder 12 remaining on the surface of the solder suction land 5 is reduced by drawing the solder 12 into the through hole 7, and it becomes difficult to form solder balls. This makes it possible to obtain a sufficient suction force for the solder 12 that has overflowed. The depth of the through hole 7 may be halfway through the substrate 2 or may penetrate the substrate 2, and may be determined according to the adsorption capacity of the solder 12.

【0032】[0032]

【発明の効果】以上説明したように、本発明のチップ部
品の実装基板およびチップ部品の実装方法によれば次の
ような効果がある。すなわち、本発明では基板上にはん
だ吸着用ランドが設けられているため電極ランドからは
み出したはんだを確実に吸着保持できることになる。ま
た、はんだ吸着用ランドを配線パターンと兼用すること
で新たに設ける必要が無くなったり、はんだ吸着用ラン
ドにスルーホールを設けることではんだ吸着力が増して
さらに確実なはんだの吸着保持を実現できるようにな
る。このため、基板に振動やねじれ等の力が加わっても
はみ出したはんだが容易に脱落しなくなり、電気的な信
頼性を向上させることが可能となる。このような本発明
を用いることで信頼性の高い電子機器を提供することが
可能となる。
As described above, the tip portion of the present invention
According to the mounting board of the product and the mounting method of the chip component, the following effects can be obtained. That is, in the present invention, since the solder suction land is provided on the substrate, the solder protruding from the electrode land can be securely sucked and held. In addition, it is not necessary to provide a new solder adsorption land by using it as a wiring pattern, and by providing a through hole in the solder adsorption land, the solder adsorption force increases and more reliable solder adsorption and holding can be realized. become. For this reason, even if a force such as vibration or twist is applied to the substrate, the protruding solder does not easily fall off, and it is possible to improve the electrical reliability. By using the present invention as described above, it is possible to provide a highly reliable electronic device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を説明する概略図で、(a)は斜視図、
(b)は平面図である。
FIG. 1 is a schematic diagram illustrating the present invention , in which (a) is a perspective view,
(B) is a plan view.

【図2】チップ部品の接合状態を(a)〜(c)の順に
説明する断面図である。
FIG. 2 is a cross-sectional view illustrating a bonding state of chip components in the order of (a) to (c).

【図3】他の例を説明する概略平面図である。FIG. 3 is a schematic plan view illustrating another example.

【図4】スルーホールを設けた例を説明する概略平面図
である。
FIG. 4 is a schematic plan view illustrating an example in which a through hole is provided.

【図5】従来例を説明する断面図である。FIG. 5 is a cross-sectional view illustrating a conventional example.

【符号の説明】[Explanation of symbols]

1 プリント配線板 2 基板 3 電極ランド 4 ソルダレジスト 5 はんだ吸着用ランド 10 チップ部品 11 電極部 1 printed wiring board 2 substrates 3 electrode land 4 Solder resist 5 Solder land 10 Chip parts 11 Electrode part

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 チップ部品を載置するための基板と、該
基板上に設けられ、はんだを介して該チップ部品の電極
部と接合される電極ランドとを備えたチップ部品の実装
基板であって、載置される前記チップ部品の下方となる前記基板上に所
定の配線パターンが設けられ、かつ該配線パターンの一
部を前記電極ランドとの間で所定の間隔を備えたはんだ
吸着用ランドとして兼用しているとともに、 前記基板上で前記はんだ吸着用ランドおよび前記電極ラ
ンドと対応する領域以外の領域に前記はんだの付着しな
いソルダレジストが被着している ことを特徴とするチッ
プ部品の実装基板。
1. A mounting board for a chip component, comprising a substrate for mounting the chip component, and an electrode land provided on the substrate and joined to an electrode portion of the chip component via solder. On the substrate below the chip component to be placed.
A fixed wiring pattern is provided and one of the wiring patterns is
Part with a predetermined distance from the electrode land
It also serves as a suction land, and on the board, the solder suction land and the electrode
Solder does not adhere to areas other than the area corresponding to
A mounting board for chip parts, characterized in that a solder resist is applied .
【請求項2】 前記はんだ吸着用ランドには所定深さの
スルーホールが設けられていることを特徴とする請求項
1記載のチップ部品の実装基板。
2. A claims, characterized in that said the through hole of a predetermined depth in the solder adsorption land is provided
A mounting board for the chip component according to 1 .
【請求項3】 請求項1記載のチップ部品の実装基板を
用いたチップ部品の実装方法において、 前記電極ランド上にペースト状のはんだを所定量塗布し
た後、前記チップ部品の電極部における下半分程度を前
記電極ランド上のはんだ中に埋め込む工程と、 所定の加熱により前記はんだを溶融することで、前記電
極ランド上のはんだを溶融するとともに、前記電極ラン
ドからはみ出たはんだを前記配線パターンの一部である
はんだ吸着用ランドに吸着させる工程と、 前記はんだを冷却固化することで前記チップ部品と前記
電極ランドとを固定するとともに、前記吸着用ランドに
吸着させたはんだを前記電極ランド側のはんだと分離し
て固着させる工程とを備えることを特徴とするチップ部
品の実装方法。
3. A mounting board for a chip component according to claim 1.
In the mounting method of the chip component used, a step of applying a predetermined amount of paste-like solder on the electrode land, and then embedding the lower half of the electrode part of the chip component in the solder on the electrode land, Melting the solder by heating to melt the solder on the electrode lands and adsorb the solder protruding from the electrode lands to the solder adsorption lands that are a part of the wiring pattern ; A step of fixing the chip component and the electrode land by cooling and solidifying the solder, and separating and fixing the solder adsorbed to the adsorption land from the electrode land side solder. Characteristic chip component mounting method.
JP11761294A 1994-05-06 1994-05-06 Chip component mounting board and chip component mounting method Expired - Fee Related JP3365048B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11761294A JP3365048B2 (en) 1994-05-06 1994-05-06 Chip component mounting board and chip component mounting method
TW084103790A TW423265B (en) 1994-05-06 1995-04-18 Printed circuit board
GB9508857A GB2289170B (en) 1994-05-06 1995-05-01 Circuit board
KR1019950010944A KR950035538A (en) 1994-05-06 1995-05-04 Printed wiring board
CN95104667A CN1080082C (en) 1994-05-06 1995-05-05 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11761294A JP3365048B2 (en) 1994-05-06 1994-05-06 Chip component mounting board and chip component mounting method

Publications (2)

Publication Number Publication Date
JPH07302970A JPH07302970A (en) 1995-11-14
JP3365048B2 true JP3365048B2 (en) 2003-01-08

Family

ID=14716075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11761294A Expired - Fee Related JP3365048B2 (en) 1994-05-06 1994-05-06 Chip component mounting board and chip component mounting method

Country Status (5)

Country Link
JP (1) JP3365048B2 (en)
KR (1) KR950035538A (en)
CN (1) CN1080082C (en)
GB (1) GB2289170B (en)
TW (1) TW423265B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400634B2 (en) 1996-02-28 2003-04-28 富士通株式会社 Method of modifying wiring pattern of printed circuit board and method of cutting wiring pattern of printed circuit board
CN100531514C (en) * 2004-07-12 2009-08-19 鸿富锦精密工业(深圳)有限公司 Short-proof printed circuit board structure
JP2006041409A (en) * 2004-07-30 2006-02-09 Toshiba Corp Wiring board and magnetic disc device
US7312403B2 (en) * 2004-09-24 2007-12-25 Matsushita Electric Industrial Co., Ltd. Circuit component mounting device
CA2938004A1 (en) * 2014-01-31 2015-08-06 Trub Emulsions Chemie AG Aqueous primer coating for use in a digital printing process
JP2016207952A (en) 2015-04-28 2016-12-08 富士通株式会社 Component built-in substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1062928A (en) * 1964-09-15 1967-03-22 Standard Telephones Cables Ltd Multi-wafer integrated circuits
US4777564A (en) * 1986-10-16 1988-10-11 Motorola, Inc. Leadform for use with surface mounted components
JPH01251788A (en) * 1988-03-31 1989-10-06 Canon Inc Printed board
US5227589A (en) * 1991-12-23 1993-07-13 Motorola, Inc. Plated-through interconnect solder thief
EP0578880A1 (en) * 1992-07-14 1994-01-19 General Electric Company Plated D-shell connector

Also Published As

Publication number Publication date
CN1113069A (en) 1995-12-06
CN1080082C (en) 2002-02-27
KR950035538A (en) 1995-12-30
GB2289170B (en) 1998-06-24
JPH07302970A (en) 1995-11-14
GB2289170A (en) 1995-11-08
GB9508857D0 (en) 1995-06-21
TW423265B (en) 2001-02-21

Similar Documents

Publication Publication Date Title
US5896276A (en) Electronic assembly package including connecting member between first and second substrates
JP3365048B2 (en) Chip component mounting board and chip component mounting method
JPH03145791A (en) Printed wiring board
US20040262644A1 (en) Hybrid integrated circuit device
JP2646688B2 (en) Electronic component soldering method
JP2501882B2 (en) Electrode forming method for electronic parts
JPH08340164A (en) Surface mounting structure of bga type package
JPH0787266B2 (en) Soldering device
JPH0888463A (en) Soldering packaging method of electronic parts
JPH01312892A (en) Circuit board and manufacture thereof
JPS6030195A (en) Method of connecting lead
JPH02192792A (en) Method of soldering electronic component with low thermal resistance
JP3926525B2 (en) Electronic circuit device and liquid crystal display device
KR0182423B1 (en) Bump bonding method of flip chip
JPS6254996A (en) Mounting of electronic component
JPH05121411A (en) Formation of connecting bump on electronic component
JPH05259342A (en) Lead frame
JP2004022566A (en) Semiconductor device and manufacturing method therefor
JPS5933858A (en) Manufacture of hybrid integrated circuit
JP3174975B2 (en) Electronic component mounting equipment
JPH04146688A (en) Method of bonding electronic component
JPH0644500B2 (en) Circuit board for terminal mounting
JPS6254997A (en) Mounting of electronic component
JPS6370597A (en) Method of solder joint of surface mount parts
JPS61231798A (en) Manufacture of printed wiring body

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees