JP3364696B2 - Method for producing group III-V compound thin film - Google Patents

Method for producing group III-V compound thin film

Info

Publication number
JP3364696B2
JP3364696B2 JP03011094A JP3011094A JP3364696B2 JP 3364696 B2 JP3364696 B2 JP 3364696B2 JP 03011094 A JP03011094 A JP 03011094A JP 3011094 A JP3011094 A JP 3011094A JP 3364696 B2 JP3364696 B2 JP 3364696B2
Authority
JP
Japan
Prior art keywords
thin film
iii
compound
group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03011094A
Other languages
Japanese (ja)
Other versions
JPH07240370A (en
Inventor
徳男 淀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP03011094A priority Critical patent/JP3364696B2/en
Publication of JPH07240370A publication Critical patent/JPH07240370A/en
Application granted granted Critical
Publication of JP3364696B2 publication Critical patent/JP3364696B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願発明は、III −V族化合物薄
膜の製造方法に関し、特に、IV族単体結晶基板を用いた
III −V族化合物薄膜の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a group III-V compound thin film, and particularly to a group IV single crystal substrate.
The present invention relates to a method for manufacturing a III-V compound thin film.

【0002】[0002]

【従来の技術】光電子集積回路を作製するために、Si
やGeなどのIV族単体結晶基板上にGaAsやInP等
のIII −V族化合物等をエピタキシャル成長することが
試みられている。これは、III −V族化合物とIV族単体
との異種接合によって、双方の利点を活かしながら互い
に欠点を補い合うことを目指している。しかしながら、
現在までのところ、この様な異種接合を利用した光電子
集積回路の実現には至っていない。これは、III −V族
化合物とIV族単体との間に、格子定数の大きな不整合や
熱膨張係数の違いがあり、加えてIII −V族化合物を構
成している原子とIV族単体原子との接合部での極性の違
いに起因した荷電不整合等が存在するために、III −V
族化合物薄膜の結晶性が著しく劣化してしまうからであ
る。
2. Description of the Related Art In order to fabricate an optoelectronic integrated circuit, Si
Attempts have been made to epitaxially grow III-V group compounds such as GaAs and InP on a group IV single crystal substrate such as Ge and Ge. This aims to complement each other's drawbacks by utilizing the advantages of both by the heterojunction between the III-V group compound and the group IV simple substance. However,
To date, no optoelectronic integrated circuit using such a heterojunction has been realized. This is because there is a large mismatch in the lattice constant and a difference in thermal expansion coefficient between the III-V group compound and the group IV simple substance, and in addition, the atoms constituting the group III-V compound and the group IV simple substance atom. III-V due to the presence of charge mismatch due to the difference in polarity at the junction with
This is because the crystallinity of the group compound thin film is significantly deteriorated.

【0003】従来、IV族単体基板上にIII −V族化合物
薄膜を形成する場合、界面からの転位等の欠陥の発生を
抑えるために、IV族単体基板とIII −V族化合物薄膜と
の間にバッファ層を挟み込むことが試みられている。例
えば、Si基板上にGaAs薄膜をエピタキシャル成長
させる場合、GaAs薄膜を成長させる初期段階におい
て、GaAs薄膜を低温で成長させたり、膜厚10nm程
度の層状GaSe薄膜をバッファ層として挟んだりして
いる。また、異なるIII −V族化合物薄膜を交互に積層
した所謂超格子バッファ層(例えば、Inx Ga1-x
s/GaAs、AlGaAs/GaAs等を10層づつ
交互に積層し厚さ50nmとしたもの)を挟み込むことも
行われている。
Conventionally, when a group III-V compound thin film is formed on a group IV simple substance substrate, in order to suppress the generation of defects such as dislocations from the interface, a gap between the group IV simple substance substrate and the group III-V compound thin film is formed. It has been attempted to sandwich a buffer layer in the. For example, when a GaAs thin film is epitaxially grown on a Si substrate, the GaAs thin film is grown at a low temperature in the initial stage of growing the GaAs thin film, or a layered GaSe thin film having a film thickness of about 10 nm is sandwiched as a buffer layer. In addition, a so-called superlattice buffer layer (for example, In x Ga 1 -x A) in which different III-V compound thin films are alternately stacked is used.
s / GaAs, AlGaAs / GaAs, etc. are alternately laminated every 10 layers and have a thickness of 50 nm).

【0004】また、界面で発生した転位を曲げたり、ブ
ロックしたりするために、GaAs薄膜の成長途中で超
格子バッファ層や、硬いSi層を挟み込んで、その後の
GaAs薄膜の結晶性を向上させることが試みられてい
る。
Further, in order to bend or block dislocations generated at the interface, a superlattice buffer layer or a hard Si layer is sandwiched during the growth of the GaAs thin film to improve the crystallinity of the GaAs thin film thereafter. Is being attempted.

【0005】さらに、Si基板上にGaAs薄膜をエピ
タキシャル成長させたあとに、800℃から900℃の
高温で熱処理を行い、結晶性を向上させることも行われ
ている。
Further, it is also attempted to improve the crystallinity by performing a heat treatment at a high temperature of 800 ° C. to 900 ° C. after epitaxially growing a GaAs thin film on a Si substrate.

【0006】一般的には、上述した方法を組み合わせ
て、即ち、GaAs薄膜の成長の初期または途中で超格
子バッファ層を挟み込み、成長後に熱処理を施して、結
晶性を改善することが行われている。
In general, the crystallinity is improved by combining the above-mentioned methods, that is, by sandwiching the superlattice buffer layer at the beginning or in the middle of the growth of the GaAs thin film, and performing a heat treatment after the growth. There is.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、いずれ
の方法を用いても、GaAs薄膜中の転位濃度が106
〜107 cm-2と非常に高いという問題点がある。
However, no matter which method is used, the dislocation concentration in the GaAs thin film is 10 6
There is a problem that it is very high at -10 7 cm -2 .

【0008】また、熱処理工程については、薄膜を形成
した基板を成長装置から取り出し、薄膜表面を空気に晒
すことになるので、光電子集積回路等に必要不可欠な発
光素子、電子素子の重要部分である接合部の界面が汚染
されるという問題点がある。なお、成長装置内で熱処理
工程を行うことも考えられるが、この場合、700℃以
上の熱処理では、GaAsからAs原子が抜けるために
多数の欠陥が発生するという問題点がある。
Further, in the heat treatment step, the substrate on which the thin film is formed is taken out from the growth apparatus and the surface of the thin film is exposed to air, which is an important part of the light emitting element and the electronic element which are indispensable for optoelectronic integrated circuits and the like. There is a problem that the interface of the joint is contaminated. Note that it is possible to perform the heat treatment step in the growth apparatus, but in this case, there is a problem in that in the heat treatment at 700 ° C. or higher, a large number of defects occur because As atoms escape from GaAs.

【0009】さらに、超格子バッファ層を用いた場合
に、900℃以上の熱処理を行うと、異種材料のIII −
V族化合物間で互いの元素が拡散して超格子構造が壊れ
てしまうという問題点がある。
Furthermore, when a superlattice buffer layer is used and a heat treatment is performed at 900 ° C. or higher, III--
There is a problem that mutual elements are diffused between group V compounds and the superlattice structure is broken.

【0010】本発明は、IV族単体基板上に結晶性の良好
なIII −V族化合物薄膜を形成する方法を提供すること
を目的とする。
An object of the present invention is to provide a method for forming a group III-V compound thin film having good crystallinity on a group IV simple substance substrate.

【0011】[0011]

【課題を解決するための手段】本発明によれば、単結晶
基板上にIII−V族化合物の薄膜を結晶成長させるIII−
V族化合物薄膜の製造方法において、前記III−V族化
合物をエピタキシャル成長させる第1の工程と、前記II
I−V族化合物よりも高融点で硬い材料の薄膜を成長さ
せる第2の工程と、該第2の工程で成長させた薄膜をキ
ャップ材として900℃以上の高温で熱処理を行う第3
の工程と、前記III−V族化合物を再びエピタキシャル
成長させる第4の工程とを、この順序で含むことを特徴
とするIII−V族化合物薄膜の製造方法が得られる。
According to the present invention, a thin film of a III-V group compound is crystal-grown on a single crystal substrate.
In the method for producing a group V compound thin film, the first step of epitaxially growing the group III-V compound and the step II
Than I-V group compound and the second step of growing a thin film of hard material with a high melting point, a thin film grown in the second step key
Third heat treatment as a cap material at a high temperature of 900 ° C or higher
And a fourth step of re-epitaxially growing the III-V group compound in this order, a method for producing a III-V group compound thin film is obtained.

【0012】[0012]

【実施例】以下に図面を参照して本発明の実施例を説明
する。まず、図1を参照して、本発明の一実施例で使用
した気相成長装置(分子線エピタキシー(MBE)装
置)について説明する。この気相成長装置は、基板を導
入するための基板準備室11と、成長を行うための主M
BE装置本体12とを有し、これらは、ゲートバルブ1
3を介して互いに接続されている。
Embodiments of the present invention will be described below with reference to the drawings. First, with reference to FIG. 1, a vapor phase growth apparatus (molecular beam epitaxy (MBE) apparatus) used in an embodiment of the present invention will be described. This vapor phase growth apparatus comprises a substrate preparation chamber 11 for introducing a substrate and a main M for growth.
BE device main body 12 and these are the gate valve 1
3 are connected to each other.

【0013】基板準備室11には、ヒータ付き基板ホル
ダー受け14と、基板を搬送するためのトランスファロ
ッド15が設けられている。また、基板準備室11に
は、ターボ分子ポンプ16が接続されている。
The substrate preparation chamber 11 is provided with a substrate holder receiver 14 with a heater and a transfer rod 15 for transporting the substrate. A turbo molecular pump 16 is connected to the substrate preparation chamber 11.

【0014】主MBE装置本体12には、Ga原料の入
ったクヌードセン型セル17、Asの入ったクヌードセ
ン型セル18、及びSiの入ったクヌードセン型セル1
9と、ヒータ付き基板ホルダー受け20と、主MBE装
置本体12内部を冷却するための液体窒素配管21とが
設けられている。また、主MBE装置本体12には、イ
オンポンプ22が接続されている。
The main MBE apparatus main body 12 has a Knudsen cell 17 containing Ga raw material, a Knudsen cell 18 containing As, and a Knudsen cell 1 containing Si.
9, a substrate holder holder 20 with a heater, and a liquid nitrogen pipe 21 for cooling the inside of the main MBE device main body 12 are provided. An ion pump 22 is connected to the main MBE device body 12.

【0015】次に、上記装置を用いてSi基板上にGa
As薄膜をエピタキシャル成長させる例について図2を
も参照して説明する。なお、主MBE装置本体12内部
は、予め10-10 Torr台にまで真空排気されているもの
とする。
Next, using the above-mentioned apparatus, a Ga film was formed on the Si substrate.
An example of epitaxially growing an As thin film will be described with reference to FIG. It is assumed that the inside of the main MBE device main body 12 has been previously evacuated to the 10 −10 Torr level.

【0016】まず、Si基板201の表面を30%弗化
水素酸で5分間エッチングし、表面に形成された酸化膜
や汚染層を除去する。次に、このSi基板201を基板
ホルダー23にセットし、基板ホルダー23を基板準備
室11のヒータ付き基板ホルダー受け14に装填する。
そして、基板準備室11内をターボ分子ポンプ16を用
いて10-8Torr台にまで真空排気したあと、ヒータ付き
基板ホルダー受け14のヒータにより基板を400℃で
30分間予備加熱する。この加熱により、基板ホルダー
23及びSi基板201に付着した水分等は除去され
る。
First, the surface of the Si substrate 201 is etched with 30% hydrofluoric acid for 5 minutes to remove the oxide film and the contaminated layer formed on the surface. Next, the Si substrate 201 is set in the substrate holder 23, and the substrate holder 23 is loaded in the substrate holder holder 14 with a heater in the substrate preparation chamber 11.
Then, the inside of the substrate preparation chamber 11 is evacuated to the 10 −8 Torr level by using the turbo molecular pump 16, and then the substrate is preheated at 400 ° C. for 30 minutes by the heater of the substrate holder holder 14 with a heater. By this heating, water and the like attached to the substrate holder 23 and the Si substrate 201 are removed.

【0017】次に、ゲートバルブ13を開け、トランス
ファロッド15を用いて基板ホルダー23を基板準備室
11から主MBE装置本体12へと搬送し、ヒータ付き
基板ホルダー受け20にセットする。ヒータ付き基板ホ
ルダー受け20のヒータを用いて、Si基板201を徐
々に1100℃まで加熱し、20分間維持する。この熱
処理により、Si基板201に付着した汚染物は完全に
除去され、清浄な表面が得られる。その後、Si基板2
01の温度を400℃にまで降下させ、GaAsのエピ
タキシャル成長を行う。
Next, the gate valve 13 is opened, the substrate holder 23 is transported from the substrate preparation chamber 11 to the main MBE apparatus main body 12 by using the transfer rod 15, and set in the substrate holder holder 20 with a heater. Using the heater of the substrate holder holder with heater 20, the Si substrate 201 is gradually heated to 1100 ° C. and maintained for 20 minutes. By this heat treatment, contaminants attached to the Si substrate 201 are completely removed, and a clean surface is obtained. After that, the Si substrate 2
The temperature of 01 is lowered to 400 ° C., and GaAs is epitaxially grown.

【0018】GaAsのエピタキシャル成長を行うにあ
たり、予め、例えば、上記熱処理中に、Gaのクヌード
セン型セル17を1000℃、Asのクヌードセン型セ
ル18を278℃、Siのクヌードセン型セルを140
0℃に設定して、各分子線の照射準備をしておく。この
条件下で、Ga及びSiの分子線強度は1×10-7Tor
r、Asの分子線強度は1×10-5Torrとなり、GaA
s及びSiの成長速度は、1μm/時となる。
Before performing the epitaxial growth of GaAs, for example, during the heat treatment, the Ga Knudsen cell 17 is 1000 ° C., the As Knudsen cell 18 is 278 ° C., and the Si Knudsen cell is 140 ° C.
Set to 0 ° C and prepare for irradiation of each molecular beam. Under this condition, the molecular beam intensity of Ga and Si is 1 × 10 −7 Tor.
The molecular beam intensity of r and As is 1 × 10 -5 Torr, and GaA
The growth rate of s and Si is 1 μm / hour.

【0019】Si基板201の温度が400℃に低下し
てから、Asのクヌードセン型セル18のシャッターを
開き、Si基板201の表面にAs分子線を照射する。
その後、Gaのクヌードセン型セル17を開け、GaA
sのエピタキシャル成長を開始する。Gaのクヌードセ
ン型セル17のシャッターは36秒間開き、その後閉じ
る。これにより、GaAsは10nm成長する。次に、基
板温度を580℃に上げ、再びGaのクヌードセン型セ
ル17のシャッターを開けて、GaAsの成長を再開す
る。GaAsを6分間、即ち、100nm成長させたとこ
ろで、Gaのクヌードセン型セル17とAsのクヌード
セン型セル18のシャッターを同時に閉じる。こうし
て、Si基板201上にGaAs薄膜202が形成され
る。
After the temperature of the Si substrate 201 has dropped to 400 ° C., the shutter of the As Knudsen cell 18 is opened and the surface of the Si substrate 201 is irradiated with As molecular beams.
Then, open the Knudsen cell 17 of Ga,
The epitaxial growth of s is started. The shutter of the Ga Knudsen cell 17 is open for 36 seconds and then closed. As a result, GaAs grows to 10 nm. Next, the substrate temperature is raised to 580 ° C., the shutter of the Ga Knudsen cell 17 is opened again, and the growth of GaAs is restarted. When GaAs is grown for 6 minutes, that is, 100 nm, the shutters of the Ga Knudsen cell 17 and the As Knudsen cell 18 are simultaneously closed. Thus, the GaAs thin film 202 is formed on the Si substrate 201.

【0020】続いて、Siのクヌードセン型セル19の
シャッターを開ける。3秒後にシャッターを閉じること
により、膜厚1nmのSi薄膜203がGaAs薄膜20
2上に形成される。ここで、Si膜の膜厚を1nmとした
のは、Matthew らによってジャーナル・オブ・クリスタ
ルグロース 1974年、118巻、27号、P.11
8に報告された転位を発生しないSiの臨界膜厚に基づ
く。
Then, the shutter of the Si Knudsen cell 19 is opened. By closing the shutter after 3 seconds, the Si thin film 203 having a thickness of 1 nm is changed to the GaAs thin film 20.
2 is formed on. Here, the thickness of the Si film is set to 1 nm by Matthew et al., Journal of Crystal Growth 1974, Vol. 118, No. 27, p. 11
8 based on the critical film thickness of Si that does not generate dislocations.

【0021】次に、Si基板201の温度を900℃以
上に、例えば、950℃に上げる。1分間の熱処理後、
再び基板温度を580℃にまで下げる。このとき、Si
薄膜203は、高温熱処理に置けるキャップ材として働
き、GaAs薄膜202からの原子の再蒸発が防止さ
れ、GaAs薄膜202の結晶性改善を有効に行うこと
ができる。
Next, the temperature of the Si substrate 201 is raised to 900 ° C. or higher, for example, 950 ° C. After heat treatment for 1 minute,
The substrate temperature is lowered to 580 ° C again. At this time, Si
The thin film 203 acts as a cap material that can be placed in a high temperature heat treatment, prevents re-evaporation of atoms from the GaAs thin film 202, and can effectively improve the crystallinity of the GaAs thin film 202.

【0022】この後、Asのクヌードセン型セル18と
Gaのクヌードセン型セル17のシャッターを順番に開
き、GaAsの再成長を行う。本実施例では、GaAs
の成長を54分間行い、900nmの再成長GaAs薄膜
204を形成した。そして、Gaのクヌードセン型セル
を閉じてGaAsの成長を終了する。この後、Si基板
201の温度を下げ、400℃以下になった時点でAs
のクヌードセン型セルのシャッターを閉じる。
After that, the shutters of the As Knudsen cell 18 and the Ga Knudsen cell 17 are sequentially opened to regrow GaAs. In this embodiment, GaAs
Was grown for 54 minutes to form a 900 nm regrown GaAs thin film 204. Then, the Ga Knudsen cell is closed to complete the growth of GaAs. After that, when the temperature of the Si substrate 201 is lowered to 400 ° C. or lower, As
Close the shutter of the Knudsen cell.

【0023】この様にして得られたGaAs薄膜(膜厚
約1μm)の、X線二結晶法により求めた(400)G
aAs反射のロッキング曲線の半値幅は200秒で、転
位密度は105 cm-2であった。
The GaAs thin film (thickness: about 1 μm) thus obtained was obtained by the X-ray double crystal method (400) G.
The full width at half maximum of the rocking curve for aAs reflection was 200 seconds, and the dislocation density was 10 5 cm -2 .

【0024】なお、上記実施例では、III −V族化合物
としてGaAsを用いる場合について説明したが、本発
明は他のIII −V族化合物に対しても適用できる。この
場合のSi膜の膜厚は、上記Matthew らの報告に基づい
て格子不整合性(GaAsとSiの場合は4%)から求
めることができる。
In the above embodiment, the case where GaAs is used as the III-V group compound has been described, but the present invention can be applied to other III-V group compounds. The thickness of the Si film in this case can be obtained from the lattice mismatch (4% in the case of GaAs and Si) based on the report of Matthew et al.

【0025】また、上記実施例では、III −V族化合物
よりも硬くて高融点の材料としてSiを用いたが、T
i、Mo、W、Ni、Cr、及びFeなども使用するこ
とができる。
In the above embodiment, Si is used as a material having a higher melting point and being harder than the III-V group compound.
i, Mo, W, Ni, Cr, Fe and the like can also be used.

【0026】[0026]

【発明の効果】本発明によれば、III −V族化合物のエ
ピタキシャル成長の途中で、III −V族化合物よりも硬
くて高融点の材料の薄膜を形成するようにしたことで、
成長させたIII −V族化合物薄膜を大気に晒すこと無く
900℃以上の高温熱処理を行うことができる。
According to the present invention, a thin film of a material that is harder and has a higher melting point than the III-V compound is formed during the epitaxial growth of the III-V compound.
It is possible to perform high temperature heat treatment at 900 ° C. or higher without exposing the grown III-V group compound thin film to the atmosphere.

【0027】また、III −V族化合物よりも硬くて高融
点の材料の薄膜の膜厚を、転位を発生しない臨界膜厚以
下とすることにより、高熱処理によって結晶性を改善し
たIII −V族化合物上に、III −V族化合物の再成長を
行っても転位が発生することがなく、結晶性の良好な再
成長III −V族化合物薄膜を得ることができる。
Further, by setting the thickness of the thin film of a material having a higher melting point and harder than the III-V group compound to be equal to or less than the critical film thickness at which dislocation is not generated, the crystallinity is improved by the high heat treatment. Even if the III-V group compound is regrown on the compound, dislocations do not occur, and a regrown III-V group compound thin film having good crystallinity can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に使用される気相成長装置の
概略図である。
FIG. 1 is a schematic view of a vapor phase growth apparatus used in an embodiment of the present invention.

【図2】本発明の一実施例によって作製されるIII −V
族化合物薄膜の膜構造図である。
FIG. 2 is a III-V made according to one embodiment of the present invention.
It is a film structure figure of a group compound thin film.

【符号の説明】[Explanation of symbols]

11 基板準備室 12 主MBE装置本体 13 ゲートバルブ 14 ヒータ付き基板ホルダー受け 15 トランスファロッド 16 ターボ分子ポンプ 17 クヌードセン型セル 18 クヌードセン型セル 19 クヌードセン型セル 20 ヒータ付き基板ホルダー受け 21 液体窒素配管 22 イオンポンプ 23 基板ホルダー 201 Si基板 202 GaAs薄膜 203 Si薄膜 204 GaAs薄膜 11 Board preparation room 12 Main MBE device body 13 Gate valve 14 Substrate holder holder with heater 15 Transfer rod 16 Turbo molecular pump 17 Knudsen cell 18 Knudsen cell 19 Knudsen cell 20 Substrate holder holder with heater 21 Liquid nitrogen piping 22 Ion pump 23 Board holder 201 Si substrate 202 GaAs thin film 203 Si thin film 204 GaAs thin film

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 単結晶基板上にIII−V族化合物の薄膜
を結晶成長させるIII−V族化合物薄膜の製造方法にお
いて、前記III−V族化合物をエピタキシャル成長させ
る第1の工程と、前記III−V族化合物よりも高融点で
硬い材料の薄膜を成長させる第2の工程と、該第2の工
程で成長させた薄膜をキャップ材として900℃以上の
高温で熱処理を行う第3の工程と、前記III−V族化合
物を再びエピタキシャル成長させる第4の工程とを、こ
の順序で含むことを特徴とするIII−V族化合物薄膜の
製造方法。
1. A method for producing a III-V group compound thin film in which a thin film of a III-V group compound is crystal-grown on a single crystal substrate, the first step of epitaxially growing the III-V group compound, and the III-V group compound. a second step of growing a thin film of hard material with a high melting point than V compound, the second Engineering
The thin film that has grown up to about 900 ° C is used as a cap material.
A third step of performing heat treatment at a high temperature, and a fourth step of again epitaxially growing the group III-V compound, this
The method for producing a group III-V compound thin film, comprising:
【請求項2】 前記III−V族化合物よりも高融点で硬
い材料の薄膜の膜厚が、所定の膜厚以下であることを特
徴とする請求項1記載のIII−V族化合物薄膜の製造
方法。
2. The thin film of the III-V group compound according to claim 1 , wherein the thin film of a material having a higher melting point and a higher hardness than that of the III-V group compound has a predetermined film thickness or less. Production method.
【請求項3】 前記III−V族化合物よりも高融点で硬
い材料の薄膜がSi薄膜であることを特徴とする請求項
1または2記載のIII−V族化合物薄膜の製造方法。
3. A group III-V compound method of manufacturing a thin film according to claim 1 or 2 thin rigid material in the higher melting point than the III-V compound, characterized in that a Si thin film.
【請求項4】 前記単結晶基板がSi基板であって、前
記III−V族化合物がGaAsであることを特徴とする
請求項1,2、または3記載のIII−V族化合物薄膜
の製造方法。
4. A said single crystal substrate is a Si substrate, producing a group III-V compound thin film according to claim 1, 2 or 3, wherein said group III-V compound is GaAs Method.
JP03011094A 1994-02-28 1994-02-28 Method for producing group III-V compound thin film Expired - Fee Related JP3364696B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03011094A JP3364696B2 (en) 1994-02-28 1994-02-28 Method for producing group III-V compound thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03011094A JP3364696B2 (en) 1994-02-28 1994-02-28 Method for producing group III-V compound thin film

Publications (2)

Publication Number Publication Date
JPH07240370A JPH07240370A (en) 1995-09-12
JP3364696B2 true JP3364696B2 (en) 2003-01-08

Family

ID=12294645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03011094A Expired - Fee Related JP3364696B2 (en) 1994-02-28 1994-02-28 Method for producing group III-V compound thin film

Country Status (1)

Country Link
JP (1) JP3364696B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008064316A1 (en) * 2008-12-20 2010-07-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Optoelectronic semiconductor component and method for its production
CN105023962B (en) * 2015-07-30 2017-03-08 华南理工大学 A kind of growth GaAs thin film on a si substrate and preparation method thereof

Also Published As

Publication number Publication date
JPH07240370A (en) 1995-09-12

Similar Documents

Publication Publication Date Title
JPH0484418A (en) Method of heteroepitaxial development of iii-v group compound semiconductor for different types of substrates
JP2570646B2 (en) Si-based semiconductor crystal substrate and method of manufacturing the same
JP3364696B2 (en) Method for producing group III-V compound thin film
JPH0645249A (en) Growth method of gaas layer
JPH1032165A (en) Growing method for compound semiconductor layer
JP2811535B2 (en) Method for producing III-V compound thin film
JP2629625B2 (en) Method for growing semiconductor layer on heterogeneous substrate
JP2719868B2 (en) Semiconductor substrate and method of manufacturing the same
JP2522428B2 (en) Method for crystal growth of InP layer on GaAs substrate
JPH0488627A (en) Deposition of epitaxial layer
JPS62132312A (en) Manufacture of semiconductor thin film
JPH0677129A (en) Manufacture of semiconductor thin film
JPS63137412A (en) Manufacture of semiconductor substrate
JPS63192227A (en) Epitaxial growth method of compound semiconductor
JPH06181174A (en) Heteroepitaxial growth of iii-v compound semiconductor on si substrate
JP2503255B2 (en) Method for manufacturing compound semiconductor substrate
JPH04199812A (en) Semiconductor crystal growth method
JPH0714767A (en) Method for growing cdte on si substrate by mbe
JPH03188619A (en) Method for heteroepitaxially growing iii-v group compound semiconductor on different kind of substrate
JPH0360173B2 (en)
JPS63276218A (en) Growing process of semiconductor thin film crystal
JPS63155608A (en) Method for epitaxial growth of compound semiconductor
Sasaki et al. Method of manufacturing a thin Hg 1-x Cd x Te film
JPH047819A (en) Gaas thin film
JPH0677128A (en) Manufacture of semiconductor thin film

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees