JP3364664B2 - 画像信号変換装置 - Google Patents
画像信号変換装置Info
- Publication number
- JP3364664B2 JP3364664B2 JP02293493A JP2293493A JP3364664B2 JP 3364664 B2 JP3364664 B2 JP 3364664B2 JP 02293493 A JP02293493 A JP 02293493A JP 2293493 A JP2293493 A JP 2293493A JP 3364664 B2 JP3364664 B2 JP 3364664B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- image signal
- synchronizing signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Closed-Circuit Television Systems (AREA)
Description
に使用するビデオモニタにおいて、種々の信号仕様から
なる画像信号を自動的に正常に表示させるための画像信
号変換装置に関する。
タを使用する高機能のビデオゲーム機械が普及してい
る。
情報をソフトウェアによって生成する本体部と、本体部
によって生成された画像情報の内容をリアルタイムに表
示するビデオモニタとの組合せからなり、操作者は、ビ
デオモニタ上の画像を注視しながら、所定のボタン操作
等を行なうことにより、高度の知的遊戯を楽しむことが
できる。なお、本体部によって生成された画像情報は、
画像信号と同期信号とを介してビデオモニタに送出さ
れ、ビデオモニタにおいては、通常のテレビジョンシス
テムと全く同様にして、画像の表示処理がなされてい
る。ただし、ビデオゲーム機械の表示画質は、ゲームの
内容により、一般のテレビ放送のそれより高画質を要求
されることが少なくないから、その水平走査方式は、ノ
ンインタレース方式とするとともに、水平周期を短かく
し、一画面を構成する水平走査線の本数も、一般のテレ
ビ受像機より多くすることが望まれている。
ときは、ビデオモニタは、組み合わせる本体部からの画
像信号、同期信号の信号仕様ごとに別仕様にする必要が
あるから、設計・製造が極めて煩雑となり、全体コスト
が高騰しがちであるという問題が避けられなかった。ま
た、1台のビデオゲーム機械の内部ソフトウェアを入れ
替えて、ゲームの内容を変更すると、その都度、ビデオ
モニタの再調整をしなければならないという問題もあっ
た。本体部からの画像信号、同期信号の信号仕様は、本
体部によって実行されるゲームの内容により、その表示
内容に適合する画質を実現するために、ソフトウェアに
より区々に定められている一方、ビデオモニタは、単一
の信号仕様に対してのみ、正常に作動するようになって
いるのが普通であるからである。
術の問題に鑑み、タイミング測定回路と、ラインメモリ
と、D/A変換器と、同期信号発生回路とを設けること
によって、入力される画像信号、同期信号の信号仕様に
拘らず、所定の信号仕様の画像信号、同期信号を出力
し、ビデオモニタを正常に作動させるための画像信号変
換装置を提供することにある。
めのこの発明の構成は、入力される画像信号、同期信号
の水平周期、バックポーチ、水平表示期間を含む信号仕
様を検出するタイミング測定回路と、タイミング測定回
路からの出力データに基づきサンプリング用、読出し用
の分周比を演算し、サンプリング用、読出し用の各位相
同期ループ(フェーズドロックループ、いわゆるPLL
回路をいう、以下同じ)に送出する演算手段と、サンプ
リング用の位相同期ループによって駆動し、水平表示期
間内の画像信号を所定のサンプル数にサンプルして記憶
するラインメモリと、読出し用の位相同期ループによっ
て駆動するD/A変換器、同期信号発生回路とを備えて
なり、D/A変換器は、所定のバックポーチを実現する
ようにしてラインメモリの内容を所定の水平表示期間内
に読み出し、同期信号発生回路は、D/A変換器からの
画像信号に対し、所定の水平周期を実現するように同期
信号を生成することをその要旨とする。
モリを並列して構成することができる。
期ループは、分周器を介してカスケード接続することが
できる。
定回路は、入力される画像信号、同期信号の少なくとも
水平周期、バックポーチ、水平表示期間を含む信号仕様
を検出する一方、ラインメモリは、タイミング測定回路
からの出力データに基づき、水平表示期間内の画像信号
を所定のサンプル数にサンプルして記憶する。そこで、
このラインメモリの内容を読み出すD/A変換器は、入
力される画像信号と異なる水平表示期間の画像信号を出
力することができる。他方、同期信号発生回路は、この
ようにして出力される画像信号に対し、所定の水平周期
を実現するように同期信号を発生するから、D/A変換
器から出力される画像信号、同期信号発生回路から出力
される同期信号は、全体として、入力される画像信号、
同期信号と異なる信号仕様となり、したがって、ビデオ
モニタは、入力される画像信号、同期信号の信号仕様に
拘らず、出力側の画像信号、同期信号に対して正常に作
動すれば足りる。
信号の終期から画像信号の水平表示期間の始期までの期
間を指すのが普通であるが、ここでは、水平同期信号の
始期から水平表示期間の始期までの期間を指すこともあ
るものとする。
れぞれサンプリング用、読出し用の位相同期ループによ
って駆動されるから、各位相同期ループは、入力側の水
平同期信号を入力することにより、水平同期信号と同期
し、水平同期信号に対して所定の分周比を有するサンプ
ル信号、読出し信号を発生してラインメモリ、D/A変
換器を駆動することができ、ラインメモリ、D/A変換
器は、それぞれの動作タイミングを水平同期信号に容易
に同期させることができる。
プは、分周器を介してカスケード接続することにより、
それぞれ、互いに所定の周期比を有するサンプル信号、
読出し信号を発生することができ、入力側、出力側の水
平周期を容易に所定の比率に設定することができる上、
全体回路構成も簡単にすることができる。
、出力端子T3 、T4 を備え、ラインメモリ12と、
D/A変換器13と、タイミング測定回路14と、同期
信号発生回路16とを主要部材としてなる(図1)。た
だし、入力端子T1 、T2 には、それぞれ、図示しない
ビデオゲーム機械の本体部からの画像信号S1 、同期信
号S2 が入力され、出力端子T3 、T4 には、図示しな
いビデオモニタが接続され、それぞれ画像信号S3 、同
期信号S4 が出力されるものとする。
S1 は、A/D変換器11、タイミング測定回路14に
分岐入力されており、A/D変換器11の出力は、ライ
ンメモリ12に接続されている。また、ラインメモリ1
2の出力は、D/A変換器13を介し、画像信号S3 と
して、出力端子T3 に導かれている。一方、入力端子T
2 を介して入力される同期信号S2 は、同期分離回路1
7、タイミング測定回路14に分岐入力されている。タ
イミング測定回路14には、クロックパルス発生器14
aが付設されており、タイミング測定回路14の出力
は、マイクロコンピュータからなる演算手段15に接続
されている。
期信号Sh として、サンプリング用、読出し用の位相同
期ループ18、19に分岐入力されており、他方の出力
は、垂直同期信号Sv として、タイミング測定回路1
4、同期信号発生回路16に分岐入力されている。な
お、同期信号発生回路16の出力は、同期信号S4 とし
て、出力端子T4 に導かれている。
8、19、同期信号発生回路16に個別に接続されてい
る。また、位相同期ループ18の出力は、A/D変換器
11、ラインメモリ12に分岐接続され、位相同期ルー
プ19の出力は、ラインメモリ12、D/A変換器1
3、同期信号発生回路16に分岐接続されている。
号S1 、同期信号S2 が入力されると、タイミング測定
回路14は、水平周期Th 、バックポーチTb 、水平表
示期間Ta を含む画像信号S1 、同期信号S2 の信号仕
様を測定し、検出することができる(図2)。タイミン
グ測定回路14は、画像信号S1 、同期信号S2 を入力
し、クロックパルス発生器14aからのクロックパルス
信号Sp に基づき、水平周期Th 等に相当する時間間隔
を測定することができるからである。一方、同期分離回
路17は、同期信号S2 から水平同期信号Sh 、垂直同
期信号Sv を分離し、後者をタイミング測定回路14に
送出するから、タイミング測定回路14は、さらに、画
像信号S1 、同期信号S2 の垂直周期Tv 、垂直表示期
間Tc を検出し(図3)、水平周期Th 、バックポーチ
Tb 、水平表示期間Ta とともに、出力データとして演
算手段15に送出することができる。
からの出力データに基づき、サンプリング用の分周比
a、読出し用の分周比bを演算し、それぞれを位相同期
ループ18、19に送出する。
平表示期間Ta 内の画像信号S1 を所定のサンプル数n
に分割し、サンプルするように定める。すなわち、分周
比aは、 a=(1/n)(Ta /Th ) とすればよい。ただし、サンプル数nは、画像信号S1
が、本体部のソフトウェアによって生成されることを考
慮し、その水平表示期間Ta 内における表示ドット数n
1 に対し、たとえば、n≧2n1 に選定するものとす
る。
このようにして、演算手段15から分周比aが与えられ
ると、同期分離回路17からの水平同期信号Sh に同期
し、しかも、水平同期信号Sh のa倍のサンプル周期か
らなるサンプル信号Sa を発生し、A/D変換器11、
ラインメモリ12を駆動する。そこで、A/D変換器1
1は、水平表示期間Ta 内の画像信号S1 をサンプル数
nに一致するようにサンプルし、ラインメモリ12は、
そのようにサンプルされた水平表示期間Ta 内の画像信
号S1 を記憶することができる。
3 、T4 に接続するビデオモニタを正常に作動させるた
めに、画像信号S3 、同期信号S4 が備えるべき信号仕
様によって決まる。たとえば、画像信号S3 、同期信号
S4 の信号仕様が、水平周期Th1、水平表示期間Ta1で
あるとき、分周比bは、 b=(1/n)(Ta1/Th1) とすればよい。なお、画像信号S3 、同期信号S4 の信
号仕様は、所定の水平周期Th1、水平表示期間Ta1、バ
ックポーチTb1として、あらかじめ演算手段15に与え
られており、演算手段15から、同期信号発生回路16
に送出されるものとする。
は、水平同期信号Sh に同期し、水平同期信号Sh のb
倍の周期からなる読出し信号Sb を同期信号発生回路1
6に送出するから、同期信号発生回路16は、たとえ
ば、このような読出し信号Sbを計数することにより、
所定の水平周期Th1を実現するように、水平同期信号S
h1を生成することができる。また、同期信号発生回路1
6は、同期分離回路17からの垂直同期信号Sv をその
まま使用して垂直同期信号Sv1を生成することができ、
このようにして生成した水平同期信号Sh1、垂直同期信
号Sv1を合成して、同期信号S4 を出力することができ
る。一般に、垂直周期Tv は、本体部によって実行する
ゲームの内容に拘らず、Tv ≒(1/60)(秒)に固
定されているから、Tv1=Tv としても、格別な支障を
生じるおそれがない。
号Sb は、ラインメモリ12、D/A変換器13にも入
力されている。そこで、D/A変換器13は、水平同期
信号Sh1に対し、所定のバックポーチTb1を実現するよ
うにして、サンプル数nからなるラインメモリ12の内
容を所定の水平表示期間Ta1内に読み出し、画像信号S
3 として出力することができる。
b1を実現するためには、たとえば、同期信号発生回路1
6により、所定のタイミングにおいて制御信号を発生さ
せ、この制御信号を利用して、ラインメモリ12をリー
ドイネーブルにし、ラインメモリ12の内容を読出し可
能にするか、または、位相同期ループ19とラインメモ
リ12、D/A変換器13との間に挿入する図示しない
ゲートを開き、読出し信号Sb がラインメモリ12、D
/A変換器13に到達可能にすればよい。
水平同期信号Sh に同期して、水平表示期間Ta 内の画
像信号S1 により書き替えられる一方、D/A変換器1
3は、出力側の水平同期信号Sh1に同期して、ラインメ
モリ12の内容を画像信号S3 として読み出すことがで
きる(図4)。よって、このシステムは、入力側の水平
周期Th に対し、出力側の水平周期Th1がTh1=Th /
k(kは正の整数)である場合、すなわち、入力側の水
平周波数を整数倍に高めて出力する場合に有効であり、
このときのビデオモニタは、入力される画像信号S1 の
画像を走査線ごとにk回重複して表示することにより、
水平走査線の数をk倍にすることができる。なお、図4
は、k=2の場合、すなわち、いわゆる倍速スキャンの
場合を図示している。
6は、タイミング測定回路14によって検出され、演算
手段15に送出される入力側の画像信号S1 、同期信号
S2の垂直周期Tv 、垂直表示期間Tc を利用して垂直
同期信号Sv1を生成することもできる(図3)。すなわ
ち、演算回路15によって、垂直帰線期間Td =Tv−
Tc を演算し、垂直表示期間Tc の終期からTd /2の
後に、同期信号発生回路16をトリガして垂直同期信号
Sv1を発生させればよい。このときの垂直同期信号Sv1
は、垂直帰線期間Td の中央にあるから、ビデオモニタ
上の画像は、その垂直位置を画面の中央に自動的に位置
決めすることができる。なお、この場合の同期信号発生
回路16は、必ずしも、同期分離回路17からの垂直同
期信号Sv を入力する必要がない。
Tb は、図2のように、水平同期信号Sh の始期から画
像信号S1 の水平表示期間Ta の始期までの期間を表わ
す。バックポーチTb1についても同様である。そこで、
同期信号発生回路16は、読出し信号Sb を基準にして
出力側の水平同期信号Sh1を生成し、水平同期信号Sh1
のパルス幅が入力側の水平同期信号Sh のそれと相違す
るようなことがあっても、ビデオモニタ上の画像の水平
位置は、バックポーチTb1によって規制され、水平同期
信号Sh1のパルス幅の影響を受けることがない。一方、
同期信号発生回路16が、読出し信号Sb に拘らず、所
定の一定パルス幅の水平同期信号Sh1を生成するものと
すれば、バックポーチTb 、Tb1は、水平同期信号Sh
、Sh1の終期から計測しても、何ら不都合がない。
モリ12a、12b…を並列して構成することができる
(図5)。
ば、k=5/4の場合は、3個のラインメモリ12a、
12b…を並列し、各ラインメモリ12a、12b…
は、入力側の水平同期信号Sh に同期して、順次、画像
信号S1 により書き替える(図6(A))。ただし、同
図において、画像信号S1 に付す符号A、B…は、それ
ぞれ、ラインメモリ12a、12b…に書き込む画像情
報を示す。一方、各ラインメモリ12a、12b…は、
出力側の水平同期信号Sh1に従って、D/A変換器13
を介し、順次、画像信号S3 として読み出すが、このと
き、各ラインメモリ12a、12b…について、その1
個の内容を順次余分に重複して読み出すようにすれば
(同図の画像信号S3 の二重枠内)、入出力関係を乱す
ことなく、水平周期Th を水平周期Th1=4Th /5に
変換することができる。なお、図6(B)は、k=3/
2の場合に、2個のラインメモリ12a、12bを並列
して使用するときの動作を図示している。
は、15.75kHz、24.39kHz、31.5k
Hzの水平周波数Fh =1/Th が多用されている。そ
こで、画像信号変換装置としては、k=2≒31.5/
15.75、k=3/2≒24.39/15.75、k
=5/4≒31.5/24.39に対応することができ
れば、殆どの用途に適合させることができる。
それぞれ、分周器18a、18b、分周器19aを付設
するとともに、分周器18cを介してカスケード接続す
ることができる(図7)。ただし、分周器18cの出力
は、出力側の水平同期信号Sh1になっており、分周器1
8a、18b、18c、19aの分周比M、N、L、K
は、図8に従って、演算手段15によって設定するもの
とする。
の水平周期Th から、出力側の水平周期Th1を自動決定
するようにしてもよい。たとえば、入力側の水平周波数
Fh=1/Th が15.75kHzのときは、一律にk
=2とし、24.39kHzのときはk=5/4とする
ことにより、出力側の水平周波数Fh1=1/Th1を自動
的に31.5kHzに変換することができる。
方式によっては、入力される水平周波数Fh1=1/Th1
が異なると、水平表示比率HR=Ta1/Th1が同一であ
っても、表示される画像の水平サイズが同一とならず、
また、バックポーチTb1が同一であっても、表示される
画像の水平位置が同一とならないことがある。そこで、
演算手段15は、所定の水平周期Th1、バックポーチT
b1が与えられたとき、このような水平サイズ、水平位置
の変動を防止するために、水平周波数Fh1=1/Th1に
基づき、与えられた水平表示期間Ta1を適当に補正して
分周比bを演算するとともに、与えられたバックポーチ
Tb1を適当に補正して同期信号発生回路16に送出する
ことが好ましい。
=Tc1/Tv1によって、表示される画像の垂直サイズが
変動する。ただし、Tv1、Tc1は、それぞれ、ビデオモ
ニタに入力される画像信号S3 、同期信号S4 の垂直周
期、垂直表示期間を表わす。そこで、演算手段15は、
垂直同期信号Sv1を発生させるための演算をするに際し
て、垂直表示比率VRを算出し、それに基づいて垂直サ
イズ調整信号を出力し、ビデオモニタの垂直偏向回路
は、この垂直サイズ調整信号に基づいて垂直偏向電流を
調整し、表示される画像の垂直サイズを常に一定に維持
するようにすることが好ましい。
水平サイズ、水平位置の補正、垂直サイズの補正をする
ことは、異なる水平周波数Fh1によってビデオモニタを
作動させる場合に、特に有効である。
が、画像信号S1 と同期信号S2 とを複合させた複合画
像信号を出力する場合は、適当な信号分離回路により、
画像信号S1 と同期信号S2 とを分離した上、入力端子
T1 、T2 に入力させるものとする。また、この発明
は、ビデオゲーム機械に限らず、他のあらゆるビデオ機
器に対しても、そのまま適用することができる。
ば、タイミング測定回路と、演算手段と、ラインメモリ
と、D/A変換器、同期信号発生回路とを組み合わせる
ことによって、ラインメモリは、タイミング測定回路に
よって検出される入力側の信号仕様に従って、入力され
る画像信号を所定のサンプル数にサンプルして記憶し、
D/A変換器は、出力側の信号仕様に従って、ラインメ
モリの内容を読み出すことができる一方、同期信号発生
回路は、出力側の信号仕様に合致するように同期信号を
生成することができるから、ビデオモニタは、入力され
る画像信号、同期信号の信号仕様に拘らず、自動的に正
常に作動することができ、全体コストが高騰したり、ビ
デオモニタの再調整が煩雑になったりすることを有効に
抑止することができるという優れた効果がある。また、
この発明は、サンプリング用、読出し用の分周比を演算
してサンプリング用、読出し用の各位相同期ループに出
力する演算手段を設けることによって、入力側の画像信
号、同期信号、出力側の画像信号、同期信号の各信号仕
様の相対関係に拘らず、常に出力側のビデオモニタを正
常に作動させることができ、適用範囲が極めて広範であ
るという効果もある。
Claims (3)
- 【請求項1】 入力される画像信号、同期信号の水平周
期、バックポーチ、水平表示期間を含む信号仕様を検出
するタイミング測定回路と、該タイミング測定回路から
の出力データに基づきサンプリング用、読出し用の分周
比を演算し、サンプリング用、読出し用の各位相同期ル
ープに送出する演算手段と、前記サンプリング用の位相
同期ループによって駆動し、水平表示期間内の画像信号
を所定のサンプル数にサンプルして記憶するラインメモ
リと、前記読出し用の位相同期ループによって駆動する
D/A変換器、同期信号発生回路とを備えてなり、前記
D/A変換器は、所定のバックポーチを実現するように
して前記ラインメモリの内容を所定の水平表示期間内に
読み出し、前記同期信号発生回路は、前記D/A変換器
からの画像信号に対し、所定の水平周期を実現するよう
に同期信号を生成することを特徴とする画像信号変換装
置。 - 【請求項2】 前記ラインメモリは、複数個のラインメ
モリを並列して構成することを特徴とする請求項1記載
の画像信号変換装置。 - 【請求項3】 前記サンプリング用、読出し用の位相同
期ループは、分周器を介してカスケード接続することを
特徴とする請求項2記載の画像信号変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02293493A JP3364664B2 (ja) | 1993-02-10 | 1993-02-10 | 画像信号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02293493A JP3364664B2 (ja) | 1993-02-10 | 1993-02-10 | 画像信号変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06236159A JPH06236159A (ja) | 1994-08-23 |
JP3364664B2 true JP3364664B2 (ja) | 2003-01-08 |
Family
ID=12096466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02293493A Expired - Fee Related JP3364664B2 (ja) | 1993-02-10 | 1993-02-10 | 画像信号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3364664B2 (ja) |
-
1993
- 1993-02-10 JP JP02293493A patent/JP3364664B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06236159A (ja) | 1994-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4580165A (en) | Graphic video overlay system providing stable computer graphics overlayed with video image | |
EP0913053B1 (en) | Synchronization of multiple video and graphic sources with a display using a slow pll approach | |
EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
KR0176806B1 (ko) | 텔레비젼의 2화면 구성장치 | |
US6310922B1 (en) | Method and apparatus for generating variable rate synchronization signals | |
US20020085120A1 (en) | Video signal processing apparatus | |
US6359654B1 (en) | Methods and systems for displaying interlaced video on non-interlaced monitors | |
JPH06217229A (ja) | 高画質tvのピクチャインピクチャ信号処理方法及びその装置 | |
KR100312710B1 (ko) | 디지탈 영상기기를 위한 클럭공급장치 | |
US5847691A (en) | Microkeyer for microcomputer broadcast video overlay of a DC restored external video signal with a computer's DC restored video signal | |
US20060017853A1 (en) | Method of composing video signal, apparatus to compose video signal, display system, display apparatus and control method of display apparatus | |
JP3364664B2 (ja) | 画像信号変換装置 | |
US6130708A (en) | Trigger generator and waveform monitor | |
EP0874521A2 (en) | Double-speed image signal display method, display unit and television receiver | |
JP4553415B2 (ja) | ディジタル化された映像信号を直交した行及び列に配置する方法及び装置 | |
JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
KR100504497B1 (ko) | 디지털 티브이의 클럭 신호 발생 장치 | |
JP2001195048A (ja) | 画像表示装置 | |
KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
JP2001285669A (ja) | 同期信号処理回路および表示装置 | |
JP2000165742A (ja) | 映像信号処理装置 | |
KR100206589B1 (ko) | 레터박스 신호 입력시 화면의 상하폭 자동 조정장치 | |
JPH03201882A (ja) | 映像表示回路 | |
JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |