JP3362876B2 - フレキシブル電子回路基板及びその基板の製造方法とマニュピレータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、超小型化を要
求される医療用マイクロロボット等に利用される、フレ
キシブル電子回路基板及びその基板の製造方法とマニュ
ピレータに関する。

【０００２】

【従来の技術】近年、マイクロマシン技術に関心が集ま
っており、医療用マイクロロボット等への応用が期待さ
れている。このためには、グリッパ等を任意の部位にア
クセスするための多関節マイクロマニピュレータの実現
が必須である。これに関連して、特に、ＬＳＩ製造技術
を応用したシリコンマイクロマシニングについて様々な
研究が報告されている。これらの中にはマイクロマニピ
ュレータに関するものも多いが、駆動体としてシリコン
を用いたこれらの駆動に用いられるアクチュエータは、
いずれも変位量と発生力量において充分なものではなか
った。

【０００３】一方、形状記憶合金を利用したアクチュエ
ータは変位量と発生力量で優れており、これを利用した
多関節マニュピレータとしては、例えば特開昭６３−１
３６０１４号公報に開示されている方法が知られてい
る。この中には、多関節のマニュピレータの各々のアク
チュエータを独立に制御し、さらに、フィードバック制
御する方式が示されている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな構造の多関節マニピュレータを大幅に小型化・多機
能化するためには多くの問題点がある。まず、関節の数
が多くなると、それらを独立に制御するためには、多関
節マニピュレータの根元部分で、多くの配線が必要とな
る。また、各関節の変位を正確に制御するために各関節
にセンサーを組み込んでフィードバック制御を行おうと
すれば、必要な配線数は更に増大する。各関節内に半導
体集積回路チップを組み込むことができれば、この問題
を回避することも可能であるが、通常の電線又はフレキ
シブル基板に対して、集積回路チップを接続するには、
そのチップをワイヤーボンディング技術で直接に接続す
るとしても相当に大きなパッド領域が必要であり、小型
化の障害となる。

【０００５】さらに、フィードバック制御のためのセン
サーを接続するための配線が必要となり、このために必
要なスペースも小型化を阻害する要因となる。加えて、
膨大な数にのぼる個々の部品の組立てによってマニピュ
レータを構築する従来の技術は、コストの面からも、小
型化の追求といった面からも望ましい方法ではない。

【０００６】本発明は、複数の電子回路領域やこれら電
気回路領域同士を電気的に接続する配線パターンを形成
して小型化がなされたフレキシブル電子回路基板及びそ
の製造方法並びに該フレキシブル電子回路基板を組み込
んだマニュピレータを提供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１に係る発明は、
所定の第１の導電型を有する基台上に所定の間隔を置い
て前記第１の導電型とは異なる第２の導電型を有する半
導体領域を複数形成する半導体領域形成工程と、前記複
数の半導体領域のそれぞれに所定の半導体電子回路を形
成する半導体電子回路形成工程と、前記複数の半導体電
子回路同士を電気的に接続するための柔軟性を有する信
号線を形成する信号線形成工程と、前記基台における前
記複数の半導体電子回路側の面に柔軟性を有する所定の
絶縁膜を形成する絶縁膜形成工程と、前記複数の半導体
領域のそれぞれに所定の電圧を印加しつつ、前記基台を
電気化学エッチング処理し、前記複数の半導体電子回路
を前記絶縁膜上に残した状態で前記基台を除去する基台
除去工程と、を有することを特徴とするフレキシブル電
子回路基板の製造方法である。請求項２に係る発明は、
所定の第１の導電型を有する基台上に所定の間隔を置い
て前記第１の導電型とは異なる第２の導電型を有する半
導体領域を複数形成する半導体領域形成工程と、前記複
数の半導体領域のそれぞれに所定の半導体電子回路を形
成する半導体電子回路形成工程と、前記複数の半導体電
子回路同士を電気的に接続するための柔軟性を有する信
号線を形成する信号線形成工程と、前記基台における前
記複数の半導体電子回路側の面に柔軟性を有する所定の
絶縁膜を形成する絶縁膜形成工程と、前記複数の半導体
領域のそれぞれに所定の電圧を印加しつつ、前記基台を
電気化学エッチング処理し、前記複数の半導体電子回路
を前記絶縁膜上に残した状態で前記基台を除去する基台
除去工程と、を有する製造方法で製造されたことを特徴
とするフレキシブル電子回路基板である。請求項３に係
る発明は、所定の駆動信号を受けて駆動される複数の駆
動体と、所定の第１の導電型を有する基台上に所定の間
隔を置いて前記第１の導電型とは異なる第２の導電型を
有する半導体領域を複数形成する半導体領域形成工程
と、前記複数の半導体領域のそれぞれに対して前記複数
の駆動体のそれぞれに対応した駆動体制御用の複数の半
導体電子回路を形成する半導体電子回路形成工程と、所
定の複数の半導体電子回路を形成する半導体電子回路形
成工程と、前記複数の半導体電子回路同士を電気的に接
続するための柔軟性を有する信号線を形成する信号線形
成工程と、前記基台における前記複数の半導体電子回路
側の面に柔軟性を有する所定の絶縁膜を形成する絶縁膜
形成工程と、前記複数の半導体領域のそれぞれに所定の
電圧を印加しつつ、前記基台を電気化学エッチング処理
し、前記複数の半導体電子回路を前記絶縁膜上に残した
状態で前記基台を除去する基台除去工程と、を有する製
造方法で製造されたフレキシブル電子回路基板と、前記
複数の半導体電子回路と前記複数の駆動体のそれぞれが
対応して設けられ、前記駆動体の駆動により互いに屈曲
する複数の関節構造体と、を有することを特徴とするマ
ニュピレータである。請求項４に係る発明は、所定の熱
エネルギを受けて変形自在な複数の形状記憶合金と、前
記複数の形状記憶合金のそれぞれに対応して設けられた
複数の発熱駆動体と、所定の第１の導電型を有する基台
上に所定の間隔を置いて前記第１の導電型とは異なる第
２の導電型を有する半導体領域を複数形成する半導体領
域形成工程と、前記複数の半導体領域のそれぞれに対し
て前記複数の発熱駆動体のそれぞれに対応した発熱駆動
体制御用の複数の半導体電子回路を形成する半導体電子
回路形成工程と、前記複数の半導体電子回路同士を電気
的に接続するための柔軟性を有する信号線を形成する信
号線形成工程と、前記基台における前記複数の半導体電
子回路側の面に柔軟性を有する所定の絶縁膜を形成する
絶縁膜形成工程と、前記複数の半導体領域のそれぞれに
所定の電圧を印加しつつ、前記基台を電気化学エッチン
グ処理し、前記複数の半導体電子回路を前記絶縁膜上に
残した状態で前記基台を除去する基台除去工程と、を有
する製造方法で製造されたフレキシブル電子回路基板
と、前記複数の半導体電子回路と前記複数の発熱駆動体
と前記複数の形状記憶合金のそれぞれが対応して設けら
れ、前記発熱駆動体の駆動により互いに屈曲する複数の
関節構造体と、を有することを特徴とするマニュピレー
タである。請求項５に係る発明は、所定の駆動信号を受
けて駆動される複数の駆動体と、前記複数の駆動体のそ
れぞれの駆動状態を検知する、前記複数の駆動体のそれ
ぞれに対応した複数の検知手段と、所定の第１の導電型
を有する基台上に所定の間隔を置いて前記第１の導電型
とは異なる第２の導電型を有する半導体領域を複数形成
する半導体領域形成工程と、前記複数の半導体領域のそ
れぞれに対して前記複数の駆動検知手段の検知結果に基
づき前記複数の駆動体のそれぞれを制御する駆動体制御
用の複数の半導体電子回路を形成する半導体電子回路形
成工程と、前記複数の半導体電子回路同士を電気的に接
続するための柔軟性を有する信号線を形成する信号線形
成工程と、前記基台における前記複数の半導体電子回路
側の面に柔軟性を有する所定の絶縁膜を形成する絶縁膜
形成工程と、前記複数の半導体領域のそれぞれに所定の
電圧を印加しつつ、前記基台を電気化学エッチング処理
し、前記複数の半導体電子回路を前記絶縁膜上に残した
状態で前記基台を除去する基台除去工程と、を有する製
造方法で製造されたフレキシブル電子回路基板と、前記
複数の半導体電子回路と複数の駆動体のそれぞれが対応
して設けられ、前記駆動体の駆動により互いに屈曲する
複数の関節構造体と、を有することを特徴とするマニュ
ピレータである。請求項６に係る発明は、所定の熱エネ
ルギを受けて変形自在な複数の形状記憶合金と、前記複
数の形状記憶合金のそれぞれに対応して設けられた複数
の発熱駆動体と、前記複数の発熱駆動体のそれぞれの発
熱駆動状態を検知する、前記複数の発熱駆動体のそれぞ
れに対応した複数の発熱駆動検知手段と、所定の第１の
導電型を有する基台上に所定の間隔を置いて前記第１の
導電型とは異なる第２の導電型を有する半導体領域を複
数形成する半導体領域形成工程と、前記複数の半導体領
域のそれぞれに対して前記複数の発熱駆動検知手段の検
知結果に基づき前記複数の発熱駆動体のそれぞれを制御
する発熱駆動体制御用の複数の半導体電子回路を形成す
る半導体電子回路形成工程と、前記複数の半導体電子回
路同士を電気的に接続するための柔軟性を有する信号線
を形成する信号線形成工程と、前記基台における前記複
数の半導体電子回路側の面に柔軟性を有する所定の絶縁
膜を形成する絶縁膜形成工程と、前記複数の半導体領域
のそれぞれに所定の電圧を印加しつつ、前記基台を電気
化学エッチング処理し、前記複数の半導体電子回路を前
記絶縁膜上に残した状態で前記基台を除去する基台除去
工程と、を有する製造方法で製造されたフレキシブル電
子回路基板と、前記複数の半導体電子回路と前記複数の
発熱駆動体と前記複数の形状記憶合金のそれぞれが対応
して設けられ、前記発熱駆動体の駆動により互いに屈曲
する複数の関節構造体と、を有することを特徴とするマ
ニュピレータである。請求項７に係る発明は、所定の第
１の導電型を有する基台上に所定の間隔を置いて前記第
１の導電型とは異なる第２の導電型を有する半導体領域
を複数形成する半導体領域形成工程と、前記複数の半導
体領域のそれぞれに所定の半導体電子回路を形成する半
導体電子回路形成工程と、前記複数の半導体電子回路同
士を電気的に接続するための柔軟性を有する信号線を形
成する信号線形成工程と、前記基台における前記複数の
半導体電子回路側の面に柔軟性を有する所定の絶縁膜を
形成する絶縁膜形成工程と、前記複数の半導体領域のそ
れぞれに所定の電圧を印加しつつ、前記基台を電気化学
エッチング処理にて除去し、前記基台に形成された前記
半導体電子回路と前記信号線を前記絶縁膜に転写する基
台除去工程と、を有することを特徴とするフレキシブル
電子回路基板の製造方法。請求項８に係る発明は、所定
のＰ型半導体基台上に所定の間隔をおいて複数のＮ型半
導体領域を形成するＮ型半導体領域形成工程と、前記複
数のＮ型半導体領域のそれぞれに所定の半導体電子回路
を形成する半導体電子回路形成工程と、前記複数の半導
体電子回路同士を電気的に接続するための柔軟性を有す
る信号線を形成する信号線形成工程と、前記Ｐ型半導体
基台における前記複数の半導体電子回路側の面に柔軟性
を有する所定の絶縁膜を形成する絶縁膜形成工程と、前
記複数のＮ型半導体領域のそれぞれに所定の電圧を印加
しつつ、前記Ｐ型半導体基台を電気化学エッチング処理
し、前記複数の半導体電子回路を前記絶縁膜上に残した
状態で前記Ｐ型半導体基台を除去するＰ型半導体基台除
去工程と、を有することを特徴とするフレキシブル電子
回路基板の製造方法である。

【０００８】

【実施例】本発明の第１の実施例を、図１から図１３を
用いて説明する。これの多関節マニピュレータは、電子
回路や形状記憶合金等が一体化された駆動機構体ａと多
関節構造体ｂに組み込んで構成される。まず、駆動機構
体について、その製造手順に従って説明する。

【０００９】最初、図１に示すように、面方位が（１０
０）のＰ型低濃度半導体基板１上の複数個所に、リンの
イオン注入及び熱拡散工程を用いて接合深さ１０μｍの
Ｎ型低濃度領域２，３を一列に並べて等間隔をあけて形
成する。次に、図２に示すように、各々のＮ型低濃度領
域３おいて、Ｐch−ＭＯＳＦＥＴを形成する領域にＮウ
ェル４を、Ｎch−ＭＯＳＦＥＴを形成する領域にＰウェ
ル５をそれぞれ形成する。

【００１０】この後、図３に示すように、フィールド酸
化膜６、ゲート電極７、Ｐ型高濃度拡散層８、Ｎ型高濃
度拡散層９、シリコン酸化膜よりなる第１層間絶縁膜１
０、第１金属配線層１１の形成工程を経て、各々のＮ型
低濃度領域３にＣＭＯＳ集積回路を形成し、さらに、ポ
リイミドより成る第２の層間絶縁膜１２を形成する。

【００１１】このようにＮ型低濃度領域３に形成される
ＣＭＯＳ集積回路は、図４に示すような回路構成となっ
ている。つまり、Ｄ型フリップフロップ（ＤＦＦ）１３
とスイッチング用トランジスタ１４を各々２つ含み、入
力電源線の端子領域１５、入力ＧＮＤ線の端子領域１
６、入力同期信号線の端子領域１７、入力制御線の端子
領域１８、第１の駆動線の端子領域１９、第２の駆動線
の端子領域２０、出力電源線の端子領域２１、出力ＧＮ
Ｄ線の端子領域２２、出力同期信号線の端子領域２３、
及び出力制御線の端子領域２４を有している。また、Ｎ
型低濃度領域２に形成されるＣＭＯＳ集積回路は、図４
で示した回路構成の他に、後に説明する信号処理回路、
及び入力保護回路が含まれる。なお、ここで、スイッチ
ング用トランジスタはエンハンスメント型Ｎch−ＭＯＳ
ＦＥＴである。

【００１２】次に、図５に示すように、所定の位置にＴ
ｉ薄膜による電熱線パターン２６をＴｉのスパッタ及び
リソグラフィー工程によって形成する。続いて、図６に
示すように、通常のフォトリソグラフィーによって前記
１６から２４の各々の端子領域にコンタクト孔２７をそ
れぞれ開口する。

【００１３】次に、図７に示すように、第２金属配線層
となる厚さ１．５μｍのＡｌ膜をスパッタした後、通常
のフォトリソグラフィーによってＡｌをパターニングし
て、Ｎ型低濃度領域に形成した各々の隣り合う電子回路
の電源線、ＧＮＤ線、同期信号線、制御線のコンタクト
孔２７を接続して、第２金属配線層による、電源配線２
８、ＧＮＤ配線２９、同期信号配線３０、制御配線３１
及び第１の駆動線と電子回路の横に設けられた２つの電
熱線パターンの一方を接続する第１駆動配線３２と、第
２の駆動線と電子回路の横に設けられた２つの電熱線パ
ターンの他方を接続する第２駆動配線３３をそれぞれ形
成する。この第２金属配線層のエッチングに際して、Ｔ
ｉと比較してＡｌのエッチング速度が速いエッチャント
を用いることで、Ｔｉをほとんどエッチングすることな
く、Ａｌのエッチングを行うことができる。

【００１４】次に、図８及び図９に示すように、その上
に第３の層間絶縁膜３４となる厚さ２μｍのポリイミド
膜を塗布形成し、更に、この上に厚さ５０μｍの形状記
憶合金薄膜をスパッタによって形成し、更に、この上に
ポリイミド膜を塗布し、これをリソグラフィー工程によ
ってエッチングして駆動体となる形状記憶合金薄膜パタ
ーン３５とその上部のポリイミド膜３６を形成する。

【００１５】次に、これまで述べた電子回路、配線、形
状記憶合金薄膜パターン３５を形成した以外の領域の第
３層間絶縁膜３４、及び第２層間絶縁膜１２をリソグラ
フィー工程によってエッチング除去した後、基板の形状
記憶合金薄膜等を形成した側の主面を保護膜によって保
護した上で、Ｎ型低濃度領域２及び３に１Ｖの電圧を印
加しながら８０℃の１０ｗ％のアンモニア溶液中で処理
するＥＣＥ（electrochemical controlled etching）処
理によって、Ｎ型低濃度領域以外の領域の半導体基板を
エッチングによって除去する。一般的なＣＭＯＳ回路に
おいては、電源線がＮウェルに接続されているので、電
源配線２８をバイアスすることで、Ｎ型低濃度領域２，
３にバイアスすることができる。

【００１６】この後、フッ酸溶液等によってシリコン酸
化膜の第１層間絶縁膜１０のＮ型低濃度領域以外の露出
した領域をエッチング除去してから表面保護膜を除去す
る。

【００１７】この様にして、柔軟なポリイミドによって
覆われた配線及び電熱線パターン２６と、その下部に部
分的に残存した電子回路を構成する半導体領域と、上部
に形成された形状記憶合金（駆動体）が、図９で示す一
体化された駆動機構体ａが得られる。

【００１８】この後、形状記憶合金部分の電熱線ヒータ
ーがある領域を曲げた状態で保持し、４００℃で１時間
熱処理した後、急冷して形状記憶処理を行う。このと
き、駆動機構体における全ての形状記憶合金は同じ形状
を記憶させる。

【００１９】次に、図１０及び図１１に示すような多関
節構造体ｂを用意する。これは、ＭＩＭ（metal inject
ion mold）によって形成され、個々の節３７は、１平面
上で任意の方向に回動できるように接続部３８を介して
連結されている。また、各節３７は両側に３個づつの取
付け部３９を有する。

【００２０】ついで、図１２に示すように、前記電子回
路や形状記憶合金等が一体化された駆動機構体ａを多関
節構造体ｂに取り付ける。この図１２から分かるよう
に、駆動機構体ａの１つの電子回路部分とこれの両側に
設けられた一対の形状記憶合金薄膜パターン３５は、多
関節構造体ｂの１つの節３７にそれぞれ対応し、電子回
路部分はその多関節構造体ｂの上面に固定される。

【００２１】また、一対の形状記憶合金薄膜パターン３
５は、その駆動配線部分で折り曲げることにより、多関
節構造体ｂの両側面で、２つの節３７にまたがる３つの
取付け部３９（３９ａ，３９ｂ，３９ｂ）に対して取り
付けられる。つまり、形状記憶合金薄膜パターン３５は
この３つの取付け部３９ａ，３９ｂ，３９ｂの中で、図
中左端の取付け部３９ａで固定され、他の２つの取付け
部３９ｂでは横方向に自由に動くことができるように取
り付けられる。ここで、形状記憶合金薄膜パターン用の
電熱線ヒーター２６がある部分は、その多関節構造体ｂ
の接続部３８に対応して位置するように配置される。ま
た、前記電子回路部同士を接続する４本の配線は節３７
の屈曲時に強い応力がかからないように、適当なたるみ
を持たせてある。

【００２２】このように駆動機構体ａと多関節構造体ｂ
に組み込んで構成される多関節マニピュレータによる
と、節３７の両側に配置された形状記憶合金薄膜パター
ン３５は、変態点以上の温度に加熱されたときに節３７
の接続部３８をそれぞれ逆方向に曲げる力を作用させ
る。従って、一対の形状記憶合金薄膜パターン３５の一
方を加熱することによって、それに対応した接続部３８
をどちらの方向にも曲げることができる。

【００２３】次に、このように構成された多関節マニピ
ュレータの制御を図１３で示す信号によって行う場合に
ついて説明する。節３７の数がｎ個であったとすると、
このマニピュレータの各節３７に配置された電子回路
は、２ｎビットのシフトレジスタを構成することにな
る。まず、第１の時間領域において同期信号線に対し
て、２ｎ個のパルスが入力され、制御信号線に対しても
パルスが入力される。

【００２４】ここで、２ｎ個のパルスの入力が完了した
第１時間領域の終りの時刻Ｔ１における、入力側から数
えてｋ番目の節３７に注目すると、この節３７の電子回
路には、２（ｎ−ｋ）＋１番目と２（ｎ−ｋ）＋２番目
のＤＦＦ１３が含まれており、２（ｎ−ｋ）＋１番目の
同期信号が立ち上がる際の制御信号線はＬｏ状態である
ので、ｋ番目の節３７の後段のＤＦＦ１３はＬｏ状態で
あり、２（ｎ−ｋ）＋２番目の同期信号が立ち上がる際
の制御信号線は、Ｈｉ状態であるのでｋ番目の関節の前
段のＤＦＦ１３は、Ｈｉ状態となる。このため、図４に
おける第１駆動線には通電がなされ、一方、第２駆動線
には通電がなされない。

【００２５】従って、同期信号が入力されない第２時間
領域においては、ｋ番目の節３７に配置された一対の形
状記憶合金のうち、第１駆動線に接続された方だけが加
熱され、変態温度を越えて節３７を所定方向に屈曲させ
る。第１時間領域においてシフトレジスタで制御信号が
転送される間には、２（ｎ−ｋ）＋１番目のビットがＨ
ｉ状態となる瞬間もあるが、第１時間領域の長さが第２
時間領域や形状記憶合金薄膜パターン３５の昇温に要す
る時間よりも充分に短ければ、実用上は問題ない。この
条件が満たされない場合には、ＤＦＦ用スイッチング用
トランジスタの間にラッチ回路を設けることで回避する
こともできる。このように第１時間領域と第２時間領域
を１つの単位時間として繰り返し、第１時間領域におけ
る制御信号パルスを変えることによって、任意の節３７
をどちらの方向にも屈曲させることができる。

【００２６】このような構成によれば、制御回路、電熱
線ヒーター、駆動回路が一体形成され、組立工程が無し
で、発生力量と変位量が大きい多関節駆動機構を得るこ
とができる。また、各部の配線もリソグラフィー技術で
成されるので、ワイヤーボンディングなどの方法と比べ
て大幅に小型化できる。

【００２７】なお、図１３に示した方法では、多関節マ
ニピュレータの各節３７は、形状記憶合金の記憶された
形状に対応してどちらかの方向に屈曲させることができ
るだけであるが、駆動手段のフィードバック制御によっ
て各節３７を任意の角度に曲がった状態で制御する方法
について以下に説明する。

【００２８】これにはいくつかの方法が考えられるが、
まず、電熱ヒーター部分の温度を用いて制御する方法に
ついて説明する。先に説明した構成の実施例において
は、電熱ヒーターの発熱体としてＴｉ薄膜を用いたが、
これを抵抗値の温度依存性が大きい材料に置き換える。
例としては導電性有機薄膜や変態温度の非常に低いＴｉ
−Ｎｉ合金が挙げられる。後者は実用温度範囲でオース
テナイト相となり、この領域では抵抗値の温度依存性が
比較的大きいため利用可能となる。これは超弾性を示す
ので、駆動体の形状記憶合金の変態時の歪みが大きい場
合でも塑性変形による電熱ヒーター部分の信頼性の問題
がない点でも特に望ましい。

【００２９】このような構成とした上で、形状記憶合金
部分の変位量の温度依存性を利用した、温度によるフィ
ードバック制御を行う方法について、図１４を用いて説
明する。ここでは図１３の説明の際と同様に、多関節マ
ニピュレータはｎ個の節を有し、電子回路は全体として
２ｎビットのシフトレジスタを構成している。

【００３０】このタイムチャートから分かるように、制
御における単位時間を第１、第２、第３の３つの時間領
域に分けて考える。第１時間領域においては２ｎ個の同
期信号パルスが出力され、その最初の立上り時に前段の
ビットの状態が転送される。従って第１時間領域を通じ
て、この図１４のように最初に１つだけ制御信号線にパ
ルスを与えると、順次各ビットが１つだけＨｉ状態とな
り、そのビットに対応した電熱ヒーターが通電される。
この際の電流量をモニターすることで、各電熱ヒーター
の抵抗値から温度を検出することができる。このように
検出された温度を基に通電すべき電熱ヒーターを決定し
て、図１３において説明したのと同じ方法で第２時間領
域で必要なパルスを入力して、この状態を第３時間領域
で保持する。

【００３１】この後、このタイムチャートには図示して
いないが、制御信号線をＬｏ状態としたまま同期信号線
に２ｎ個のパルスを出力して、各ＤＦＦをＬｏ状態とし
てから第１時間領域の処理に戻る。このような処理を充
分に短い周期で行えば、きめ細かいフィードバックによ
って各駆動体の形状記憶合金を所定の温度に維持するこ
とができる。

【００３２】次に、ピエゾ型歪みセンサーを用いてフィ
ードバック制御する方法に関して変形例を、図１から図
１２を用いて説明した実施例と異なる点について、図１
５から図１８を用いて説明する。まず、図１５に示すよ
うにＮ型低濃度領域３の中に形成されたＮウェル４を、
後に電熱線ヒーターパターンが形成される領域にもコの
字型に形成し、更にＮ型低濃度拡散層３に形成する電子
回路を図１６に示すように変更する。これは前述した図
３の回路に更に２ビットのＤＦＦとスイッチング用トラ
ンジスタを追加したもので、追加された部分には第１ピ
エゾ抵抗検出線端子領域１０１と第２ピエゾ抵抗検出線
端子領域１０２を含んでいる（図１６を参照）。

【００３３】更に、図１７に示すように、図７に示した
コンタクト孔２７を、第１ピエゾ抵抗検出線端子領域１
０１と第２ピエゾ抵抗検出線端子領域１０２および後に
電熱線ヒーターパターンが形成される領域にコの字型に
形成されたＮウェル４の両端にも形成する。ここで、コ
の字型に形成されたＮウェル４の両端のコンタクト孔の
部分は後に形成される第２金属配線層とオーミックコン
タクトをとるため、Ｎ型高濃度拡散層９が形成されてい
る。

【００３４】次に、図１８に示すように、図７で説明し
た配線の他に、電熱線パターンの下部に設けられた２つ
のピエゾ抵抗素子となるＮウェルの一方を第１ピエゾ抵
抗検出線端子領域１０１のコンタクト孔２７と接続する
第１ピエゾ抵抗検出配線１０３と電熱線パターンの下部
に設けられた２つのピエゾ抵抗素子となるＮウェルの他
方を第２ピエゾ抵抗検出線端子領域１０２のコンタクト
孔２７と接続する第２ピエゾ抵抗検出配線１０４を形成
する。

【００３５】後は、図８から図１２に示したのと同様の
手順で多関節マニピュレータを完成させる。ＥＣＥ（el
ectrochemical controlled etching）処理においては、
図１６に示したこの回路構成では、電熱線ヒーター部分
の下部のｎウェル領域も電源線と接続されているので、
電子回路を形成したＮ型低濃度領域と同様にこの領域を
残存させることができる。

【００３６】制御方法は基本的には図１４に示したのと
同様であるが、節内のＤＦＦの数が２倍となっているの
で、第１及び第２時間領域において２倍の数の同期信号
パルスが必要となる。第１時間領域においては１つのパ
ルスを順次転送し、第１及び第２ピエゾ抵抗検出配線が
通電状態となったときの電流値をモニターすることで、
形状記憶合金部分の下部のＮウェル領域のピエゾ抵抗効
果によって各形状記憶合金部分の変位量を知ることがで
きる。このように検出された形状記憶合金部分の変位を
基に通電すべき電熱ヒーターを決定して、第２時間領域
で必要なパルスを入力して、所定の電熱ヒーター配線を
通電状態にして、この状態を第３時間領域で保持する。
この後、制御信号線をＬｏ状態としたまま同期信号線に
４ｎ個のパルスを出力して、各ＤＦＦをＬｏ状態として
から第１時間領域の処理に戻る。このような処理を充分
に短い周期で行えば、きめ細かいフィードバックによっ
て各駆動体の形状記憶合金を所定の変位に維持すること
ができる。

【００３７】次に、駆動体の形状記憶合金自体の抵抗値
の変化を利用して多関節マニピュレータを制御する方法
に関して、図１から図１２を用いて説明した実施例と異
なる点について、第１９図から図２２を用いて説明す
る。

【００３８】まず、Ｎ型低濃度領域３に含まれる電子回
路を第１９図に示すように変更する。これは図３の回路
に更に２ビットのＤＦＦ１３とスイッチング用トランジ
スタ１４を追加したもので、追加された部分には第１駆
動体抵抗検出線端子領域２０１と第２駆動体抵抗検出線
端子領域２０２を含んでいる。ここで、第１及び第２駆
動体抵抗検出線端子領域２０１，２０２の一方は，入力
電源線端子領域１５と出力電源線端子領域２１ではな
く、別に用意された入力抵抗検出電源線端子領域２０３
と出力抵抗検出電源線端子領域２０４に接続されてい
る。ただし、図示していないが、回路内の４個のＤＦＦ
１３の電源は、図３及び図１６の場合と同様に入力電源
線端子領域１５から供給される。

【００３９】次に、図２０に示すように、図７で説明し
た配線の他に、一方の電熱線パターンの両側と第１駆動
体抵抗検出線端子領域２０１のコンタクト孔２７と接続
する第１駆動体抵抗検出配線２０５と、他方の電熱線パ
ターンの両側と第２駆動体抵抗検出線端子領域２０２の
コンタクト孔と接続する第２駆動体抵抗検出配線２０６
及び入力抵抗電源線と出力入力抵抗電源線を接続する抵
抗検出配線２０７を形成する。

【００４０】次に、図２１及び図２２に示すように、ポ
リイミドより成る第３の層間絶縁膜２０８を形成し、こ
の第１及び第２の駆動体抵抗検出配線の先端に、リソグ
ラフィー工程によってコンタクト孔２０９を形成し、更
に、図８の場合と同様に、この上に厚さ５０μｍの形状
記憶合金薄膜をスパッタによって形成し、更に、この上
にポリイミド膜を塗布し、これをリソグラフィー工程に
よってエッチングして、駆動体となる形状記憶合金薄膜
パターン３５とその上部のポリイミド膜３６を形成す
る。

【００４１】この後、図１０から図１２に示したのと同
じ手順で、多関節マニピュレータを完成させる。また、
制御方法は、基本的には先に述べたピエゾ抵抗素子を用
いた場合と同じである。ここで、形状記憶合金部分の抵
抗値検出のために、電子回路や電熱ヒーターと異なった
電源を用いているのは、駆動体として用いる形状記憶合
金部分の抵抗値が電熱ヒーターと比較して非常に小さい
ため、形状記憶合金部分の抵抗値検出時に加熱されたり
するので、これを防止するためである。

【００４２】なお、これまで電熱ヒーターの温度、駆動
体と一体化されたピエゾ素子の変位量、駆動体の形状記
憶合金の抵抗値による制御方法について述べたが、これ
らを組み合せてより精度の高いフィードバック制御を行
うこともできる。

【００４３】実際に、このような制御を行うには、モニ
ターされた電流値から、電熱ヒーターの温度、ピエゾ素
子の変位量、或は形状記憶合金部分の抵抗とを求め、更
に、それを駆動体としての形状記憶合金部分の変位量に
換算して、制御信号パルスを発生させるといったことが
必要である。これらを実現させるための電子回路は多関
節マニピュレータの１番目の関節の電子回路（図１の低
濃度Ｎ型領域２の部分）に内蔵するのが特に望ましい。
本発明が目的とするマイクロシステムにおける多関節マ
ニピュレータは、全体のシステムの中の１つの機能ユニ
ットとして使用されるが、機能ユニットの内部で、この
ような高度の信号制御が可能であれば、全体として大規
模なシステムを構築する上で、非常に有利である。更
に、駆動体やセンサーの固有の特性値についての情報を
第１関節の電子回路に形成したＲＯＭに書き込んでおく
等すれば、機能素子としての多関節マニピュレータの汎
用性を高めることができる。

【００４４】ここまでは、相異なる方向に関節を屈曲さ
せるように作用する一対の形状記憶合金を用いた駆動機
構について説明してきたが、形状記憶合金は特殊な熱処
理によっていわゆる全方位形状記憶が可能であり、これ
を利用すれば、１つの関節当たり１つの駆動体で駆動機
構（手段）を構成することができる。このような実施例
を第２３図から図２７を用いて説明する。

【００４５】まず、図１及び図２に示したのと同様の手
順で、半導体基板１に電子回路領域を形成するが、Ｎ型
低濃度領域３に形成する回路は図２３に示すようにす
る。図２３から知れるように、これは前述した図３の回
路を半分にしたものであり、このため、一組の駆動線の
端子領域３０１を有する。

【００４６】次に、図２４に示すように、第２層間絶縁
膜１２を形成した後、図２３の１５から１８、２１から
２４、及び３０１の各領域に、コンタクト孔３０２を形
成する。

【００４７】次に、図２５に示すように第２金属配線層
となるＡｌのリソグラフィー工程によって、Ｎ型低濃度
領域に形成した各々の隣り合う電子回路の電源線、ＧＮ
Ｄ線、同期信号線、制御線のコンタクト孔を接続して、
第２金属配線層による、電源配線２８、ＧＮＤ配線２
９、同期信号配線３０、制御配線３１及び駆動線の端子
領域３０１からの駆動配線３０３を形成する。

【００４８】次に、図２６及び図２７に示すように、ポ
リイミドよりなる第３層間絶縁膜３０４を形成した後、
駆動配線３０３の先端にコンタクト孔３０５を形成し、
更にＴｉ薄膜のリソグラフィー工程によって駆動体へエ
ネルギーを供給する手段たる電熱ヒーターパターン３０
６を形成し、更に、図２７で示すように、その上にポリ
イミドより成る第４層間絶縁膜３０７を形成する。

【００４９】次に、図２８に示すように、形状記憶合金
薄膜をスパッタした後、リソグラフィー工程によって駆
動体となる形状記憶合金３０８を形成する。この後は先
に説明したのと同様に、基板の形状記憶合金薄膜等を形
成した側の主面を保護膜によって保護した上で、Ｎ型低
濃度領域２及び３に１Ｖの電圧を印加しながら、ＥＣＥ
処理によってＮ型低濃度領域以外の領域の半導体基板１
をエッチングによって除去する。この後、フッ酸溶液等
によってシリコン酸化膜の第１層間絶縁膜１０のＮ型低
濃度領域以外の露出した領域をエッチング除去してから
表面保護膜を除去し、柔軟なポリイミド膜によって覆わ
れた配線及び電熱線パターンと、その下部に部分的に残
存した電子回路を構成する半導体領域と、上部に形成さ
れた形状記憶合金が一体化された駆動手段を得る。この
後、形状記憶合金に対して適当な変形を加えながら熱処
理を行うことによって、全方位形状記憶処理を行う。こ
れを多関節構造体に組み込めば、多関節マニピュレータ
として機能させることができる。制御方法については１
関節の駆動体が１つになっただけで基本的には、第１３
図で説明したのと同じである。先に述べたような方法
で、センサーを組み込めば任意の屈曲角にフィードバッ
ク制御できることは言うまでもない。

【００５０】ここまで、形状記憶合金に曲げ変位を形状
記憶させることによって駆動させる多関節マニピュレー
タについて説明してきたが、形状記憶合金は一般的に伸
縮を形状記憶させた方が大きな力量が得られる。図２９
から図３２を用いてこのような実施例について説明す
る。

【００５１】まず、図１から図７までと同様な手順で、
電子回路、配線及び電熱ヒーターを形成した後、第３層
間絶縁膜となるポリイミド膜とポジ型レジスト膜形成
し、フォト工程によってレジスト膜を露光・現像して、
レジストパターン４０２を形成する。

【００５２】この後、図３０及び図３１に示すように、
スパッタによる形状記憶合金薄膜と、ポリイミド膜を順
次形成し、これをリソグラフィー工程によってエッチン
グして駆動体となる形状記憶合金薄膜パターン４０３と
その上部のポリイミド膜４０４を形成する。

【００５３】この後、有機溶剤等でレジストパターン４
０２を選択的に除去すると、図３０中Ｅ−Ｅ線に沿う断
面を示す図３１のように、形状記憶合金薄膜パターン４
０３の部分は電熱ヒーターパターン２６及びポリイミド
膜４０４と一方の端部のみで固定されることになる。

【００５４】続いて、これまで説明したのと同様なＥＣ
Ｅ処理と第１層間絶縁膜１０の除去を行う。この後で形
状記憶合金を伸縮方向に形状記憶処理し、駆動機構体ａ
を完成させる。次に、図３２に示すような多関節構造体
ｂを用意する。これは前述した図１０に示したものとほ
とんど同じであるが、取付け部３９は各節３７で、４個
づつとなっている。

【００５５】次に、この多関節構造体ｂに前記駆動機構
体ａを図３３に示すように取り付ける。これも図１２に
示した方法と似ているが、一対の形状記憶合金薄膜パタ
ーン部分３５は多関節構造体ｂの両側面で２つの節３７
にまたがる４つの取付け部３９に取り付けられ、形状記
憶合金はこの４つの内の両端の取付け部３９ａで固定さ
れ、他の中間の２つの取付け部３９ｂでは横方向に自由
に動くことができる。ここで、電熱ヒーターと第２及び
第３絶縁層の部分は、図３３におけるＦ−Ｆ線に沿う断
面図である図３４から分かるように、両端の固定された
取り付け部３９ａの、形状記憶合金薄膜パターン部３５
に対して固定された方の一端のみで固定されている。

【００５６】このように構成すれば、一方の電熱ヒータ
ーを加熱した際に、その部分の形状記憶合金が収縮し
て、多関節構造体ｂの関節部が屈曲する。また、その駆
動体ｂの形状記憶合金部分と電熱ヒーター部分が一端の
みで固定されているため、形状記憶合金の大きな変位に
対して電熱ヒーターが大きな歪みを受けることはない。
一般に、構造体の関節部で同じだけに屈曲角を得ようと
した場合、屈曲よりも収縮の方が大きな歪みを必要とす
るので、このような対策がなされることが望ましい。

【００５７】これまでは、駆動体としての形状記憶合金
を駆動機構体に一体形成するため、絶縁された電熱ヒー
ター部分にスパッタとリソグラフィー工程によって、形
状記憶合金薄膜パターン３５を形成する方法について説
明してきたが、あらかじめ形状記憶処理を施した形状記
憶合金部材を、絶縁された電熱ヒーター部分に張り付け
てもよい。また、駆動体ｂには形状記憶合金に限らず、
電圧又はそれによって発生する熱等によって変位する素
材を用いれば、これらの実施例で開示された、柔軟な配
線によって相互に接続された電子回路群や、それと一体
形成された電極、、又は電熱ヒーター等によって駆動用
エネルギ供給手段を構成することができる。

【００５８】ところで、これまでの実施例においては、
配線としてスパッタによるＡｌ薄膜を用いてきたが、関
節数が多く、多関節マニピュレータの全長が長くなる
と、配線抵抗が正常な動作を阻害するので配線幅を大き
くする必要があり、これが小型化を阻害する要因とな
る。この問題を回避するための方法について、図１から
図６までの工程を経た後の工程について図３５から図３
８を用いて、以下に説明する。

【００５９】まず、図３４に示すように、図７と同様の
配線パターンを２００ｎｍ程度のスパッタによるＰｔ薄
膜５０１で形成する。次に、図３５のＧ−Ｇ線に沿う断
面を示す図３６に示すように、１０μｍのポリイミド５
０２と１μｍのＡｌを形成し、Ｐｔの配線パターンの反
転パターンでＡｌをエッチングし、Ａｌパターン５０３
を形成する。次に、図３７に示すように、ＲＩＥによっ
てＡｌをマスクとしてポリイミド５０２を異方性エッチ
ングして開口部５０４を形成する。

【００６０】この後、図３８に示すようにＡｌパターン
５０３を選択的に除去してからテトラメチルアンモニウ
ムハイドロオキサイドと硫酸銅の混合液によって、Ｐｔ
が露出した部分に選択的に銅５０５を１０μｍ無電解メ
ッキする。この後は図９以降と同じ手順で多関節マニピ
ュレータを完成させる。この方法では、配線に比較的厚
く、しかも抵抗率が小さい銅を配線として利用できるの
で、配線抵抗を大幅に低減できる。

【００６１】このように、配線抵抗を大幅に低減し、更
に制御回路のスイッチングＴｒに駆動能力の大きなバイ
ポーラトランジスタを用いるなどすれば、前記駆動体に
極細の形状記憶合金ワイヤーを用いることで、電熱ヒー
ターでなく、直接に形状記憶合金ワイヤーを通電加熱す
ることも可能である。このような方法で構成した多関節
マニピュレータの概念的構成の例が図３９と図４０でそ
れぞれ示す。ここでは、多関節構造体６０１には、配線
６０２で相互に接続されたアクチュエータ制御チップ６
０３によるアクチュエータ制御チップアレーが取り付け
られ、第４図に示したと同様な構成における回路におけ
る第１及び第２の駆動線端子領域が一対の極細形状記憶
合金ワイヤー６０４の両端に直接に接続されている。図
３９のものではその多関節マニピュレータがパイプ状の
硬性部６０６の外周に設けられ、図３９のものではその
多関節マニピュレータが関節６０７の屈曲部分に対応す
る軟性部６０５とそれ以外の硬性部６０６よりなるパイ
プに収められている。

【００６２】多関節マニピュレータの各関節の制御を任
意でなく、順次にした場合の多関節マニピュレータの制
御回路を図４１に示す。図４１において、６０は抵抗で
あり、（６１−１）〜（６１−ｎ）は、デプレッション
形ＭＯＳ−ＦＥＴで、（６２−１）〜（６２−ｎ）は形
状記憶合金（ＳＭＡ）である。６０は入力電圧を抵抗分
割し、（６１−１）〜（６１−ｎ）のＦＥＴのドレイン
に抵抗分割分の電圧を与える抵抗であり、（６１−１）
〜（６１−ｎ）のＦＥＴは、形状記憶合金（６２−１）
〜（６２−ｎ）に通電を行わせるスイッチング素子であ
る。

【００６３】この図４１で示す構成において、入力電圧
Ｖを上げていき、Ｖ₁ がゲート・ソース間しゃ断電圧Ｖ
_GSよりも大きくなったとき、（６１−１）のＦＥＴがＯ
Ｎし、（６２−１）の形状記憶合金に定電流が流れる。
それ以外のＦＥＴ（６１−２）〜（６１−ｎ）は、途中
にかましてある抵抗６０により入力電圧Ｖが分圧され
て、Ｖ_GS(OFF) ＞Ｖ₂ ＞Ｖ₃ ＞Ｖ₄ …＞Ｖ_n となり、Ｆ
ＥＴ（６１−２）〜（６１−ｎ）はＯＦＦとなってい
る。

【００６４】ここで、更に入力電圧Ｖを上げていくと、
Ｖ₂ ＞Ｖ_GS(OFF) となりＦＥＴ（６１−２）もＯＮし、
ＳＭＡ（６２−２）にも定電流が流れる。以上の事を繰
り返す事によって、最終的にはＶ₁ ＞Ｖ₂ ＞Ｖ₃ ＞…＞
Ｖ_n ＞Ｖ_GS(OFF) となり、ＳＭＡ（６２−１）〜（６２
−ｎ）を入力電圧によって順次的に通電を行わせる事が
できる。

【００６５】なお、この例では、形状記憶合金（ＳＭ
Ａ）の通電制御を行うのにＦＥＴのスイッチング動作を
使用していたが、これに限らず、スイッチング素子とし
て、ツェナーダイオードを使用した図４２に示す回路例
のものでもよい。

【００６６】図４２において、（６５−１）〜（６５−
ｎ）はＳＭＡであり、（６３−１）〜（６３−ｎ）はツ
ェナーダイオードで、（６３−１）〜（６３−ｎ）のツ
ェナー電圧をＶ_ZD1 ，Ｖ_ZD2 ，Ｖ_ZD3 ，〜，Ｖ_ZDn と
し、Ｖ_ZD1 ＜Ｖ_ZD2 ＜Ｖ_ZD3 ＜…＜Ｖ_ZDn とする。６４
はスイッチングダイオードで、（６５−１）〜（６５−
ｎ）のＳＭＡに定電圧がかかる様にしてある。

【００６７】そこで、この図４２において、入力電圧Ｖ
を上げていき、Ｖ＞Ｖ_ZD1 となった時に、（６３−１）
のツェナーダイオードからツェナー電流が流れ、ＳＭＡ
（６５−１）に通電する。更に、入力電圧Ｖを上げてい
き、Ｖ＞Ｖ_ZD2 となった時に、（６３−２）のツェナー
ダイオードからツェナー電流が流れ、ＳＭＡ（６５−
２）にも通電する。

【００６８】この事を繰り返していくと、最終的にはＶ
＞Ｖ_ZDn となり、（６５−１）〜（６５−ｎ）のＳＭＡ
を全て通電する。入力電圧Ｖを上げていったときにツェ
ナー電圧の低いツェナーダイオードから流れるツェナー
電流が大きくなっても、６４のスイッチングダイオード
によって定電圧となっているので、（６５−１）〜（６
５−ｎ）のＳＭＡは全て均等な伸縮を行う。上記の事か
ら、入力電圧ＶによってＳＭＡ（６５−１）〜（６５−
ｎ）を順次的に通電を行わせる事ができる。

【００６９】また、上記ではツェナーダイオード（６３
−１）〜（６３−ｎ）のツェナー電圧をＶ_ZD1 ＜Ｖ_ZD2
＜…＜Ｖ_ZDn と順次に並べていたが、この順番を変える
事によって、あらかじめ決められた湾曲動作を行う事も
できる。以上の事から、多関節マニピュレータをシーケ
ンシャルに動作させる場合には、ＳＭＡの通電制御線が
２本だけで構成することができる。

【００７０】

【発明の効果】以上説明したように本発明によれば、小
型化がなされたフレキシブル電子回路基板及びその製造
方法並びに該フレキシブル電子回路基板を組み込んだマ
ニュピレータが得られ、これを機械的な複雑な組み立て
工程を行なうことなしに容易に製造することができる。

【図面の簡単な説明】

【図１】Ｐ型低濃度半導体基板上にＮ型低濃度領域を形
成した説明図。

【図２】前記Ｎ型低濃度領域にウェルを形成した説明
図。

【図３】前記Ｎ型低濃度拡散領域にＣＭＯＳ集積回路及
び層間絶縁膜を形成した配置説明図。

【図４】ＣＭＯＳ集積回路の構成の説明図。

【図５】電熱線パターンの配置図。

【図６】コンタクト孔の配置図。

【図７】第２金属配線層の配置構成の説明図。

【図８】形状記憶合金薄膜パターンとポリイミド膜を形
成した配置説明図。

【図９】図８のＡ−Ａ線に沿う形状記憶合金薄膜パター
ンとポリイミド膜を形成した積層構造の断面図。

【図１０】（ａ）は多関節構造体の側面図、（ｂ）は同
じくその平面図。

【図１１】図１０中のＢ−Ｂ線に沿う断面図。

【図１２】（ａ）は駆動機構を多関節構造体に取り付け
てなる多関節マニピュレータの側面図、（ｂ）は同じく
その平面図。

【図１３】多関節マニピュレータの制御信号の波形図。

【図１４】多関節マニピュレータをフィードバック制御
を行うための信号の波形図。

【図１５】変形例のパターン説明図。

【図１６】集積回路の構成の説明図。

【図１７】コンタクト孔の配置図。

【図１８】形状記憶合金薄膜パターンとポリイミド膜を
形成した配置説明図。

【図１９】集積電子回路の構成の説明図。

【図２０】配線パターンの説明図。

【図２１】配線パターンの説明図。

【図２２】図２１中Ｃ−Ｃ線に沿うその積層構造の断面
図。

【図２３】集積電子回路の構成の説明図。

【図２４】コンタクト孔の配置構造の説明図。

【図２５】配線構造の説明図。

【図２６】電熱ヒーターパターンの説明図。

【図２７】図２６中Ｄ−Ｄ線に沿うその積層構造の説明
図。

【図２８】形状記憶合金の配置パターンの説明図。

【図２９】レジストパターンの配置説明図。

【図３０】形状記憶合金薄膜パターンの配置説明図。

【図３１】図３０中Ｅ−Ｅ線に沿うその積層構造の断面
図。

【図３２】（ａ）は多関節構造体の側面図、（ｂ）はそ
の平面図。

【図３３】（ａ）は前記多関節構造体に駆動機構を組み
付けたその側面図、（ｂ）はその平面図。

【図３４】図３３におけるＦ−Ｆ線に沿う断面図。

【図３５】配線パターンの配置説明図。

【図３６】図３５のＧ−Ｇ線に沿う断面図。

【図３７】開口部を形成した積層構造の断面図。

【図３８】その開口部に無電解メッキをした積層構造の
断面図。

【図３９】（ａ）は他の多関節マニピュレータの斜視
図、（ｂ）は（ａ）中Ｈ−Ｈ線に沿う断面図。

【図４０】（ａ）はさらに他の多関節マニピュレータの
斜視図、（ｂ）は（ａ）中Ｉ−Ｉ線に沿う断面図。

【図４１】制御回路の構成説明図。

【図４２】他の制御回路の構成説明図。

【符号の説明】

１…半導体基板、１３…Ｄ型フリップフロップ、１４…
スイッチング用トランジスタ、２６…電熱線パターン、
２８…電源配線、３５…形状記憶合金薄膜パターン、３
７…節、３８…接続部、ａ…駆動機構体、ｂ…多関節構
造体。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 利昌 東京都渋谷区幡ヶ谷２丁目43番２号 オ リンパス光学工業株式会社内 (56)参考文献 特開 平２−261078（ＪＰ，Ａ) 特開 平２−30484（ＪＰ，Ａ) 特開 昭61−193494（ＪＰ，Ａ) 特開 昭60−176292（ＪＰ，Ａ) 特開 昭58−121698（ＪＰ，Ａ) 実開 昭63−179083（ＪＰ，Ｕ) 実公 昭63−36651（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05K 3/20 H05K 3/06 B25J 19/00 B25J 18/06

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 所定の第１の導電型を有する基台上に所
   定の間隔を置いて前記第１の導電型とは異なる第２の導
   電型を有する半導体領域を複数形成する半導体領域形成
   工程と、 前記複数の半導体領域のそれぞれに所定の半導体電子回
   路を形成する半導体電子回路形成工程と、 前記複数の半導体電子回路同士を電気的に接続するため
   の柔軟性を有する信号線を形成する信号線形成工程と、 前記基台における前記複数の半導体電子回路側の面に柔
   軟性を有する所定の絶縁膜を形成する絶縁膜形成工程
   と、 前記複数の半導体領域のそれぞれに所定の電圧を印加し
   つつ、前記基台を電気化学エッチング処理し、前記複数
   の半導体電子回路を前記絶縁膜上に残した状態で前記基
   台を除去する基台除去工程と、 を有することを特徴とするフレキシブル電子回路基板の
   製造方法。
2. 【請求項２】 所定の第１の導電型を有する基台上に所
   定の間隔を置いて前記第１の導電型とは異なる第２の導
   電型を有する半導体領域を複数形成する半導体領域形成
   工程と、 前記複数の半導体領域のそれぞれに所定の半導体電子回
   路を形成する半導体電子回路形成工程と、 前記複数の半導体電子回路同士を電気的に接続するため
   の柔軟性を有する信号線を形成する信号線形成工程と、 前記基台における前記複数の半導体電子回路側の面に柔
   軟性を有する所定の絶縁膜を形成する絶縁膜形成工程
   と、 前記複数の半導体領域のそれぞれに所定の電圧を印加し
   つつ、前記基台を電気化学エッチング処理し、前記複数
   の半導体電子回路を前記絶縁膜上に残した状態で前記基
   台を除去する基台除去工程と、 を有する製造方法で製造されたことを特徴とするフレキ
   シブル電子回路基板。
3. 【請求項３】 所定の駆動信号を受けて駆動される複数
   の駆動体と、 所定の第１の導電型を有する基台上に所定の間隔を置い
   て前記第１の導電型とは異なる第２の導電型を有する半
   導体領域を複数形成する半導体領域形成工程と、前記複
   数の半導体領域のそれぞれに対して前記複数の駆動体の
   それぞれに対応した駆動体制御用の複数の半導体電子回
   路を形成する半導体電子回路形成工程と、所定の複数の
   半導体電子回路を形成する半導体電子回路形成工程と、
   前記複数の半導体電子回路同士を電気的に接続するため
   の柔軟性を有する信号線を形成する信号線形成工程と、
   前記基台における前記複数の半導体電子回路側の面に柔
   軟性を有する所定の絶縁膜を形成する絶縁膜形成工程
   と、前記複数の半導体領域のそれぞれに所定の電圧を印
   加しつつ、前記基台を電気化学エッチング処理し、前記
   複数の半導体電子回路を前記絶縁膜上に残した状態で前
   記基台を除去する基台除去工程と、を有する製造方法で
   製造されたフレキシブル電子回路基板と、 前記複数の半導体電子回路と前記複数の駆動体のそれぞ
   れが対応して設けられ、前記駆動体の駆動により互いに
   屈曲する複数の関節構造体と、 を有することを特徴とするマニュピレータ。
4. 【請求項４】 所定の熱エネルギを受けて変形自在な複
   数の形状記憶合金と、 前記複数の形状記憶合金のそれぞれに対応して設けられ
   た複数の発熱駆動体と、 所定の第１の導電型を有する基台上に所定の間隔を置い
   て前記第１の導電型とは異なる第２の導電型を有する半
   導体領域を複数形成する半導体領域形成工程と、前記複
   数の半導体領域のそれぞれに対して前記複数の発熱駆動
   体のそれぞれに対応した発熱駆動体制御用の複数の半導
   体電子回路を形成する半導体電子回路形成工程と、前記
   複数の半導体電子回路同士を電気的に接続するための柔
   軟性を有する信号線を形成する信号線形成工程と、前記
   基台における前記複数の半導体電子回路側の面に柔軟性
   を有する所定の絶縁膜を形成する絶縁膜形成工程と、前
   記複数の半導体領域のそれぞれに所定の電圧を印加しつ
   つ、前記基台を電気化学エッチング処理し、前記複数の
   半導体電子回路を前記絶縁膜上に残した状態で前記基台
   を除去する基台除去工程と、を有する製造方法で製造さ
   れたフレキシブル電子回路基板と、 前記複数の半導体電子回路と前記複数の発熱駆動体と前
   記複数の形状記憶合金のそれぞれが対応して設けられ、
   前記発熱駆動体の駆動により互いに屈曲する複数の関節
   構造体と、 を有することを特徴とするマニュピレータ。
5. 【請求項５】 所定の駆動信号を受けて駆動される複数
   の駆動体と、 前記複数の駆動体のそれぞれの駆動状態を検知する、前
   記複数の駆動体のそれぞれに対応した複数の検知手段
   と、 所定の第１の導電型を有する基台上に所定の間隔を置い
   て前記第１の導電型とは異なる第２の導電型を有する半
   導体領域を複数形成する半導体領域形成工程と、 前記複数の半導体領域のそれぞれに対して前記複数の駆
   動検知手段の検知結果に基づき前記複数の駆動体のそれ
   ぞれを制御する駆動体制御用の複数の半導体電子回路を
   形成する半導体電子回路形成工程と、前記複数の半導体
   電子回路同士を電気的に接続するための柔軟性を有する
   信号線を形成する信号線形成工程と、前記基台における
   前記複数の半導体電子回路側の面に柔軟性を有する所定
   の絶縁膜を形成する絶縁膜形成工程と、前記複数の半導
   体領域のそれぞれに所定の電圧を印加しつつ、前記基台
   を電気化学エッチング処理し、前記複数の半導体電子回
   路を前記絶縁膜上に残した状態で前記基台を除去する基
   台除去工程と、を有する製造方法で製造されたフレキシ
   ブル電子回路基板と、 前記複数の半導体電子回路と複数の駆動体のそれぞれが
   対応して設けられ、前記駆動体の駆動により互いに屈曲
   する複数の関節構造体と、 を有することを特徴とするマニュピレータ。
6. 【請求項６】 所定の熱エネルギを受けて変形自在な複
   数の形状記憶合金と、 前記複数の形状記憶合金のそれぞれに対応して設けられ
   た複数の発熱駆動体と、 前記複数の発熱駆動体のそれぞれの発熱駆動状態を検知
   する、前記複数の発熱駆動体のそれぞれに対応した複数
   の発熱駆動検知手段と、 所定の第１の導電型を有する基台上に所定の間隔を置い
   て前記第１の導電型とは異なる第２の導電型を有する半
   導体領域を複数形成する半導体領域形成工程と、前記複
   数の半導体領域のそれぞれに対して前記複数の発熱駆動
   検知手段の検知結果に基づき前記複数の発熱駆動体のそ
   れぞれを制御する発熱駆動体制御用の複数の半導体電子
   回路を形成する半導体電子回路形成工程と、前記複数の
   半導体電子回路同士を電気的に接続するための柔軟性を
   有する信号線を形成する信号線形成工程と、前記基台に
   おける前記複数の半導体電子回路側の面に柔軟性を有す
   る所定の絶縁膜を形成する絶縁膜形成工程と、前記複数
   の半導体領域のそれぞれに所定の電圧を印加しつつ、前
   記基台を電気化学エッチング処理し、前記複数の半導体
   電子回路を前記絶縁膜上に残した状態で前記基台を除去
   する基台除去工程と、を有する製造方法で製造されたフ
   レキシブル電子回路基板と、 前記複数の半導体電子回路と前記複数の発熱駆動体と前
   記複数の形状記憶合金のそれぞれが対応して設けられ、
   前記発熱駆動体の駆動により互いに屈曲する複数の関節
   構造体と、 を有することを特徴とするマニュピレータ。
7. 【請求項７】 所定の第１の導電型を有する基台上に所
   定の間隔を置いて前記第１の導電型とは異なる第２の導
   電型を有する半導体領域を複数形成する半導体領域形成
   工程と、 前記複数の半導体領域のそれぞれに所定の半導体電子回
   路を形成する半導体電子回路形成工程と、 前記複数の半導体電子回路同士を電気的に接続するため
   の柔軟性を有する信号線を形成する信号線形成工程と、 前記基台における前記複数の半導体電子回路側の面に柔
   軟性を有する所定の絶縁膜を形成する絶縁膜形成工程
   と、 前記複数の半導体領域のそれぞれに所定の電圧を印加し
   つつ、前記基台を電気化学エッチング処理にて除去し、
   前記基台に形成された前記半導体電子回路と前記信号線
   を前記絶縁膜に転写する基台除去工程と、 を有することを特徴とするフレキシブル電子回路基板の
   製造方法。
8. 【請求項８】 所定のＰ型半導体基台上に所定の間隔を
   おいて複数のＮ型半導体領域を形成するＮ型半導体領域
   形成工程と、 前記複数のＮ型半導体領域のそれぞれに所定の半導体電
   子回路を形成する半導体電子回路形成工程と、 前記複数の半導体電子回路同士を電気的に接続するため
   の柔軟性を有する信号線を形成する信号線形成工程と、 前記Ｐ型半導体基台における前記複数の半導体電子回路
   側の面に柔軟性を有する所定の絶縁膜を形成する絶縁膜
   形成工程と、 前記複数のＮ型半導体領域のそれぞれに所定の電圧を印
   加しつつ、前記Ｐ型半導体基台を電気化学エッチング処
   理し、前記複数の半導体電子回路を前記絶縁膜上に残し
   た状態で前記Ｐ型半導体基台を除去するＰ型半導体基台
   除去工程と、 を有することを特徴とするフレキシブル電子回路基板の
   製造方法。