JP3361527B2

JP3361527B2 - メモリパッケージ、コンピュータシステム及びそれらの活線挿抜方法

Info

Publication number: JP3361527B2
Application number: JP52154996A
Authority: JP
Inventors: 誠一阿部; 博健山形; 一成加納
Original assignee: 株式会社日立製作所
Priority date: 1995-01-11
Filing date: 1995-01-11
Publication date: 2003-01-07
Anticipated expiration: 2018-01-07
Also published as: WO1996021895A1; US6058039A

Description

【発明の詳細な説明】技術分野本発明は、コンピュータシステムの記憶装置における
活線挿抜技術に関し、特に、バッテリーバックアップに
よりデータ（プログラムを含む）を保持する記憶素子を
用いて、バッテリーバックアップ中のコンピュータシス
テムのメモリパッケージを、それに保持されたデータを
消失することなく、追加又は交換を可能とする技術に関
する。

背景技術主電源（商用電源）を印加した状態でパッケージを挿
抜できる技術として、特開昭63−153899がある。

また、バッテリーバックアップのパッケージの技術と
して、特開昭61−163423がある。

更に、活線挿抜するための給電方法として特開平５−
46281のように、活線挿抜するパッケージの電源と活線
挿抜しないパッケージの給電系を別ける方法がある。

これらの従来技術では、バッテリーバックアップして
いる状態において、そのバッテリーバックアップの対象
となっているパッケージを活線挿抜することについては
考慮されていなかった。

また、活線挿抜する給電系において、挿抜の際の電源
電圧の変動については、十分な配慮がされていなかっ
た。

かかる従来技術においては、バッテリーでコンピュー
タシステムの記憶装置をバックアップしながら、そのバ
ッテリーバックアップの対象となっている記憶素子の搭
載されたパッケージを、活線で挿抜することは考えられ
ていなかった。

この原因は、種々、考えられるが、１）保守の際には、一旦、電源を切断して、コンピュー
タシステムをダウンさせてから、ハードウエア及びソフ
トウエアの保守を行うことが、一般的であったこと２）記憶装置のみならず、コンピュータシステムは、専
門家の手よって扱われ、専門知識を有する操作者が必要
であったことが主な原因である。ところが、 1b）コンピュータシステムの構成要素である周辺機器の
信頼性が高まり、無停止の運転時間が長くなってきたこ
と 1c）無停止のコンピュータシステムにおいて、プログラ
ム（ソフトウエア）の交換や、データの収集・保全を行
う要望が強まったこと 2b）小型のコンピュータシステム、いわゆる、パソコン
の性能が上がり、一個人であっても簡便にコンピュータ
システムを使えることが要求されて来たこと等の理由から、電池駆動又はバッテリーバックアップを
行いながら、コンピュータシステムのメモリパッケージ
を、それに保持されたデータを消失することなく、追加
又は交換を可能とする技術が必要とされるに至った。

更に、電池バックアップを行うメモリパッケージにDR
AMを用いることは希である。この理由は、DRAMが、その
メモリ機能の達成にリフレッシュを要し、消費電力がSR
AMに比べて大きいためである。

本願の発明者らは、以上の状況の下で、かかる要望に
答えるべく、記憶装置の開発を行った。その際、セルフ
リフレッシュ機能（通常の消費電流に比べて微小な電流
でデータの保持のみを行う機能）を有するDRAM素子を搭
載したメモリパッケージを、バッテリーバックアップ中
のコンピュータシステムに活線挿抜すると、従来のコネ
クタピンの長短による挿抜機構だけでは、活線挿抜が失
敗することを発見した。そして、この原因が、DRAMのセ
ルフリフレッシュ機能への切り替え制御が実行されてい
ないことにあることを発見した。

また、メモリパッケージの挿入の際に突入電流が生
じ、これが挿入対象以外の他のメモリパッケージに悪影
響を与えることを見出した。

つまり、バッテリーバックアップ中にパッケージを挿
入すると、主電源がないために、挿入パッケージの制御
回路が動作しない。このため、通常のバッテリーバック
アップ状態の数十倍の電流が、活線（バッテリーバック
アップ中）で挿入したパッケージに搭載されたDRAMメモ
リで消費され、バックアップ用の電池が急速に消費さ
れ、バッテリーバックアップの時間が極端に短くなって
しまう。最悪の場合、それまでバッテリーバックアップ
されていた他のメモリパッケージのデータが消失する。

このようなDRAMメモリを用いなくとも、主電源がない
ために挿入パッケージの制御回路が動作しないのは、好
ましくない。

また、突入電流によって、バックアップ電源の大きな
電圧変動が生じ、他のメモリパッケージへ悪影響を与
え、論理回路の誤動作を生じさせる。この技術的課題
は、単に、給電系を分けるだけでは十分には解決されな
い。

従来技術では、活線挿抜する給電系において、１つの
電流容量の大きなパッケージと１つの電流容量の小さな
パッケージを、同一の給電ラインで給電する場合に、電
流容量の大きなパッケージを抜去すると、装着してある
電流容量の小さなパッケージの電源変動が大きくなり、
誤動作又は破壊が生ずる。

発明の開示本発明では、コンピュータシステムに主電源が印加さ
れていない状態で、バッテリーバックアップの対象とな
るパッケージを挿入した場合に、活線挿抜を達成しつ
つ、挿入したパッケージのバックアップ用電源（バッテ
リー）の電流を微少にする機能を提供する。

更に、本発明では、電流容量の大きなパッケージを挿
抜しても、電流容量の小さなパッケージが誤動作又は破
壊しない給電技術を提供する。

このため、本発明では、Ａ）メモリパッケージに搭載したバッテリーバックアッ
プを必要とするメモリの電源ラインと、メモリパッケー
ジのバッテリーバックアップ用電源ラインとを接続する
スイッチであって、１）主電源がオフのとき、パッケージの挿抜に際し、オ
フを維持する機能、２）主電源がオンのとき、パッケージの挿入に際し、第
１の時定数でオンとなり、パッケージの抜去に際し、第
２の時定数でオフとなる機能、３）パッケージが挿入された状態で主電源がオンからオ
フとなったとき、オンの状態を維持する機能を有するス
イッチをメモりパッケージに有する。

Ｂ）コンピュータシステムの筐体内部に配置されたイン
ダクタと、パッケージ内部に配置されたダイオードを直
列接続する給電系とする。そして、電流容量の大きなパ
ッケージと電流容量の小さなパッケージの給電系ライン
を別け、各々の給電系ラインにおいて、抜去するパッケ
ージの電流容量より装着中のパッケージの電流容量が大
きくなるように給電系を構成する。また、各々の給電系
ラインをダイオードを介して１つの電源装置から給電す
るよう構成する。

この結果、Ａ）メモリパッケージにおける消費電力を抑制できるた
め、バッテリーバックアップ中にメモリパッケージを活
線挿抜できる。メモリパッケージに流入又は流出する突
入電流を減少できる。

主電源が印加されていないバッテリーバックアップ中
に、パッケージを挿入する際に、パッケージのバッテリ
ー電源電流が微少となるため、バックアップバッテリー
に蓄積された電気容量を浪費しない。

Ｂ）突入電流の発生防止と、回路基板その他のパッケー
ジの抜去の際のスパーク放電を防止できる。パッケージ
挿入時の突入電流を小さくする機能により、電源変動が
小さくなり、挿抜の対象外の他のパッケージに対して誤
動作するような悪影響を与えない。

電流容量の大きなパッケージと電流容量の小さなパッ
ケージの給電系ラインを別けたので、電流容量の大きな
パッケージを挿抜しても、電流容量の小さなパッケージ
に影響が無い。また、同一給電系ラインの電流容量の大
きなパッケージは、パッケージ負荷が小さいため電源変
動が小さい。これにより、パッケージの誤動作及び破壊
を防止できる。更に、ダイオードを介して給電するとダ
イオードにより各給電ライン間のノイズの回り込みがな
く１つの電源で各給電ラインの給電ができる。

図面の簡単な説明図１は、本発明の一適用例であるディスクアレイ装置
の概略構成を示す図である。

図２は、図１のディスク制御装置301の左半分の詳細
を示す図である。

図３は、図１のディスク制御装置301の右半分の詳細
を示す図である。

図４は、本発明の第１の実施例であるメモリパッケー
ジ１と、コンピュータシステムとの接続を説明するため
の図である。

図５は、図４のメモリパッケージ１のスイッチ111の
回路構成を示す図である。

図６は、図４のメモリパッケージ１のスイッチ115の
回路構成を示す図である。

図７は、図４のメモリパッケージ１のスイッチ112の
回路構成を示す図である。

図８は、図４のメモリパッケージ１の制御回路114の
回路構成を示す図である。

図９は、図４のメモリパッケージ１の制御回路113の
回路構成を示す図である。

図10は、本発明の第２の実施例であるメモリパッケー
ジ１と、コンピュータシステムとの接続を説明するため
の図である。

図11は、本発明の第３の実施例であるメモリパッケー
ジ１と、コンピュータシステムとの接続を説明するため
の図である。

図12は、図11のメモリパッケージ１のスイッチ119の
回路構成を示す図である。

図13は、図11のメモリパッケージ１の制御回路113の
回路構成を示す図である。

図14は、本発明の第４の実施例であるメモリパッケー
ジ401と、コンピュータシステムとの接続を説明するた
めの図である。

図15は、本発明の第１の実施例であるディスクアレイ
装置の複数のパッケージと、複数の給電系との接続を説
明するための図である。

図16は、図１のディスクアレイ装置の外観を説明する
ための図である。

図17は、本発明の第２の適用例であるワークステーシ
ョン又はパーソナルコンピュータ、ノートパソコンと、
本発明の実施例であるメモリパッケージとの関係を説明
するための図である。

図18は、本発明の一実施例であるメモリパッケージを
上から見た外観図である。

図19は、図18のメモリパッケージを下から見た斜視図
である。

図20は、図５、図６などで示されるトランジスタスイ
ッチの立上がり特性を説明するためのグラフである。

尚、以下に符号を説明する。

11・・・電源制御回路、 12・・・制御回路、 13・・・キャッシュメモリ、 14・・・共有メモリ、 15・・・パッケージ12V電源ライン、 16・・・パッケージ5V電源ライン、 17・・・パッケージ3.3V電源ライン、 18、19・・・バッテリーバックアップする素子の電源
ライン、１、21、22、23、24、25、401、402、403・・・メモ
リパッケージ（キャッシュメモリボード）、 31、32、33、34・・・チャネルアダプタボード、 41、42、43、44、45、46、47、48・・・ディスクアダ
プタボード、 51、52、53、54・・・ターミネータボード、 61、62、81、82・・・12V電源ユニット、 63、64、65、83、84、85・・・5V電源ユニット、 66、67、86、87・・・3.3V電源ユニット、 71、72、73、74、91、92、93、94・・・3.3Vバッテリ
ー電源ユニット、 111・・・第１のスイッチ、 112・・・第２のスイッチ、 113・・・第１のスイッチの制御回路、 114・・・第２のスイッチの制御回路、 115、119・・・スイッチ、 117、1172、1173・・・コネクタ、 200・・・コンピュータシステム、 201、211・・・12V主電源ライン、 202、212・・・5V主電源ライン、 203、204、213、214・・・3.3V主電源ライン、 205、206、215、216・・・バッテリーバックアップさ
れた3.3V電源ライン、 207、217・・・5Vバイアス電源ライン、 208、218・・・3.3Vバイアス電源ライン、 209・・・グランド電源ライン、 221、222、223、224・・・突入電流抑止素子（抵抗、
インダクタ等）、 231、232・・・システムバス、 241、242、243、244・・・チャネル、 251、252、253、254・・・SCSIインタフェースライ
ン、 2501・・・メモリパッケージ25のメモリ素子搭載部
分、 261、262・・・主電源ライン、 271、272、273、274、275、276、278・・・ディスク
ドライブ装置、 281、282・・・電源ユニット、 291、292・・・ホストCPU、 300・・・ディスクアレイ装置、 301・・・ディスク制御装置、 404・・・主電源、 405・・・バッテリー、 406・・・放電回路、 407・・・充電回路、 408・・・逆流防止回路、 409・・・半導体スイッチ、 410・・・半導体スイッチ制御回路410、 411・・・揮発性半導体メモリ、 412・・・主電源ライン、 413・・・バッテリー電源ライン、 414・・・メモリ制御回路、 415・・・メモリ電源ライン 611・・・12V電源回路、 612、652、672、673、712、116、1161、1162、1163・
・・ダイオード、 651・・・5V電源回路、 671・・・3.3V電源回路、 711・・・バッテリー電源回路、 1121、1133、1193・・・PMOSトランジスタ、 1122、1142、1143、11311、11312、11321、11322、11
311、1134、1135、1194、1196、1197・・・抵抗、 1123、1144、1136、11313、11323・・・キャパシタ、 1141・・・電源監視回路、 11111、1151、1131、1132、1191、1195・・・NMOSト
ランジスタ。

発明を実施するための最良の形態以下、本発明の実施例を図面に基づいて説明する。

１）ディスクアレイ装置その他コンピュータシステムに
ついて：図１から図16を用いて、本発明の第１の実施例である
ディスクアレイ装置を中心に説明する。しかし、本発明
はこれに限られず、図17に示すワークステーション、デ
スクトップパソコン又はノートパソコンその他コンピュ
ータシステムに適用できる。例えば、これらの装置に複
数のスロットを設け、コネクタ1172（図17）を設ける。
そして、メモリパッケージ24を活線で挿抜しても良い。

また、メモリパッケージ25（図18、図19）のメモリ容
量を大きくするために、例えば、PCMCIAの規格のメモリ
カードに、メモリ素子格納部分2501を設けても良い。

更に、メモリパッケージのコネクタ1173が、例えば、
PCMCIAのメモリカードの規格や、SIMMの規格の制限を受
けるときは、後述する図４のコネクタ117のピン長に示
されるように、メモリパッケージの挿抜の際に、コネク
タピンの接触の順序を規定すべく、コンピュータシステ
ムでピンの接触の設定を行う必要がある。

また、図４、図14のそれぞれに点線で示すように、電
池を追加することで、システムから抜去したメモリパッ
ケージ単独で、それまでコンピュータシステムとの間で
遣り取りしていたデータ又はプログラムを、メモリパッ
ケージ内部に格納又は保持しておくことができる。

図16に本発明の第１の実施例であるディスクアレイ装
置（RAID）300の外観を示す。

ディスクアレイ装置300は、中央処理装置であるCPU20
0と接続され、この指示に基づき、制御されている。操
作パネル3001には、ディスクアレイ装置の冗長度の情報
や、物理ドライブ情報のデータ識別子その他ディスクア
レイ装置300内部の情報が適宜、表示され、また、種々
の操作ボタンが配置されている。

図１にディスクアレイ装置300の構成を示す。図２及
び図３にディスク制御装置301の内部構成を示す。図２
の下半分、中央付近に示すメモリパッケージ１、21及び
図３の下半分、中央付近に示すメモリパッケージ22、2
3、並びに、そのれらの接続部分について、図４以降に
説明する。

図１において、ディスクアレイ記憶装置300は、ディスク制御装置301と、複数のディスクドライブ装置271、272、273、274、27
5、276、277、278と、複数の電源ユニット281、282、283、284から構成され
る。

図２及び図３において、ディスク制御装置301は、複数の電源ユニット61、62、63、64、65、66、67、7
1、72、73、74、81（図３）、82、83、84、85、86、8
7、91、92、93、94と、複数のディスクアダプタボード41（DKA:図２）、42、
43、44、45（図３）、46、47、48と、チャネルアダプタボード31（CHA:図２）、32、33（図
３）、34と、メモリパッケージ（又はキャッシュメモリボード）１
（図２）、21、22（図３）、23と、ターミネータボード51（TM:図３）、52、53（図
２）、54と、複数の給電ライン201（図２）、202、203、204、20
5、206、207、208、211（図３）、212、213、214、21
5、216、217、218と、複数のバス231（図３）、232で構成される。ここで、
給電ラインは、活線挿入時の突入電流を防止する電流抑
制素子221（図２）、222、223（図３）、224を有する。

これらの素子は、具体的には、インダクタ又は抵抗等
の受動回路素子を用いるのが経済的である。能動素子、
例えば、突入電流防止の機能を有する専用ICを用いても
良い。

インダクタを用いたときの本発明の実施例では、例え
ば、図４や図15に示すように、システムの筐体内のイン
ダクタと、メモリパッケージの内部のダイオードとが直
列に接続されている。

この構成において、インダクタは、メモリパッケージ
の挿入に際し、突入電流を抑制でき、かつ、電源電圧の
変動を小さくできる。インダクタは、システムの筐体内
部に設置できるので、大きさに制約を受けない。更に、
パッケージ毎にダイオードに比べ高価なインダクタを搭
載せずに済む。

また、ダイオードは、メモリパッケージの抜去に際
し、電圧の変動が他のパッケージに回り込むことを防止
できる。更に、１つの電源にインダクタ経由と直接接続
の２つの経路の電源ラインを設定できる。

インダクタは、システムの筐体内部に設けるので、イ
ンダクタの外形寸法の設定自由度が確保できる。また、
インダクタに直列に、メモリパッケージ内部で、ダイオ
ードが接続されているため、インダクタの突入電流抑制
機能が働き、ダイオードの容量を小さく設定できる。小
容量のダイオードは外形寸法が小さいため、メモリパッ
ケージの外形寸法の設定の自由度を損なわない。

ディスクアダプタボード（DKA）は、ディスクドライ
ブ装置とのデータ転送を行うSCSIインタフェース251
（図２）、252、253（図３）、254を制御する機能を有
する。

チャネルアダプタボード（CHA）は、複数のホストCPU
291、292とのデータ転送を行うチャネル241（図２）、2
42、243（図３）、244を制御する機能を有する。

メモリパッケージ（キャッシュメモリボード）は、ホストCPU291、292と、ディスクドライブ装置との間
でデータを一時的に保持するキャッシュメモリ13（図
２）と、ディスクアダプタ、チャネルアダプタ、及び、キャッ
シュメモリの制御情報を保持する共有メモリ14と、前記２種類のメモリを制御する制御回路12と、主電源が印加されない状態でメモりパッケージを挿入
した場合、バッテリー電源又はバッテリーバックアップ
された電源への電源電流を微小にする機能を持つ電源制
御回11を有している。

図１に示すディスクアレイ記憶装置300は、２つの給
電系を有する。（図２、図3;給電系については後述す
る。）このため、片方の給電系が故障しても、ディスクアダ
プタボード、チャネルアダプタボード、メモリパッケー
ジ、ターミネータボード及びバスが動作し、ディスクア
レイ記憶装置300が停止しないように構成されている。

更に、各給電系も、それぞれ複数の電源ユニット、デ
ィスクアダプタボード、チャネルアダプタボード、メモ
リパッケージがあり、活線挿抜が可能になっている。

また、メモリパッケージでは、キャシュメモリ13と共
有メモリ14の給電を分けて、共有メモリ14のバッテリー
バックアップ期間を長くすることと、キャッシュメモリ
13が破損したときに、重要な共有メモリ14の内容を消失
しない構成としている。

このディスクアレイ記憶装置300において、ディスク
制御装置301の主電源61、62、63、64、65、66、67がオ
フとなり、メモリパッケージ21がバッテリー71、72、7
3、74によりデータを保持している場合に、メモリパッ
ケージ１が新たに挿入されると、メモリパッケージ１の
有する電源制御回路11が機能して、バッテリーからメモ
リパッケージ１に過度の電力が供給されない。このた
め、バックアップ電池の消耗が回避され、活線挿入が可
能となり、既に装置300に搭載されていたメモリパッケ
ージ21のデータを消失することがない。

メモリパッケージ１と、その接続を図４に示す。

メモリパッケージ１は、バッテリーバックアップの対
象となる複数のメモリパッケージ１、21、その他活線挿
抜の機能を達成する回路素子を有している。

メモリパッケージ１の周辺の回路要素として、バッテリー電源ユニット71、3.3V主電源ユニット67、
5V主電源ユニット65、12V主電源ユニット61と、バックプレーンの12V主電源ライン201、バックプレー
ンの5V主電源ライン202、バックプレーンの3.3V主電源
ライン203、バックプレーンのバッテリーバックアップ
された3.3V電源ライン204、バックプレーンのグランド
電源ライン207、バックプレーンの活性挿抜用5Vバイア
ス電源ライン209と、メモリパッケージ１又は21の挿入時の突入電流防止イ
ンダクタ221が有る。

ここで、バックプレーンとは、コネクタ類を有し、シ
ステムの筐体に固定された回路基板の支持部材をいう。
バックプレーンのコネクタに、回路基板が装着され、機
械的に固定され、電気的に接続される。

電源ユニット61、65、67、71は、電源回路611、651、
671、711と、ダイオード612、652、672、673、712から
なる。そして、各電源ユニットは、これらのダイオード
を介して、バックプレーンの電源ライン201、202、20
4、203に、それぞれ、接続している。このため、電源オ
フの際にダイオードが逆バイアスとなり電流が逆流しな
いので、主電源オフの際に、バッテリー電源への切り替
えや、主電源故障時の予備電源への切り替えが可能にな
っている。

バッテリーバックアップの対象となる複数のメモリパ
ッケージ１、21は、それぞれが、電源制御回路11と、メ
モリ13と、制御回路12を有する。

メモリパッケージ１において、電源制御回路11は、バッテリーバックアップされた電源ライン204と、メ
モリパッケージ１に搭載したバッテリーバックアップの
対象であるメモリ13（DRAM素子）の電源ライン18とを接
続する第１のスイッチ111、主電源ライン201、202、203に電圧が印加された場合
に、第１のスイッチ111をオンに制御する制御回路113、バッテリーバックアップされた電源ライン204と、パ
ッケージ１に搭載したバッテリーバックアップの対象で
あるメモリ13（DRAM素子）の電源ライン18とを接続する
第２のスイッチ112、バッテリバックアップの対象であるメモリ13（DRAM）
の電源ライン18に電圧が印加された場合に、第２のスイ
ッチ112をオンにする制御回路114、 3.3V主電源ライン203と、メモリパッケージ１の3.3V
電源ライン17とを接続する第３のスイッチ115、 5Vバイアス電源ライン209と、5V電源ライン202とを接
続するダイオード116、及び、コネクタ117を有する。

第１のスイッチ111の一実施例を図５に示す。

NMOSトランジスタ1111を用いると、電源ライン18の電
源電圧V1を、制御信号1182の電圧VgからNMOSトランジス
タのスレッシュルド電圧Vthを引いた値になるように制
御できる。従って、制御信号1182により電源ライン18の
電圧V1の立上り時間を制御できる（図20）。この立上が
りは、CRの時定数で定まる曲線に従う。（図20）。

メモリパッケージの挿入に際し、先ず、電源ライン20
4が接続され、次に、主電源ライン201等が接続されるこ
とで、制御信号1182が立上がる。図５のようなFETスイ
ッチを用いることで、漏れ電流の微小な、高いオフ抵抗
が得られる。また、回路構成が簡素で信頼性が高い。１
つのトランジスタで、緩やかに電源電圧を立上げること
ができる。

第３のスイッチ115の一実施例を図５に示す。

スイッチ115も、図５の例と同様に、NMOSトランジス
タ1151とすれば、スイッチ111と同様な制御ができる。
従って、制御信号1183により、電源ライン17の電圧V1'
の立上がり時間を制御できる。

制御回路113（図４）の一実施例を図９に示す。

主電源ライン201、202、203に電圧が印加された場合
に、第１のスイッチ111をオンにする制御回路113は、 NMOSトランジスタ1131、1132、 PMOSトランジスタ1133、抵抗11311、11312、11321、11322、11331、1134、113
5と、キャパシタ11313、11323、1136、で構成される。

主電源ライン201、202、203のいずれかに電圧が印加
されない場合は、いずれかの主電源ラインが0Vとなる。
このため、抵抗1134により、出力信号（制御信号）1182
又は1183は0Vとなる。

主電源ライン201、202、203の全てに電圧が印加され
る場合は、NMOSトランジスタ1131、1132がオンとなっ
て、PMOSトランジスタ1133がオンとなる。これにより、
抵抗1135及びキャパシタ1136の直列回路に電圧が印加さ
れ、抵抗1135とキャパシタ1136の時定数で制御信号118
2、1183が上昇する。

尚、抵抗11311、11312及び抵抗11321、11322は、主電
源202、203の電圧値でNMOSトランジスタ1131、1132のス
レッショルド電圧Vthを超えるように値を設定する。

キャパシタ11313、11323は、抵抗11311、11312の並列
抵抗値及び抵抗11321、11322の並列抵抗値との時定数
が、主電源202、203の立上がり時間より大きくなるよう
に設定する。

これにより、NMOSトランジスタ1131、1132のスレッシ
ョルド電圧Vth、及び抵抗11311、11312、11321、11322
の偏差（バラツキ）を、主電源202、203の立上がり時間
と、キャパシタ11313、11323により設定した時定数との
時間差で吸収できる。この結果、高価な電源監視ICを使
用せずに、経済的な回路構成にできる。

第２のスイッチ112（図４）の一実施例を図７に示
す。

第２のスイッチ112は、PMOSトランジスタ1121、キャ
パシタ1123、及び抵抗1122で構成する。

第２のスイッチ112で、制御信号1181がオープン状態
で電源ライン18の電圧がスイッチ112に印加されると、
キャパシタ1123と抵抗1122でゲート電圧を電源ライン18
の電圧とほぼ同一の値にするため、PMOSトランジスタ11
21はオフになる。

また、第２のスイッチ112は、制御信号1181がロール
ベル（約0V）の場合にオンとなる。そして、ゲートバイ
アス用の電源が不要のため、バッテリーバックアップ電
源だけで動作できる。尚、バッテリーバックアップ中の
電流を小さくするため、抵抗1122の抵抗値を大きくす
る。このため、キャパシタ1123は、PMOSトランジスタ11
21のゲート容量に比べ十分に大きくし、ゲート電圧の立
上り時間を速くする値を選ぶとともに、ノイズの影響を
受けないように容量を設定する必要がある。

制御回路114（図４）の一実施例を図８に示す。

制御回路114は、バッテリーパックアップの対象であ
るメモリ13の電源ライン18に電圧が印加された場合に、
第２のスイッチ112をオンとするように、制御信号1181
を制御する。

図８において、制御回路114は、電圧監視回路11441、
抵抗1142、1143及びキャパシタ1144で構成される。

電源監視回路1141は、入力信号1145が指定電圧以下の
場合、出力信号（制御信号）1181をオープンとする。指
定電圧以上の場合、出力信号1181をローレベル（約0V）
とする。

尚、抵抗1142、1143及ぴキャパシタ1144は、電源ライ
ン18の電圧V1の立上り時間より、時定数が大きくなるよ
うに設定する。

これにより、電源ライン18が完全に立ち上がった状態
で、制御回路114が機能して、出力信号1181がローレベ
ルとなる。この結果、第２のスイッチ112は、オンとな
る。

また、バッテリーパックアップ中の電源電流を小さく
するため、抵抗1142、1143の抵抗値を大きくする。この
ため、制御回路114が外部からの電磁ノイズの影響を受
けないように、キャパシタ1144の容量を設定する必要が
ある。

メモリパッケージ１をシステムに挿入するときは、コ
ネクタ117（図４）において、最初にグランド電源ライ
ン207が挿入され、２番目に電源ライン209、204、203が
挿入され、３番目に電源ライン202、201が挿入される。
この順番となるように、コネクタ117のピン長が設定さ
れている。尚、抜去する場合は逆の順番となる。

Ａ）図４において、メモリパッケージ21をバッテリーバ
ックアップ中に、メモリパッケージ１を挿入する場合を
説明する。

コンピュータシステムがバッテリーバックアップ中で
あるため、電源61、65、67はオフである。このとき、電
源ライン201、202、203、207、209は、約0Vとなってい
る。このため、制御回路113のスイッチ制御信号1182及
び1183が約0Vとなっている。

これにより第１のスイッチ111、第３のスイッチ115は
オフである。

そして、電源ライン18には供給電源がないため約0Vと
なり、制御回路114の出力信号1181はオープンとなる。
これにより、第２のスッイチ112（図４）はオフとな
り、バッテリーバックアップされた3.3V電源ライン204
からパッケージ１で消費される電力は微少となる。なぜ
なら、メモリ13において電力が殆ど消費されず、制御回
路12、113、114において消費される電力に見合った電流
しか、メモリパッケージ１に流れないためである。

このため、3.3V電源ライン204の電力が、メモリ13に
て消費される事が無く、節電が為されるので、バックア
ップ電池を浪費することがなくなり、パッケージ21のバ
ッテリーバックアップ時間を短かくする問題が解消され
る。

即ち、メモリパッケージ１を活線挿入する際に、従来
例では、電源ライン204を介して、相当量の電力がメモ
リパッケージ１のメモリ13にて消費されていた。この現
象のため、バックアップ電池が急速に消費され、活線挿
抜作業の完了を待たずに、バックアップ電池が空になっ
てしまう問題が解消された。

メモリパッケージ１を活線抜去するときは、低消費電
力モードが維持されているメモリパッケージを抜き去る
ことになるので、やはり、問題はない。

Ｂ）主電源61、65、67がオンの状態で、即ち、電力に余
裕がある条件下で、メモリパッケージ１をシステムに活
線挿抜する場合を説明する。

挿入に際し、コネクタ117において、図４の１、２、
３の順序でコネクタの配線が装着される。

メモリパッケージ１が装着されると、主電源61、65、
67が印加される。このとき制御回路113（図９）は、主
電源201、202、203の電圧の立上がりより遅い、抵抗113
5とキャパシタ1136で定まる時定数で、スイッチ制御信
号1182及び1183を立ち上げる。

第１のスイッチ111及び第３のスイッチ115（図４）
は、電源ライン204の電源電圧V1及び電源ライン203の電
源電圧V1'を、制御信号1182及び1183の立上り時間で立
ち上げる。このため、突入電流を小さく維持しながら、
制御回路12及びメモリ13へ電源を接続できる。この結
果、動作しているパッケージ21を誤動作するような電源
変動をシステムに対して与えない。

主電源61、65、67を印加している条件でメモリパッケ
ージ１を抜去する場合を説明する。

コネクタ117のピン長の設定により、電源ライン201が
最初に抜けるため、制御回路113（図９）の出力信号118
2（又は1183）は、１）抵抗1135とキャパシタ1136の時定数から、２）抵抗1134、1135の直列接続の抵抗値とキャパシタ11
36の時定数の間で立ち下がる。

従って、第１のスイッチ111（図５）及び第３のスイ
ッチ115（図６）は、前記時定数で立ち下がるように電
源ライン18及び17をオフにする。

また、電源電圧が前記時定数で立ち下がるので、バッ
テリーバックアップするメモリ13を、バッテリーバック
アップモード、即ち、低消費電力モードに設定する時間
的余裕が生じる。この結果、バッテリーバックアップさ
れた電源ライン204からメモリパッケージ１へ流れ込む
電力を少なくできる。

こうなった状態において、２番目に電源ライン203、2
04、209が抜けるので、パッケージ21に誤動作を与える
ような電源変動が起きない。

Ｃ）メモリパッケージの挿抜とは無関係に、主電源が落
ちてバッテリーバックアップ状態に切り替わり、メモリ
パッケージのデータを保持する場合を説明する。

この場合、制御回路113の出力信号1182及び1183が立
ち下がり、この時定数に従って、第１のスイッチ111、
第３のスイッチ115はオフとなる。

しかし、電源ライン204の電源電圧V1は、第２のスイ
ッチ112がオンになっているので、バッテリー電源71に
より立ち下がらない。バッテリー電源ライン204が落ち
るまで、制御回路114はスイッチ112をオンとするように
制御する。これによりメモリパッケージは、バッテリー
バックアップ状態に移行できる。

図４の構成では、バッテリーバックアップするメモリ
パッケージを、コンピュータシステムの状態に関係な
く、操作者が自由に活線で挿抜することができる。

また、筐体内部のバックプレーンにおいて二重化して
いるため、同一規格の電圧である電源の容量又はバッテ
リーの容量は、それらの追加又は抜去によって変更する
ことができる。

更に、図４において、メモリパッケージ１にバックア
ップ用電池を内蔵しても良い。この場合は、メモリパッ
ケージ１内のバッテリー電源ライン204に、ダイオード
を介してバッテリーの正極を接続し（正極からライン20
4へむ向かう方向がダイオードの順方向となる）、バッ
テリーの負極を接地する。このバックアップ電池内蔵の
メモリパッケージは、図17から図19に示す、例えば、PC
MCIA規格のメモリカードや、SIMMメモリとすることで、
ワークステーション、デスクトップパソコン又はノート
パソコンその他コンピュータシステムに適用できる。こ
の適用の仕方について、図14に示す別の実施例を用いて
更に説明する。

２）第２の実施例について：メモリパッケージ及びその接続回路を構成する第２の
実施例を図10に示す。特に断らない限り、図４と同じ記
号の回路素子は同じ機能を達成する素子である。

本構成ではメモリパッケージ１内で、主電源67とバッ
テリー電源71の両方から、バッテリーバックアップする
メモリ13の電源18に電力を供給できるように、ダイドー
ド1161、1162、1163を設けている。

やはり、第２のスイッチ112と制御回路113、制御回路
114は、図４の回路と同様に動作する。スイッチ119は、
図４の第１のスイッチ111と同一構造で、同様に動作す
る。スイッチ115は、図４の第１のスイッチ111の機能を
兼ねている。

これにより、図４と同様に、主電源67、65、61がオフ
で、バッテリー71によるバックアップ中に、メモリパッ
ケージ１を挿入した場合に、挿入したメモリパッケージ
１で消費される電力を微少にできる。また、5V電源65
を、活線挿抜しても、図１と同様に電圧変動が極めて小
さい。

３）第３の実施例について：メモリパッケージ及びその接続回路を構成する第３の
実施例を図11に示す。特に断らない限り、図４と同じ記
号の回路素子は同じ機能を達成する素子である。

本回路の構成には、12V主電源ユニットが無い。この
ため、スイッチング用のバイアス電圧が低いため、NMOS
トランジスタの電圧降下を無視できない。従って、5V電
源ライン202のスイッチ119（図12）を、制御回路113
（図13）の制御信号1183（1182）で制御することによ
り、図４及び図10の構成の回路と同等の機能を達成して
いる。

また、スイッチ111、112、115、119は、キャパシタと
抵抗で定まる時定数に従ってオンオフするトランジスタ
スイッチから、機械的な接点の断続によるリレー素子へ
置換することが可能である。この場合において、機械的
リレースイッチにすることにより、12V主電源ユニット
がない場合の電源制御回路11を簡素にできる。しかし、
活線挿入の際の突入電流を、キャパシタと抵抗で定まる
時定数に従って制限する機能がなくなる。

４）その他コンピュータシステムについて：図14に、本発明の第４の実施例を示す。

第４の実施例であるコンピュータシステムの回路は、
図14に示すように、複数のメモリパッケージ401、402、403、主電源404、バッテリー405、放電回路406、充電回路4
07、複数のメモリパッケージへ電源を供給する主電源ライ
ン412、バッテリー電源ライン413から構成される。

メモリパッケージ401の電源系統は、逆流防止回路40
8、半導体スイッチ409、半導体スイッチ制御回路410、
揮発性半導体メモリ411、主電源ライン412の状態に応じ
て揮発性半導体メモリ411の動作モードを切り替えるた
めのメモリ制御回路414から構成される。

ディスクアレイ装置の電源が投入された状態におい
は、主電源404から主電源ライン412を通してメモりパッ
ケージ401、402、403へ電力が供給される。そして、逆
流防止回路408を通して、揮発性半導体メモリ411へ電力
が供給される。

これにより、揮発性半導体メモリ411内のデータを正
常に保持し、記憶装置としてのアクセスに応答できる状
態となる。

また、主電源404が投入された状態において、バッテ
リー405は、充電回路407を通して、適宜、充電状態が保
持される。

半導体スイッチ制御回路410は、主電源ライン412又は
メモリ電源ライン415の電圧が規定の範囲内の値であれ
ば、半導体スイッチ409をオン状態で保持している。

更に、メモリパッケージ401は、バックアップ電池を
内蔵しても良い。この場合は、例えば、メモリパッケー
ジ401内のバッテリー電源ライン413に、バッテリー405'
を接続すれば良い。

このバックアップ電池内蔵のメモリパッケージ401'
は、図17から図19に示す、例えば、PCMCIA規格のメモリ
カードや、SIMMメモリとすることで、ワークステーショ
ン、デスクトップパソコン又はノートパソコンその他コ
ンピュータシステムに適用できる。

次に、図14の回路の動作を説明する。

Ａ）コンピュータシステムの主電源がオフとなり、バッ
テリーでバックアップされる過程を説明する。

メモリ制御回路414は、主電源ライン412の電圧降下か
ら主電源404がオフとなることを検出する。そして揮発
性半導体メモリ411を、セルフリフレッシュモードへ切
替える。

ここで、セルフリフレッシュモードとは、揮発性半導
体メモリ411の有する機能であり、通常の消費電力に比
べて微小な電力でデータの保持のみを行うモードをい
う。

かかる切替え指示が発せられて、約100マイクロ秒後
に、揮発性半導体メモリ411がセルフリフレッシュモー
ドへ切り替わると、メモリ電源ライン415の電流は微小
となり、バックアップ用バッテリーは長時間のバックア
ップが可能となる。

揮発性半導体メモリ411の消費電力が微小であるた
め、メモリ電源ライン415の電圧は、瞬断現象を起こさ
ない。従って、半導体スイッチ409はオン状態を維持す
る。このため、バッテリー電源ライン413からメモリ電
源ライン415へ電流を供給し続けることができる。

ここで、メモリパッケージ401、402において、再度、
主電源404がオンとなると、メモリ制御回路414は、主電
源ライン412の規定電圧を検出し、揮発性半導体メモリ4
11に対して、セルフリフレッシュモードから通常動作モ
ードへの切り替え指示を行う。これを受けて、揮発性半
導体メモリ411は、データを保持したままの状態で、記
憶装置としてのアクセスに応答できる状態となる。

Ｂ）メモリパッケージ401、402の揮発性半導体メモリ41
1を、バッテリーバックアップしている状態で、実装位
置No.Aに新たにメモリパッケージ403を挿入した場合を
説明する。

この場合、主電源ライン412とメモリパッケージ403の
メモリ電源ライン415の電圧は規定値以下となってい
る。

半導体スイッチ制御回路410は、半導体スイッチ409を
オフ状態のまま維持し、バッテリー電源ライン413から
電流は供給されない。このため、既に実装されたメモリ
パッケージ401、402に悪影響を与えずに、新たなメモリ
パッケージ403を追加することができる。

５）ディスクアレイ記憶装置の給電系について：以下、図２、図３に示す第１の実施例に基づき、図15
を用いて詳細に説明する。図15は、２つの給電系と２つ
のバスを有する本発明の第１の実施例である。

本実施例では、第１のバス231と第２のバス232を、バ
ックプレーンの信号線層4Aを介して、全てのパッケージ
１、21、22、23に接続する。また、第１のバス231は、
終端パッケージ51、53に接続し、第２のバス232は、終
端パッケージ52、54に接続する。

機能パッケージ１、21と終端パッケージ51、54は、電
源部67がバックプレーンの電源層3Aを介して給電する。
機能パッケージ22、23と終端パッケージ52、53は、電源
部87がバックプレーンの電源層3Aを介して給電する。

ここで、終端パッケージ51、52、53、54は、機能パッ
ケージより電源電流が多いので、機能パッケージ１、21
の給電ライン204と、終端パッケージ51、54の給電ライ
ン203、208とを別けている。

機能パッケージ22、23の給電ライン214と、終端パッ
ケージ52、53の給電ライン213、218も同様に別ける。

ここで、機能パッケージ１、21、22、23は、突入電流
防止回路11、11B、11C、11Dを介して、各機能回路12、1
2B、12C、12Dに給電しているので、パッケージを挿抜し
た際の電源変動が小さくなる。

また、終端パッケージ51、52、53、54は、電源電流が
多く流れるため、直接、終端回路5162、5282、5372、54
52に給電している。これは、突入電流防止回路が介在す
ると、その電圧降下が大きくなるので、これを避けるた
めである。

更に、電源変動を防止するため、ダイオード5161、52
81、5371、5451を介して、給電ライン208、218を、パッ
ケージ挿入時に給電ライン203、213より先に接続する。

これにより、給電ライン203、213が接続するときは、
終端回路5162、5282、5372、5452の電源は印加されてい
るため、電源変動は小さい。また、給電ライン208、218
が接続するときは、これらの電源変動が生ずる。しか
し、インダクタ222、224及びダイオード5161、5281、53
71、5451により、給電ライン203、213の電源変動は小さ
い。

また、電源部67、87は、電源671、871で給電ライン20
3、213と、給電ライン208、218を、ダイオード673、873
を介して給電する。ダイオード672、673、872、873によ
り、電流容量の大きなパッケージの給電ライン208、218
の影響が、給電ライン204、214へ出ないようにしてい
る。

特に、ダイオード672、673、872、873を、電源67、87
に内蔵することにより、電源内のキャパシタ1167、1187
と、ダイオードとの間の配線インダクタがなく、キャパ
シタ1167、1187により電圧変動が小さくなる。また、イ
ンダクタ222、224は給電ケーブルなどのインダクタを利
用しても良い。

本実施例のシステムでは、バス231、232を独立して動
作させ、終端パッケージを各給電系ごとに設けるととも
に、活線挿抜しても電源変動を小さくしているため、シ
ステムを止めることなく電流容量の大きな終端パッケー
ジの交換ができる。

本発明によれば、バッテリーバックアップ状態のメモ
リパッケージを有するコンピュータシステムにおいて、
追加のメモリパッケージを挿入しても、追加されたメモ
リパッケージへバッテリー電源から供給される電力は僅
かとなる。

従って、バッテリー電源の電力を過渡に消費すること
がなく、バッテリーが短時間で容量切れとなることがな
くなるので、メモリパッケージ内のデータをバッテリー
で保持したまま、メモリパッケージの追加及び交換がで
きる。

更に、コンピュータシステムにおいて、複数のメモリ
パッケージのうちの１つを、冗長用としてエラー訂正可
能な構成にすることによって、既に実装されたメモリパ
ッケージの交換を、データを消失させることなく実施で
きる効果がある。

また、本発明のメモリパッケージは、メモリパッケー
ジの保守の際に、他のメモリーパッケージへ、保守対象
のメモリパッケージのデータを退避した後、保守対象と
なるメモリパッケージの交換をし、データを復帰させる
ことが可能である。このため、磁気ディスク装置へデー
タを退避するよりも早く保守ができる効果がある。

更にまた、電流容量の大きいパッケージを活線挿抜し
ても、電流容量の小さなパッケージに影響が無く、パッ
ケージの誤動作及び破壊を防止できる。また、１つの電
源で各給電ラインの給電ができるので経済性を有する。

フロントページの続き (56)参考文献特開平１−175617（ＪＰ，Ａ) 特開平４−253290（ＪＰ，Ａ) 特開昭62−237592（ＪＰ，Ａ) 特開平４−361314（ＪＰ，Ａ) 特開平５−108502（ＪＰ，Ａ) 特開平１−280890（ＪＰ，Ａ) 特開平２−196390（ＪＰ，Ａ) 実開平２−50737（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 1/26 - 1/32 G06F 12/16

Claims

(57)【特許請求の範囲】

【請求項１】（補正後）．コンピュータシステムがバッ
テリバックアップされている状態で、該コンピュータシ
ステムにメモリパッケージを挿入したとき、前記メモリ
パッケージに搭載されたメモリの電源ラインと前記コン
ピュータシステムのバッテリーバックアップ用電源ライ
ンとの接続をオフにするように制御することを特徴とす
る活線挿抜方法。
【請求項２】前記メモリパッケージに搭載されたメモリ
は、ダイナミックランダムアクセスメモリである請求項
１記載の活線挿抜方法。
【請求項３】バッテリーバックアップを必要とするメモ
リと、該メモリの制御回路と、該メモリの電源ライン
と、バッテリーバックアップ用電源ラインと、前記メモ
リの電源ラインと前記バッテリーバックアップ用電源ラ
インと接続するスイッチと、コネクタとを搭載する挿抜
可能なメモリパッケージにおいて、前記スイッチは、前記コネクタから導入される主電源がオフのとき、前記
パッケージ挿抜に際し、オフを維持する機能と、前記主電源がオンのとき、前記パッケージの挿入に際
し、第１の時定数でオンとなる機能と、前記主電源がオンのとき、前記パッケージの抜去に際
し、第２の時定数でオフとなる機能と、前記パッケージが挿入された状態で、前記主電源がオン
からオフとなったとき、オンの状態を維持する機能とを
有するメモリパッケージ。
【請求項４】前記バッテリーバックアップ用電源ライン
に接続され、前記メモリパッケージに内蔵された電池を
有する請求項３記載のメモリパッケージ。
【請求項５】前記コネクタは、複数のピンを有し、前記
パッケージの挿抜に際し、該ピンの挿抜に順序がある請
求項３記載のメモリパッケージ。
【請求項６】バッテリーバックアップを必要とするメモ
リと、該メモリの制御回路と、主電源に接続される前記
メモリの電源ラインと、バッテリーバックアップ用電源
ラインと、前記メモリの電源ラインと前記バッテリーバ
ックアップ用電源ラインとを接続するスイッチとを搭載
する挿抜可能なメモリパッケージにおいて、前記スイッチは、前記主電源がオフのとき、前記パッケージの挿抜に際
し、オフを維持する機能と、前記主電源がオンのとき、前記パッケージの挿入に際
し、第１の時定数でオンとなる機能と、前記主電源がオンのとき、前記パッケージの抜去に際
し、第２の時定数でオフとなる機能と、前記パッケージが挿入された状態で、前記主電源がオン
からオフとなったとき、オンの状態を維持する機能とを
有するメモリパッケージ。
【請求項７】前記バッテリーバックアップ用電源ライン
に接続され、前記メモリパッケージに内蔵された電池を
有する請求項６記載のメモリパッケージ。
【請求項８】（補正後）．第１の電源ラインと第２の電
源ラインとに電力を供給する電源であって、電源の端子
と、前記電源の端子に接続したダイオードと、該ダイオ
ードに接続される前記第１の電源ラインと、インダクタ
又は突入電流防止素子を介して接続される前記第２の電
源ラインとを具備する前記電源と、前記第１の電源ラインとパッケージの内部の電源ライン
とが直接接続され、かつ、前記第２の電源ラインとダイ
オードを介して該パッケージの内部の電源ラインとが接
続されたパッケージとを有することを特徴とするコンピ
ュータシステム。
【請求項９】（補正後）．前記１つの電源に接続される
複数の前記パッケージについて、挿抜に係るパッケージ
の電流容量が、装着中のパッケージの電流容量を越えな
いように、前記挿抜に係るパッケージの電流容量を設定
する請求項８記載のコンピュータシステム。