JP3357240B2 - 集積回路メモリの書込保護方法及び対応する集積回路 - Google Patents
集積回路メモリの書込保護方法及び対応する集積回路Info
- Publication number
- JP3357240B2 JP3357240B2 JP9205996A JP9205996A JP3357240B2 JP 3357240 B2 JP3357240 B2 JP 3357240B2 JP 9205996 A JP9205996 A JP 9205996A JP 9205996 A JP9205996 A JP 9205996A JP 3357240 B2 JP3357240 B2 JP 3357240B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- time
- memory
- microprocessor
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
書込み保護方法の改良と、それを実行するための集積回
路に関するものである。本発明は、特に、カード使用時
に情報が書込まれる集積回路内蔵カードまたはマイクロ
回路内蔵カード、例えば入力動作の前後に収支計算し、
その情報が(カードの読取り・書込み器によって)書込
まれるプリペイドカード、再入力可能なプリペイドカー
ド、銀行カード等に適用される。
妨害・粉飾されてはならない。この命題は銀行カードを
考えれば明らかであり、収支計算結果の書込を改ざんし
て収支が常にプラスになるようにすることは許されては
ならない。
る電場、磁場、その他の物理量(これはメモリの種類に
依存する)をメモリセルに加える。例えば、不揮発性メ
モリに書込む場合には、メモリの論理用電圧よりはるか
に高い書込電圧をメモリセルの少なくとも1つの電極に
加える。特に、EEPROMメモリセルをプログラミン
グする場合にはセルのフローティングゲートへ電荷移動
させるFowler Nordheim効果を得るために、セルのゲー
トとドレインとの間に高い書込電圧を加える必要があ
る。
メモリの内容に妨害を加えることができるということが
分かった。すなわち、電気的に書き換え可能なセル、例
えばEEPROMメモリのメモリセルの状態が変化する
書込サイクルの瞬間は電荷移動という物理現象が最大強
度で起こる時間であるが、この正確な瞬間を知ることが
できるというが分かった。このことは書き換え可能なメ
モリの全てのタイプについて当てはまる。
ルの総書込み時間に対しては常に短いが、この極めて短
時間の間(瞬間)にある種の手段を用いて、書込動作の
物理的変量に妨害を与えてメモリセルの内容を実質的に
変えることができ、このような不正を行って「0」また
は「1」の読取り値を改ざんした場合、集積回路の外的
動作条件の正常性を検証するのに通常用いられている安
全センサでは異常は全く検出できないということが分か
った。
理的変量を加える際の上記の臨界的な瞬間(以下、臨界
時間という)を求め、その時に上記物理的変量を瞬時的
に変化させれば、メモリセルの内容を実質的に変えるこ
とができる。
の臨界時間を求めることができないようにすることにあ
る。
えてセル状態を変化させる書き換え可能な集積回路メモ
リの書込み動作の保護方法の改良であって、本発明方法
の特徴は集積回路を介して外部書込コマンドを受信した
時から内的的にメモリへ上記書込電圧を加えるまでの間
にランダム時間を挿入することにある。
曲線を時間の関数で求めることは不可能になり、上記の
臨界時間は求められなくなる。
は、書込コマンド受信時からこの書込コマンドの実行終
了信号伝送までの間の総経過時間を一定の時間(以下、
一定時間という)にするのが好ましい。この変形例で
は、この一定時間を再プログラム可能にすることができ
る。
タによって減算される点にある。マイクロプロセッサを
備えた集積回路で本発明方法を実施する場合には、ラン
ダム時間値をマイクロプロセッサまたはカウンタによっ
て減算する。
込む書き換え可能な集積回路メモリを有する集積回路に
おいて、集積回路が、書込電圧の供給をランダムに遅延
させるために、各書込コマンドに対してランダム値を発
生する擬似ランダム発生器と、このランダム値を減算す
る少なくとも1つの要素とを備えていることを特徴とす
る集積回路にある。
の上記およびそれ以外の特徴と利点をさらに詳しく説明
するが、本発明が下記実施例に限定されるものではな
い。本発明は電気的変量を加えて書き換えが可能なメモ
リに関するものである。本発明者は、メモリセルの状態
を変化させることが可能になる瞬間、すなわちメモリセ
ルへ電気的変量を供給するサイクルの臨界的な瞬間(臨
界時間)は当業者が求めることができるということを確
認した。全てのメモリにおいてこの瞬間は一回の書込サ
イクル時間より常に短い。電気的に書き換え可能なメモ
リでは、メモリに供給される物理的変量は電圧パルスで
ある。
セルにおける、時間を関数とする書込電圧パルスVeの
供給曲線(a)、(b)を表しており、書込コマンドの
受信時は基準時間「0」で示されている。(a)は従来
技術によるものを、(b)は本発明によるものを示して
いる。これらの曲線と同様な「時間を関数とした特性曲
線」は、書き換え可能な他の全てのタイプの集積回路メ
モリで得られる。
は、マイクロプロセッサμP(図2)または制御回路13
(図3)が電気的に書き換え可能なメモリへの外部書込
コマンドを受信すると、メモリデコーダへの書込電圧パ
ルスVeの供給を制御するためにマイクロプロセッサま
たは制御回路がコマンドを認識し、デコードするのに要
する時間に対応する所定時間t1が経過する。
2−t1と、時間幅Δta=t3−t1とによって特徴
付けられる。書込電圧パルスVeの供給時間は、メモリ
の種類:EPROM、EEPROM等と、書込まれる情
報(0または1)との関数である。書込パルスの立上が
り時間はメモリセルへのストレスを制限するために必要
に応じて制御される。
電圧から形成できる。すなわち、集積回路には集積回路
の論理用給電電圧Vccから高電圧Vppを作る回路が
備えられている。図2に示すように、この発生回路は高
電圧Vppを出す電圧昇圧器1と、所定特性(Δtm、
Δta)の書込電圧Veを発生する電圧調整器2とから
成っている。
を介して集積回路に直接供給される(図3)。この場合
には、集積回路が所定特性(Δtm、Δta)の書込パ
ルスに切換え、それをメモリデコーダへ供給するための
切換整形回路15を有している。
うな手段を用いたとしても、時間を関数とした書込パル
ス(より一般的には、書込み用物理的変量)の供給曲線
(a)は常に同じであり、これは集積回路の物理特性で
ある。従って、この供給曲線が同定できれば、不正行為
者はメモリセルへの正確な書込パルス供給の臨界時間Z
を知ることができ、この臨界時間Zの間に集積回路の機
能パラメータ(電圧、温度、周波数)に何らかの変化を
与えて、書込パルスが加わっているセルの状態を実質的
に修正することが可能になる。
行為を無くすものである。本発明では、外部書込コマン
ドが受信されると、ランダム時間をこの書込コマンドの
受信時からメモリへの書込パルス供給時までの間に挿入
する。図1に示した曲線(b)の例では、コマンドが認
識された時間t1と、書込パルスが印加される時間(す
なわち、図1に示すように書込パルスが立ち上がり始め
る時間)t1′との間に、ランダム時間d1が挿入され
る(d1=t1′−t1)。
化しないので、t2′を書込パルスが高レベルに到達す
る時間とし、t3′をパルスが終わる時間(この例では
下降開始点)とすると、下記の式が得られる: t3′−t1′=Δta、 t2′−t1′=Δtm。
臨界時間Zの前に十分に大きな時間の幅を持たせる必要
がある。しかし、書込動作が過度に遅れないようにする
ために、このランダム時間d1の幅は、書込パルスの時
間幅Δtaの前に過度に大きく取ってはならない。
t3′=t1+d1+Δtaの書込パルスの下降開始時
に終了する。本発明による保護の安全性をさらに良くす
るためには、書込コマンドの受信時からこのコマンドの
実行終了信号の送信時までの間の総経過時間が一定時間
d2となるように選択して本発明によるランダム時間を
隠すのが好ましい。この場合には、下降開始点を検出し
たとしても、それは書込コマンドの実行終了信号とは対
応しなくなり、それは外部書込コマンドを受信してから
(参照符号「0」から)の遅れの経過時間すなわちd2
−t1−Δtaに対応する時間しか分からない。図1か
ら分かるように、曲線(b)では総経過時間d2で表さ
れる窓の中のランダムな位置に曲線(a)があるという
ことは理解できよう。
臨界時間Zの持続時間の前に大きく取り、書込に必要な
最小時間(これは外部書込コマンドの認識およびデコー
ドに必要な時間t1に書込パルス幅Δtaを加えたもの
に等しい)より総経過時間をわずかに長くすることであ
る。本発明方法を用いることによって、集積回路の機能
パラメータ(電圧、温度、周波数)に対してメモリへの
書込み動作が特に敏感になる臨界時間Zを求めることは
不可能ないしは少なくとも極めて困難になる。
タイプのメモリと、内部書込パルス発生回路とを含む集
積回路の例を示している。この例では、集積回路はマイ
クロプロセッサμP、読出専用メモリROM及び不揮発
性読出書込メモリMを含み、これらの(非消耗性)リソ
ースは全てアドレスバスBAとデータバスBAとに接続
されている。より正確には、アドレスバスはROMメモ
リのデコーダ4と不揮発性メモリMのデコーダ5とに接
続され、データバスはROMメモリ(読出し専用)の出
力6と、不揮発性メモリM(書込みと読出しが可能)の
入出力7に接続されている。
は集積回路の外部インターフェースから下記のような信
号をさらに受ける:論理電源電圧Vcc及びVss クロック信号Clk 集積回路の初期化信号Rst 直列入出力データ信号IO1、IO2
高電圧Vppを発生する内部の電圧発生回路を含む。こ
の高電圧発生回路は高電圧Vppを供給する公知の簡単
な構成の電圧昇圧器(チャージポンプ)1と、時間幅Δ
taと立上がり時間Δtmとを有する書込パルスを出す
電圧調整回路2とを含む。これら2つの回路は制御信号
3によって活性化される。
込パルスVeはアドレスデコーダ5を介して不揮発性メ
モリMのセルに供給される。本発明方法ではランダム時
間d1が書込パルス発生回路に対する制御信号3の活性
化を遅延するために使用される。
擬似ランダム発生器8を備え、この擬似ランダム発生器
8はカウンタ9を初期化するのに用いられ、このカウン
タ9の出力RC9は書込パルス発生回路に制御信号3を
送信するのに使用される。
減算値を表す。このカウンタ9にはクロック信号Clk
が供給され、擬似ランダム発生器8には集積回路内部で
発生するクロック信号haが供給される。このクロック
信号haは非安定であるのが好ましい。
IO2から不揮発性メモリの書込命令を受信し、この書
込命令を時間t1でデコードし、擬似ランダム発生器8
からランダム値を読出し、カウンタ9を初期化し、活性
化する。このランダム値はクロック信号Clkの繰り返
し周期で減算される。カウンタ9の減算値が「1」にな
ると出力RC9が書込パルス発生回路(1、2)を活性
化する。
した本発明の好ましい実施例では、集積回路が一定時間
d2に関する情報を記憶したメモリ要素10と、別のカウ
ンタ11とをさらに備えている。
性メモリへの外部書込命令をマイクロプロセッサがデコ
ードし終わる終了時間t1になると、メモリ要素10を読
出みに行き、カウンタ11が初期化され、活性化される。
カウンタ中では一定の継続時間d2を表す値がクロック
信号Clkの繰り返し周期で減算される。カウンタ11で
の減算値が1になると、出力RC11が書込動作の実行
終了信号WFをマイクロプロセッサに送り、マイクロプ
ロセッサは実行終了メッセージを信号IO1、IO2へ
送り返す。
したランダム時間d1と、時間t1と、期間Δtaとを
一定時間d2から減算して値を各書込サイクル毎に書込
パルスの下降開始点で検出してカウンタ11を初期化する
こともできる。
の一つの要素またはヒューズ群にすることができ、1度
だけプログラム可能であるのが好ましいが、応用によっ
てはアクセスの安全性を確保した状態で再プログラム可
能なものにすることができる。例えば、再書込みが可能
なプリペイドカードではこの一定時間d2を書込み時毎
に変えることができる。
路に対してはこの一定時間d2を決めておき、他の回路
に対しては一定範囲内でその値を変更できるようにする
こともできる。書込動作を一定時間d2にしない場合に
は、図2に点線で示した下降開始点を検出する通常の検
出回路12を用いて書込動作の実行終了信号WFを出すこ
とができる。
に、カウンタ9、11と組合わせるか 又はカウンタ9、11
を使用せずに、マイクロプロセッサの計数ループを使用
することができる(構造の変形例)。
れる。マイクロプロセッサは擬似ランダム発生器8を利
用して計数ループを初期化する。一定時間d2を継続す
る方式を採用した場合には、メモリ要素10を用いて一定
時間d2を表す値をカウントするために計数ループを初
期化する。
同じように使用するが、マイクロプロセッサによる外部
書込コマンドの認識およびデコードを人為的的且つラン
ダムに遅延させる。そのためには、カウンタ9を初期化
する前に、マイクロプロセッサが擬似ランダム発生器8
を読みに行き、ソフトウェアの計数ループを初期化す
る。それによってマイクロプロセッサ自体によって減算
される第1のランダム時間が得られ、次に、カウンタ9
によって第2のランダム時間が得られる。これによって
最適の保護が得られる。擬似ランダム発生器に質問でき
るのは、計数ループを初期化するための1回とカウンタ
9を初期化するための1回の2回である。擬似ランダム
発生器は2つのランダム時間が最大継続時間を超過しな
いようなサイズを決定する必要がある。また、1度だけ
擬似ランダム発生器に質問し、それから計数ループ用の
値とカウンタ9用値を演繹することもできる。すなわ
ち、図1の曲線(b)に示すランダム時間d1の一部を
マイクロプロセッサ自体で(ソフトウェア的に)減算
し、他の一部をカウンタで(物理的に)減算すればこの
変形実施例になる。
るための要素8〜11は全て集積回路のアドレスバスとデ
ータバスとに接続されている。機能を減らした変形実施
例では、カウンタ9、11にはそれを初期化する要素(擬
似ランダム発生器8またはメモリ要素10)のみがアクセ
スできるようにする。
れる集積回路に本発明方法を適用した実施例を示してい
る。図2と同じ要素には図3でも同一の参照符号が付け
てある。
回路13を有しており、この制御回路13は、制御信号をデ
コードするデコーダと、不揮発性メモリMをアドレスす
るためのアドレスカウンタとを有している。不揮発性メ
モリの入出力14はシリアルなデータ入出力ポートI/O
に接続されている。
回路の初期化信号Rst、クロック信号Clkおよび書
込制御信号Progである。集積回路にはさらに、制御
回路13の論理電源電圧VccおよびVssと、不揮発性
メモリの書込動作に必要な高電圧の電圧Vppとが与え
られる。
される。この切換整形回路15は特性Δtm、Δtaを有
する書込パルスVeの形の高電圧Vppをメモリデコー
ダ16に送る。切換整形回路15は制御信号17を受けた時に
活性化される。
(制御信号の論理レベルでの特定なシーケンス)した後
に、制御信号17がランダム期間d1だけ遅延される。そ
のために集積回路にはカウンタ19に接続された擬似ラン
ダム発生器18を備えている。カウンタ19の出力、この実
施例では切換整形回路15の制御信号17として使用され
る。カウンタ19にはクロック信号Clkが供給される。
内部で発生されるクロック信号haは擬似ランダム発生
器18に供給される。このクロック信号haは非安定であ
るのが好ましい。
コマンドの認識・デコードが終わると(t1の終り
に)、擬似ランダム発生器18及びカウンタ19を活性化
し、カウンタ19を擬似ランダム発生器18の出力値で初期
化する(図3の制御信号20)。この値はクロック信号C
lkの繰り返し周期で減算される。この値が完全に減算
されると、カウンタの減算値RC19が1になり、切換
整形回路15が活性化される。
うに実施する場合には、集積回路はこの所定の一定時間
d2に対応する情報を記憶したメモリ要素21と、カウン
タ22とを備えている。このカウンタ22の出力RC22は
書込動作の実行終了信号WFとして使用される(この実
施例では、出力RC22はカウンタの減算値である)。
すなわち、制御信号20はメモリ要素21に記憶された情報
でカウンタ22を初期化し、減算を有効にする。この減算
は、クロック信号Clkの繰り返し周期で行われる。実
行終了信号WFは、制御回路13と、(入出力14を高イン
ピーダンス状態にするために)メモリの入出力14とに供
給される。
メモリ要素10と同様に、ROMメモリの要素か、ヒュー
ズ群にすることができる。この場合には、既に述べたよ
うに、アクセスの安全性が保証されるならば1度だけプ
ログラム可能なものすなわち再プログラム可能なものに
することができる。
は、書込動作の実行終了信号WFは図3の点線で示す下
降開始点の検出回路23によって通常の方法で出される。
データに直列にアクセスする態様を取り上げたが、この
態様を選択するか否かは本発明方法を実施する上で影響
がなく、本発明はデータに並列にアクセスする集積回路
および書き換え可能な全てのタイプのメモリに適用する
ことができる。
み用電圧パルスVeの供給曲線で、(a)は従来法を示
し、(b)は本発明を示す。
気的に書き換え可能な不揮発性メモリを備えた集積回路
の一般的ブロック図。
気的に書き換え可能な不揮発性メモリを備えた集積回路
の他の一般的ブロック図。
Claims (19)
- 【請求項1】 書込電圧を与えてメモリセルに状態変
化を起こさせ、それによってメモリセルに情報を書込
む、書き換え可能な集積回路メモリ(M)の書込動作を
保護する方法において、 集積回路メモリが外部書込コマンドを受信してから書込
電圧を与えるまでの間にランダム時間(d1)を挿入す
ることを特徴とする方法。 - 【請求項2】 外部書込コマンドを受信してから書込動
作の実行終了信号(WF)を送信するまでの間の経過時
間が一定値(d2)である請求項1に記載の方法。 - 【請求項3】 一定値(d2)が集積回路毎に異なり且
つメモリ要素(10、12)にプログラムされている請求項
2に記載の方法。 - 【請求項4】 一定値(d2)が再プログラム可能であ
る請求項3に記載の方法。 - 【請求項5】 ランダム時間(d1)をカウンタ(9、1
9)によって減算する請求項1〜4のいずれか一項に記
載の方法。 - 【請求項6】 マイクロプロセッサ(μP)を備えた集
積回路で用いられ、ランダム時間(d1)をこのマイク
ロプロセッサによって減算する請求項1〜4のいずれか
一項に記載の方法。 - 【請求項7】 マイクロプロセッサ(μP)を備えた集
積回路で用いられ、外部書込コマンドを受ける度に擬似
ランダム発生器(8)がマイクロプロセッサおよびカウ
ンタ(9)で減算すべきランダム時間(d1)を発生す
る請求項1〜4のいずれか一項に記載の方法。 - 【請求項8】 マイクロプロセッサ(μP)を備えた集
積回路で用いられ、外部書込コマンドを受ける度にマイ
クロプロセッサで減算すべきランダム時間(d1)の第
1値と、カウンタ(9)で減算すべきランダム時間(d
1)の第2値とが擬似ランダム発生器(8)で発生され
る請求項1〜4のいずれか一項に記載の方法。 - 【請求項9】 書込電圧(Ve)を加えることによって
メモリセルに情報を書込む、書き換え可能な集積回路メ
モリを有する集積回路において、 メモリに書込コマンドが来る度にランダム時間(d1)
を発生する擬似ランダム発生器(8、18)と、前記ラン
ダム時間(d1)を受けて当該ランダム時間を所定のパ
ルス信号で減算するための少なくとも1つの要素とを具
備し、前記少なくとも1つの要素が所定の値にまで減算
したあとに、メモリに書込をするための書込電圧を供給
することにより、メモリに書込をするための書込電圧の
供給をランダムに遅延することを特徴とする集積回路。 - 【請求項10】 ランダム時間(d1)を減算する要素
がカウンタ(9、19)である請求項9に記載の集積回
路。 - 【請求項11】 マイクロプロセッサ(μP)を備え、
このマイクロプロセッサがランダム時間(d1)を減算
する計数ループを初期化する請求項9に記載の集積回
路。 - 【請求項12】 マイクロプロセッサ(μP)とカウン
タとを具備し、ランダム時間(d1)の一部がマイクロ
プロセッサの計数ループで減算され、他の一部はカウン
タで減算される請求項9に記載の集積回路。 - 【請求項13】 マイクロプロセッサ(μP))とカウ
ンタとを具備し、擬似ランダム発生器が、マイクロプロ
セッサの計数ループで減算すべきランダム時間(d1)
の第1の値と、カウンタで減算すべきランダム時間(d
1)の第2値とを発生する請求項9に記載の集積回路。 - 【請求項14】 書込コマンドの実行に必要な一定時間
(d2)を表す値を記憶するメモリ要素(10、21)を具
備する請求項9〜13のいずれか一項に記載の集積回
路。 - 【請求項15】 マイクロプロセッサ(μP)を備え、
一定時間(d2)を表す上記の値がこのマイクロプロセ
ッサの計数ループで減算される請求項14に記載の集積
回路。 - 【請求項16】 一定時間(d2)を表す上記の値を減
算するカウンタ(11、22)を具備する請求項14に記載の
集積回路。 - 【請求項17】 メモリ要素(10、21)が再プログラム
可能である請求項14〜16のいずれか一項に記載の集
積回路。 - 【請求項18】 メモリ要素(10、21)が電気的に書き
換え可能な不揮発性メモリである請求項9〜17のいず
れか一項に記載の集積回路。 - 【請求項19】 請求項9〜18のいずれか一項に記載
の集積回路を有することを特徴とするマイクロ回路カー
ド。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9503294A FR2732151B1 (fr) | 1995-03-21 | 1995-03-21 | Procede de protection en ecriture d'une memoire en circuit integre et circuit integre correspondant |
FR9503294 | 1995-03-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08273346A JPH08273346A (ja) | 1996-10-18 |
JP3357240B2 true JP3357240B2 (ja) | 2002-12-16 |
Family
ID=9477258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9205996A Expired - Fee Related JP3357240B2 (ja) | 1995-03-21 | 1996-03-21 | 集積回路メモリの書込保護方法及び対応する集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5781470A (ja) |
EP (1) | EP0734023B1 (ja) |
JP (1) | JP3357240B2 (ja) |
DE (1) | DE69600148T2 (ja) |
FR (1) | FR2732151B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7107434B2 (en) * | 1999-12-20 | 2006-09-12 | Board Of Regents, The University Of Texas | System, method and apparatus for allocating hardware resources using pseudorandom sequences |
JP5144413B2 (ja) * | 2008-07-25 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5046046A (en) * | 1978-03-10 | 1991-09-03 | Intel Corporation | Redundancy CAM using word line from memory |
US4434478A (en) * | 1981-11-27 | 1984-02-28 | International Business Machines Corporation | Programming floating gate devices |
FR2638869B1 (fr) * | 1988-11-10 | 1990-12-21 | Sgs Thomson Microelectronics | Dispositif de securite contre la detection non autorisee de donnees protegees |
EP0376285B1 (en) * | 1988-12-27 | 1994-03-09 | Nec Corporation | Microcomputer having electrically erasable and programmable nonvolatile memory |
US5206905A (en) * | 1989-05-15 | 1993-04-27 | Dallas Semiconductor Corp. | Password protected device using incorrect passwords as seed values for pseudo-random number generator for outputting random data to thwart unauthorized accesses |
-
1995
- 1995-03-21 FR FR9503294A patent/FR2732151B1/fr not_active Expired - Fee Related
-
1996
- 1996-03-19 DE DE69600148T patent/DE69600148T2/de not_active Expired - Fee Related
- 1996-03-19 EP EP96400576A patent/EP0734023B1/fr not_active Expired - Lifetime
- 1996-03-21 JP JP9205996A patent/JP3357240B2/ja not_active Expired - Fee Related
- 1996-03-21 US US08/621,185 patent/US5781470A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0734023A1 (fr) | 1996-09-25 |
JPH08273346A (ja) | 1996-10-18 |
FR2732151B1 (fr) | 1997-04-25 |
US5781470A (en) | 1998-07-14 |
FR2732151A1 (fr) | 1996-09-27 |
EP0734023B1 (fr) | 1998-01-21 |
DE69600148T2 (de) | 1998-04-30 |
DE69600148D1 (de) | 1998-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6698662B1 (en) | Devices for hiding operations performed in a microprocesser card | |
CN100578659C (zh) | 具有状态脉冲串输出的同步快闪存储器 | |
US8988965B2 (en) | Low-pin-count non-volatile memory interface | |
JP2506061B2 (ja) | マイクロプロセッサおよび少なくとも一つのプログラム可能な読み出し専用メモリを備えるデ―タ担体と外部との間でオペレ―ションを実行する方法 | |
US6731562B2 (en) | Power validation for memory devices on power up | |
US6366521B1 (en) | Protection after brown out in a synchronous memory | |
US6580659B1 (en) | Burst read addressing in a non-volatile memory device | |
US8195954B2 (en) | Smart cards including separate clocks for key processing and non-volatile memory interface communications and methods of operating the same | |
US20020036922A1 (en) | Method and circuitry for bank tracking in write command sequence | |
JP2645368B2 (ja) | 電気的にプログラム可能なromにデータをプログラムする方法 | |
US6785765B1 (en) | Status register to improve initialization of a synchronous memory | |
CZ287828B6 (en) | Method of carrying out transactions by making use of electronic payment means | |
JPS6210744A (ja) | 秘密コ−ドデ−タの保護方法および回路 | |
US6965977B2 (en) | Tamper-resistant method and data processing system using the same | |
JP3357240B2 (ja) | 集積回路メモリの書込保護方法及び対応する集積回路 | |
US6848049B1 (en) | Method and apparatus for the authentication of integrated circuits | |
JP2000250816A5 (ja) | ||
TW479347B (en) | Nonvolatile semiconductor memory device with reliable verify operation | |
TW495756B (en) | Charge sharing to help boost the wordlines during APDE verify | |
TW526494B (en) | A flash memory device and a verify method thereof | |
US6675255B1 (en) | Device initialize command for a synchronous memory | |
WO2001093192A1 (en) | Data carrier for the adaptation of a consumption time interval to the power consumption of the data carrier | |
JP2854610B2 (ja) | 携帯可能電子装置 | |
KR20220151545A (ko) | 반도체 장치 및 동작 방법 | |
JPH0335381A (ja) | 携帯可能電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990727 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |