JP3353366B2 - ダイボンディング方法 - Google Patents

ダイボンディング方法

Info

Publication number
JP3353366B2
JP3353366B2 JP06340093A JP6340093A JP3353366B2 JP 3353366 B2 JP3353366 B2 JP 3353366B2 JP 06340093 A JP06340093 A JP 06340093A JP 6340093 A JP6340093 A JP 6340093A JP 3353366 B2 JP3353366 B2 JP 3353366B2
Authority
JP
Japan
Prior art keywords
lead frame
chip
shear strength
bonding
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06340093A
Other languages
English (en)
Other versions
JPH06252182A (ja
Inventor
馨 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06340093A priority Critical patent/JP3353366B2/ja
Publication of JPH06252182A publication Critical patent/JPH06252182A/ja
Application granted granted Critical
Publication of JP3353366B2 publication Critical patent/JP3353366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置製造の後工
程に関し、リードフレームにチップを接合するダイボン
ディング方法に関するものである。
【0002】
【従来の技術】半導体集積回路のダイボンディング方法
としては、例えば銀,パラジウムまたは金等のめっき層
を表面に形成したリードフレームに、例えば銀ペースト
を塗布する。その後塗布した銀ペーストを接合材にし
て、当該リードフレームにチップを固定する。また半導
体装置の薄型化、表面実装化の要求が強い今日では、半
田時のクラックを防止するために、リードフレームにス
リットを設ける、またはリードフレームの形状を凹凸に
形成して、チップとリードフレームとの接触面積が小さ
くなるようにしている。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ようにチップとリードフレームとの接触面積が小さくな
ると、ワイヤボンディング時の加熱処理またはワイヤボ
ンディング時の衝撃等によって、リードフレームよりチ
ップが剥離して、致命的な不良になる。まためっきを施
したリードフレームでは、例えば銀ペーストの種類によ
って、ワイヤボンディング時におけるリードフレームの
ダイシア強度が非常に低くなる場合がある。ダイシア強
度が低くなるこのようなめっき層と銀ペーストとの組合
せではワイヤボンディング時にチップがリードフレーム
より剥離する。
【0004】さらに、リードフレームにめっき処理を行
ってから組立てるまで長期間放置されている場合には、
リードフレームのめっき層の表面に有機物のような汚染
物質が付着する。このように汚染物質が付着するとチッ
プとリードフレームのめっき層との接着性が低下して、
ワイヤボンディング時にチップがリードフレームより剥
離する。
【0005】上記説明したように、チップがリードフレ
ームより剥離する不良は、致命的な不良になるので、歩
留りを低下させる。
【0006】本発明は、リードフレームとチップとの接
合強度に優れたダイボンディング方法を提供することを
目的とする。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたダイボンディング方法であって、
表面にめっき層を形成したリードフレームに、当該めっ
き層中のガスを放出させるとともに当該めっき層表面に
付着した汚染物質を除去する加熱処理と紫外線照射処理
とを併用して接合強化処理を行った後、上記処理を行っ
たリードフレームにチップをダイボンディングする。
【0008】
【作用】上記ダイボンディング方法では、めっき処理を
行ったリードフレームに対して、加熱処理紫外線照射
処理併用して接合強化処理を行ってから、リードフ
レームにチップをダイボンディングするので、チップと
リードフレームとの接合強度が高まる。すなわち、加熱
処理を行うことによって、めっき層中のガスが抜ける。
それとともに、めっき層の表面に付着した汚染物質が蒸
発する。また紫外線照射処理を行うことによって、めっ
き層の表面に付着している有機物汚染物質が除去され
る。この紫外線照射処理は、有機物の除去に対して特に
有効である。
【0009】
【実施例】本発明の実施例を図1の流れ図により説明す
る。図の(1)に示すように、第1の工程で、接合強化
処理1を行うことによって、リードフレーム11を構成
する基体12の表面に形成しためっき層13中のガス2
1を放出させる。それとともに当該めっき層13表面に
付着している汚染物質22を、例えば蒸発させることに
よって除去する。上記接合強化処理1は、加熱処理と
紫外線照射処理とを同時に行う、加熱処理を行った後
紫外線照射処理を行う、または紫外線照射処理を行っ
た後加熱処理を行うというように、加熱処理と紫外線照
射処理とを併用する。
【0010】その後図の(2)に示すように、第2の工
程で、ダイボンディング2を行う。この工程では、上記
接合強化処理を行ったリードフレーム11に、接合材と
なる例えば銀ペースト14を介してチップ15を接合す
る。
【0011】上記接合強化処理1には加熱処理を用いる
ことができる。例えば銅製の基体12に、めっき層13
として、膜厚が0.5μmのニッケルめっきを施し、さ
らに膜厚が0.1μmのパラジウムめっきを施したリー
ドフレーム11を加熱処理する場合について説明する。
加熱手段には、例えばホットプレートを用い、加熱雰囲
気は大気中として、加熱時間を、例えば10秒に設定す
る。
【0012】上記加熱処理を行ったリードフレーム11
のダイシア強度を測定するには、例えば当該リードフレ
ーム11に銀ペースト14を塗布してからチップ15を
ダイボンディングし、続いて160℃で1時間のキュア
を行った後、ワイヤボンディング時の温度条件と同等の
290℃に加熱した状態で測定する。
【0013】上記加熱処理を行った場合のダイシア強度
と加熱温度との関係を、図2により説明する。図では、
縦軸にダイシア強度を示し、横軸に加熱温度を示す。ま
た測定ではチップ面積が37.6mm2 のチップを用い
た。
【0014】図に示すように、加熱温度が高くなるにし
たがって、ダイシア強度は高くなる。例えば加熱を行わ
ないとき(温度が25℃)のダイシア強度は、およそ2
5.5Nであり、例えば80℃の加熱処理を行った場合
のダイシア強度はおよそ26.0Nになる。また240
℃の加熱処理を行った場合のダイシア強度はおよそ3
1.2Nに高まり、360℃の加熱処理を行った場合の
ダイシア強度はおよそ38.5Nに高まる。
【0015】しかしながら、上記加熱温度において低温
側ではダイシア強度の向上が小さく、高温側ではダイシ
ア強度は十分に向上するがパラジウムめっき層の表面に
酸化膜が形成されるという問題が生じる。このため、望
ましくは、当該加熱温度を200℃〜300℃の範囲に
設定する。
【0016】次にダイシア強度と加熱時間との関係を図
3により説明する。図では、縦軸にダイシア強度を示
し、横軸に加熱時間を示す。また加熱条件は、加熱手段
にホットプレートを用い、加熱雰囲気を大気中とし、加
熱温度を240℃とした。一方ダイシア強度の測定は、
上記説明したと同様にして行った。また測定にはチップ
面積が37.6mm2 のチップを用いた。
【0017】図に示すように、加熱しない場合には、ダ
イシア強度がおよそ25.5Nになる。一方10秒以上
の加熱処理を行うと、ダイシア強度は、およそ30.9
N〜32.1N程度になる。したがって、加熱は10秒
以上行えば十分である。
【0018】次にリードフレームの表面のめっきの種類
によるダイシア強度と加熱温度との関係を、図4により
説明する。また加熱条件の設定およびダイシア強度の測
定方法は、上記図2で説明したと同様に行った。なおこ
の測定では、チップ面積がおよそ104mm2 のチップ
を用いた。
【0019】この図では、縦軸にダイシア強度を示し、
横軸に加熱温度を示す。またリードフレームAは、銅製
の基体に膜厚が0.5μmのニッケルめっきと膜厚が
0.1μmのパラジウムめっきと膜厚が0.01μmの
銀めっきとを順に施したものである。リードフレームB
は、銅製の基体に膜厚が0.5μmのニッケルめっきと
膜厚が0.1μmのパラジウムめっきとを順に施したも
のである。
【0020】図に示すように、リードフレームA,Bと
もに、加熱温度が高くなるにしたがってダイシア強度は
高くなる。リードフレームAでは、例えば加熱を行わな
いとき(温度が25℃)のダイシア強度が、およそ4
6.1Nであり、例えば80℃の加熱処理を行った場合
のダイシア強度はおよそ47.5Nになる。また240
℃の加熱処理を行った場合のダイシア強度はおよそ5
3.7Nに高まり、360℃の加熱処理を行った場合の
ダイシア強度はおよそ55.7Nに高まる。他方リード
フレームBでは、例えば加熱を行わないとき(温度が2
5℃)のダイシア強度が、およそ5.49Nであり、例
えば80℃の加熱処理を行った場合のダイシア強度はお
よそ10.0Nになる。また240℃の加熱処理を行っ
た場合のダイシア強度はおよそ14.6Nに高まり、3
60℃の加熱処理を行った場合のダイシア強度はおよそ
16.6Nに高まる。
【0021】このように、表面のめっきが銀のものでも
パラジウムのものでも、加熱温度を高く設定することに
よってダイシア強度は向上する。しかも表面に銀めっき
を施したリードフレームAのほうがダイシア強度は高
い。これは銀めっきのほうが銀ペーストとの馴染みがよ
いためである。
【0022】上記実施例の説明において、加熱手段とし
ては、ホットプレートを用いたが、例えば加熱ランプを
用いてもよく、またはレーザアニール装置ようなレーザ
光を照射する装置を用いることも可能である。
【0023】また加熱雰囲気を不活性な雰囲気(例えば
窒素雰囲気または希ガス雰囲気)にして、例えばパラジ
ウムめっきを施したリードフレームに上記接合強化処理
を行う場合には、加熱温度を500℃程度まで高めるこ
とが可能になる。この場合には、加熱雰囲気がパラジウ
ムめっき層に対して不活性なので、加熱中にパラジウム
めっき層の表面は酸化されない。したがって、非常に高
いダイシア強度を得ることが可能になる。なお500℃
を越える温度によって加熱処理を行った場合には、例え
ば銅,42alloy等で形成されているリードフレー
ムの基体が変質することもある。
【0024】次に上記接合強化処理を紫外線照射処理で
行った場合について説明する。紫外線照射処理は、銅製
の基体に膜厚が0.5μmのニッケルめっきと膜厚が
0.1μmのパラジウムめっきとを順に施したリードフ
レームに、例えば波長がおよそ183nmの紫外線を2
7mW/cm2 の照射量で照射する。一方上記紫外線照
射処理を行ったリードフレームのダイシア強度を測定す
るには、例えば当該リードフレームに銀ペーストを塗布
してからチップをダイボンディングし、続いて160℃
で1時間のキュアを行った後、ワイヤボンディング時の
温度条件と同等の290℃に加熱した状態で測定する。
【0025】この場合におけるダイシア強度と紫外線照
射時間との関係を図5により説明する。図では、縦軸に
ダイシア強度を示し、横軸に紫外線照射時間を示す。図
に示すように、紫外線照射時間が長くなるにしたがっ
て、ダイシア強度は高くなる。例えば紫外線照射を行わ
ないときのダイシア強度は、およそ25.5Nであり、
例えば紫外線照射を30秒間,60秒間,90秒間行っ
た場合のダイシア強度は、それぞれに、28.8N,2
8.6N,30.6N程度に高まる。したがって、紫外
線の照射は30秒程度行えば十分である。このように、
紫外線照射を行うことによって、パラジウムめっき層表
面に付着した有機物は分解して除去されるので、ダイシ
ア強度は向上する。
【0026】上記実施例の説明では、パラジウムめっき
を施したリードフレームに関して説明したが、例えば銀
めっきまたは金めっき等を施したリードフレームに対し
ても、上記説明したと同様の接合強化処理を行うことに
より、ダイボンディング時のチップの接合が強化され
る。
【0027】上記説明したように、接合強化処理は、
加熱処理と紫外線照射処理とを同時に行う、加熱処理
を行った後紫外線照射処理を行う、または紫外線照射
処理を行った後加熱処理を行うというように、加熱処理
と紫外線処理処理とを併用することにより、上記,
またはのいずれの場合にも、ほぼ同等にダイシア強度
が向上する。
【0028】
【発明の効果】以上、説明したように本発明によれば、
めっき処理を行ったリードフレームに対して、加熱処理
紫外線照射処理併用して接合強化処理行ってか
ら、リードフレームにチップをダイボンディングするの
で、めっき層の表面を清浄化することが可能になる。ま
た加熱処理ではめっき層中のガスを抜くこともできる。
このため、チップとリードフレームとの接合強度を高め
ることが可能になる。したがって、チップとリードフレ
ームとの接触面積が小さなものでも、ワイヤボンディン
グ時にリードフレームよりチップが剥離することがなく
なるので、歩留りの向上が図れる。
【図面の簡単な説明】
【図1】本発明の実施例の流れ図である。
【図2】パラジウムめっきの場合のダイシア強度と加熱
温度との関係図である。
【図3】パラジウムめっきの場合のダイシア強度と加熱
時間との関係図である。
【図4】めっきの種類によるダイシア強度と加熱温度と
の関係図である。
【図5】パラジウムめっきの場合のダイシア強度と紫外
線照射時間との関係図である。
【符号の説明】
1 接合強化処理 2 ダイボンディング 11 リードフレーム 13 めっき層 15 チップ 21 ガス 22 汚染物質

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面にめっき層を形成したリードフレー
    ムに対して、当該めっき層中ガスを放出させるととも
    に当該めっき層表面に付着した汚染物質を除去する接合
    強化処理を加熱処理と紫外線照射処理とを併用して行っ
    た後、 前記処理を行ったリードフレームにチップをダイボンデ
    ィングすることを特徴とするダイボンディング方法。
JP06340093A 1993-02-25 1993-02-25 ダイボンディング方法 Expired - Fee Related JP3353366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06340093A JP3353366B2 (ja) 1993-02-25 1993-02-25 ダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06340093A JP3353366B2 (ja) 1993-02-25 1993-02-25 ダイボンディング方法

Publications (2)

Publication Number Publication Date
JPH06252182A JPH06252182A (ja) 1994-09-09
JP3353366B2 true JP3353366B2 (ja) 2002-12-03

Family

ID=13228224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06340093A Expired - Fee Related JP3353366B2 (ja) 1993-02-25 1993-02-25 ダイボンディング方法

Country Status (1)

Country Link
JP (1) JP3353366B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222137A (ja) * 2005-02-08 2006-08-24 Tdk Corp 永久磁石及びその製造方法、並びに接着方法及び接着構造
JP2013016837A (ja) * 2007-04-27 2013-01-24 Renesas Electronics Corp 半導体装置
JP7141864B2 (ja) * 2018-06-22 2022-09-26 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法

Also Published As

Publication number Publication date
JPH06252182A (ja) 1994-09-09

Similar Documents

Publication Publication Date Title
KR100698981B1 (ko) 반도체 장치 및 그 제조 방법
EP0681316A3 (en) Method of processing a thin film on a substrate for display
JPH11204551A (ja) 半導体装置の製造方法
JPH09148280A (ja) Uv過敏テープを用いてウェーハの裏面を研磨する半導体素子の製造方法
JPH09263734A (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
JP2000216115A (ja) 半導体技術製品を処理する方法
JP3353366B2 (ja) ダイボンディング方法
US20060019463A1 (en) Die attaching method of semiconductor chip using warpage prevention material
JP3064979B2 (ja) 半導体ウェハのダイシング方法
JP2001313301A (ja) ボンディング方法
JP2004281526A (ja) 半導体装置の製造方法
JPH10340914A (ja) 半導体装置の製造方法
US6099675A (en) Resist removing method
JP3381563B2 (ja) 半導体装置の製造方法
JPH10335433A (ja) ウエハへのテープ貼付方法及びテープ貼付装置
US6574860B1 (en) Ball grid array module
JP2000164537A (ja) ダイシング方法
JP2536425B2 (ja) 半導体装置の製造方法及び製造装置
JP3142206B2 (ja) 張り合わせ半導体基板の製造方法
JP2006332151A (ja) 半導体装置の実装方法
JPH04280446A (ja) 半導体装置の製造方法
JPH05109698A (ja) 半導体装置の製造方法
JPH0621219A (ja) 半導体装置の製造方法
JPH10183382A (ja) めっき皮膜の部分的剥離方法および半導体装置用ステムの製造方法
JP2000241819A (ja) 紫外線による有機分子除去装置及び有機高分子膜の除去方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees