JP3351395B2 - Flip chip forming method using chip tray - Google Patents
Flip chip forming method using chip trayInfo
- Publication number
- JP3351395B2 JP3351395B2 JP20421199A JP20421199A JP3351395B2 JP 3351395 B2 JP3351395 B2 JP 3351395B2 JP 20421199 A JP20421199 A JP 20421199A JP 20421199 A JP20421199 A JP 20421199A JP 3351395 B2 JP3351395 B2 JP 3351395B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tray
- chips
- chip tray
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体素子チップ
（以下、単にチップと称する）を収納するためのチップ
トレイを利用してチップに電極バンプを形成するフリッ
プチップ形成方法に関するものである。BACKGROUND OF THE INVENTION The present invention is a semiconductor element chip (hereinafter, simply referred to as chip) relates flip chip forming method of forming an electrode bumps on the chip by using the chip <br/> tray for housing It is.
【０００２】[0002]
【従来の技術】チップ上に金又は半田バンプを形成した
フリップチップ構造の半導体装置が各種開発されてい
る。この半導体装置では、チップ上にバンプを形成した
フリップチップを作る工法として、メッキを使った方法
等、種々の工法が提案されているが、比較的に工法が簡
単なものとして、半田もしくは金ボールを半導体素子上
のパッド上に整列搭載する方法がある。このような、半
田ボールをパッド上に搭載する工法では、先ず、チップ
のパッド表面にフラックスのような表面活性剤を塗布し
た上で、パッド上に半田ボールを搭載し、かつ加熱して
半田ボールのパッド接触面部分を溶融し、パッドと半田
ボールを接合させている。最後にチップ表面を洗浄して
フラックスを除去し、その後乾燥することでフリップチ
ップの形成が完了する。2. Description of the Related Art Various semiconductor devices having a flip chip structure in which gold or solder bumps are formed on a chip have been developed. In this semiconductor device, various methods, such as plating, have been proposed as methods for producing a flip chip in which bumps are formed on a chip. Are aligned and mounted on pads on a semiconductor element. In such a method of mounting a solder ball on a pad, first, a surface active agent such as a flux is applied to the pad surface of the chip, and then the solder ball is mounted on the pad and heated to form a solder ball. Is melted to bond the pad and the solder ball. Finally, the chip surface is washed to remove the flux, and then dried to complete the formation of the flip chip.
【０００３】[0003]
【発明が解決しようとする課題】このような従来の半田
ボール搭載方法によるフリップチップ形成では、チップ
がウェハから切断分離される前のウェハ状態においてフ
リップチップ形成を行う場合と、ウェハからから切り出
された個々のチップに対して半田バンプを形成する場合
がある。複数のチップに対してバンプ形成を一括処理で
きるという点で前者の工法は有利であるが、ウェハから
チップを切り出すときにバンプが損傷を受け易くなり、
製造歩留りの点で問題が生じる。また、チップを切り出
した後に、チップを１つずつチップトレイに収納する
が、その際に形成したバンプによりチップのハンドリン
グが困難になるという問題も生じる。一方、個々のチッ
プに対して半田バンプを形成する後者の工法では、この
ような問題が生じることは少なく、高い製造歩留りが得
られるとともに、チップトレイへの収納性が改善でき
る。しかしながら、その一方で、切り出されたチップ単
位で半田バンプを形成する場合には、フラックス塗布や
リフロー等個々の工程において、チップを個々にピンセ
ットなどでハンドリングする必要があり、ハンドリング
時にチップにクラックを生じたり、チップを落下させて
しまうと言った作業ミスで良品チップを不良にしてしま
うおそれがあり、この点で改善が要求されている。In the flip chip formation by such a conventional solder ball mounting method, a flip chip is formed in a wafer state before a chip is cut and separated from a wafer, and a flip chip is formed from a wafer. In some cases, solder bumps are formed on individual chips. The former method is advantageous in that bump formation can be performed collectively for a plurality of chips, but the bumps are easily damaged when cutting chips from a wafer,
Problems arise in terms of manufacturing yield. Further, after the chips are cut out, the chips are stored in the chip tray one by one. However, there is a problem that the bumps formed at that time make it difficult to handle the chips. On the other hand, in the latter method of forming solder bumps on individual chips, such problems rarely occur, a high production yield can be obtained, and the storage in a chip tray can be improved. However, on the other hand, when solder bumps are formed for each cut chip, it is necessary to handle the chips individually with tweezers or the like in individual steps such as flux application and reflow, and cracks occur in the chips during handling. There is a risk that a good chip may be defective due to an operation error such as a dropping or dropping of the chip, and improvement is required in this respect.
【０００４】このような問題に対しては、ウェハから切
り出した個々のチップに対して半田ボールを搭載する際
に、個々のチップをチップトレイに収納した状態で処理
を行うことで、チップのハンドリングを不要にし、前記
した問題を解決しようとする技術も考えられている。し
かしながら、従来のチップトレイは樹脂で形成されてい
るため、リフロー時に半田を溶融すべく２００〜３５０
℃程度加熱したときに、チップトレイが熱変形、あるい
は熱損傷される等してリフローに対する耐熱性が無く、
このようなバンプ形成技術を実現することは困難であ
る。[0004] To deal with such a problem, when solder balls are mounted on individual chips cut out from a wafer, processing is performed in a state where the individual chips are stored in a chip tray, so that chip handling is performed. There is also a technology for eliminating the above problem and solving the above-mentioned problem. However, since the conventional chip tray is formed of resin, 200 to 350 mm is required to melt the solder during reflow.
When heated to about ℃, the chip tray has no heat resistance to reflow due to thermal deformation or thermal damage,
It is difficult to realize such a bump forming technique.
【０００５】本発明の目的は、個々のチップをチップト
レイに収納した状態でチップにバンプを搭載してフリッ
プチップを形成することを実現したチップトレイを用い
たフリップチップ形成方法を提供するものである。An object of the present invention, using the chip tray realized to form a flip-chip equipped with a bump on the chip in a state of housing the individual chips in the chip tray
And a method for forming a flip chip.
【０００６】[0006]
【課題を解決するための手段】本発明において用いられ
るトレイは、耐熱性材料により構成され、表面にはそれ
ぞれチップを収納する複数個のチップ収納凹所が形成さ
れ、前記チップ収納凹所の内底面には裏面側に貫通した
真空吸着用の貫通穴が開口されている。 SUMMARY OF THE INVENTION According to the present invention ,
The tray is made of a heat-resistant material, and has a plurality of chip storage recesses for storing chips on the surface.
Is, the through-holes for vacuum suction passing through the back surface side that is opened in the inner bottom surface of the front SL chip storage recess.
【０００７】本発明のフリップチップの形成方法は、前
記したチップトレイのチップ収納凹所にチップを入れる
工程と、前記チップを前記チップ収納凹所内で位置決め
し、かつ前記チップトレイの裏面側から前記貫通穴を通
して真空吸引して前記チップを前記チップ収納凹所内で
真空吸着することにより保持する工程と、前記チップを
保持した状態で前記チップの上面のパッドにフラックス
を塗布する工程と、前記パッド上に金属ボールを搭載す
る工程と、前記金属ボールをリフローし、前記金属ボー
ルを前記パッドに接合する工程とを含むことを特徴とす
る。ここで、チップにフラックスを塗布する工程がスク
リーン印刷法であることが好ましい。[0007] The method of forming a flip chip of the present invention, before
Placing the chips in the chip storage recesses of the chip tray described above, positioning the chips in the chip storage recesses, and vacuum-suctioning the chips from the back side of the chip tray through the through holes to store the chips. Holding by vacuum suction in the recess; and
A step of applying a flux to the pads of the upper surface of the chip holding state, a step of mounting a metal ball before Kipa Tsu on de, reflowing the previous SL metal balls, joining the metal ball to the pad And a step. Here, the step of applying the flux to the chip is preferably a screen printing method.
【０００８】本発明においては、チップをウェハから切
り出してチップトレイに収納しておけば、以降はチップ
をチップトレイから取り出すことなくチップに金属バン
プを搭載してフリップチップを形成することができるた
め、個々のチップをハンドリングするための工数が不要
となる。また、個々のチップに金属ボールを搭載する際
に、チップトレイ上の複数のチップを同時に真空吸着に
より保持し、かつ各チップの位置決めを行うため、これ
らの作業を個々のチップ毎に行う場合に比較して作業効
率が改善される。さらに、ハンドリングに際してのチッ
プの破損や、金属バンプを形成後のチップの保管時等に
おけるチップの破損が防止できるため、不良品の発生が
抑制でき、製造歩留りが向上される。In the present invention, if a chip is cut out from a wafer and stored in a chip tray, a flip chip can be formed by mounting a metal bump on the chip without removing the chip from the chip tray. This eliminates the need for man-hours for handling individual chips. In addition, when mounting metal balls on individual chips, a plurality of chips on the chip tray are simultaneously held by vacuum suction, and positioning of each chip is performed. Work efficiency is improved in comparison. Further, damage to the chip during handling and damage to the chip during storage of the chip after forming the metal bumps can be prevented, so that the occurrence of defective products can be suppressed and the production yield can be improved.
【０００９】なお、特開昭５７−４０９５２号公報、特
開昭６１−２１０６５４号公報、特開平１−２１３１８
１号公報、特開平９−１３４９５３号公報には、それぞ
れチップを収納するチップトレイの構成が開示されてお
り、チップトレイのチップ収納部の底面に吸着孔を設け
た構成が記載されているが、何れのチップトレイもチッ
プトレイにチップを収納した状態でフリップチップを形
成するためのものではなく、この点で本発明のチップト
レイとは構成、作用の点で異なるものである。It should be noted that JP-A-57-40952, JP-A-61-210654, and JP-A-1-21318.
No. 1 and Japanese Patent Application Laid-Open No. Hei 9-134953 each disclose a configuration of a chip tray for storing chips, and describe a configuration in which a suction hole is provided on a bottom surface of a chip storage portion of the chip tray. However, none of the chip trays is for forming a flip chip in a state in which the chips are stored in the chip tray, and is different from the chip tray of the present invention in the configuration and operation in this point.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１（ａ），（ｂ）は本発明のチッ
プトレイの平面図とＡＡ線断面図である。チップトレイ
１は、素材として金属のような耐熱性材料が用いられ
る。前記チップトレイ１は矩形をした平面形状をしてお
り、その表面の周辺部４を除く領域は、周辺部よりも表
面側に突出された凸部２として構成さられている。ま
た、これに対応してチップトレイ１の裏面の周辺部４を
除く領域には凹部３が形成されている。前記凹部３は前
記凸部２とほぼ同じ平面形状であり、そのため複数のチ
ップトレイを重ねたときに、下側のチップトレイの凸部
２は上側のチップトレイの凹部３に嵌合され、上下の各
チップトレイが密接された状態になる。また、前記チッ
プトレイ１の凸部２の表面には、図２（ａ），（ｂ）に
拡大平面図と断面図を示すように、収納しようとするチ
ップのサイズに合わせて矩形をした複数のチップ収納凹
所５が配列形成されている。前記チップ収納凹所５の底
面にはチップトレイ１の裏面の前記凹部３に貫通する貫
通穴６が開口されている。ここでは、前記貫通穴６は各
チップ収納凹所５のそれぞれに５つずつ開口されてい
る。Next, embodiments of the present invention will be described with reference to the drawings. 1A and 1B are a plan view and a cross-sectional view taken along line AA of a chip tray of the present invention. The chip tray 1 is made of a heat-resistant material such as metal as a material. The chip tray 1 has a rectangular planar shape, and a region other than the peripheral portion 4 on the surface thereof is configured as a convex portion 2 protruding more toward the surface side than the peripheral portion. Correspondingly, a concave portion 3 is formed in a region other than the peripheral portion 4 on the back surface of the chip tray 1. The concave portion 3 has substantially the same planar shape as the convex portion 2. Therefore, when a plurality of chip trays are stacked, the convex portion 2 of the lower chip tray is fitted into the concave portion 3 of the upper chip tray, and Are brought into close contact with each other. As shown in the enlarged plan view and the sectional view in FIGS. 2A and 2B, the surface of the convex portion 2 of the chip tray 1 has a plurality of rectangular shapes corresponding to the size of the chip to be stored. Are formed in an array. A through hole 6 is formed in the bottom surface of the chip storage recess 5 so as to penetrate the recess 3 on the back surface of the chip tray 1. Here, five through holes 6 are opened in each of the chip storage recesses 5.
【００１１】なお、前記チップ収納凹所５は、図３
（ａ），（ｂ）に拡大平面図と断面図を示すように、チ
ップ収納凹所５の内底面に浅い溝、ここでは十字型の浅
溝７を形成し、その浅溝７の一部にチップトレイ１の裏
面の凹部３に貫通する貫通穴６を開口する構成としても
よい。なお、この場合には貫通穴６は１つで十分であ
る。ここで、図４（ａ）に示すように、前記チップ収納
凹所５の深さはチップ１１の厚みと殆ど同一寸法に設定
されている。また、図４（ｂ）に示すように、チップ収
納凹所５の内縁部には面取り部８を設けてもよい。Incidentally, the chip storage recess 5 is formed as shown in FIG.
As shown in the enlarged plan view and the cross-sectional view in (a) and (b), a shallow groove, here a cross-shaped shallow groove 7, is formed on the inner bottom surface of the chip housing recess 5, and a part of the shallow groove 7 is formed. Alternatively, a configuration may be adopted in which a through hole 6 penetrating through the concave portion 3 on the back surface of the chip tray 1 is opened. In this case, one through hole 6 is sufficient. Here, as shown in FIG. 4A, the depth of the chip storage recess 5 is set to be almost the same as the thickness of the chip 11. Further, as shown in FIG. 4B, a chamfered portion 8 may be provided on the inner edge of the chip storage recess 5.
【００１２】以上の構成のチップトレイ１を用いたチッ
プの収納作用とともに、チップに対する半田バンプの形
成方法を説明する。図５は半田バンプの形成工程を示す
工程断面図である。先ず、図５（ａ）のように、チップ
トレイ１の各チップ収納凹所５内にチップ１１を収納す
る。この収納では、これまでと同様にウェハから切り出
されたチップ１１がそれぞれチップ収納凹所５に入れら
れる。このとき、チップに設けられている図外のパッド
（電極パッド）が上側を向くように入れられる。そし
て、この状態では、図６に示すように、複数のチップト
レイ１はトレイ設置部に重ねられた状態で保管される
が、このときチップトレイ１は表面の凸部２が、上側の
チップトレイの裏面の凹部３に嵌合されるため、最上の
チップトレイを除く下側のチップトレイの各チップ１１
は、上側のチップトレイの裏面の凹部３の下面によって
覆われることになり、チップトレイ１の搬送時において
もチップ１１がチップ収納凹所５から脱落されることは
ない。A description will be given of a method of forming a solder bump on a chip, together with an operation of accommodating chips using the chip tray 1 having the above configuration. FIG. 5 is a process cross-sectional view showing a process of forming a solder bump. First, as shown in FIG. 5A, the chips 11 are stored in the respective chip storage recesses 5 of the chip tray 1. In this storage, the chips 11 cut out from the wafer are respectively placed in the chip storage recesses 5 as before. At this time, pads (electrode pads) (not shown) provided on the chip are inserted so as to face upward. In this state, as shown in FIG. 6, the plurality of chip trays 1 are stored in a state of being stacked on the tray installation portion. Each chip 11 on the lower chip tray except for the uppermost chip tray,
Is covered by the lower surface of the concave portion 3 on the back surface of the upper chip tray, so that the chip 11 does not fall out of the chip storage recess 5 even when the chip tray 1 is transported.
【００１３】その上で、チップトレイ１をフラックス塗
布・半田ボール搭載装置２０に設置する。前記フラック
ス塗布・半田ボール搭載装置２０は上面に真空吸着用の
凹部２２を有するステージ２１を有しており、前記チッ
プトレイ１の周辺部４が前記ステージ２１に載置され、
ステージ上面に設けられた密接材２３によってチップト
レイ１の周辺部４とステージ２１の上面とが気密状態に
密接される。しかる上で、ステージ２１の凹部２２内を
真空吸引穴２４を通して図外の真空ポンプで真空引きす
ると、チップトレイ１の裏面側領域は真空状態となり、
その結果チップ収納凹所５の底面に設けた貫通穴６を通
してチップ１１が真空引きされ、チップ収納凹所５の内
底面に真空吸着される。また、このチップ１１の真空吸
着と同時に各チップ収納凹所５内でのチップ１１の位置
決めを行うことで、個々のチップ１１はチップトレイ１
に対して所定の位置に真空吸着によってその位置が保持
されることになる。After that, the chip tray 1 is set on the flux applying / solder ball mounting device 20. The flux coating / solder ball mounting device 20 has a stage 21 having a concave portion 22 for vacuum suction on an upper surface, and a peripheral portion 4 of the chip tray 1 is mounted on the stage 21.
The peripheral portion 4 of the chip tray 1 and the upper surface of the stage 21 are hermetically sealed by the close contact member 23 provided on the upper surface of the stage. Then, when the inside of the concave portion 22 of the stage 21 is evacuated by a vacuum pump (not shown) through the vacuum suction hole 24, the back side region of the chip tray 1 is in a vacuum state,
As a result, the chip 11 is evacuated through the through hole 6 provided on the bottom surface of the chip storage recess 5, and is vacuum-sucked to the inner bottom surface of the chip storage recess 5. In addition, by positioning the chips 11 in the respective chip storage recesses 5 simultaneously with the vacuum suction of the chips 11, the individual chips 11
Is held at a predetermined position by vacuum suction.
【００１４】次いで、図５（ｂ）のように、前記チップ
トレイ１に保持された各チップ１１に対して、各上面に
フラックス塗布を行う。このフラックス塗布は、マスク
３１をチップトレイ上に配置し、マスク上からフラック
ス３２をスクイジ３３によりスキージすることで、スク
リーン印刷法によって各チップ１１の上面に選択的に塗
布することが可能である。続いて、図５（ｃ）のよう
に、半田ボール搭載装置２０の可動ツール２５により複
数の半田ボール１２を各チップ１１の上面、すなわちチ
ップ上面のパッド上に搭載する。しかる上で、図５
（ｄ）のように、チップトイレ１をヒータ装置等におい
て２００〜３５０℃程度加熱し、半田ボール１２をパッ
ドとの当接面の部分で溶融させるリフローを行い、半田
ボール１２をパッドに接合する。このとき、チップトレ
イ１は耐熱材料で構成されているため、チップトレイ１
が熱により損傷されることはない。これにより、各チッ
プ１１上に半田バンプが形成される。しかる後、図５
（ｅ）のように、チップトレイ１の上面から洗浄液３４
をかけ、洗浄、すすぎ、さらに乾燥することでフリップ
チップ１１Ａの形成が完了する。Next, as shown in FIG. 5B, a flux is applied to each upper surface of each chip 11 held in the chip tray 1. In this flux application, the mask 31 is arranged on a chip tray, and the flux 32 is squeezed with a squeegee 33 from above the mask, so that it is possible to selectively apply the upper surface of each chip 11 by a screen printing method. Subsequently, as shown in FIG. 5C, the plurality of solder balls 12 are mounted on the upper surface of each chip 11, that is, on the pads on the upper surface of the chip by the movable tool 25 of the solder ball mounting device 20. Figure 5
As shown in (d), the chip toilet 1 is heated by a heater device or the like at about 200 to 350 ° C., and reflow is performed to melt the solder ball 12 at the contact surface portion with the pad, thereby joining the solder ball 12 to the pad. . At this time, since the chip tray 1 is made of a heat-resistant material, the chip tray 1
Is not damaged by heat. Thereby, solder bumps are formed on each chip 11. After a while, FIG.
(E) As shown in FIG.
, Washing, rinsing and further drying complete the formation of the flip chip 11A.
【００１５】このように、フリップチップ１１Ａを形成
した後は、チップトレイ１をトレイ収納部に搬送するこ
とで、フリップチップ１１Ａはチップトレイ１に入れら
れた状態のまま収納部に収納されることになる。以上の
作業は、個々のチップトレイごとに行われ、半田バンプ
が形成されたフリップチップ１１Ａを収納するチップト
レイ１は、順次トレイ収納部において重ねられること
で、図６に示したように、複数のチップトレイ１を前記
したように表面凸部が裏面凹部に嵌入された状態で重ね
て収納することが可能である。そのため、重ねられた複
数のチップトレイを搬送する際には、チップ収納凹所５
内のフリップチップ１１Ａは、上側のチップトレイによ
って覆われることになり、搬送時にチップ収納凹所から
脱落することが防止される。As described above, after the flip chip 11A is formed, the chip tray 1 is conveyed to the tray accommodating portion, so that the flip chip 11A is accommodated in the accommodating portion while being kept in the chip tray 1. become. The above operation is performed for each individual chip tray, and the chip trays 1 for storing the flip chips 11A on which the solder bumps are formed are sequentially stacked in the tray storage section, so that a plurality of chip trays are provided as shown in FIG. As described above, it is possible to store the chip tray 1 in an overlapping manner with the front convex portion fitted into the rear concave portion. Therefore, when transporting a plurality of stacked chip trays, the chip storage recess 5
The inner flip chip 11A is covered by the upper chip tray, and is prevented from dropping out of the chip storage recess at the time of transport.
【００１６】以上のように、チップをウェハから切り出
してチップトレイに収納しておけば、以降はチップをチ
ップトレイから取り出すことなくチップに半田バンプを
搭載してフリップチップを形成することができるため、
個々のチップをハンドリングするための工数が不要であ
り、製造効率を高めることができる。また、個々のチッ
プに半田ボールを搭載する際に、チップトレイ上の複数
のチップを同時に真空吸着により保持し、かつ各チップ
の位置決めを行うため、これらの作業を個々のチップ毎
に行う場合に比較して、作業効率を高めることが可能と
なる。さらに、ハンドリングに際してのチップの破損
や、半田バンプを形成後のチップの保管時等におけるチ
ップの破損が防止できるため、不良品の発生が抑制で
き、製造歩留りを向上することが可能となる。As described above, if a chip is cut out of a wafer and stored in a chip tray, a flip chip can be formed by mounting a solder bump on the chip without removing the chip from the chip tray. ,
Man-hours for handling individual chips are not required, and manufacturing efficiency can be improved. Also, when mounting solder balls on individual chips, multiple chips on the chip tray are simultaneously held by vacuum suction, and positioning of each chip is performed, so when performing these operations for each individual chip, Compared with this, it is possible to increase work efficiency. Furthermore, since damage to the chip during handling and storage of the chip after forming the solder bumps can be prevented, the occurrence of defective products can be suppressed, and the production yield can be improved.
【００１７】ここで、図４（ａ）に示したように、チッ
プ収納凹所５の深さをチップ１１の厚みにほぼ等しくし
ているので、フラックス３２の塗布時にスクリーン印刷
を用いる場合でも、印刷面に段差が生じることがなく、
好適なフラックスの塗布が可能となる。また、図４
（ｂ）に示したように、チップトレイのチップ収納凹所
５の内縁部に面取り部８を設けておくことで、チップ１
１をチップ収納凹所５に入れ易くすることができ、かつ
チップトレイ１を金属で形成した場合でも内縁部の角に
チップ１１が衝突してチップ１１に欠けが生じるような
こともない。なお、本発明は半田以外の金属バンプで構
成されるフリップチップを形成する場合にも適用可能で
あることは言うまでもない。Here, as shown in FIG. 4A, since the depth of the chip housing recess 5 is made substantially equal to the thickness of the chip 11, even when screen printing is used when applying the flux 32, There is no step on the printing surface,
A suitable flux can be applied. FIG.
As shown in (b), by providing a chamfered portion 8 at the inner edge of the chip storage recess 5 of the chip tray, the chip 1
1 can be easily inserted into the chip storage recess 5, and even when the chip tray 1 is formed of metal, the chip 11 does not collide with the corner of the inner edge portion and the chip 11 is not chipped. It is needless to say that the present invention can be applied to a case where a flip chip composed of metal bumps other than solder is formed.
【００１８】[0018]
【発明の効果】以上説明したように、本発明のチップト
レイを用いたフリップチップの形成方法によれば、チッ
プ収納凹所内においてチップを位置決めし、かつ真空吸
着により保持した状態でパッド上にフラックスを塗布
し、その上で当該パッド上に金属ボールを搭載し、かつ
リフローにより接合しているので、個々のチップをハン
ドリングするための工数が不要となり、製造効率を高め
ることができる。また、複数のチップに対して同時に位
置決めを行って金属バンプを形成することができるた
め、作業効率を高めることができる。さらに、ハンドリ
ングに際してのチップの破損や、半田バンプを形成後の
チップの保管時等におけるチップの破損が防止できるた
め、不良品の発生が抑制でき、製造歩留りを向上し、か
つ信頼性を高めることが可能となる。As described above, the tip of the present invention is
According to the method of forming a flip chip using a ray, the chip
Position the chip in the recess, and
Apply flux on the pad while holding it by applying
Then , a metal ball is mounted on the pad , and
Since bonding is performed by reflow , man-hours for handling individual chips are not required, and manufacturing efficiency can be improved. In addition, since the metal bumps can be formed by simultaneously positioning a plurality of chips, the working efficiency can be improved. Furthermore, since damage to the chip during handling and storage of the chip after forming the solder bumps can be prevented, the occurrence of defective products can be suppressed, the production yield can be improved, and the reliability can be improved. Becomes possible.
【図１】本発明のチップトレイの平面図とＡＡ線断面図
である。FIG. 1 is a plan view and a sectional view taken along line AA of a chip tray of the present invention.
【図２】チップ収納凹所の平面図と断面図である。FIG. 2 is a plan view and a cross-sectional view of a chip storage recess.
【図３】チップ収納凹所の変形例の平面図と断面図であ
る。FIGS. 3A and 3B are a plan view and a cross-sectional view of a modification of the chip storage recess.
【図４】チップ収納凹所の拡大断面図である。FIG. 4 is an enlarged sectional view of a chip storage recess.
【図５】本発明のチップトレイを用いたフリップチップ
の形成方法を工程順に示す断面図である。FIG. 5 is a cross-sectional view showing a flip chip forming method using the chip tray of the present invention in the order of steps.
【図６】本発明のチップトレイを重ねた状態の断面図で
ある。FIG. 6 is a cross-sectional view of a state in which chip trays of the present invention are stacked.
１ チップトレイ ２ 凸部 ３ 凹部 ４ 周辺部 ５ チップ収納凹所 ６ 貫通穴 ７ 浅溝 ８ 面取り部 １１ チップ １１Ａ フリップチップ １２ 半田ボール ２０ フラックス塗布・半田ボール搭載装置 ２１ ステージ ２２ 凹部 ２４ 真空吸引穴 ２５ ツール ３１ マスク ３２ フラックス REFERENCE SIGNS LIST 1 chip tray 2 convex portion 3 concave portion 4 peripheral portion 5 chip storing concave portion 6 through hole 7 shallow groove 8 chamfered portion 11 chip 11A flip chip 12 solder ball 20 flux coating / solder ball mounting device 21 stage 22 concave portion 24 vacuum suction hole 25 Tool 31 Mask 32 Flux
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/68 H01L 21/92 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60 H01L 21/68 H01L 21/92
Claims (2)
れぞれチップを収納する複数個のチップ収納凹所が形成
され、前記チップ収納凹所の内底面には裏面側に貫通し
た真空吸着用の貫通穴が開口されているチップトレイを
用いて前記チップに金属ボールを形成するためのフリッ
プチップ形成方法であって、前記チップトレイのチップ
収納凹所にチップを入れる工程と、前記チップを前記チ
ップ収納凹所内で位置決めし、かつ前記チップトレイの
裏面側から前記貫通穴を通して真空吸引して前記チップ
を前記チップ収納凹所内で真空吸着することにより前記
チップを保持する工程と、前記チップを保持した状態で
前記チップの上面のパッドにフラックスを塗布する工程
と、前記パッド上に金属ボールを搭載する工程と、前記
金属ボールをリフローし、前記金属ボールを前記パッド
に接合する工程とを含むことを特徴とするチップトレイ
を用いたフリップチップ形成方法。(1) It is made of a heat-resistant material, and its surface has
Multiple chip storage recesses to store chips respectively
The inner bottom surface of the chip storage recess penetrates to the back surface side.
Chip tray with a through hole for vacuum suction
To form a metal ball on the chip
Chip forming method, a step of placing chips in the chip storage recesses of the chip tray, positioning the chips in the chip storage recesses, and performing vacuum suction through the through holes from the back side of the chip tray. The chip is vacuum-adsorbed in the chip storage recess to thereby
A step of holding the chips, a step of applying a flux to the pads on the top surface of <br/> the tip while holding the chip, a step of mounting a metal ball before Kipa Tsu on de, prior Symbol metal Reflowing a ball and bonding the metal ball to the pad.
がスクリーン印刷法であることを特徴とする請求項１に
記載のチップトレイを用いたフリップチップ形成方法。2. A flip chip forming method using the chip tray of claim 1, wherein the step of applying the flux to the tip is a screen printing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20421199A JP3351395B2 (en) | 1999-07-19 | 1999-07-19 | Flip chip forming method using chip tray |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20421199A JP3351395B2 (en) | 1999-07-19 | 1999-07-19 | Flip chip forming method using chip tray |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035871A JP2001035871A (en) | 2001-02-09 |
| JP3351395B2 true JP3351395B2 (en) | 2002-11-25 |
Family
ID=16486686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20421199A Expired - Fee Related JP3351395B2 (en) | 1999-07-19 | 1999-07-19 | Flip chip forming method using chip tray |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3351395B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1299052C (en) * | 2001-12-25 | 2007-02-07 | 乐金电子(天津)电器有限公司 | Thawing control device for microwave oven |
| JP3891297B2 (en) | 2003-10-02 | 2007-03-14 | セイコーエプソン株式会社 | Semiconductor device manufacturing jig |
| SG154362A1 (en) * | 2008-01-30 | 2009-08-28 | Advanced Systems Automation Ltd | Positioning apparatus and method |
| KR101931358B1 (en) * | 2012-06-25 | 2018-12-31 | 삼성전자주식회사 | Jig and manufacturing method thereof and flip chip bonding method for chips composing ultrasound probe using jig |
| FR2987695A1 (en) * | 2012-07-03 | 2013-09-06 | Commissariat Energie Atomique | Individual support device for use in component system for supporting e.g. electronic chips in photonic applications, has aspiration pipe emerging in cavity to make component placed in cavity to have rear face in depression |
| FR2993096B1 (en) | 2012-07-03 | 2015-03-27 | Commissariat Energie Atomique | DEVICE AND METHOD FOR INDIVIDUAL SUPPORT OF COMPONENTS |
| CN110085524A (en) * | 2014-05-12 | 2019-08-02 | 天工方案公司 | For handling the device and method of singualtion radio frequency unit |
| JP2016058525A (en) | 2014-09-09 | 2016-04-21 | シナプティクス・ディスプレイ・デバイス合同会社 | Semiconductor chip tray |
| JP6424719B2 (en) * | 2015-04-06 | 2018-11-21 | 三菱電機株式会社 | Semiconductor test jig, test method of semiconductor device |
| CN106057719B (en) * | 2016-06-29 | 2019-05-14 | 中国振华集团永光电子有限公司（国营第八七三厂） | A kind of clamp for machining and its processing method for realizing the bonding of ceramic paster packaging aluminium nickel |
-
1999
- 1999-07-19 JP JP20421199A patent/JP3351395B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035871A (en) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11742315B2 (en) | Die processing | |
| US8394677B2 (en) | Method of fabricating semiconductor device | |
| US8556158B2 (en) | Thermal compress bonding | |
| JP2795788B2 (en) | Semiconductor chip mounting method | |
| US20090189279A1 (en) | Methods and systems for packaging integrated circuits | |
| KR101420872B1 (en) | Gang flipping for ic packaging | |
| JP2001223297A (en) | Semiconductor device, its manufacturing method and its laminating method | |
| JP3351395B2 (en) | Flip chip forming method using chip tray | |
| US6830958B2 (en) | Method of making chip scale package | |
| JP4105150B2 (en) | UBM for realizing fine solder ball and flip chip packaging method using the same | |
| JP4339309B2 (en) | Semiconductor device | |
| JPH06151701A (en) | Manufacture of semiconductor device | |
| JP3612155B2 (en) | Semiconductor device and lead frame for semiconductor device | |
| JP2003243344A (en) | Method of manufacturing semiconductor device | |
| US8232183B2 (en) | Process and apparatus for wafer-level flip-chip assembly | |
| JP3075398B2 (en) | Ultrasonic bonding collet and bonding method | |
| JPH0236556A (en) | Pin grid array and mounting of semiconductor element | |
| JP2010157775A (en) | Method for manufacturing semiconductor device | |
| JP2001308125A (en) | Mounting board and semiconductor device | |
| JP2003243567A (en) | Reinforcing material for semiconductor device | |
| TWI228805B (en) | Flip-chip bonding process | |
| JPH10189829A (en) | Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device | |
| JP5024249B2 (en) | Manufacturing method of semiconductor device | |
| KR100377466B1 (en) | lamination apparatus of circuit film for semiconductor package and its method | |
| JP2823046B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |