JPH10189829A - Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device - Google Patents

Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device

Info

Publication number
JPH10189829A
JPH10189829A JP35810596A JP35810596A JPH10189829A JP H10189829 A JPH10189829 A JP H10189829A JP 35810596 A JP35810596 A JP 35810596A JP 35810596 A JP35810596 A JP 35810596A JP H10189829 A JPH10189829 A JP H10189829A
Authority
JP
Japan
Prior art keywords
ceramic substrate
resin
dam
package
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35810596A
Other languages
Japanese (ja)
Inventor
Hideaki Itakura
秀明 板倉
Hiromori Tobase
浩守 鳥羽瀬
Toshiro Arima
俊郎 有馬
Takeo Miura
武夫 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
NEC Kyushu Ltd
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc, NEC Kyushu Ltd filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP35810596A priority Critical patent/JPH10189829A/en
Publication of JPH10189829A publication Critical patent/JPH10189829A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain an IC package, in which a resin-flow preventive dam for resin sealing is formed with high accuracy and whose flatness degree is ensured by a method, wherein a plurality of lands for external electrodes are formed to be an area array shape on the rear surface of a ceramic substrate and the resin-flow preventive dam which is made of a metal or a resin is bonded to the outer circumferential part of the ceramic substrate. SOLUTION: A resin-flow preventive dam 2 which is made of a metal or a resin and which is nearly square shape is bonded to the outer circumferential part of a ceramic substrate 1. Lands 4 for wire bonding are formed on the surface of the ceramic substrate 1, and lands 5 for solder balls are formed to be an area array shape on the rear surface of the ceramic substrate 1. Since the dam 2 is formed in the outer circumferential part of the ceramic substrate 1 at an IC package 10 in this manner, it is possible to prevent a resin from flowing out to the outside from the ceramic substrate 1, when a semiconductor chip which is mounted on the ceramic substrate is resin-sealed. In addition, since the dam 2 is made of a metal or the like, a micromachining operation which conforms to the shape of the outer circumferential part of the ceramic substrate 1 can be performed easily.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップサイ
ズに近似したサイズに形成されたCSP(チップ・サイ
ズ・パッケージ、又はチップ・スケール・パッケージ)
型のICパッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CSP (chip size package or chip scale package) formed to a size similar to a semiconductor chip size.
Type IC package.

【0002】[0002]

【従来の技術】従来よりICパッケージとして、PGA
(ピン・グリッド・アレイ)、BGA(ボール・グリッ
ド・アレイ)、QFP(クワッド・フラット・パッケー
ジ)など様々なタイプのものが開発されているが、近
年、1辺がチップサイズ+1〜2mm以内のパッケージ
で同一のBGAに比べて1/3〜1/10の小型化が達
成できるCSP(チップ・サイズ・パッケージ、又はチ
ップ・スケール・パッケージ)が注目されている。
2. Description of the Related Art Conventionally, PGA has been used as an IC package.
Various types such as (pin grid array), BGA (ball grid array), and QFP (quad flat package) have been developed. In recent years, one side has a chip size of less than 1-2 mm. Attention has been focused on a CSP (chip size package or chip scale package) that can achieve a size reduction of 1/3 to 1/10 as compared with the same BGA in a package.

【0003】[0003]

【発明が解決しようとする課題】このCSPを従来から
のセラミック基板を使用して製造しようとする場合、次
のような問題が指摘されている。すなわち、CSPを使
用した半導体装置の製造工程においては、CSPへの半
導体チップの実装後に半導体チップの樹脂封止を行って
いるが、このとき封止用樹脂がセラミック基板から外に
流れ出てしまうことを防止するため、セラミック基板の
外周部に樹脂流れ防止用ダムを付ける必要がある。
When the CSP is to be manufactured using a conventional ceramic substrate, the following problems have been pointed out. That is, in the process of manufacturing a semiconductor device using a CSP, the semiconductor chip is sealed with a resin after the semiconductor chip is mounted on the CSP. At this time, the sealing resin may flow out of the ceramic substrate. In order to prevent this, it is necessary to attach a resin flow prevention dam to the outer peripheral portion of the ceramic substrate.

【0004】しかしながら、従来のセラミック基板を使
用するCSPの技術では、次のような理由により、ダム
の形成が困難とされている。すなわち、まず第1に、C
SPではBGAなどと比較してダム幅が極端に狭くなっ
ているため、セラミックグリーンシートの生切り(焼成
前の生の状態でカットすること)やスナップ加工(セラ
ミックグリーンシートの生の状態で溝状の切れ目を入れ
ておき焼成後にチョコレートブレイクすること)を使用
してダムを形成することは技術的に困難である。また第
2に、従来のBGAでは焼成により生じた基板の反りを
矯正するために反直し(重りでBGAの中央を押さえて
もう一度焼成すること)を行っているが、CSPにおい
ては、セラミックグリーンシートによりダムを形成した
場合は重りによる押さえがダムにより妨げられてしま
い、反直しが困難になってしまう。
However, in the conventional CSP technology using a ceramic substrate, it is difficult to form a dam for the following reasons. That is, first of all, C
In SP, the dam width is extremely narrower than that of BGA, etc., so the ceramic green sheet is cut raw (cut in the raw state before firing) or snapped (groove in the raw state of the ceramic green sheet). It is technically difficult to form a dam by making a cut in a shape and breaking the chocolate after baking. Secondly, in the conventional BGA, the substrate is warped to correct the warpage of the substrate caused by the firing (the center of the BGA is pressed down with the weight and the firing is performed again). In the CSP, the ceramic green sheet is used. When a dam is formed, the holding by the weight is hindered by the dam, and it becomes difficult to rectify the dam.

【0005】また、CSPは、従来の他のICパッケー
ジと比べて大幅に小型化・薄型化されているので、半導
体チップの実装やワイヤボンディング時のハンドリング
が困難であるという問題も指摘されている。
[0005] Further, since the CSP is significantly smaller and thinner than other conventional IC packages, it has been pointed out that it is difficult to mount a semiconductor chip and to handle it during wire bonding. .

【0006】本発明はこのような従来技術の問題点に着
目してなされたもので、封止用樹脂の流れ防止用ダムを
高精度に形成でき、しかもセラミック基板の必要な平坦
度を確保できるCSP型ICパッケージ、このICパッ
ケージの連結体、このICパッケージを使用した半導体
装置、及びこの半導体装置の製造方法を提供することを
目的としている。また本発明は、半導体チップの実装や
ワイヤボンディングなどの工程におけるハンドリングを
容易にすることができるCSP型ICパッケージ、この
ICパッケージの連結体、このICパッケージを使用し
た半導体装置、及びこの半導体装置の製造方法を提供す
ることを目的とする。
The present invention has been made in view of such problems of the prior art, and a dam for preventing the flow of the sealing resin can be formed with high precision, and the required flatness of the ceramic substrate can be ensured. An object of the present invention is to provide a CSP type IC package, a connected body of the IC package, a semiconductor device using the IC package, and a method of manufacturing the semiconductor device. Further, the present invention provides a CSP type IC package capable of facilitating handling in processes such as mounting of a semiconductor chip and wire bonding, a connected body of the IC package, a semiconductor device using the IC package, and a semiconductor device using the IC package. It is intended to provide a manufacturing method.

【0007】[0007]

【課題を解決するための手段】以上の課題を解決するた
めの本発明によるICパッケージは、1辺が半導体チッ
プサイズに近似したサイズに形成されたCSP(チップ
・サイズ・パッケージ)型のICパッケージにおいて、
セラミック基板と、前記セラミック基板の上面に形成さ
れた半導体チップ搭載部及び基板電極と、前記セラミッ
ク基板の下面にエリアアレイ状に形成された複数の外部
電極用ランドと、前記セラミック基板の外周部に接合さ
れ、半導体チップを封止するための樹脂が前記セラミッ
ク基板の外部に流れ出すことを防止するための金属製又
は樹脂製の樹脂流れ防止用ダムとを備えたことを特徴と
している。
An IC package according to the present invention for solving the above problems is a CSP (chip size package) type IC package in which one side is formed to have a size close to the size of a semiconductor chip. At
A ceramic substrate, a semiconductor chip mounting portion and a substrate electrode formed on the upper surface of the ceramic substrate, a plurality of external electrode lands formed in an area array on the lower surface of the ceramic substrate, and an outer peripheral portion of the ceramic substrate. It is characterized by comprising a resin or resin flow prevention dam which is joined and prevents a resin for sealing the semiconductor chip from flowing out of the ceramic substrate.

【0008】また、本発明によるICパッケージの連結
体は、帯状のフレームと、この帯状のフレームに沿って
配置された複数の前記樹脂流れ防止用ダムと、これらの
各ダムを前記フレームに連結する連結部と、前記各ダム
にそれぞれ接合されたICパッケージとを含むことを特
徴としている。
[0008] A connected body of an IC package according to the present invention connects a strip-shaped frame, a plurality of resin flow prevention dams arranged along the strip-shaped frame, and connects each of these dams to the frame. It is characterized by including a connecting portion and an IC package bonded to each of the dams.

【0009】また、このICパッケージの連結体におい
ては、前記フレームと前記連結部と前記各ダムは、金属
材料又は樹脂材料の同一の素材で一体に形成されている
ことが望ましい。
In this IC package connector, it is preferable that the frame, the connector, and the dams are integrally formed of the same metal or resin material.

【0010】また、本発明による半導体装置は、セラミ
ック基板と、このセラミック基板の上面に搭載された半
導体チップと、このセラミック基板の下面にエリアアレ
イ状に配列された外部端子用ハンダボールと、前記セラ
ミック基板上の半導体チップを封止する封止樹脂と、前
記セラミック基板の外周部に接合され、前記封止樹脂が
前記セラミック基板の外部に流れ出すことを防止する金
属製又は樹脂製の樹脂流れ防止用ダムとを備えたことを
特徴としている。
A semiconductor device according to the present invention includes a ceramic substrate, a semiconductor chip mounted on an upper surface of the ceramic substrate, solder balls for external terminals arranged in an area array on a lower surface of the ceramic substrate, and A sealing resin for sealing the semiconductor chip on the ceramic substrate; and a metal or resin resin flow prevention joined to an outer peripheral portion of the ceramic substrate to prevent the sealing resin from flowing out of the ceramic substrate. It is characterized by having a dam for use.

【0011】また、本発明による半導体装置の製造方法
は、帯状のフレームとこのフレームに沿って配置された
樹脂流れ防止用ダムとこのダムを前記フレームに連結す
るための連結部とから構成されるダム付きフレームの各
ダムにそれぞれ前記セラミック基板の外周部を接合して
構成されるICパッケージの連結体を予め用意してお
き、これらの各セラミック基板の上面にそれぞれ半導体
チップを搭載し、これらの各半導体チップと前記各セラ
ミック基板との間の配線を行い、これらの各半導体チッ
プをそれぞれ樹脂封止することにより半導体装置を形成
し、前記の各連結部をそれぞれ切断して各ダムを前記フ
レームから分離することにより、前記の各半導体装置を
互いに分離するようにしたことを特徴としている。
Further, a method of manufacturing a semiconductor device according to the present invention comprises a band-shaped frame, a resin flow prevention dam disposed along the frame, and a connecting portion for connecting the dam to the frame. A connected body of an IC package formed by joining an outer peripheral portion of the ceramic substrate to each dam of the frame with a dam is prepared in advance, and a semiconductor chip is mounted on the upper surface of each of the ceramic substrates, respectively. Wiring is performed between each semiconductor chip and each of the ceramic substrates, and a semiconductor device is formed by sealing each of these semiconductor chips with a resin. The semiconductor devices are separated from each other by separating the semiconductor devices from each other.

【0012】さらに、本発明による半導体装置の製造方
法は、前記帯状のフレームは前記セラミック基板を機械
的に搬送するために使用するのに適したフレームであ
り、前記の半導体チップのセラミック基板への搭載、半
導体チップとセラミック基板との配線、及び半導体チッ
プの樹脂封止の各工程は、このフレームにより前記セラ
ミック基板を所定方向に搬送しながら、行われるもので
あることを特徴としている。
Further, in the method of manufacturing a semiconductor device according to the present invention, the band-shaped frame is a frame suitable for being used for mechanically transporting the ceramic substrate. The steps of mounting, wiring between the semiconductor chip and the ceramic substrate, and sealing the resin of the semiconductor chip with resin are performed while the ceramic substrate is transported in a predetermined direction by the frame.

【0013】[0013]

【発明の実施の形態】図1は本発明の一実施形態による
ICパッケージを示す図で、(a)は斜視図、(b)は
平面図、(c)は底面図である。図1において、1はセ
ラミック基板、2はこのセラミック基板1の外周部に接
合された金属製の平面略ロの字状の樹脂流れ防止用ダ
ム、3は前記セラミック基板1の上面に形成された半導
体チップ搭載部、4は前記セラミック基板1の上面に形
成されたワイヤボンディング用のランド、5は前記セラ
ミック基板1の下面にエリアアレイ状に形成されたハン
ダボール用ランドである。以上のように、この図1に示
すICパッケージ10では、セラミック基板1の外周部
にダム2を形成しているので、セラミック基板1に搭載
された半導体チップを樹脂封止するときに、樹脂がセラ
ミック基板1から外に流れ出すことが防止されるように
なっている。また、このダム2は金属製なので、前記の
セラミック基板1の外周部の形に即した微細加工が容易
にできるようになっている。
1 is a diagram showing an IC package according to an embodiment of the present invention, in which (a) is a perspective view, (b) is a plan view, and (c) is a bottom view. In FIG. 1, reference numeral 1 denotes a ceramic substrate, 2 denotes a metal-made resin flow prevention dam which is joined to the outer peripheral portion of the ceramic substrate 1 and has a substantially rectangular shape in plan view; The semiconductor chip mounting portion 4 is a land for wire bonding formed on the upper surface of the ceramic substrate 1, and the solder ball land 5 is formed in an area array on the lower surface of the ceramic substrate 1. As described above, in the IC package 10 shown in FIG. 1, since the dam 2 is formed on the outer peripheral portion of the ceramic substrate 1, when the semiconductor chip mounted on the ceramic substrate 1 is resin-sealed, It is prevented from flowing out of the ceramic substrate 1. Further, since the dam 2 is made of metal, it is possible to easily perform fine processing according to the shape of the outer peripheral portion of the ceramic substrate 1.

【0014】次に、図2(a)は図1のICパッケージ
を製造するために使用するダム付きフレームを示す平面
図、図2(b)はその一部拡大図である。図2におい
て、11は42Alloy等の金属製のフレーム、2は
このフレーム11と同一の素材で一体形成された平面略
コの字状のダム、13は前記フレーム11と同一の素材
で一体形成されており前記ダム2と前記フレーム11と
を連結するための連結部(吊りピン)、14は前記フレ
ーム11を一定速度で機械的に搬送するのに使用するた
めに一定のピッチで形成された穴である。
Next, FIG. 2A is a plan view showing a damped frame used for manufacturing the IC package of FIG. 1, and FIG. 2B is a partially enlarged view thereof. In FIG. 2, reference numeral 11 denotes a metal frame such as 42Alloy, 2 denotes a substantially U-shaped dam integrally formed with the same material as the frame 11, and 13 denotes an integrally formed frame with the same material as the frame 11. A connecting portion (hanging pin) for connecting the dam 2 and the frame 11 is a hole formed at a constant pitch for use to mechanically convey the frame 11 at a constant speed. It is.

【0015】また、図3は図1のICパッケージを製造
するために使用するセラミック基板を示す図で、1はセ
ラミック基板、22はこのセラミック基板1の上面の外
周部に形成されたダム接合用のパッドである。このパッ
ド22は、セラミック基板1の上面の外周部に形成され
たタングステン・メタライズと、その上に形成されたニ
ッケルメッキとにより構成されている。なお、この図3
においては、セラミック基板1上に形成された基板電極
(図1の符号4参照)と外部電極用ランド(図1の符号
5参照)は図示を省略している。
FIG. 3 is a view showing a ceramic substrate used for manufacturing the IC package shown in FIG. 1. Reference numeral 1 denotes a ceramic substrate, and reference numeral 22 denotes a dam bonding formed on the outer peripheral portion of the upper surface of the ceramic substrate 1. The pad. The pad 22 is formed by tungsten metallization formed on the outer peripheral portion of the upper surface of the ceramic substrate 1 and nickel plating formed thereon. Note that FIG.
In FIG. 1, the substrate electrodes (see reference numeral 4 in FIG. 1) and external electrode lands (see reference numeral 5 in FIG. 1) formed on the ceramic substrate 1 are not shown.

【0016】図4は、前記の図2のダム付きフレーム1
5のダム2に図3のセラミック基板1のダム接合用パッ
ド22を接合して構成されるICパッケージの連結体を
示す図である。この接合は、前記セラミック基板1のダ
ム接合用パッド22を前記ダム2に当接し、Agローや
AuSn等を使用して約900℃の温度でロー付けする
ことにより、又はエポキシ樹脂等の樹脂接着剤で接着す
ることにより、行われる。以上により、前記セラミック
基板1の外周部にダム2が接合されたCSP型ICパッ
ケージ(図1の符号10参照)が形成され、さらに、こ
のICパッケージ10が前記フレーム11及び連結部1
3により互いに連結されて成るICパッケージの連結体
30が形成される。
FIG. 4 shows the damped frame 1 shown in FIG.
FIG. 4 is a view showing a connected body of an IC package formed by bonding a dam bonding pad 22 of the ceramic substrate 1 of FIG. 3 to a dam 2 of FIG. This bonding is performed by bringing the dam bonding pad 22 of the ceramic substrate 1 into contact with the dam 2 and brazing it at a temperature of about 900 ° C. using Ag low, AuSn, or the like, or resin bonding such as epoxy resin. This is performed by bonding with an agent. As described above, a CSP type IC package (see reference numeral 10 in FIG. 1) in which the dam 2 is joined to the outer peripheral portion of the ceramic substrate 1 is formed.
3 form an IC package connector 30 connected to each other.

【0017】次に、図5は図4のICパッケージの連結
体30を使用した半導体装置の製造方法を説明するため
の図である。このICパッケージの連結体30は、以下
に説明する半導体装置の各製造工程の間、図5(a)の
矢印α方向に一定速度で搬送される。半導体装置の製造
においては、まず、セラミック基板1の半導体チップ搭
載部3(図1参照)に半導体チップ31を搭載する(図
5(b))。次に、この半導体チップ31とセラミック
基板1上のワイヤボンディング用ランド4(図1参照)
との間にワイヤボンディングを行う(図5(c))。次
に、半導体チップ及び配線などを樹脂32で封止する
(図5(d))。このとき、前記セラミック基板1の外
周部にダム2が形成されているので、樹脂32がセラミ
ック基板1の外に流れ出すことが防止されるようになっ
ている。その後、前記セラミック基板1の下面にハンダ
ボール33を形成して半導体装置を形成する(図5
(e))。最後に、前記連結部(吊りピン)13を切断
して、各半導体装置を前記フレーム11から切り離すこ
とにより、半導体チップを実装したCSP型半導体装置
40が完成する(図5(f))。
FIG. 5 is a diagram for explaining a method of manufacturing a semiconductor device using the IC package connector 30 of FIG. The linked body 30 of the IC package is transported at a constant speed in the direction of arrow α in FIG. 5A during each of the manufacturing steps of the semiconductor device described below. In the manufacture of the semiconductor device, first, the semiconductor chip 31 is mounted on the semiconductor chip mounting portion 3 (see FIG. 1) of the ceramic substrate 1 (FIG. 5B). Next, the semiconductor chip 31 and the wire bonding lands 4 on the ceramic substrate 1 (see FIG. 1).
(FIG. 5 (c)). Next, the semiconductor chip and the wiring are sealed with the resin 32 (FIG. 5D). At this time, since the dam 2 is formed on the outer peripheral portion of the ceramic substrate 1, the resin 32 is prevented from flowing out of the ceramic substrate 1. Thereafter, a solder ball 33 is formed on the lower surface of the ceramic substrate 1 to form a semiconductor device (FIG. 5).
(E)). Finally, the connecting portion (hanging pin) 13 is cut off to separate each semiconductor device from the frame 11, thereby completing a CSP type semiconductor device 40 on which a semiconductor chip is mounted (FIG. 5 (f)).

【0018】以上本発明の実施形態について説明したき
たが、本発明はこの実施形態に限定されるものではな
い。例えば、前記の実施形態においては前記フレーム1
1、連結部13及びダム2は金属製のものを採用してい
るが、本発明はこれに限られるものではなく、樹脂製の
フィルム状のフレーム、連結部及びダムを採用してもよ
いことはもちろんである。
Although the embodiment of the present invention has been described above, the present invention is not limited to this embodiment. For example, in the above embodiment, the frame 1
1, the connecting portion 13 and the dam 2 are made of metal, but the present invention is not limited to this, and a resin film frame, connecting portion and dam may be used. Of course.

【0019】[0019]

【発明の効果】以上説明したように、本発明によるIC
パッケージによれば、セラミック基板の外周部に金属製
又は樹脂製のダムを接合するようにしているので、従来
のBGAなどに比べて格段に小さいCSP型のICパッ
ケージにおいても、封止樹脂流れ防止用のダムを高精度
に作成することが可能になる。また、前述のようにセラ
ミック基板の外周部に金属製又は樹脂製のダムを接合す
るようにしているので、焼成後の反直しなどの作業でセ
ラミック基板の平坦度を十分に確保した後で金属製又は
樹脂製のダムを接合することができるので、セラミック
グリーンシートを使用してダムを形成する場合の反直し
が困難であるためにセラミック基板の平坦度を確保でき
ないという問題が回避できるようになる。
As described above, the IC according to the present invention is used.
According to the package, a metal or resin dam is joined to the outer periphery of the ceramic substrate, so that even in a CSP type IC package that is much smaller than a conventional BGA or the like, the sealing resin can be prevented from flowing. It is possible to create a high-quality dam. In addition, since a metal or resin dam is joined to the outer peripheral portion of the ceramic substrate as described above, after the flatness of the ceramic substrate is sufficiently ensured by work such as recoil after firing, Or resin dams can be joined, so that the problem that the flatness of the ceramic substrate cannot be ensured because it is difficult to rectify when forming a dam using ceramic green sheets can be avoided. Become.

【0020】また、本発明によるICパッケージの連結
体によれば、各ICパッケージが前記ダムにより帯状の
フレームに連結されているので、ICパッケージのハン
ドリングが容易になり、半導体装置の製造工程が大幅に
効率化されるようになる。
Further, according to the linked body of IC packages according to the present invention, since each IC package is connected to the belt-like frame by the dam, handling of the IC package is facilitated, and the manufacturing process of the semiconductor device is greatly improved. Become more efficient.

【0021】また、本発明によるICパッケージの連結
体によれば、前記ダム付きフレームを構成するフレー
ム、ダム及び連結部は、金属製又は樹脂製の同一の素材
で一体に形成されているので、ダム付きフレーム全体の
製造が低コストでできるようになる。また、前記各ダム
が金属製又は樹脂製なので、幅の狭いダムを高精度に形
成することが可能になる。また特にダムを金属製とする
ときは、ダムをICパッケージに接合するときにわずか
の力でダムが変形することなどがなくなり、ICパッケ
ージ製造時の作業性が大幅に向上するようになる。
Further, according to the connected body of the IC package according to the present invention, the frame, the dam and the connecting portion constituting the frame with the dam are integrally formed of the same metal or resin material. The entire frame with a dam can be manufactured at low cost. Further, since each of the dams is made of metal or resin, a narrow dam can be formed with high precision. In particular, when the dam is made of metal, the dam is not deformed by a small force when the dam is joined to the IC package, and the workability in manufacturing the IC package is greatly improved.

【0022】また、本発明による半導体装置によれば、
セラミック基板の外周部に金属製又は樹脂製のダムを接
合するようにしているので、従来のBGAなどに比べて
格段に小さいCSPを使用する半導体装置においても、
封止樹脂流れ防止用のダムを高精度に作成することが可
能になる。また、前述のようにセラミック基板の外周部
に金属製又は樹脂製のダムを接合するようにしているの
で、焼成後の反直しなどの作業でセラミック基板の平坦
度を十分に確保した後で金属製又は樹脂製のダムを接合
することができるので、セラミックグリーンシートを使
用してダムを形成する場合の反直しが困難であるために
セラミック基板の平坦度を確保できないという問題が回
避できるようになる。
According to the semiconductor device of the present invention,
Since a metal or resin dam is bonded to the outer periphery of the ceramic substrate, even in a semiconductor device using a CSP that is much smaller than a conventional BGA or the like,
The dam for preventing the sealing resin from flowing can be formed with high precision. In addition, since a metal or resin dam is joined to the outer peripheral portion of the ceramic substrate as described above, after the flatness of the ceramic substrate is sufficiently ensured by work such as recoil after firing, Or resin dams can be joined, so that the problem that the flatness of the ceramic substrate cannot be ensured because it is difficult to rectify when forming a dam using ceramic green sheets can be avoided. Become.

【0023】また、本発明による半導体装置の製造方法
によれば、帯状のフレームのダムにICパッケージが連
結されて成るICパッケージの連結体を使用して半導体
装置を製造するようにしているので、従来のBGAなど
に比べて格段に小さいCSPでも、半導体チップ搭載や
ワイヤボンディングなどの工程におけるハンドリングが
極めて容易になり、半導体装置の製造工程が大幅に効率
化されるようになる。
Further, according to the method of manufacturing a semiconductor device of the present invention, the semiconductor device is manufactured by using a connected body of the IC package formed by connecting the IC package to the dam of the band-shaped frame. Even with a CSP that is much smaller than a conventional BGA or the like, handling in processes such as mounting of a semiconductor chip and wire bonding becomes extremely easy, and the manufacturing process of a semiconductor device is greatly improved.

【0024】さらに、本発明による半導体装置の製造方
法によれば、前記帯状のフレームにより前記セラミック
基板を所定方向に機械的に搬送しながら、半導体チップ
のセラミック基板への搭載、ワイヤボンディング及び半
導体チップの樹脂封止などの各工程を行うようにしてい
るので、半導体装置の製造工程が大幅に効率化されるよ
うになる。
Further, according to the method of manufacturing a semiconductor device of the present invention, the semiconductor chip is mounted on the ceramic substrate, wire-bonded, and the semiconductor chip is mechanically conveyed in the predetermined direction by the strip-shaped frame. Since each process such as resin sealing is performed, the manufacturing process of the semiconductor device is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態によるICパッケージを
示す図で、(a)は斜視図、(b)は平面図、(c)は
底面図である。
FIG. 1 is a view showing an IC package according to an embodiment of the present invention, wherein (a) is a perspective view, (b) is a plan view, and (c) is a bottom view.

【図2】 (a)は図1のICパッケージを製造するた
めに使用するダム付きフレームを示す図、(b)はその
一部拡大図である。
FIG. 2A is a diagram showing a damped frame used for manufacturing the IC package of FIG. 1, and FIG. 2B is a partially enlarged view thereof.

【図3】 図1のICパッケージを製造するために使用
するセラミック基板を示す図である。
FIG. 3 is a view showing a ceramic substrate used for manufacturing the IC package of FIG. 1;

【図4】 図2のダム付きフレーム15のダム2に図3
のセラミック基板1のダム接合用パッド22を接合して
成るICパッケージの連結体を示す図である。
FIG. 4 shows the dam 2 of the frame 15 with dam shown in FIG.
FIG. 3 is a view showing a connected body of an IC package formed by bonding dam bonding pads 22 of the ceramic substrate 1 of FIG.

【図5】 図4のICパッケージの連結体30を使用し
た半導体装置の製造方法を説明するための図である。
5 is a view for explaining a method of manufacturing a semiconductor device using the IC package connector 30 of FIG. 4;

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 樹脂流れ防止用ダム 3 半導体チップ搭載部 4 ワイヤボンディング用ランド 5 ハンダボール用ランド 10 ICパッケージ 11 フレーム 13 連結部(吊りピン) 14 穴 22 ダム接合用パッド 30 ICパッケージの連結体 31 半導体チップ 32 樹脂 33 ハンダボール 40 半導体装置 REFERENCE SIGNS LIST 1 ceramic substrate 2 resin flow prevention dam 3 semiconductor chip mounting portion 4 wire bonding land 5 solder ball land 10 IC package 11 frame 13 connection portion (suspension pin) 14 hole 22 dam bonding pad 30 IC package connection body 31 Semiconductor chip 32 resin 33 solder ball 40 semiconductor device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有馬 俊郎 熊本県熊本市八幡一丁目1番1号 九州日 本電気株式会社内 (72)発明者 三浦 武夫 熊本県熊本市八幡一丁目1番1号 九州日 本電気株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshiro Arima 1-1-1, Hachiman, Kumamoto City, Kumamoto Prefecture Inside Kyushu Nippon Electric Co., Ltd. (72) Inventor Takeo Miura 1-1-1, Yawata, Kumamoto City, Kumamoto Prefecture Kyushu Nippon Electric Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 1辺が半導体チップサイズに近似したサ
イズに形成されたCSP(チップ・サイズ・パッケー
ジ)型のICパッケージにおいて、 セラミック基板と、 前記セラミック基板の上面に形成された半導体チップ搭
載部及び基板電極と、 前記セラミック基板の下面にエリアアレイ状に形成され
た複数の外部電極用ランドと、 前記セラミック基板の外周部に接合され、半導体チップ
を封止するための樹脂が前記セラミック基板の外部に流
れ出すことを防止するための金属製又は樹脂製の樹脂流
れ防止用ダムと、を備えたことを特徴とするICパッケ
ージ。
1. A CSP (chip size package) type IC package in which one side is formed in a size similar to a semiconductor chip size, a ceramic substrate, and a semiconductor chip mounting portion formed on an upper surface of the ceramic substrate. And a plurality of external electrode lands formed in an area array on the lower surface of the ceramic substrate; and a resin bonded to an outer peripheral portion of the ceramic substrate to seal a semiconductor chip. An IC package, comprising: a metal or resin dam for preventing resin from flowing to the outside.
【請求項2】 請求項1に記載のICパッケージを複数
個連結して成るICパッケージの連結体であって、 帯状のフレームと、 この帯状のフレームに沿って配置された複数の前記樹脂
流れ防止用ダムと、 これらの各ダムをそれぞれ前記フレームに連結する連結
部と、 前記各ダムにそれぞれ接合されたICパッケージと、を
含むことを特徴とするICパッケージの連結体。
2. A connected body of an IC package formed by connecting a plurality of the IC packages according to claim 1, wherein a band-shaped frame and a plurality of the resin flow prevention arranged along the band-shaped frame. A connected body of IC packages, comprising: a dam for use; a connecting portion for connecting each of these dams to the frame; and an IC package connected to each of the dams.
【請求項3】 請求項2に記載のICパッケージの連結
体であって、 前記フレームと前記連結部と前記各ダムは、同一の材料
で一体に形成されている、ことを特徴とするICパッケ
ージの連結体。
3. The IC package according to claim 2, wherein the frame, the connecting portion, and the dams are integrally formed of the same material. Concatenation of
【請求項4】 請求項1に記載のICパッケージを使用
した半導体装置において、 セラミック基板と、 このセラミック基板の上面に搭載された半導体チップ
と、 このセラミック基板の下面にエリアアレイ状に配列され
た外部端子用ハンダボールと、 前記セラミック基板上の半導体チップを封止する封止樹
脂と、 前記セラミック基板の外周部に接合され、前記封止樹脂
が前記セラミック基板の外部に流れ出すことを防止する
金属製又は樹脂製の樹脂流れ防止用ダムと、を備えたこ
とを特徴とする半導体装置。
4. A semiconductor device using the IC package according to claim 1, wherein a ceramic substrate, a semiconductor chip mounted on an upper surface of the ceramic substrate, and an area array are arranged on a lower surface of the ceramic substrate. An external terminal solder ball, a sealing resin for sealing a semiconductor chip on the ceramic substrate, and a metal bonded to an outer peripheral portion of the ceramic substrate to prevent the sealing resin from flowing out of the ceramic substrate. A semiconductor device comprising: a resin or resin dam for preventing resin flow.
【請求項5】 請求項4に記載の半導体装置を製造する
ための半導体装置の製造方法であって、 帯状のフレームとこのフレームに沿って配置された樹脂
流れ防止用ダムとこのダムを前記フレームに連結するた
めの連結部とから構成されるダム付きフレームの各ダム
にそれぞれ前記セラミック基板の外周部を接合すること
により構成されたICパッケージの連結体を予め用意し
ておき、 これらの各セラミック基板の上面にそれぞれ半導体チッ
プを搭載し、 これらの各半導体チップと前記各セラミック基板との間
の配線を行い、 これらの各半導体チップをそれぞれ樹脂封止することに
より半導体装置を形成し、 前記の各連結部をそれぞれ切断して各ダムを前記フレー
ムから分離することにより、前記の各半導体装置を互い
に分離する、ことを特徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device according to claim 4, wherein the band-shaped frame, a dam for preventing resin flow arranged along the frame, and the dam are provided on the frame. A connecting body of an IC package is prepared in advance by joining an outer peripheral portion of the ceramic substrate to each dam of a frame with a dam constituted by a connecting portion for connecting to each of the ceramics. A semiconductor device is formed by mounting a semiconductor chip on the upper surface of each substrate, performing wiring between each of these semiconductor chips and each of the ceramic substrates, and sealing each of these semiconductor chips with a resin. Each of the semiconductor devices is separated from each other by cutting each connecting portion and separating each dam from the frame. The method of manufacturing a semiconductor device according to.
【請求項6】 請求項5に記載の半導体装置の製造方法
において、 前記帯状のフレームは前記セラミック基板を機械的に搬
送するために使用するのに適したフレームであり、 前記の半導体チップのセラミック基板への搭載、半導体
チップとセラミック基板との配線、及び半導体チップの
樹脂封止の各工程は、このフレームにより前記セラミッ
ク基板を所定方向に搬送しながら、行われるものであ
る、ことを特徴とする半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein the belt-shaped frame is a frame suitable for mechanically transporting the ceramic substrate, and wherein the ceramic of the semiconductor chip is formed. The steps of mounting on the substrate, wiring the semiconductor chip and the ceramic substrate, and sealing the resin of the semiconductor chip with resin are performed while the ceramic substrate is transported in a predetermined direction by the frame. Semiconductor device manufacturing method.
JP35810596A 1996-12-27 1996-12-27 Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device Pending JPH10189829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35810596A JPH10189829A (en) 1996-12-27 1996-12-27 Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35810596A JPH10189829A (en) 1996-12-27 1996-12-27 Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH10189829A true JPH10189829A (en) 1998-07-21

Family

ID=18457574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35810596A Pending JPH10189829A (en) 1996-12-27 1996-12-27 Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH10189829A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617964A (en) * 2013-11-20 2014-03-05 常州唐龙电子有限公司 Copper-nickel alloy encapsulated pin grid array type integrated circuit
US9173299B2 (en) 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9173299B2 (en) 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
CN103617964A (en) * 2013-11-20 2014-03-05 常州唐龙电子有限公司 Copper-nickel alloy encapsulated pin grid array type integrated circuit

Similar Documents

Publication Publication Date Title
US7622332B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
US5118370A (en) LSI chip and method of producing same
JPH09237806A (en) Semiconductor device and its manufacture, and packaging structure using the semiconductor device and its manufacture
JP2001077274A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
KR20050007350A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TW201232673A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6242283B1 (en) Wafer level packaging process of semiconductor
JP2001338932A (en) Semiconductor device and method of manufacturing semiconductor device
JP3612155B2 (en) Semiconductor device and lead frame for semiconductor device
JP3430976B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JPH10189829A (en) Ic package, connecting body of ic package, semiconductor device and manufacturing method of semiconductor device
JPH03278451A (en) Resin-sealed type semiconductor device
JP2907195B2 (en) Method for manufacturing semiconductor device
JPH0451056B2 (en)
JPH10284647A (en) Ic package
JPH0350736A (en) Manufacture of bump of semiconductor chip
KR100608331B1 (en) Multi chip package
JP2822506B2 (en) Method for manufacturing semiconductor device
JP4668729B2 (en) Manufacturing method of semiconductor device
KR100349362B1 (en) Wafer level package and method of fabricating the same
KR100337457B1 (en) Manufacturing method of semiconductor package
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
KR19990067768A (en) Carrier to be used in fabricationg semiconductor device