JP3346425B2 - Bare chip test socket - Google Patents
Bare chip test socketInfo
- Publication number
- JP3346425B2 JP3346425B2 JP01462892A JP1462892A JP3346425B2 JP 3346425 B2 JP3346425 B2 JP 3346425B2 JP 01462892 A JP01462892 A JP 01462892A JP 1462892 A JP1462892 A JP 1462892A JP 3346425 B2 JP3346425 B2 JP 3346425B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- chip
- anisotropic conductive
- conductive sheet
- test socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ベアチップテスト用ソ
ケットに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bare chip test socket.
【０００２】[0002]
【従来の技術】一般にＬＳＩ素子を基板上に実装するに
際して、該ＬＳＩの性能試験がなされるが、ＬＳＩ素子
がベアチップである場合には、テストツールがないため
に、従来、受け入れ検査が行われず、そのまま基板上に
実装し、しかる後、他の部品も搭載された状態で基板ユ
ニット単位に試験が行われていた。2. Description of the Related Art In general, when an LSI element is mounted on a substrate, a performance test of the LSI is performed. However, when the LSI element is a bare chip, an acceptance inspection has not been conventionally performed because there is no test tool. Then, the mounting was performed on the substrate as it was, and thereafter, a test was performed for each substrate unit in a state where other components were also mounted.
【０００３】[0003]
【発明が解決しようとする課題】しかし、かかる状態で
の試験では、素子不良が最終組立工程まで発見できず、
さらに、不良交換等の作業も非常に困難であるという欠
点を有するものであった。However, in the test in such a state, no element failure can be found until the final assembly process.
Further, there is a disadvantage that work such as defective replacement is very difficult.
【０００４】本発明は、以上の欠点を解消すべくなされ
たものであって、ベアチップ単体での試験を可能とする
ベアチップテスト用ソケットを提供することを目的とす
る。SUMMARY OF THE INVENTION [0004] The present invention has been made to solve the above-mentioned drawbacks, and has as its object to provide a bare chip test socket capable of testing a bare chip alone.
【０００５】[0005]
【課題を解決するための手段】本発明によれば上記目的
は、実施例に対応する図１に示すように、バンプを有す
るベアチップの性能を試験するベアチップテスト用ソケ
ットであって、 チップを収容するためのチップ収容凹部
が設けられたソケット本体と、前記チップ収容凹部の底
面に設けられた複数の接続パッドと、 前記底面の反対面
に設けられ、前記接続パッドのそれぞれと電気的に導通
する複数の出力ピンと、 前記接続パッドに接した状態
で、前記チップ収容凹部内に敷設される異方性導電シー
トと、前記ベアチップを、バンプ形成面の反対側から押
圧する蓋体と、を有し、前記接続パッドが前記バンプと
対応する位置に設けられ、試験の際、前記ベアチップが
前記異方性導電シート上に取り外し自在に配置され、前
記異方性導電シートが、該バンプとそれに対応する接続
パッドにより、両側から挟んで押し付けられる ことを特
徴とするベアチップテスト用ソケットを提供することに
より達成される。According to the present invention, the above object has a bump as shown in FIG. 1 corresponding to an embodiment.
Chip test socket for testing bare chip performance
A chip receiving recess for receiving a chip.
And socket present body is al provided, the bottom of the chip accommodation recess
A plurality of connection pads provided on the surface, and an opposite surface of the bottom surface
And is electrically connected to each of the connection pads.
A plurality of output pins to be connected to the connection pad
The anisotropic conductive sheet laid in the chip receiving recess.
And bets, the Beachi' flop having a lid which presses from the opposite side of the bump formation faces, wherein the connection pad is provided <br/> a position corresponding to the van-flop, upon examination, the bare But
It is detachably arranged on the anisotropic conductive sheet,
The anisotropic conductive sheet is provided with the bumps and the corresponding connections.
It is special that the pad can be sandwiched and pressed from both sides.
This is achieved by providing a bare chip test socket.
【０００６】[0006]
【作用】本発明において、ベアチップテスト用ソケット
はチップ収容凹部１を有するソケット本体２を有し、チ
ップ収容凹部１には異方性導電シート３が敷設される。
ベアチップ５はバンプ４形成面を異方性導電シート３に
向けた状態でチップ収容凹部１にセットされ、ソケット
本体２に装着された蓋体６を閉塞することにより下方に
押圧される。異方性導電シート３は、バンプ４により押
圧された部位において導電性を発揮し、ベアチップ５の
バンプ４とソケット本体２の接続パッド７との導通が取
られる。According to the present invention, the bare chip test socket has a socket body 2 having a chip housing recess 1, in which an anisotropic conductive sheet 3 is laid.
The bare chip 5 is set in the chip accommodating recess 1 with the bump 4 forming surface facing the anisotropic conductive sheet 3, and is pressed downward by closing the lid 6 attached to the socket body 2. The anisotropic conductive sheet 3 exhibits conductivity at a portion pressed by the bump 4, and conduction between the bump 4 of the bare chip 5 and the connection pad 7 of the socket body 2 is established.
【０００７】[0007]
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。ベアチップテスト用ソケット
の全体図を図２に示し、ソケット本体２と、蓋体６とを
有して構成される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 2 shows an overall view of the bare chip test socket, which includes a socket body 2 and a lid 6.
【０００８】ソケット本体２は、上面にベアチップ５の
大きさに略等しい矩形のチップ収容凹部１を有する。こ
のチップ収容凹部１には、ベアチップ５のバンプ４、４
・・に対応して接続パッド７、７・・が形成され、ソケ
ット本体２の裏面に設けられる出力ピン８、８・・に接
続される。The socket body 2 has a rectangular chip receiving recess 1 on the upper surface which is substantially equal to the size of the bare chip 5. The chip receiving recess 1 has bumps 4, 4, 4
Are formed in correspondence with .. and are connected to output pins 8, 8... Provided on the back surface of the socket body 2.
【０００９】３は上記チップ収容凹部１に敷設される異
方性導電シートであり、加圧による変形部位が導電性を
発揮するように構成され、該異方性導電シート３により
チップ収容凹部１の接続パッド７を覆うことにより、同
時に接続パッド７への異物、酸化物付着等を防止してい
る。Reference numeral 3 denotes an anisotropic conductive sheet laid in the chip accommodating recess 1 so that a portion deformed by pressure exerts conductivity. Of the connection pad 7 at the same time, foreign substances and oxides are prevented from adhering to the connection pad 7 at the same time.
【００１０】一方、蓋体６はソケット本体２の一端縁に
回動自在に装着されており、回動軸の反対縁をソケット
本体２に係止させ、チップ収容凹部１を閉塞する。ま
た、この蓋体６の裏面には、チップ収容凹部１に嵌合可
能な押圧突部９が突設されており、チップ収容凹部１に
装着されたベアチップ５を押圧する。On the other hand, the lid 6 is rotatably mounted on one end of the socket main body 2 and locks the opposite edge of the rotation shaft to the socket main body 2 to close the chip accommodating recess 1. Further, on the back surface of the lid 6, a pressing projection 9 which can be fitted into the chip accommodating recess 1 is provided so as to press the bare chip 5 mounted on the chip accommodating recess 1.
【００１１】次に本発明に係るベアチップテスト用ソケ
ットの使用方法を図１により説明する。先ず、ベアチッ
プテスト用ソケットは、検査基板上のパッドに出力ピン
８をハンダ付けして実装される。被検査ベアチップ５
は、バンプ４を異方性導電シート３側に向けた状態でチ
ップ収容凹部１内にセットされ、次いで、蓋体６を閉じ
ると、ベアチップ５の背面は押圧突部９により押し付け
られ、バンプ４部位において異方性導電シート３が導通
し、バンプ４がソケット本体２の接続パッド７に接続さ
れる。この状態において、ベアチップ５は検査基板上に
実装された状態となり、所定の試験が行われる。Next, a method of using the bare chip test socket according to the present invention will be described with reference to FIG. First, a bare chip test socket is mounted by soldering output pins 8 to pads on an inspection board. Inspection bare chip 5
Is set in the chip accommodating recess 1 with the bumps 4 facing the anisotropic conductive sheet 3 side. Then, when the lid 6 is closed, the back surface of the bare chip 5 is pressed by the pressing projection 9, At the site, the anisotropic conductive sheet 3 conducts, and the bump 4 is connected to the connection pad 7 of the socket body 2. In this state, the bare chip 5 is mounted on the inspection board, and a predetermined test is performed.
【００１２】[0012]
【発明の効果】以上の説明から明らかなように、本発明
によれば、ベアチップを単体状態で検査することが可能
となる。As is clear from the above description, according to the present invention, a bare chip can be inspected in a single state.
【図１】本発明の実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of the present invention.
【図２】図１の分解斜視図である。FIG. 2 is an exploded perspective view of FIG.
１ チップ収容凹部 ２ ソケット本体 ３ 異方性導電シート ４ バンプ ５ ベアチップ ６ 蓋体 ７ 接続パッド ８ 出力ピン DESCRIPTION OF SYMBOLS 1 Chip accommodation recess 2 Socket main body 3 Anisotropic conductive sheet 4 Bump 5 Bear chip 6 Lid 7 Connection pad 8 Output pin
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−102848（ＪＰ，Ａ) 特開 平１−170870（ＪＰ，Ａ) 特開 平２−99875（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-102848 (JP, A) JP-A-1-170870 (JP, A) JP-A-2-99875 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 21/66
Claims (1)
るベアチップテスト用ソケットであって、 チップを収容するための チップ収容凹部が設けられたソ
ケット本体と、前記チップ収容凹部の底面に設けられた複数の接続パッ
ドと、 前記底面の反対面に設けられ、前記接続パッドのそれぞ
れと電気的に導通する複数の出力ピンと、 前記接続パッドに接した状態で、前記チップ収容凹部内
に 敷設される異方性導電シートと、前記 ベアチップを、バンプ形成面の反対側から押圧する
蓋体と、を有し、前記接続パッドが 前記バンプと対応する位置に設けら
れ、試験の際、前記ベアチップが前記異方性導電シート
上に取り外し自在に配置され、前記異方性導電シート
が、該バンプとそれに対応する接続パッドにより、両側
から挟んで押し付けられる ことを特徴とするベアチップ
テスト用ソケット。1. The performance of a bare chip having bumps is tested.
A bare chip test socket that the socket Body chip housing recesses were et provided for accommodating the chips, a plurality of connection pad provided on the bottom surface of the chip accommodation recess
And a connection pad provided on a surface opposite to the bottom surface and each of the connection pads.
A plurality of output pins electrically connected to the plurality of output pins, and a plurality of output pins in contact with the connection pads in the chip accommodating recess.
An anisotropic conductive sheet is laid on, said Beachi' flop has a lid that presses from the opposite side of the bump formation faces, the, et al provided in a position where the connection pad corresponding to the van-flop
In the test, the bare chip is attached to the anisotropic conductive sheet.
The anisotropic conductive sheet is detachably disposed on the
However, due to the bumps and the corresponding connection pads,
A bare chip test socket characterized in that it is sandwiched and pressed from above .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01462892A JP3346425B2 (en) | 1992-01-30 | 1992-01-30 | Bare chip test socket |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01462892A JP3346425B2 (en) | 1992-01-30 | 1992-01-30 | Bare chip test socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206227A JPH05206227A (en) | 1993-08-13 |
| JP3346425B2 true JP3346425B2 (en) | 2002-11-18 |
Family
ID=11866463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01462892A Ceased JP3346425B2 (en) | 1992-01-30 | 1992-01-30 | Bare chip test socket |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3346425B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716663B2 (en) * | 1993-09-21 | 1998-02-18 | マイクロン・テクノロジー・インコーポレイテッド | Semiconductor die testing equipment |
| JP2830757B2 (en) * | 1994-12-01 | 1998-12-02 | 日本電気株式会社 | Silicon tester measuring jig |
| JP2894431B2 (en) * | 1995-11-15 | 1999-05-24 | 日本電気株式会社 | Bare chip socket |
| JP3741927B2 (en) | 2000-03-31 | 2006-02-01 | 日本電気株式会社 | Semiconductor chip or package inspection apparatus and inspection method thereof |
-
1992
- 1992-01-30 JP JP01462892A patent/JP3346425B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05206227A (en) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473510A (en) | Land grid array package/circuit board assemblies and methods for constructing the same | |
| JP3511031B2 (en) | Contact machine device | |
| JPH0226389B2 (en) | ||
| JPH0619371B2 (en) | Electrical connector | |
| JPH0327546A (en) | Electric coupling device for integrated circuit die | |
| JPH0814603B2 (en) | Test connector for electrical equipment | |
| TW546682B (en) | Semiconductor device and contactor for inspection | |
| JP3346425B2 (en) | Bare chip test socket | |
| JP2000183483A (en) | Board for inspection of electronic component and its manufacture, and inspection method for electronic component | |
| JP3425125B2 (en) | Socket for BGA package | |
| JPH09320720A (en) | Connection device | |
| TWI260061B (en) | Testing fixture | |
| JPH0611541A (en) | Burn-in receptacle | |
| US7408189B2 (en) | Method of testing FPC bonding yield and FPC having testing pads thereon | |
| JP2655827B2 (en) | IC carrier | |
| JPH09161926A (en) | Semiconductor chip socket | |
| JP2674781B2 (en) | Jig connection device and connection means | |
| JPH0566243A (en) | Jig for lsi evaluation | |
| JP2851778B2 (en) | Socket device | |
| JPH0329901Y2 (en) | ||
| JP3042408B2 (en) | Semiconductor device measuring method and measuring jig | |
| JP2001174507A (en) | Anisotropic conductive sheet for package evaluation and method of package evaluation using the same | |
| JPH0684379U (en) | Jig for inspection device of integrated circuit | |
| TWM274533U (en) | Chip inspection tooling | |
| JP2639342B2 (en) | Pad for mounting electronic component and inspection method of pad and electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
| RVOP | Cancellation by post-grant opposition |