JP2716663B2 - Semiconductor die testing equipment - Google Patents

Semiconductor die testing equipment

Info

Publication number
JP2716663B2
JP2716663B2 JP6251588A JP25158894A JP2716663B2 JP 2716663 B2 JP2716663 B2 JP 2716663B2 JP 6251588 A JP6251588 A JP 6251588A JP 25158894 A JP25158894 A JP 25158894A JP 2716663 B2 JP2716663 B2 JP 2716663B2
Authority
JP
Japan
Prior art keywords
die
contact
support substrate
substrate
die support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6251588A
Other languages
Japanese (ja)
Other versions
JPH07113840A (en
Inventor
アラン・ジー・ウッド
ウォーレン・エム・ファーンウァース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/124,899 external-priority patent/US5495179A/en
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH07113840A publication Critical patent/JPH07113840A/en
Application granted granted Critical
Publication of JP2716663B2 publication Critical patent/JP2716663B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置試験の分野
に係り、特にバーンイン試験の最中にキャリア上におい
て半導体ダイを支持する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor device testing, and more particularly to an apparatus for supporting a semiconductor die on a carrier during a burn-in test.

【0002】[0002]

【従来の技術】半導体装置は、同じような製造工程に従
って多くの種類のものが製造される。出発基板(通常は
シリコンの薄いウエハ)にドーピングが施され、マスク
をかけ、数工程を費やしてエッチングが行われる。各工
程は、製造する装置の種類によって異なる。このような
処理の結果、各ウエハに多数のダイが形成される。ウエ
ハ上の各ダイは、その性能全般について簡単なテストを
施され、性能が不良なダイには機械的にマークをつける
か、またはソフトウエアによって位置を特定する。この
簡単なテストは、性能のおおよその目安を付けるもの
で、ダイに不良な点がまったくないとか、あるいはパッ
ケージに装填しても大丈夫な仕様を有することを保証す
るものではない。
2. Description of the Related Art Many kinds of semiconductor devices are manufactured according to similar manufacturing processes. The starting substrate (usually a thin wafer of silicon) is doped, masked and etched in several steps. Each process differs depending on the type of device to be manufactured. As a result of such processing, multiple dies are formed on each wafer. Each die on the wafer is subjected to a simple test of its overall performance, and the poorly performing dies are either mechanically marked or located by software. This simple test is only a rough guide to performance and does not guarantee that the die will have no defects or that it will have enough specifications to be packaged.

【0003】もしウエハがこのテストによりほぼ性能の
よいダイを形成したことが分ったならば、このウエハの
ダイの多くは、十分に機能しそうであると示されたこと
になる。ダイはダイ切断用ののこぎりで切断され、性能
不良のダイはスクラップにされる。そして残りのダイ
は、プラスチック製のパッケージに個別に封入される
か、またはセラミック製のパッケージに、パッケージ1
個につきダイ1個の割合で取り付けられる。ダイのパッ
ケージへの装填が終わったら、このパッケージは厳密に
電気的に試験される。この試験の結果、性能不良である
ことが分ったパッケージ、あるいは定められた仕様で作
動するかどうか疑問のあるパッケージは、スクラップに
されるかまたは特別な目的に使用されることになる。
If the test shows that the test has formed near-performing dies, many of the dies on the wafer have been shown to be performing well. The die is cut with a die cutting saw, and the poorly performing die is scrapped. The remaining dies are then individually packaged in a plastic package or package 1 in a ceramic package.
Each die is attached at a rate of one die. Once the die has been loaded into the package, the package is rigorously electrically tested. As a result of this test, packages that have been found to perform poorly, or that are in doubt as to whether they will operate to the specified specifications, will be scrapped or used for special purposes.

【0004】試験の結果、スクラップにするしかないと
分るような、使い物にならないダイをパッケージ装填す
るのは、時間と材料の無駄であり、コストアップ要因に
なる。ダイナミックランダムアクセスメモリ(DRA
M)あるいはスタティックランダムアクセスメモリ(S
RAM)のような半導体部品は比較的利幅が狭いため、
このような現状は非経済的である。しかし、パッケージ
装填前のダイの性能を徹底的にかつ低コストで調べ、性
能不良なダイの装填を防いで、製品にできるダイだけを
装填する方法は、これまで知られていない。第二に、パ
ッケージ装填には、バーンイン試験のストレス条件にも
耐えなければならないという他の制限も加わるため、パ
ッケージ装填は、バーンイン試験に対する制限要因にも
なる。
It is a waste of time and material to load unusable dies, which, as a result of the test, indicate that they have to be scrapped, which is a factor of cost increase. Dynamic random access memory (DRA
M) or static random access memory (S
RAM) has a relatively narrow margin,
This situation is uneconomic. However, a method of thoroughly examining the performance of a die before package loading at low cost and preventing loading of a die having poor performance, and loading only a die that can be a product has not been known so far. Second, package loading also becomes a limiting factor for burn-in testing, as it also imposes other restrictions that the package loading must withstand the stress conditions of the burn-in test.

【0005】[0005]

【発明が解決しようとする課題】ところで、マルチチッ
プモジュール(MCM)として知られるように、多数の
集積回路をパッケージにまとめて、単一のユニットとす
ることが提案されている。しかし、これは従来のテスト
方法を適用した場合、二つの問題を生じる。第1の問題
は、従来のリードフレームパッケージを使わないため、
個別テスト方式によるテストが難しくなることである。
第2の問題は、多数の装置を一個のパッケージに集合す
ると、パッケージの性能は、その中の最も性能の低いダ
イのそれによって決定される。したがって、これらのダ
イは、まだウエハにとどまっている間に、室温テスト技
術やホットチャックテスト技術を用い、プローブによっ
て個別にテストされることになる。すなわち、各ダイを
予め振り分ける能力は、このようなプローブによるテス
ト技術の制限を受ける。
By the way, as known as a multi-chip module (MCM), it has been proposed to package a large number of integrated circuits into a single unit. However, this raises two problems when conventional test methods are applied. The first problem is that the conventional lead frame package is not used,
This makes the individual test method difficult to test.
The second problem is that when multiple devices are assembled into a single package, the performance of the package is determined by that of the lowest performing die. Thus, these dies will be individually tested by the probe using room temperature and hot chuck test techniques while still on the wafer. That is, the ability to pre-distribute each die is limited by such a probe-based test technique.

【0006】さらに、パッケージ装填の前に完全に性能
が知れた部品を提供することにも関心が高まってきてい
る。これは、パッケージ装填に係るコストの観点からで
なく、マルチチップモジュールに対する要求の高まりに
もよる。MCMにおいては、多数の部品がダイに収まっ
た形で試験され、単一のユニットにまとめられる(アセ
ンブリング)。テスト、バーンインおよび単一のダイの
性能試験についてはさまざまな技術が提案されている
が、できるだけ多数の特性をもつようになるアセンブリ
を行う前に、ダイについてウエハ上でマッピングを行う
のが望ましい。理想を言えば、すべての特性についてウ
エハにマッピングを行いたいところである。
[0006] Further, there is increasing interest in providing components with fully known performance prior to package loading. This is due not only to the cost associated with package loading but also to the growing demand for multi-chip modules. In the MCM, many components are tested in a die and assembled into a single unit (assembly). Although various techniques have been proposed for test, burn-in and performance testing of a single die, it is desirable to map the dies on a wafer before assembling as many features as possible. Ideally, one wants to map all the characteristics to the wafer.

【0007】MCMは、単一の部品となるパッケージに
個別に装填される部品をテストする経済性とは別に、特
にアセンブリの前にテストを行う必要がある。個別にパ
ッケージ装填される部品について、もしパッケージ装填
前の試験から最後の荷送りまでに係る有効な部品の歩留
りが例えば95%であるならば、パッケージ装填のコス
トが製造コストの10%にとどまるかぎり、不良部品を
パッケージ装填するコストに注意を払う者はいないであ
ろう。しかし、セラミック製封入部品のように、パッケ
ージ装填のコストがかなり高い場合には、付加的なコス
トがパッケージ装填に係るコスト(CPACKAGE)を歩留り
で除したものに等しくなるような個別にパッケージ装填
される部品について、未装填のダイをテストすることは
経済性を高めることになる。すなわち、 CDIE ×(CPACKAGE /歩留り)=CDIE ×CADDL.KGD (ここで、Cはコストを意味し、CDIE は良品のダイの
製造コスト、CADDL.KGDは良品と確かめられたダイ(Kno
wn Good Die)を製造するため、未装填のダイをテストす
るのに係る追加コストである。)
[0007] Apart from the economics of testing components that are individually loaded into a single component package, the MCM requires testing, especially before assembly. For individually packaged components, if the effective component yield from pre-package testing to final delivery is, for example, 95%, as long as the cost of package loading remains at 10% of manufacturing cost. No one will pay attention to the cost of packaging a defective part. However, if the cost of package loading is quite high, such as with ceramic encapsulated components, the individual costs of package loading are such that the additional cost is equal to the cost of package loading (C PACKAGE ) divided by the yield. Testing the unloaded dies for the components to be added will increase economics. That is, C DIE × (C PACKAGE / Yield ) = C DIE × C ADDL.KGD (where C means cost, C DIE is the manufacturing cost of a good die, and C ADDL.KGD is a good product. Die (Kno
wn The additional cost of testing unloaded dies to produce a Good Die. )

【0008】個別装填される部品の場合には、ダイの製
造コストCDIE は、CADDL.KGDを決定する要因とはなっ
ていないことに留意されたい。上式は、MCMの場合に
は変化する。すなわち、 CDIE ×(ダイの数×CPACKAGE /歩留り)=CDIE ×
ADDL.KGD この同一部品タイプのモジュールにおいても、CDIE
は、CADDL.KGDを決定する要因とはなっていないことに
留意されたい。しかし、この方程式は、混合部品タイプ
のモジュールにおいては、ダイの変動コストと歩留りを
説明するため変形しなければならない。
It should be noted that for individually loaded components, the die manufacturing cost C DIE is not a factor in determining C ADDL.KGD . The above equation changes for MCM. That is, C DIE × (number of dies × C PACKAGE / yield) = C DIE ×
C ADDL.KGD In this same part type module, C DIE
Is not a factor in determining C ADDL.KGD . However, this equation must be modified for mixed part type modules to account for the variable cost and yield of the die.

【0009】MCMの場合は、不良部品をパッケージ装
填するコストは、モジュール中のダイの数に比例する。
すなわち、×16メモリアレーモジュールにおいて、ダ
イの検査から荷送りまでの収率が95%の場合は、C
ADDL.KGDは、 (16/0.95)×CPACKAGE =CADDL.KGDとなる。
したがって、KGDダイのテストに係る追加コストは、
修理不能なモジュールをテストするコストの16倍にな
るが、依然として経済的である。この値は、不良モジュ
ールを修理する能力を考慮に入れるならば、修正され
る。
In the case of an MCM, the cost of packaging a defective component is proportional to the number of dies in the module.
That is, in a × 16 memory array module, if the yield from die inspection to unloading is 95%, C
ADDL.KGD is (16 / 0.95) × C PACKAGE = C ADDL.KGD .
Therefore, the additional cost of testing the KGD die is
Sixteen times the cost of testing an unrepairable module, but still economical. This value is modified if the ability to repair a bad module is taken into account.

【0010】材料の無駄削減、利益増加、そして歩留り
向上の観点から、ダイは、マルチチップにパッケージ装
填する前にテストするのが望ましい。MCMにおいてK
GDダイだけを使うことができれば、MCMの歩留りは
大幅に向上する。
[0010] In terms of material waste reduction, increased profits, and improved yield, it is desirable to test the dies before packaging them in a multichip. K in MCM
If only the GD die can be used, the yield of the MCM is greatly improved.

【0011】未装填のダイをテストするにはかなりの手
数がかかる。テストパッケージは、ダイから分けておか
なければならないため、このための一時的なパッケージ
装填は、標準的な個別パッケージ装填あるいはMCMパ
ッケージ装填のどちらよりも複雑になる。このパッケー
ジは、テストおよびバーンイン検査に適合しなければな
らず、しかも検査の間中ボンドパッドその他にあるダイ
を傷つけずにダイを固着しなればならない。
[0011] Testing an unloaded die requires considerable effort. Because the test package must be kept separate from the die, temporary package loading for this is more complex than either standard individual package loading or MCM package loading. The package must be compatible with test and burn-in inspections, and the die must be bonded during the inspection without damaging the die on the bond pads and the like.

【0012】本発明は、ツーピース(two-piece) の再使
用可能バーンイン/テストフィクスチャーを用いる未装
填ダイの試験方法を提案するものである。このフィクス
チャーは半分に分れ、一方は被試験装置(DUT;Devic
e Under Test) としての半導体ダイを受け取るためのダ
イキャビティープレートである。ダイは、フィクスチャ
ーの第1の半分にあるキャビティーに置かれ、フィクス
チャーのもう一つの半分であるダイコンタクト部材は、
ダイ上のボンドパッドとの接触、およびボンドパッドと
フィクスチャー上の外部コネクタリードの間の電気的な
導通を果たすために使用される。
The present invention proposes a method for testing unloaded dies using a two-piece reusable burn-in / test fixture. This fixture is split in half, one of which is the device under test (DUT; Devic).
e Under Test) A die cavity plate for receiving a semiconductor die. The die is placed in a cavity in the first half of the fixture, and the die contact member, the other half of the fixture,
Used to establish contact with the bond pads on the die and electrical continuity between the bond pads and external connector leads on the fixture.

【0013】本発明の好ましい態様においては、外部コ
ネクタリードが使用され、このリードは、デュアルイン
ラインパッケージ(DIP)あるいはクァッドフラット
パック(QFP)配置として与えられる。フィクスチャ
ーは、個別装填の形態においてダイを試験することを可
能にするとともに、単一のダイおよびバーンインオーブ
ンとの電気的な接触を果たす。
In a preferred embodiment of the present invention, external connector leads are used, which are provided as a dual in-line package (DIP) or quad flat pack (QFP) arrangement. The fixture makes it possible to test the dies in the form of individually loaded and makes electrical contact with the single die and the burn-in oven.

【0014】このような配置においては、ダイのボンド
パッドもしくは他の接触箇所は、フィクスチャーにおい
て整列していなければならない。フィクスチャーは、ダ
イ、特にボンドパッドに損傷を与えることなく、ダイを
整列した状態で保持しなければならない。このフィクス
チャーは、ついで試験工程の間操作される。
In such an arrangement, the bond pads or other contact points on the die must be aligned at the fixture. The fixture must hold the die in alignment without damaging the die, especially the bond pads. This fixture is then operated during the test process.

【0015】一時的なパッケージの利点の一つは、装填
に係る可撓性について従来のパッケージに要求された様
々な必要に応えなくてもよいということである。すなわ
ち、これまでの要求は煩わしく、テストやバーンイン検
査目的以外の最終使用目的には容易に適用できないもの
であった。このダイは、テストの後は一時的なパッケー
ジからは取り出されるため、このような一時的パッケー
ジは種々のテストおよびバーンイン検査に役に立つだけ
でよい。
One of the advantages of a temporary package is that the flexibility of the loading does not have to meet the various needs of conventional packages. That is, the demands so far are cumbersome and cannot be easily applied to the final use purpose other than the test or burn-in inspection purpose. Because the die is removed from the temporary package after testing, such a temporary package need only be useful for various tests and burn-in inspections.

【0016】一時的なパッケージは、テストおよびバー
ンイン検査のために特別につくるものであるため、一時
的な使用に適するよう組立てが簡単で、少なくとも部分
的にはテストおよびバーンイン検査を容易にするもので
あることが望まれる。
Temporary packages are specially made for test and burn-in inspections and are therefore easy to assemble for temporary use and at least partially facilitate test and burn-in inspections. It is desired that

【0017】出願人が共通の米国特許第4,899,107 号に
おいては、再使用可能なバーンイン検査およびテスト用
の個別TAB(Tape Automated Bonding)ダイ向けのフィ
クスチャーが開示されている。このフィクスチャーは半
分に分けられ、一方は被試験ユニット(UUT;Unit Un
der Test) としての半導体ダイを受け取るためのダイキ
ャビティープレートである。そして残りの半分は、ダイ
およびバーンインオーブンとの電気的な導通を果たす。
In commonly owned US Pat. No. 4,899,107, a fixture for a separate TAB (Tape Automated Bonding) die for reusable burn-in inspection and testing is disclosed. This fixture is divided in half, one is the unit under test (UUT; Unit Un
A die cavity plate for receiving a semiconductor die as a der test). The other half provides electrical communication with the die and the burn-in oven.

【0018】テストフィクスチャーの第1の半分には、
ダイがその回路側を上にして挿入されるキャビティーが
ある。ダイは、浮動プラットホームの上に置かれる。テ
ストフィクスチャーの第2の半分は、各ダイパッドに対
応するプローブが取り付けられる剛性で高温に曝される
基板である。複数のプローブのそれぞれは、基板(PC
ボードに類似のもの)上の回路配線に接続される。その
結果、各ダイパッドは、高速での性能試験においては、
互いに電気的に離隔される。各プローブの先端は、8個
ないし16個のダイを処理できるよう、アレー状に配置
される。
In the first half of the test fixture:
There is a cavity into which the die is inserted with its circuit side up. The die is placed on a floating platform. The second half of the test fixture is a rigid, high temperature substrate to which the probe corresponding to each die pad is mounted. Each of the plurality of probes is connected to a substrate (PC
(Similar to a board). As a result, each die pad has
They are electrically separated from each other. The tips of each probe are arranged in an array so that eight to sixteen dies can be processed.

【0019】テストフィクスチャーのそれぞれの半分
は、各ダイの各パッドが対応するプローブの先端と整列
するように、合体される。このテストフィクスチャー
は、性能試験の効率を最大にするため、8ないし16個
のダイグループを収めるように配置される。
The respective halves of the test fixture are merged so that each pad of each die is aligned with the tip of the corresponding probe. The test fixture is arranged to accommodate 8 to 16 die groups to maximize efficiency of performance testing.

【0020】各部品が個別に分けられている場合には、
いくつかのテスト工程とこれに関連する工程が必要にな
る。このため、一つのテストフィクスチャーに多数のダ
イを保持するのは不都合である。
When each part is individually divided,
Several test steps and related steps are required. For this reason, it is inconvenient to hold many dies in one test fixture.

【0021】ダイをパッケージやMCMにおける他の接
続地点に接続するには、種々の接続形式が用いられる。
これらの接続形式としては、ワイヤボンディング、TA
B接続、基板への直接バンプボンディングおよび導電性
接着剤の使用などがある。
Various connection types are used to connect the die to the package or other connection points in the MCM.
These connection types include wire bonding, TA
B connection, direct bump bonding to the substrate and the use of conductive adhesives.

【0022】ボンドパッドは、ダイ表面の導電領域で、
ダイ上の回路を外界と接触させる内部接続部として使用
される。通常、導電体は、ボンドパッドに接合される
が、実際に接合するのではなく、ボンドパッドに導電体
を圧着することによってボンドパッドとの電気的な接触
を達成することもできる。
The bond pad is a conductive area on the die surface,
Used as an internal connection to bring the circuit on the die into contact with the outside world. Typically, the conductor is bonded to the bond pad, but rather than actually bonding, electrical contact with the bond pad can be achieved by crimping the conductor on the bond pad.

【0023】未装填ダイのバーンイン試験と性能全般の
テストにおいてみられる問題の一つは、ボンドパッドの
外部接続回路への接続によって引き起こされる物理的な
応力である。この問題は、多くのダイ配置においてはボ
ンドパッドはパッシベーション層の表面高さより下に引
っ込んでいるという事情によって、複雑になっている。
パッシベーション層は、BPSGのような低温共融混合
物ガラスでできており、ダイ上の回路を保護するためダ
イに適用される。(厳密に言うと、「共融」という語
は、非晶質の流体であるガラスには不適当であるが、組
成が元で所定の温度で容易に流動化するある種のガラス
の性質を記述するのに使われている。)
One of the problems encountered in unloaded die burn-in testing and overall performance testing is the physical stress caused by the connection of the bond pads to external connection circuitry. This problem is compounded by the fact that in many die arrangements the bond pads are recessed below the surface level of the passivation layer.
The passivation layer is made of a low temperature eutectic glass, such as BPSG, and is applied to the die to protect circuits on the die. (Strictly speaking, the term "eutectic" is not suitable for glass, which is an amorphous fluid, but refers to the properties of certain glasses that, due to their composition, readily flow at a given temperature. Used to describe.)

【0024】ダイ上のボンドパッドあるいはテストポイ
ントとKGDダイのテストキャリアパッケージの間にお
けるオーム接触は、関心の的である。ダイ上のボンドパ
ッドとパッシベーション層に損傷を与えずに一定のオー
ム接触を実現し、また維持するのは困難である。このよ
うなオーム接触の設計基準は、キャリアパッケージのそ
れとは幾分異なる。
Ohmic contact between bond pads or test points on the die and the test carrier package of the KGD die is of interest. It is difficult to achieve and maintain a constant ohmic contact without damaging the bond pads on the die and the passivation layer. The design criteria for such ohmic contacts are somewhat different from those of the carrier package.

【0025】半導体装置をパッケージ装填する従来の装
置は、DIPあるいはQFPパッケージのような、複数
のセラミック型パッケージを収めるキャリアトレーを具
備する。ダイは、このパッケージを支持するキャリアと
ともに挿入され、パッケージに固着され、パッケージに
電気的に接続される。金属製のふたは、パッケージ上で
キャリアトレーをクランプ止めするブリッジクランプに
よってパッケージ上に支持される。ブリッジクランプ
は、パッケージに対してふたを締め付ける。ふたは、つ
いで典型的には半田付けによってパッケージに融着され
る。パッケージはこの後、キャリアトレーから取り外さ
れる。
Conventional devices for packaging semiconductor devices include a carrier tray that contains a plurality of ceramic-type packages, such as DIP or QFP packages. The die is inserted with a carrier that supports the package, secured to the package, and electrically connected to the package. The metal lid is supported on the package by a bridge clamp that clamps the carrier tray on the package. The bridge clamp tightens the lid against the package. The lid is then fused to the package, typically by soldering. The package is then removed from the carrier tray.

【0026】[0026]

【課題を解決するための手段および作用】本発明によれ
ば、半導体ダイは、キャリアトレーに挿入され、ダイ上
のボンドパッドもしくは類似の接触箇所が基板のダイ接
触部材と整列するような位置に置かれる。ダイ接触部材
は、ついでダイを外部の導電体と接続させる。ダイは、
キャリア内でダイを基板に対して押圧するブリッジクラ
ンプによって移動を抑えられる。ダイが固定されると、
キャリアは、ダイ上でのバーンイン試験と各種のテスト
を行うためのテストフィクスチャーとして使用される。
SUMMARY OF THE INVENTION In accordance with the present invention, a semiconductor die is inserted into a carrier tray and positioned such that bond pads or similar contact points on the die align with die contact members on the substrate. Is placed. The die contacting member then connects the die to an external conductor. The die is
The movement is suppressed by a bridge clamp that presses the die against the substrate in the carrier. Once the die is fixed,
The carrier is used as a test fixture for performing a burn-in test on the die and various tests.

【0027】好ましい態様においては、ブリッジクラン
プは、ダイを基板上のダイ接触部材に対して付勢する剛
性のカバーを押圧する。好ましい態様においては、ダイ
接触部材を備えた基板は、ダイのカバーとは反対側にお
いてダイより下に位置し、基板上の接触パッドに係合す
るキャリア上の複数の電気端子接触を介してキャリアに
取り付けられる。接触パッドは、ダイ接触部材と電気的
に導通する。
In a preferred embodiment, the bridge clamp presses against a rigid cover that biases the die against the die contact members on the substrate. In a preferred embodiment, the substrate with the die contacting member is located below the die on the side of the die opposite the cover and engages the carrier via a plurality of electrical terminal contacts on the carrier that engage contact pads on the substrate. Attached to. The contact pad is in electrical communication with the die contact member.

【0028】好ましい態様においては、ブリッジクラン
プは、ダイキャリアに係合し、ダイがダイキャリアの中
に固定されたときに、ダイキャリアを単一のパッケージ
として取扱うことを可能にする。
In a preferred embodiment, the bridge clamp engages the die carrier and allows the die carrier to be handled as a single package when the die is secured in the die carrier.

【0029】本発明によればまた、複数の半導体ダイが
キャリアトレーに挿入され、またダイ上のボンドパッド
もしくは類似の接触箇所が基板のダイ接触部材と整列す
るような位置に置かれる。ダイ接触部材は、ついでダイ
を外部の導電体と接続させる。ダイは、キャリア内でダ
イを基板に対して押圧するブリッジクランプによって移
動を抑えられる。ダイが固定されると、キャリアは、ダ
イ上でのバーンイン試験と各種のテストを行うためのテ
ストフィクスチャーとして使用される。
In accordance with the present invention, a plurality of semiconductor dies are inserted into the carrier tray and are positioned such that bond pads or similar contact points on the dies are aligned with the die contact members on the substrate. The die contacting member then connects the die to an external conductor. The die is restrained from moving by a bridge clamp that presses the die against the substrate in the carrier. When the die is fixed, the carrier is used as a test fixture for performing burn-in tests and various tests on the die.

【0030】個々に分離されたダイ支持基板を使用する
と、基板を取り替えることが可能になるため、種々のダ
イを収めることができるモジュールの製造が可能にな
る。したがって、異なるタイプのダイを収める異なるダ
イキャリアを機械的に取扱うため、バーンイン試験およ
び各種の試験装置に対して要求されていた種々の事項
は、減るかまたはなくなる。さらに、エッジコンタク
ト、エンドコンタクトおよびリードオーバーチップ(L
OC)のような種々のダイボンドパッド配置を収めるた
め、異なる基板を設計することもできる。こうして、こ
れら異なるボンドパッド配置を受け入れることのできる
ダイキャリアが可能になる。
The use of individually separated die support substrates allows for the replacement of substrates, thus allowing the manufacture of modules that can accommodate various dies. Accordingly, the various requirements required for burn-in tests and various types of test equipment to mechanically handle different die carriers to accommodate different types of dies are reduced or eliminated. Furthermore, edge contact, end contact and lead over chip (L
Different substrates can be designed to accommodate various die bond pad arrangements such as OC). Thus, a die carrier that can accommodate these different bond pad arrangements is possible.

【0031】ダイキャリアは、バーンイン試験および各
種テストのためのものであるから、過度に充填する必要
はなく、構造的にも頑強である。このため、キャリア
は、種々のテスト装置から、エッジコンタクト、トップ
もしくはボトムコンタクト、そしてプラグあるいはDI
P接続など外部接続を取ることが可能になる。
Since the die carrier is for a burn-in test and various tests, it does not need to be filled excessively and is structurally robust. For this purpose, the carrier can be supplied from various test equipment, such as edge contacts, top or bottom contacts, plugs or DIs.
External connection such as P connection can be taken.

【0032】一つの態様においては、キャリアトレー
は、各ダイを個別に支える複数のダイキャリアを支持す
る。キャリアトレーは、ついでバーンインおよび/また
は各種テストの最中に複数のキャリアを支え、多数のダ
イの取扱いを迅速にする。
[0032] In one embodiment, the carrier tray supports a plurality of die carriers that individually support each die. The carrier tray then supports multiple carriers during burn-in and / or various tests to speed handling of multiple dies.

【0033】また他の態様においては、ダイを定位置に
保持するブリッジクランプと協働する形で、キャリアト
レーを使用する。こうすると、ダイキャリアフィクスチ
ャーはキャリアトレーに対して移動する必要がないかも
しくは一定の配置においてキャリアトレーに対して移動
する必要がないため、ダイキャリアフィクスチャー上の
外部接続端子に対するダイの接続の安定性が増す。本発
明によれば、ブリッジクランプを支えるトレーがバーン
イン試験およびテストフィクスチャーの一部として使え
るため、バーンイン試験および各種のテストを容易に行
うことができる。単一のキャリアを使用する場合と同
様、ブリッジクランプは、ダイを基板上のダイ接触部材
に対して付勢する剛性のカバーを押圧する。
In yet another embodiment, a carrier tray is used in cooperation with a bridge clamp that holds the die in place. In this case, the die carrier fixture does not need to move with respect to the carrier tray or in a fixed arrangement with respect to the carrier tray, so that the connection of the die to the external connection terminal on the die carrier fixture is reduced. Increases stability. According to the present invention, since the tray supporting the bridge clamp can be used as a part of the burn-in test and the test fixture, the burn-in test and various tests can be easily performed. As with the use of a single carrier, the bridge clamp presses against a rigid cover that biases the die against the die contact members on the substrate.

【0034】[0034]

【実施例】図1および図2は、半導体ダイキャリアハウ
ジング11の平面図と側面図である。ベース13は、ダ
イ支持基板15の支持体として働く。半導体ダイ21
は、基板15と並置関係にある。
1 and 2 are a plan view and a side view of a semiconductor die carrier housing 11, respectively. The base 13 functions as a support for the die support substrate 15. Semiconductor die 21
Are in juxtaposition with the substrate 15.

【0035】基板15は、図3に詳細に示すように、複
数の回路配線27をその上に焼き付けられている。この
回路配線27は、ボンドパッドコンタクト31からコン
タクトパッド33に延びる。ボンドパッドコンタクト3
1は基板15の上に位置し、ダイ21上のボンドパッド
あるいはコンタクトパッドの配置(図1〜図3には示し
ていない)と鏡像関係にある。ダイ21は、このように
配置されたボンドパッドコンタクト31を有しながら、
ボンドパッドコンタクト31がダイ21上のボンドパッ
ドあるいはコンタクトパッドと整列するよう、基板15
と整列する。
As shown in detail in FIG. 3, the substrate 15 has a plurality of circuit wirings 27 printed thereon. The circuit wiring 27 extends from the bond pad contact 31 to the contact pad 33. Bond pad contact 3
1 is located on the substrate 15 and has a mirror image relationship with the arrangement of bond pads or contact pads on the die 21 (not shown in FIGS. 1 to 3). The die 21 has the bond pad contacts 31 arranged in this way,
Substrate 15 so that bond pad contacts 31 are aligned with bond pads or contact pads on die 21.
Align with

【0036】コンタクトパッド33は、基板15の一も
しくはそれ以上の端部(エッジ)に沿って延びる。基板
15は、ハウジング11にある端子接触部41へのダイ
21の接続を容易にする。
The contact pads 33 extend along one or more edges of the substrate 15. Substrate 15 facilitates connection of die 21 to terminal contact 41 on housing 11.

【0037】図1および図2において、ベース13は、
基板15をくぼみ43内に収めるが、このとき端子接触
部41は、基板15を横切って延び、コンタクトパッド
33に接触する。この結果、端子接触部41とコンタク
トパッド33の間にオーム接触が実現し、回路配線27
を通して電気的導通がなされ、ボンドパッドコンタクト
31との間に電気的な回路が形成される。ダイ21がボ
ンドパッドコンタクト31と電気的接触状態におかれる
と、端子接触部41は、ダイ上のボンドパッドを介し
て、ダイ21と電気的に導通する。
In FIGS. 1 and 2, the base 13 is
The substrate 15 is placed in the recess 43, and at this time, the terminal contact portion 41 extends across the substrate 15 and contacts the contact pad 33. As a result, ohmic contact is realized between the terminal contact portion 41 and the contact pad 33, and the circuit wiring 27
And an electrical circuit is formed with the bond pad contact 31. When the die 21 is placed in electrical contact with the bond pad contact 31, the terminal contact portion 41 is electrically connected to the die 21 via the bond pad on the die.

【0038】ボンドパッドコンタクト31は基板15上
で整列しているため、基板は、ダイ上のボンドパッドの
特別なレイアウトに適合するよう設計しなければならな
い。これは、典型的には、基板はダイの特定の設計に合
わせた固有のもので、ボンドパッドのレイアウトが異な
る他の設計のダイには使えないということを意味する。
このボンドパッドのレイアウトは、通常特定の基板の用
途を単一の配置もしくは一つのダイファミリーに制限す
る。このため、図4に示す基板45のような、ハウジン
グ11の端子接触部41のレイアウトに適合する種々の
基板をつくることができ、相互に交換可能な基板15,
45を可能にして、種々の設計のダイを受け入れること
ができる。
Since the bond pad contacts 31 are aligned on the substrate 15, the substrate must be designed to fit the particular layout of the bond pads on the die. This means that the substrate is typically specific to the particular design of the die and cannot be used with other designs of die that have different bond pad layouts.
This bond pad layout usually limits the use of a particular substrate to a single configuration or a single die family. Therefore, various substrates such as the substrate 45 shown in FIG. 4 that conform to the layout of the terminal contact portions 41 of the housing 11 can be made, and the mutually interchangeable substrates 15,
45 is possible to accommodate dies of various designs.

【0039】図5(a)と(b)は、ハウジング11の
詳細を示す。基板15(もしくは45)は、ハウジング
11内において解放可能に保持される。好ましい態様に
おいては、基板15は、コンタクトパッド33が基板1
5の頂部に位置する状態で、端子接触41によって頂部
に固定される。こうすると、正のラッチ機構50が得ら
れ、端子接触部41の電気的な接触機能を保持機能と結
びつける。リリーススリーブ51は、ベース13の周り
に延び、各端子接触部41のレバー延長部55と係合し
て、図5(b)に示すように端子接触部41を湾曲させ
て基板41から離す。櫛状の歯56はベース13によっ
て支えられる。基板は他の手段によっても係合させ、基
板15との電気的な接触を実現することができるため、
この図に示したのは単に好ましい態様にすぎない。例と
して、もし基板15が十分に厚い場合には、基板15
は、エッジへの付勢によって、キャリアベース13内に
保持してもよい。
FIGS. 5A and 5B show details of the housing 11. The substrate 15 (or 45) is releasably held in the housing 11. In a preferred embodiment, the substrate 15 is such that the contact pad 33 is
5 and is fixed to the top by terminal contacts 41. Thus, a positive latch mechanism 50 is obtained, and the electrical contact function of the terminal contact portion 41 is linked to the holding function. The release sleeve 51 extends around the base 13 and engages with the lever extension 55 of each terminal contact portion 41 to bend the terminal contact portion 41 away from the substrate 41 as shown in FIG. The comb-shaped teeth 56 are supported by the base 13. Since the substrate can be engaged by other means to achieve electrical contact with the substrate 15,
What is shown in this figure is merely a preferred embodiment. As an example, if the substrate 15 is sufficiently thick,
May be held in the carrier base 13 by urging the edge.

【0040】端子接触部41は、接続延長部59を有す
る。この接続延長部59は、端子接触部41の外部との
接触を可能にし、ダイ21のバーンイン試験やテストの
目的で、ハウジング11を介してダイ21との接続を可
能にする。この接続延長部59は、図1からも明瞭にと
らえられる。基板15は、ベース13内に保持されたと
きは、ベース13とほぼ一体になり、接続延長部59を
介してバーンイン試験およびテスト用の回路と接続可能
となる。
The terminal contact part 41 has a connection extension part 59. The connection extension portion 59 enables contact with the outside of the terminal contact portion 41 and enables connection with the die 21 via the housing 11 for the purpose of a burn-in test or a test of the die 21. This connection extension 59 is also clearly visible in FIG. When held in the base 13, the board 15 is substantially integrated with the base 13 and can be connected to a circuit for a burn-in test and a test via a connection extension 59.

【0041】接続延長部59は、ハウジング11の上方
および下方からアクセスすることができるよう、その上
下に開放している。さらに、エッジフランジ65は、エ
ッジフランジ65からの延長部と接触させることで、キ
ャリアの端部での接触を可能にする。図5(a),
(b)に示した下方に延びるピン67は、DIPソケッ
トへの接続を可能にする。好ましい態様においては、下
方に延びるピン67は除去してもよい。
The connection extension 59 is open up and down so that it can be accessed from above and below the housing 11. In addition, the edge flange 65 allows contact at the end of the carrier by contacting an extension from the edge flange 65. FIG. 5 (a),
The downwardly extending pins 67 shown in (b) allow connection to a DIP socket. In a preferred embodiment, the downwardly extending pins 67 may be removed.

【0042】図2において、ダイ21は、基板15と整
列させられ、ブリッジクランプ71によってベース13
に固定される。ブリッジクランプ71はカバー73を押
圧する。カバー73は、剛性のカバープレート75と、
弾性バイアス部材として働く弾性圧縮可能なエラストマ
ー製ストリップ77を備える。カバープレート75がダ
イキャビティープレート13に固定されているときは、
エラストマー製ストリップ77はダイ21を基板15に
対して押圧し、これによってボンドパッドコンタクト3
1と整列するダイ21のボンドパッドの間でオーム接触
が実現される。エラストマー製ストリップ77は、カバ
ー73に隣接して示してあるが、基板15の下など、キ
ャリア内のどこにでも配置することができる。
In FIG. 2, the die 21 is aligned with the substrate 15 and the base 13 is
Fixed to The bridge clamp 71 presses the cover 73. The cover 73 includes a rigid cover plate 75,
An elastically compressible elastomeric strip 77 is provided which acts as an elastic biasing member. When the cover plate 75 is fixed to the die cavity plate 13,
The elastomeric strip 77 presses the die 21 against the substrate 15, thereby causing the bond pad contact 3
An ohmic contact is realized between the bond pads of the die 21 which are aligned with the one. The elastomeric strip 77 is shown adjacent to the cover 73, but can be located anywhere in the carrier, such as under the substrate 15.

【0043】図2において、ブリッジクランプ71はカ
バー73の上方に設けられ、カバー73をベース13に
対して固定し、ダイ21をボンドパッドコンタクト31
とのオーム接触状態に維持するのに用いられる。そし
て、こうすることで、ダイ21は、ボンドパッドコンタ
クト31と整列状態で固定される。カバー73は、ベー
ス13あるいはこれとは分け離されたキャリアトレー
(図示せず)にクランプ止めされるブリッジクランプ7
1によって、パッケージ上に支持される。
In FIG. 2, a bridge clamp 71 is provided above a cover 73, fixes the cover 73 to the base 13, and connects the die 21 to the bond pad contact 31.
Used to maintain ohmic contact with Then, by doing so, the die 21 is fixed in alignment with the bond pad contact 31. The cover 73 is a bridge clamp 7 which is clamped to the base 13 or a carrier tray (not shown) separated therefrom.
1 supported on the package.

【0044】クランプ71は、ベース13の対応するス
ロット85の対と合わさるタブ掴み81を備える。スプ
リング89は、タブ掴み81がスロット85と係合して
クランプ71をカバー73に対して付勢し、ダイ21を
端子接触部41とオーム接触で接続させるとき、カバー
73を押圧するよう下方に延びる。
The clamp 71 has a tab grip 81 that mate with a corresponding pair of slots 85 in the base 13. The spring 89 presses the cover 73 downward so as to press the cover 73 when the tab grip 81 is engaged with the slot 85 to urge the clamp 71 against the cover 73 and connect the die 21 to the terminal contact portion 41 in ohmic contact. Extend.

【0045】クランプ71は頂部にあり、スプリング8
9は開口92を有する。そして、カバー73は、スプリ
ングの開口92と整列して、クランプ71およびカバー
73のキャリアトレー11およびベース13への整列・
取付けの間ダイ21を真空にできる対応するホール91
を有する。ダイ21とカバー73は、光学的な整列がク
ランプ71とキャリアトレー11との機械的な整列を乱
すことがないよう、クランプ71と機械的に整列させら
れる。クランプ71がキャリアトレー11と係合した
後、クランプ71はその位置を変える。ただし、これは
カバー73もその位置を変えたり、ダイ21を動かした
りしないという条件付きである。クランプ71によって
与えられる接触に係る力は、通常アルミニウムボンドパ
ッドの上に形成される酸化アルミニウム層(図示せず)
を貫通するのに十分なものでなければならない。酸化ア
ルミニウムは電気伝導度が小さいため、酸化アルミニウ
ム層の貫通は、電気的な接触を良好なものにするために
必要なことである。上述の接触およびボンドパッドのた
めには、一接触箇所当たり約80gの力があれば十分で
ある。しかし、ダイ支持基板15にシリコンを用いる場
合は、80gを越える力が加えられることが予想され
る。接触のための最適な力は、ボンドパッド27および
ボンドパッドコンタクト31の材料ならびにボンドパッ
ドコンタクト31の物理的な形状によって異なる。
The clamp 71 is located on the top and the spring 8
9 has an opening 92. Then, the cover 73 is aligned with the opening 92 of the spring, and the clamp 71 and the cover 73 are aligned with the carrier tray 11 and the base 13.
Corresponding holes 91 that can evacuate die 21 during installation
Having. Die 21 and cover 73 are mechanically aligned with clamp 71 such that optical alignment does not disrupt mechanical alignment of clamp 71 with carrier tray 11. After the clamp 71 engages the carrier tray 11, the clamp 71 changes its position. However, this is a condition that the cover 73 does not change its position or move the die 21. The contact force provided by the clamp 71 is typically an aluminum oxide layer (not shown) formed over the aluminum bond pad.
Must be sufficient to penetrate the Since aluminum oxide has low electrical conductivity, penetration of the aluminum oxide layer is necessary for good electrical contact. For the contacts and bond pads described above, a force of about 80 g per contact point is sufficient. However, when silicon is used for the die supporting substrate 15, a force exceeding 80 g is expected to be applied. The optimal force for the contact depends on the material of the bond pad 27 and the bond pad contact 31 and the physical shape of the bond pad contact 31.

【0046】カバー73には、市販の安価な金属材料を
用いることができる。厚さが約0.01”のセラミック
製の半導体パッケージのふたは、厚さが約0.01”あ
れば、カバー73として十分使えることが分った。この
ふたは常識的な厚さがあれば、十分機能するが、図の態
様においては、厚さが0.045”のオーステナイトス
テンレススチールを用いた。他の材料のふたも適宜用い
ることができる。
For the cover 73, a commercially available inexpensive metal material can be used. It has been found that a ceramic semiconductor package lid having a thickness of about 0.01 "can be sufficiently used as the cover 73 with a thickness of about 0.01". This lid works well if it has a common sense thickness, but in the embodiment shown in the figure, 0.045 ″ thick austenitic stainless steel is used. A lid made of other materials can be used as appropriate.

【0047】ダイ21の裏側をクランプ71と電気的に
絶縁し、またクランプ71とカバー73の相対的な移動
を容易にするため、カバー73の外側に対するコーティ
ング材料としてテフロンTM(PTFE)を用いる。クラ
ンプ71とカバー73が相対的に移動すると、カバー7
3の基板15に対する移動を防ぐのに役立ち、この結果
ダイ21のハウジング11内での移動防止に役立たせる
ことができる。一面が粘着性のテープあるいは「Kapton
TM」(イー アイ デュ ポン ド ネモアース アン
ド カンパニー(E.I. Du Pont de Nemours & Co.) )
は、PTFEコーティング材の代りに用いることができ
る。
In order to electrically insulate the back side of the die 21 from the clamp 71 and to facilitate relative movement between the clamp 71 and the cover 73, Teflon (PTFE) is used as a coating material on the outside of the cover 73. When the clamp 71 and the cover 73 move relatively, the cover 7
3 can be prevented from moving with respect to the substrate 15, and as a result, the die 21 can be prevented from moving within the housing 11. Adhesive tape on one side or "Kapton
TM "(EI Du Pont de Nemours & Co.)
Can be used in place of the PTFE coating material.

【0048】好ましい態様においては、ダイ21はカバ
ー73に固定され、カバー73は、「フリップチップボ
ンディング」として知られる光学的整列技術を用いてダ
イキャビティプレート13と整列させられる。そのため
の装置は、リサーチ デバイシズ(Research Devices)
(ニュージャージー州ピスカタウェー)から手に入れる
ことができる。整列のためのシステムは、通常フリップ
チップ方式によるダイの取付けに用いられるが、本発明
においても十分用いることができる。
In a preferred embodiment, die 21 is secured to cover 73, and cover 73 is aligned with die cavity plate 13 using an optical alignment technique known as "flip chip bonding". The equipment for this is Research Devices.
(Piscataway, NJ). Alignment systems are commonly used for flip-chip die attachment, but can be used successfully in the present invention.

【0049】カバー73におけるホール91は、フリッ
プチップボンディングの最中カバー73と整列したダイ
21を固定するのを助ける。ダイ21のカバー73への
取り付けに際しては、ホール91の上方に設けられた真
空装置(図示せず)を、カバー73を真空装置とともに
引き上げる。このとき、真空は、カバー73をクランプ
71に対して保持するのに十分なものにする。ダイ21
は、ついでカバー73と整列・接触したまま、真空のた
めに引き上げられる。カバー73とダイ21は、その後
基板15の上まで降ろされ、ボンドパッドをボンドパッ
ドコンタクト31と整列させる。このように真空を使う
と、ダイ21をカバー73に取り付けるのに、接着剤ポ
リマーを使う必要がなくなることが分った。
The holes 91 in the cover 73 help to secure the die 21 aligned with the cover 73 during flip chip bonding. When attaching the die 21 to the cover 73, a vacuum device (not shown) provided above the hole 91 is pulled up together with the vacuum device. At this time, the vacuum is sufficient to hold the cover 73 against the clamp 71. Die 21
Is then pulled up for vacuum while being aligned and in contact with the cover 73. The cover 73 and the die 21 are then lowered onto the substrate 15 to align the bond pads with the bond pad contacts 31. It has been found that the use of a vacuum eliminates the need to use an adhesive polymer to attach the die 21 to the cover 73.

【0050】ダイ21が真空もしくは他の手段でカバー
73に固定されると、カバー73は基板15の上方に位
置させられる。ダイ21上のボンドパッドは、基板15
上のボンドパッドコンタクト31と整列する。この結
果、ダイ21上のボンドパッドと基板15上のボンドパ
ッドコンタクト31とのオーム接触が達成される。接触
に係る力は、ボンドパッドコンタクト31が普通アルミ
ニウム製ボンドパッド上に形成される酸化アルミニウム
層(図示せず)を貫通するのに十分なものでなければな
らない。
When the die 21 is fixed to the cover 73 by vacuum or other means, the cover 73 is positioned above the substrate 15. The bond pad on the die 21 is
Align with upper bond pad contact 31. As a result, ohmic contact between the bond pad on the die 21 and the bond pad contact 31 on the substrate 15 is achieved. The contact force must be sufficient to allow the bond pad contact 31 to penetrate the aluminum oxide layer (not shown) formed on the normal aluminum bond pad.

【0051】上方に延びるシュラウド(幕)95はベー
ス13に固定される。シュラウド95は、ベース13か
ら上方に、基板15より高い地点まで延び、ブリッジク
ランプ71が取扱い中に不慮に圧されることのないよ
う、ブリッジクランプを十分に保護する。この結果、ダ
イ21をハウジング11から解放する前に、ブリッジク
ランプ71がベース13に対して移動するおそれは少な
くなる。このような移動があると、テスト結果が誤った
ものになり、またダイ21を損傷するおそれがある。最
初の態様においては、シュラウド95はリリーススリー
ブ51によって包囲される。しかし、本発明は、図1お
よび図2に示すように、リリーススリーブ51をシュラ
ウド95の中に置くよう、変更することもできる。これ
は、基板15が不慮に解放されることのないようにする
ためのものである。
An upwardly extending shroud (curtain) 95 is fixed to the base 13. The shroud 95 extends above the base 13 to a point higher than the substrate 15 and sufficiently protects the bridge clamp 71 from being inadvertently pressed during handling. As a result, the risk that the bridge clamp 71 moves with respect to the base 13 before the die 21 is released from the housing 11 is reduced. If such a movement occurs, a test result may be incorrect and the die 21 may be damaged. In a first embodiment, shroud 95 is surrounded by release sleeve 51. However, the present invention can be modified to place the release sleeve 51 in the shroud 95, as shown in FIGS. This is to prevent the substrate 15 from being accidentally released.

【0052】図6は、キャリアトレー103が複数のハ
ウジング105を保持する配置を示す。各ハウジング1
05は、基板15を支え、そして複数の端子接触部41
を備える。キャリアトレー103は、半導体集積回路ダ
イ21をハウジング105内で整列させながらハウジン
グ105に挿入し、端子接触部41と電気的に導通する
よう一時的に接続する工程の最中、ハウジング105を
支持するようなものに形成される。
FIG. 6 shows an arrangement in which the carrier tray 103 holds a plurality of housings 105. Each housing 1
05 supports the substrate 15 and a plurality of terminal contacts 41
Is provided. The carrier tray 103 supports the housing 105 during the step of inserting the semiconductor integrated circuit die 21 into the housing 105 while aligning the semiconductor integrated circuit die 21 in the housing 105 and temporarily connecting the semiconductor integrated circuit die 21 to the terminal contact portion 41 so as to be electrically connected. It is formed as such.

【0053】ダイ支持基板15は、好ましくはシリコン
でつくる。こうすると、熱膨張係数がダイ21のそれと
一致するという利点があるからである。図3および4に
おいて、回路配線27、ボンドパッドコンタクト31お
よびコンタクトパッド33は、好ましくはダイ支持基板
15の頂面上に位置する。ダイ支持基板15にシリコン
あるいは他の半導体材料を使うと、半導体集積回路装置
上に電線およびボンドパッドを形成するのに用いられる
ような半導体回路製作技術を用いて、回路配線27、ボ
ンドパッドコンタクト31およびボンドパッド33を基
板15上に形成することが可能になる。
The die support substrate 15 is preferably made of silicon. This is because there is an advantage that the coefficient of thermal expansion matches that of the die 21. 3 and 4, circuit wiring 27, bond pad contacts 31, and contact pads 33 are preferably located on the top surface of die support substrate 15. If silicon or other semiconductor material is used for die support substrate 15, circuit wiring 27 and bond pad contacts 31 may be formed using semiconductor circuit fabrication techniques such as those used to form wires and bond pads on semiconductor integrated circuit devices. And the bond pad 33 can be formed on the substrate 15.

【0054】ダイ支持基板15は、剛性、半剛性、半可
撓性もしくは可撓性のいずれの材料からでもつくること
ができる。基板材料がシリコンの場合は、基板を少なく
とも半可撓性となるくらい薄くつくることができる。し
かし、好ましい態様においては、剛性の基板を用いる。
The die support substrate 15 can be made of any of rigid, semi-rigid, semi-flexible or flexible materials. If the substrate material is silicon, the substrate can be made thin enough to be at least semi-flexible. However, in a preferred embodiment, a rigid substrate is used.

【0055】好ましい態様においては、ダイ支持基板1
5は、実質的に剛性である。この剛性は、ダイ支持基板
15がダイ21と整列したとき、ボンドパッドコンタク
ト31の高さがZ軸方向においてボンドパッド27とほ
ぼ揃うようなものにする。またこの剛性は、ダイ支持基
板15を著しく歪めることなく、ボンドパッド27とボ
ンドパッドコンタクト31の間に接触が達成されるよう
なものである。典型的には、このような接触は、ボンド
パッドコンタクト31をへこませるか、あるいはZ方向
の異方性導電性接続材料(図9の161)を使用するこ
とによって、所望の箇所で達成される。
In a preferred embodiment, the die supporting substrate 1
5 is substantially rigid. This rigidity is such that when the die support substrate 15 is aligned with the die 21, the height of the bond pad contact 31 is substantially aligned with the bond pad 27 in the Z-axis direction. The stiffness is such that contact between bond pad 27 and bond pad contact 31 is achieved without significantly distorting die support substrate 15. Typically, such contact is achieved at the desired location by denting bond pad contact 31 or by using a Z-directional anisotropic conductive connection material (161 in FIG. 9). You.

【0056】ダイ支持基板15は、サファイア(SO
S)、シリコンガラス(SOG)、あるいはシリコン以
外の半導体材料を用いる半導体装置製造プロセスで用い
られるなど、他の材料からつくってもよい。
The die supporting substrate 15 is made of sapphire (SO
It may be made of other materials such as S), silicon glass (SOG), or used in a semiconductor device manufacturing process using a semiconductor material other than silicon.

【0057】ボンドパッド117は、図7からも分るよ
うに、典型的にはBPSGパッシベーション層123の
表面高さ121より下にくぼんでいる。
The bond pad 117 is typically recessed below the surface height 121 of the BPSG passivation layer 123, as can be seen from FIG.

【0058】また図7に示すように、ダイ支持基板15
上のボンドパッドコンタクト31には、隆起部133が
形成される。隆起部133は、ボンドパッド117に食
い込む。そして、ボンドパッドコンタクト31の他の部
分は、隆起部133の食い込み深さを制限する役割を果
たす。こうすると、ボンドパッドコンタクト31の食い
込み深さを、隆起部133の物理的大きさによって制御
することが可能になる。その結果、ボンドパッドコンタ
クト31は、ボンドパッド117に食い込む程度を、自
ら制限するようになる。隆起部133がボンドパッド1
17に食い込むのに必要な力は、ボンドパッドコンタク
ト31の残りの部分がボンドパッド117に食い込むの
に必要な力よりはるかに小さい。
Further, as shown in FIG.
A bump 133 is formed in the upper bond pad contact 31. The protrusion 133 cuts into the bond pad 117. The other portion of the bond pad contact 31 serves to limit the depth of the protrusion 133. This makes it possible to control the bite depth of the bond pad contact 31 by the physical size of the protrusion 133. As a result, the degree to which the bond pad contact 31 bites into the bond pad 117 is limited by itself. The raised portion 133 is the bond pad 1
The force required to dig into 17 is much less than the force required for the remainder of bond pad contact 31 to dig into bond pad 117.

【0059】この結果、隆起部133は、ボンドパッド
117にへこみを生じさせるが、このへこみは好ましく
はボンドパッド117の厚さよりは小さくさせる。ボン
ドパッドコンタクト31より下に位置するボンドパッド
117の残りの部分は、わずかにゆがむが、この後のア
センブリ工程においては十分に機能する。この後のアセ
ンブリ工程においては、ボンドパッド117は、あたか
も損傷がまったくないかのように取扱われるため、ボン
ドパッド117はほとんど損傷は受けていないと考えら
れる。
As a result, the raised portion 133 causes a dent in the bond pad 117, and this dent is preferably made smaller than the thickness of the bond pad 117. The remaining portion of bond pad 117 located below bond pad contact 31 is slightly distorted, but will function well in subsequent assembly steps. In the subsequent assembly process, the bond pad 117 is handled as if there is no damage, so it is considered that the bond pad 117 is hardly damaged.

【0060】ボンドパッドへ食い込むに際して許容され
る力と必要な力の比は、各部材の材料と大きさによって
異なるが、少なくとも2:1の比は必要であろう。もし
ボンドパッドコンタクト31の隆起部分の面積が大きい
場合は、4:1、10:1あるいはこれ以上の高い比が
必要であろう。この比は、ダイ支持基板15およびダイ
21の平面性の変動が予想されるくらいのかなり大きな
値である。
The ratio between the force allowed and the force required to dig into the bond pad depends on the material and size of each member, but a ratio of at least 2: 1 will be required. If the area of the raised portion of the bond pad contact 31 is large, a higher ratio of 4: 1, 10: 1 or more may be required. This ratio is a considerably large value such that a change in the flatness of the die supporting substrate 15 and the die 21 is expected.

【0061】ダイ支持基板15を使用すると、ボンドパ
ッド117のパターンが異なるダイでも、同じベースプ
レート13と合わさるダイ支持基板に数箇所の変更点1
5(図3),45(図4)を加えることにより、このダ
イのために特別につくった中間的な回路配線基板15と
整列させることができる。
When the die supporting substrate 15 is used, even if the die has a different bond pad pattern, the die supporting substrate fitted with the same base plate 13 has several changes 1
By adding 5 (FIG. 3) and 45 (FIG. 4), it can be aligned with an intermediate circuit wiring board 15 specially made for this die.

【0062】ダイ支持基板15はボンドパッドコンタク
ト31をその上に有するため、ボンドパッドコンタクト
の寿命は、ハウジングの寿命とは直接関係はない。そし
て、回路配線27がダイ支持基板15の表面にあること
から、ボンドパッドコンタクト31上の隆起接触部分の
形成が容易になる。
Since die support substrate 15 has bond pad contacts 31 thereon, the life of the bond pad contacts is not directly related to the life of the housing. Since the circuit wiring 27 is on the surface of the die supporting substrate 15, the formation of the raised contact portion on the bond pad contact 31 is facilitated.

【0063】また、図8に示すように、ダイ支持基板1
5は、セラミック材料から形成してもよい。ボンドパッ
ドコンタクト31が基板15の上にメッキで形成される
ときは、隆起部141はボンドパッドコンタクト31の
ボンドパッド27との接触点に位置される。隆起部14
1はボンドパッドコンタクト31上に形成される。セラ
ミック製の中間基板を用いる場合は、隆起部141は、
光メッキ技術とドウインク(doink) 技術を組合せて形成
される。他の蒸着技術も、また光メッキの代りに、ステ
ンシル、スクリーン印刷あるいは直接の書き込みなど他
の蒸着技術も用いることができる。ドウインキ技術は、
米国特許第5,249,450 号(アラン・ウッド(Alan Wood),
デイビッド・ヘムブリー(David Hembree),ラリー・コー
マー(Larry Cromar)およびウォーレン・ファーンウァー
ス(Warren Farnworth)の「超音波鍛造用プローブヘッ
ド」)に記載されている。ダイ支持基板15とボンドパ
ッドコンタクト31は繰り返し使用することができ、ボ
ンドパッドコンタクト31は、使用中に再度ドウインク
にかけられる。
Further, as shown in FIG.
5 may be formed from a ceramic material. When the bond pad contact 31 is formed on the substrate 15 by plating, the raised portion 141 is located at a contact point of the bond pad contact 31 with the bond pad 27. Ridge 14
1 is formed on the bond pad contact 31. When a ceramic intermediate substrate is used, the raised portion 141
It is formed by combining photo plating technology and doink technology. Other vapor deposition techniques can also be used instead of light plating, such as stencils, screen printing or direct writing. Dow ink technology
U.S. Patent No. 5,249,450 (Alan Wood,
"Hybrid forging probe heads" by David Hembree, Larry Cromar and Warren Farnworth. The die support substrate 15 and bond pad contacts 31 can be used repeatedly, and the bond pad contacts 31 are re-inked during use.

【0064】図9に示すように、ダイ21上のボンドパ
ッド167とボンドパッドコンタクト169の間にオー
ム接触を実現するため、Z軸方向に異方性の内部配線材
料161を使用することは可能である。このため、ボン
ドパッド167と回路配線27の間のオーム接触は、ボ
ンドパッド167に直接係合するコンタクト169がな
くても実現できる。カバープレート75がダイキャビテ
ィプレート13に固着されたときは、カバー83はZ方
向の異方性内部配線材料161を、ダイ21と基板15
に対して付勢する。基板プレート171は、セラミック
もしくは半導体プレートから形成してもよく、また回路
配線27とは絶縁してもよい。
As shown in FIG. 9, in order to realize ohmic contact between the bond pad 167 and the bond pad contact 169 on the die 21, it is possible to use an internal wiring material 161 that is anisotropic in the Z-axis direction. It is. Therefore, ohmic contact between the bond pad 167 and the circuit wiring 27 can be realized without the contact 169 directly engaging with the bond pad 167. When the cover plate 75 is fixed to the die cavity plate 13, the cover 83 applies the anisotropic internal wiring material 161 in the Z direction to the die 21 and the substrate 15.
Energize against. The substrate plate 171 may be formed of a ceramic or semiconductor plate, and may be insulated from the circuit wiring 27.

【0065】Z軸方向異方性内部配線材料161は、ボ
ンドパッド167がダイ21上のBPSGパッシベーシ
ョン層より下にくぼんでいる場合に、特に有用である。
Z軸方向異方性内部配線材料161を用いることの他の
利点は、続いて同じパッケージおいて他のダイ21をテ
ストする場合に、それが容易に取り替え可能であるとい
うことから得られる。Z軸方向異方性内部配線材料16
1は、ボンドパッド167とのオーム接触を形成する場
合に、弾性的に変形することができるため、中間プレー
ト165の取り替えあるいは再度のドウインクを頻繁に
行う必要はない。
The Z-axis anisotropic internal wiring material 161 is particularly useful when the bond pad 167 is recessed below the BPSG passivation layer on the die 21.
Another advantage of using the Z-axis anisotropic internal wiring material 161 is that it can be easily replaced if another die 21 is subsequently tested in the same package. Z-axis direction anisotropic internal wiring material 16
1 can be elastically deformed when forming ohmic contact with the bond pad 167, so that there is no need to frequently replace the intermediate plate 165 or do ink again.

【0066】図7に示すコンタクト31のような自己制
限的なコンタクトは、Z軸方向異方性内部配線材料16
1のダイボンドパッド167への食い込みを制御する場
合には有用である。ボンドパッドに直接接触(コンタク
ト)する場合と同様、隆起部はZ軸方向異方性内部配線
材料161をボンドパッド167に食い込ませるが、こ
のときボンドパッドコンタクト31の残りは、隆起部の
食い込み深さを制限する役割を果たす。このため、ボン
ドパッドコンタクト31の食い込み深さは、ボンドパッ
ドコンタクト31の物理的な大きさによって制御するこ
とが可能になる。すなわち、ボンドパッドコンタクト3
1は、ボンドパッド167に食い込みに際して自己制限
的に働く。これは、隆起部をボンドパッド167に食い
込ませるのに必要な力が、ボンドパッドコンタクト31
の残りの部分がボンドパッド167に食い込むのに必要
な力よりはるかに小さいためである。
The self-limiting contact such as the contact 31 shown in FIG.
This is useful for controlling the bite into one die bond pad 167. As in the case of directly contacting (contacting) the bond pad, the protruding portion causes the Z-axis direction anisotropic internal wiring material 161 to bite into the bond pad 167. At this time, the remaining portion of the bond pad contact 31 is indented by the protruding portion. Plays a role of limiting. For this reason, the bite depth of the bond pad contact 31 can be controlled by the physical size of the bond pad contact 31. That is, the bond pad contact 3
1 works in a self-limiting manner when biting into the bond pad 167. This is because the force required to cut the ridge into the bond pad 167 is reduced by the bond pad contact 31.
Is much less than the force required to dig into bond pad 167.

【0067】ダイ21は、一旦ハウジング11内に設置
されると、通常の単一のパッケージに装填されたダイに
ついてのバーンイン試験および各種のテストと同様の方
法でバーンイン試験および各種のテストにかけられる。
このテストは、少なくとも15℃から125℃の間で行
われる耐熱試験を含む。普通、試験は−10℃から12
5℃の範囲内で行われる。また、軍用あるいは悪条件下
用の半導体部品に係るテストは、−55℃から150℃
の範囲で行われる。
Once the die 21 is installed in the housing 11, it is subjected to burn-in tests and various tests in the same manner as burn-in tests and various tests for dies loaded in a single normal package.
This test includes a heat resistance test performed at least between 15 ° C and 125 ° C. Normally the test is from -10 ° C to 12
It is performed within a range of 5 ° C. Tests for semiconductor components for military or adverse conditions are conducted at temperatures from -55 ° C to 150 ° C.
It is performed in the range.

【0068】当然のことであるが、本発明はここで説明
した以外の態様も可能である。例えば、端子接触部41
は、リリーススリーブ51とベースプレート13の間の
相対的な移動が、端子接触部に所望のたわみを生じさせ
るよう、リリーススリーブ51に取り付けることもでき
る。基板15の保持は、回路配線27の外部回路への電
子気的接続が保たれるという条件で、端子接触部41以
外の手段によって行ってもよい。本発明の範囲は、前述
の特許請求の範囲によってのみ規定される。
It will be appreciated that the invention is capable of other embodiments than those described herein. For example, the terminal contact portion 41
Can be attached to the release sleeve 51 such that relative movement between the release sleeve 51 and the base plate 13 causes a desired deflection of the terminal contacts. The holding of the substrate 15 may be performed by means other than the terminal contact portion 41 on the condition that the electronic wiring of the circuit wiring 27 to the external circuit is maintained. The scope of the present invention is defined solely by the appended claims.

【0069】[0069]

【発明の効果】以上説明したように、本発明によれば、
個々に分離されたダイ支持基板を使用するため、基板を
取り替えることが可能になり、種々のダイを収めること
ができるモジュールの製造が可能になる。そして異なる
基板を設計することもできるため、これら異なるボンド
パッド配置を受け入れることのできるダイキャリアが可
能になる。また、ダイキャリアは、バーンイン試験およ
び各種テストのためのものであるから、過度に充填する
必要はなく、構造的にも頑強である。このため、キャリ
アは、種々のテスト装置から、エッジコンタクト、トッ
プもしくはボトムコンタクト、そしてプラグあるいはD
IP接続など外部接続を取ることが可能になる。本発明
の一つの態様においては、キャリアトレーは、各ダイを
個別に支える複数のダイキャリアを支持するため、つい
でバーンインおよび/または各種テストの最中に複数の
キャリアを支え、多数のダイの取扱いを迅速にする。ま
た他の態様においては、ダイを定位置に保持するブリッ
ジクランプと協働する形で、キャリアトレーを使用する
ため、ダイキャリアフィクスチャー上の外部接続端子に
対するダイの接続の安定性が増す。さらに本発明によれ
ば、ブリッジクランプを支えるトレーがバーンイン試験
およびテストフィクスチャーの一部として使えるため、
バーンイン試験および各種のテストを容易に行うことが
できる。
As described above, according to the present invention,
The use of individually separated die support substrates allows the substrates to be replaced and allows the manufacture of modules that can accommodate various dies. And since different substrates can be designed, a die carrier that can accept these different bond pad arrangements is possible. Further, since the die carrier is used for the burn-in test and various tests, it is not necessary to fill the die carrier excessively, and it is structurally robust. For this purpose, the carrier can be supplied from various test devices, such as edge contacts, top or bottom contacts, and plugs or D contacts.
External connection such as IP connection can be established. In one aspect of the invention, the carrier tray supports a plurality of die carriers to individually support each die, and then supports the plurality of carriers during burn-in and / or various tests to handle multiple die. To be quick. In yet another aspect, the use of a carrier tray in cooperation with a bridge clamp that holds the die in place increases the stability of the connection of the die to external connection terminals on the die carrier fixture. Further according to the present invention, the tray supporting the bridge clamp can be used as part of the burn-in test and test fixture,
Burn-in test and various tests can be easily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一態様に係る半導体ダイ用キャリアハ
ウジングの平面図。
FIG. 1 is a plan view of a carrier housing for a semiconductor die according to one embodiment of the present invention.

【図2】本発明の一態様に係る半導体ダイ用キャリアハ
ウジングの側面図。
FIG. 2 is a side view of a carrier housing for a semiconductor die according to one embodiment of the present invention.

【図3】図1と2のキャリアハウジングで使用されるダ
イ支持基板の平面図。
FIG. 3 is a plan view of a die support substrate used in the carrier housing of FIGS. 1 and 2;

【図4】図3の基板とは異なる態様に係り、図1と2の
キャリアハウジングで使用される基板の平面図。
FIG. 4 is a plan view of a substrate used in the carrier housing of FIGS. 1 and 2, according to an aspect different from the substrate of FIG. 3;

【図5】(a)と(b)は、図3もしくは図4の基板を
保持するラッチ機構のそれぞれ係合状態と解放状態を示
す側方断面図。
5 (a) and 5 (b) are side sectional views showing an engaged state and a released state of a latch mechanism for holding the substrate of FIG. 3 or FIG. 4, respectively.

【図6】複数のハウジングを載せたキャリアトレーを示
す平面図。
FIG. 6 is a plan view showing a carrier tray on which a plurality of housings are placed.

【図7】ボンドパッドへの貫通の深さを制限する隆起部
が設けられたボンドパッド接触の詳細を示す断面図。
FIG. 7 is a cross-sectional view showing details of a bond pad contact provided with a ridge that limits the depth of penetration into the bond pad.

【図8】隆起部を備えたボンドパッド接触の詳細を示す
断面図。
FIG. 8 is a cross-sectional view showing details of a bond pad contact with a ridge.

【図9】ダイとダイ支持基板上の接触パッドの間にオー
ム接触を実現するために用いられるZ方向の異方性内部
接続材料の使用の模様を示す断面図。
FIG. 9 is a cross-sectional view illustrating the use of an anisotropic interconnect material in the Z-direction used to achieve ohmic contact between a die and a contact pad on a die support substrate.

【符号の説明】[Explanation of symbols]

11 キャリアハウジング 15 ダイ支持基板 21 半導体ダイ 27 回路配線 31 接触地点 41 第1の電気端子セット 50 ラッチ機構 65 第2の電気端子セット 117 ボンドパッド DESCRIPTION OF SYMBOLS 11 Carrier housing 15 Die support board 21 Semiconductor die 27 Circuit wiring 31 Contact point 41 First electric terminal set 50 Latch mechanism 65 Second electric terminal set 117 Bond pad

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−102848(JP,A) 特開 昭62−160676(JP,A) 特開 平5−218153(JP,A) 特開 平5−206227(JP,A) 特開 平5−340996(JP,A) 特開 平3−131048(JP,A) 実開 平2−27578(JP,U) 実開 昭62−167176(JP,U) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-3-102848 (JP, A) JP-A-62-160676 (JP, A) JP-A-5-218153 (JP, A) JP-A-5-218153 206227 (JP, A) JP-A-5-340996 (JP, A) JP-A-3-131048 (JP, A) JP-A-2-27578 (JP, U) JP-A-62-167176 (JP, U)

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 剥き出しの半導体ダイの試験装置であっ
て、 a)前記半導体ダイを支持するダイ支持基板であって、
前記ダイ支持基板は、前記半導体ダイ上の接触箇所と電
気的に導通する複数の接点と、前記接点と接続し試験回
路と電気的に導通する回路配線を有し、前記半導体ダイ
と前記試験回路との間に電気的導通を与えるダイ支持基
板と、 b)前記ダイ支持基板を保持するくぼみを有するベース
と、 c)前記ベースに取り付けられ、ダイ支持基板をこのベ
ースに解放可能に固着するためのラッチ機構であって、
ダイ支持基板に接触して、ダイ支持基板上の回路配線と
試験回路との間に電気的な接続を達成するよう形成され
た端子接点を具備するラッチ機構を具備する試験装置。
1. An apparatus for testing a bare semiconductor die, comprising : a) a die support substrate for supporting the semiconductor die;
The die support substrate is electrically connected to a contact point on the semiconductor die.
A plurality of contacts which are electrically connected to each other, and
The semiconductor die having circuit wiring electrically connected to a path,
Die support for providing electrical continuity between the test circuit and the test circuit
A plate ; b) a base having a recess for holding the die support substrate; and c) a latch mechanism mounted on the base for releasably securing the die support substrate to the base.
A test apparatus comprising: a latch mechanism having terminal contacts formed to contact a die support substrate to establish an electrical connection between circuit wiring on the die support substrate and a test circuit.
【請求項2】 前記回路配線は前記ダイ支持基板上に形
成されるコンタクトパッドと電気的に導通し、前記ラッ
チ機構の端子接点は前記コンタクトパッドに係合する請
求項1記載の装置。
2. The apparatus according to claim 1, wherein the circuit wiring is electrically connected to a contact pad formed on the die supporting substrate, and a terminal contact of the latch mechanism is engaged with the contact pad.
【請求項3】 前記ベースに、前記ダイ支持基板に対し
て相対的に移動できるリリース部材が取り付けられ、前
記端子接点はこのリリース部材の移動によってリリース
可能なラッチとして形成され、さらに前記リリース部材
の相対的な移動は端子接点のダイ支持基板との係合を解
除するものである請求項2記載の装置。
3. A release member is mounted on the base, the release member being movable relative to the die support substrate, the terminal contact is formed as a latch that can be released by movement of the release member, The apparatus of claim 2, wherein the relative movement disengages the terminal contacts from the die support substrate.
【請求項4】 前記ダイ支持基板はさらに、前記各接点
上にあって、ダイの対応する接触箇所に食い込むような
大きさの隆起部を備え、前記接点の頂面は前記隆起部の
食い込み深さを制限して前記接点における電気的導通を
達成する請求項1記載の装置。
4. The die support substrate further comprises a ridge on each of the contacts and sized to dig into a corresponding contact point of the die, the top surface of the contact having a digging depth of the ridge. 2. The apparatus of claim 1, wherein said contact is limited to achieve electrical continuity at said contacts.
【請求項5】 前記複数の接点は、半導体回路製造技術
を用いて、ダイ支持基板上に形成される請求項1記載の
装置。
5. The apparatus of claim 1, wherein said plurality of contacts are formed on a die support substrate using semiconductor circuit manufacturing techniques.
【請求項6】 前記ダイ支持基板はシリコン材料から形
成され、また前記回路配線は、半導体回路製造技術を用
いて、前記シリコン材料上に形成される請求項1記載の
装置。
6. The apparatus of claim 1, wherein the die support substrate is formed from a silicon material, and wherein the circuit wiring is formed on the silicon material using a semiconductor circuit manufacturing technique.
【請求項7】 前記装置はさらに、前記ダイと複数の接
点の間にパッドを備え、このパッドはその平面の法線方
向であるZ方向には導電性、このパッド面と平行な方向
には絶縁性である請求項1記載の装置。
7. The device further comprises a pad between the die and a plurality of contacts, the pad being conductive in the Z direction, which is the normal direction of the plane, in a direction parallel to the pad surface.
2. The device of claim 1, wherein the device is insulating.
【請求項8】 前記装置はさらに、前記ベースに取り外
し可能に取り付けられ、前記半導体ダイを所定の力でダ
イ支持基板に対して付勢するクランプ部材を備える請求
項1記載の装置。
8. The apparatus of claim 1, further comprising a clamp member removably mounted on the base and biasing the semiconductor die against a die support substrate with a predetermined force.
【請求項9】 パッケージ装填前の半導体ダイの試験装
置であって、 a)ベースと、 b)このベース内に設置され、前記半導体ダイを支持
し、このダイと試験回路との間に電気的導通を与えるダ
イ支持基板であって、前記ダイ上の接触箇所に食い込む
よう形成された接点と、この接点と電気的に導通する回
路配線を含むダイ支持基板と、 c)前記ベースに取り付けられ、ダイ支持基板をこのベ
ースに解放可能に固着するためのラッチ機構であって、
ダイ支持基板に接触して前記回路配線と試験回路との間
に電気的な接続を達成するよう形成された移動可能な端
子接点を具備するラッチ機構と、 d)前記ベースに取り外し可能に取り付けられ、ダイを
ダイ支持基板に対して付勢し、ダイ支持基板上の接点を
ダイの接触箇所に所定の深さだけ食い込ませるよう前記
半導体ダイに所定の力を与えるクランプを具備する試験
装置。
9. An apparatus for testing a semiconductor die prior to loading a package , comprising: a) a base; b) mounted within the base to support the semiconductor die and to provide an electrical connection between the die and a test circuit. A die support substrate for providing electrical continuity, the die support substrate including a contact formed to bite into a contact point on the die, and a circuit wiring electrically connected to the contact; c) attached to the base; A latch mechanism for releasably securing the die support substrate to the base,
A latch mechanism having a movable terminal contact configured to contact a die support substrate to establish an electrical connection between the circuit trace and a test circuit; and d) removably attached to the base. A test apparatus comprising: a clamp for urging a die against a die supporting substrate and applying a predetermined force to the semiconductor die so that a contact on the die supporting substrate bites into a contact portion of the die by a predetermined depth.
【請求項10】 前記装置はさらに、前記ダイ支持基板
上に形成され、前記端子接点との接触のため前記回路配
線と電気的に導通するコンタクトパッドを備える請求項
9記載の装置。
10. The device of claim 9, further comprising a contact pad formed on the die support substrate and electrically connected to the circuit wiring for contacting the terminal contact.
【請求項11】 前記ダイ支持基板上の接点は、ダイの
接触箇所に食い込むような大きさの隆起部を備え、前記
接点の頂面は前記隆起部の食い込み深さを制限する請求
項9記載の装置。
11. contacts on the die supporting substrate is provided with a raised portion of such magnitude bite into the contact points of the die, the
10. The device of claim 9, wherein the top surface of the contact limits the depth of the ridge.
【請求項12】 前記装置はさらに、前記クランプとダ
イの間にカバーを備え、このカバーは、ダイを真空を利
用してこの装置に装填するため、ダイをカバーに取り付
けることを可能にする開口を有する請求項9記載の装
置。
12. The apparatus further comprises a cover between the clamp and the die, the cover allowing the die to be attached to the cover for loading the die into the apparatus utilizing a vacuum. The device of claim 9 comprising:
【請求項13】 前記クランプは、前記ダイをダイ支持
基板に対して付勢するため、前記カバーと接触するスプ
リングを備える請求項12記載の装置。
Wherein said clamp is for biasing said die against the die support substrate, according to claim 12, further comprising a spool <br/> ring in contact with the cover.
【請求項14】 前記ダイ支持基板は、半導体回路製造
技術を用いてシリコンから形成される請求項9記載の装
置。
14. The apparatus of claim 9, wherein said die support substrate is formed from silicon using semiconductor circuit manufacturing techniques.
【請求項15】 前記ダイ支持基板はセラミック材料か
ら形成され、また前記接点は、ドウインク技術により形
成される請求項9記載の装置。
15. The apparatus of claim 9, wherein said die support substrate is formed from a ceramic material and said contacts are formed by a dow ink technique.
【請求項16】 前記装置はさらに、前記ダイとダイ支
持基板の間にパッドを備え、このパッドはその平面の法
線方向であるZ方向には導電性、このパッド面と平行な
方向には絶縁性である請求項9記載の装置。
16. The apparatus further comprises a pad between the die and a die support substrate, the pad being conductive in a Z direction which is a normal direction of the plane, and being parallel to the pad surface.
10. The device of claim 9, wherein the device is directionally insulative.
【請求項17】 前記ベースはダイ支持基板を保持する
くぼみを有する請求項9記載の装置。
17. The apparatus of claim 9, wherein said base has a recess for holding a die support substrate.
【請求項18】 パッケージ装填前の半導体ダイの試験
装置であって、 a)くぼみを有するベースと、 b)前記くぼみ内に設置され、前記半導体ダイを支持し
てこのダイと試験回路との間に電気的導通を与えるダイ
支持基板であって、前記ダイ上の接触箇所に食い込むよ
うな大きさの隆起部とこの食い込みの深さを制限する残
りの部分を備える接点と、この接点と電気的に導通する
回路配線を有するダイ支持基板と、 c)前記ベースに取り付けられ、ダイ支持基板を前記く
ぼみ内に解放可能に固着するためのラッチ機構であっ
て、ダイ支持基板に接触して前記回路配線と試験回路と
の間に電気的な接続を達成するよう形成された移動可能
な端子接点を具備するラッチ機構と、 d)前記ダイをダイ支持基板上に設置するよう、ダイに
取付け可能に形成されたカバーと、 e)前記ベースに取り外し可能に取り付けられ、ダイを
ダイ支持基板に対して付勢し、ダイ支持基板上の接点を
ダイの接触箇所に所定の深さだけ食い込ませるよう前記
半導体ダイに所定の力を与えるスプリングを含むクラン
プを具備する試験装置。
18. An apparatus for testing a semiconductor die prior to package loading , comprising: a) a base having a recess; and b) mounted in the recess to support the semiconductor die and between the die and a test circuit. a die supporting substrate to provide electrical continuity to bite into the contact point on the die
A die support substrate having a ridge of such size and a remaining portion for limiting the depth of this digging, and a die support substrate having circuit traces electrically conductive with the contact; c) a die support attached to the base; A latch mechanism for releasably securing a substrate in the recess, wherein the latch mechanism is configured to contact a die support substrate to establish an electrical connection between the circuit trace and a test circuit. A latch mechanism having terminal contacts; d) a cover removably formed on the die so as to place the die on the die support substrate; e) a releasably mounted die on the die support substrate. Test fixture comprising a spring including a spring for applying a predetermined force to the semiconductor die so as to urge the contact on the die support substrate into the contact point of the die to a predetermined depth. .
【請求項19】 前記カバーは、真空を利用して前記ダ
イをカバーに取り付けるための開口を有する請求項18
記載の装置。
19. The cover having an opening for attaching the die to the cover using a vacuum.
The described device.
【請求項20】 前記接点は、尖端を有するバンプとし
て形成される請求項18記載の装置。
20. The apparatus of claim 18, wherein said contacts are formed as pointed bumps.
【請求項21】 前記装置はさらに、前記端子接点を前
記ダイ支持基板との接触状態から移動させるよう、前記
ベースに取り付けられ、前記ラッチ機構を移動させるた
めのリリース部材を備える請求項18記載の装置。
21. The apparatus of claim 18, wherein the device further comprises a release member mounted on the base to move the terminal contact out of contact with the die support substrate and to move the latch mechanism. apparatus.
JP6251588A 1993-09-21 1994-09-21 Semiconductor die testing equipment Expired - Fee Related JP2716663B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/124,899 US5495179A (en) 1991-06-04 1993-09-21 Carrier having interchangeable substrate used for testing of semiconductor dies
US08/124899 1993-09-21

Publications (2)

Publication Number Publication Date
JPH07113840A JPH07113840A (en) 1995-05-02
JP2716663B2 true JP2716663B2 (en) 1998-02-18

Family

ID=22417338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6251588A Expired - Fee Related JP2716663B2 (en) 1993-09-21 1994-09-21 Semiconductor die testing equipment

Country Status (2)

Country Link
JP (1) JP2716663B2 (en)
TW (1) TW344876B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166908A (en) * 1999-10-01 2000-12-26 Intel Corporation Integrated circuit cartridge
US6367263B1 (en) 2000-05-31 2002-04-09 Intel Corporation Integrated circuit refrigeration device
US7411337B2 (en) 2001-11-16 2008-08-12 Intel Corporation Electrical energy-generating system and devices and methods related thereto
US6859057B2 (en) * 2002-09-17 2005-02-22 Aehr Test Systems Die carrier
US7319335B2 (en) 2004-02-12 2008-01-15 Applied Materials, Inc. Configurable prober for TFT LCD array testing
US7535238B2 (en) 2005-04-29 2009-05-19 Applied Materials, Inc. In-line electron beam test system
US7786742B2 (en) 2006-05-31 2010-08-31 Applied Materials, Inc. Prober for electronic device testing on large area substrates
TWI490508B (en) 2012-12-17 2015-07-01 Princo Corp Flexible testing device and testing method thereof
TWI716906B (en) * 2019-06-19 2021-01-21 萬潤科技股份有限公司 Method and equipment for attaching heat dissipation rubber pad

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160676A (en) * 1985-12-31 1987-07-16 日本テキサス・インスツルメンツ株式会社 Socket
JPH0518708Y2 (en) * 1986-04-14 1993-05-18
JPH0726714Y2 (en) * 1988-08-11 1995-06-14 セイコー電子工業株式会社 IC socket
JPH03102848A (en) * 1989-09-18 1991-04-30 Hitachi Ltd Aging method of semiconductor device
JP3346425B2 (en) * 1992-01-30 2002-11-18 富士通株式会社 Bare chip test socket
JPH05218153A (en) * 1992-02-03 1993-08-27 Fujitsu Ltd Semiconductor testing carrier and attaching and removing method of chip from semiconductor testing carrier

Also Published As

Publication number Publication date
JPH07113840A (en) 1995-05-02
TW344876B (en) 1998-11-11

Similar Documents

Publication Publication Date Title
US5844418A (en) Carrier having interchangeable substrate used for testing of semiconductor dies
US5367253A (en) Clamped carrier for testing of semiconductor dies
US5408190A (en) Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
US5634267A (en) Method and apparatus for manufacturing known good semiconductor die
US6747361B2 (en) Semiconductor device and packaging method thereof
US5878485A (en) Method for fabricating a carrier for testing unpackaged semiconductor dice
US6219908B1 (en) Method and apparatus for manufacturing known good semiconductor die
US6258609B1 (en) Method and system for making known good semiconductor dice
US7161373B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5640762A (en) Method and apparatus for manufacturing known good semiconductor die
US5585282A (en) Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
KR960008514B1 (en) Test socket and manufacturing method of known good die using that
US6255833B1 (en) Method for testing semiconductor dice and chip scale packages
JPH07221146A (en) Nondestructive interconnected system for semiconductor device
JP2006032593A (en) Probe cassette, semiconductor tester and method for manufacturing semiconductor device
KR100590639B1 (en) A method of manufacturing a semiconductor device
US5781022A (en) Substrate having self limiting contacts for establishing an electrical connection with a semiconductor die
US6340894B1 (en) Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US6946860B2 (en) Modularized probe head
US6182828B1 (en) Reel tape for provisionally supporting a bare chip
JP2716663B2 (en) Semiconductor die testing equipment
KR19980086450A (en) Method and apparatus for inspecting die
US6828812B2 (en) Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US20070285115A1 (en) Universal wafer carrier for wafer level die burn-in
KR950012291B1 (en) Test socket and known good die

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees